JP2016517186A - 発光半導体素子および発光半導体素子の製造方法 - Google Patents

発光半導体素子および発光半導体素子の製造方法 Download PDF

Info

Publication number
JP2016517186A
JP2016517186A JP2016512314A JP2016512314A JP2016517186A JP 2016517186 A JP2016517186 A JP 2016517186A JP 2016512314 A JP2016512314 A JP 2016512314A JP 2016512314 A JP2016512314 A JP 2016512314A JP 2016517186 A JP2016517186 A JP 2016517186A
Authority
JP
Japan
Prior art keywords
semiconductor
guide layer
semiconductor chip
reflector
beam guide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016512314A
Other languages
English (en)
Other versions
JP6261718B2 (ja
Inventor
シュヴァーツ トーマス
シュヴァーツ トーマス
ジンガー フランク
ジンガー フランク
リンコフ アレクサンダー
リンコフ アレクサンダー
シュテファン　イレク
イレク シュテファン
メンヒ ヴォルフガング
メンヒ ヴォルフガング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2016517186A publication Critical patent/JP2016517186A/ja
Application granted granted Critical
Publication of JP6261718B2 publication Critical patent/JP6261718B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

ビーム放射半導体素子を開示する。このビーム放射半導体素子は、半導体層列（２００）を備えた少なくとも１つの半導体チップ（２）と、実装面（１１）と、ビーム出射面（１０）と、ビームガイド層（３）と、反射体（４）とを有しており、前記半導体層列（２００）は、ビーム生成のために設けられたアクティブ領域（２０）を有しており、前記実装面（１１）には、少なくとも１つの電気的なコンタクト（５１、５２）が、前記半導体チップの外部との接触接続のために形成されており、前記実装面は、前記半導体層列の主要延在面に対して平行に延在しており、前記ビーム出射面（１０）は、前記実装面に対して傾斜して、または、垂直に延在しており、前記ビームガイド層（３）は、前記半導体チップと前記ビーム出射面との間のビーム路内に配置されており、前記反射体（４）は、部分的に、前記ビームガイド層に当接しており、前記半導体素子の平面図において前記半導体チップを覆っている。さらに、ビーム放射半導体素子を製造する方法を開示する。

Description

本発明は、ビーム放射半導体素子並びにビーム放射半導体素子の製造方法に関する。
手持ち式電子機器、例えば携帯電話では、しばしば、液晶ディスプレイが使用される。この液晶ディスプレイのバックライトに、ＬＥＤも使用可能である。しかしこのような電子機器の高さの低減化が進むにつれて、従来の構造ではもはや容易に満たすことができないほどに、ＬＥＤの高さに対する要求も高まっている。
本発明の課題は、高さが低減されているのにもかかわらず、機器の使用に十分な光束を提供するビーム放射半導体素子を提供することである。さらに、このようなビーム放射半導体素子を容易かつ低コストに製造することを可能にする方法を提示する。
上述の課題は、特に、ビーム放射半導体素子によって、ないしは、従属請求項に記載されている方法によって解決される。他の構成および有効性は、従属請求項に記載されている。
ビーム放射半導体素子は、少なくとも１つの実施形態において、半導体層列を備えた少なくとも１つの半導体チップを有している。この半導体層列は、ビームを生成するために設けられたアクティブ領域を有している。アクティブ領域は、特に、可視スペクトル領域、紫外スペクトル領域または赤外スペクトル領域のビームを生成するために設けられている。半導体層列は、例えば、第１の導電型の第１の半導体層と、第１の導電型とは異なる第２の導電型の第２の半導体層とを有している。アクティブ領域は、第１の半導体層と第２の半導体層との間に配置されている。半導体チップの電気的な接触接続のために、半導体チップは、有利には、第１の接続面と第２の接続面とを有している。
ビーム放射半導体素子の少なくとも１つの実施形態では、半導体素子は実装面を有している。この実装面に、少なくとも１つの電気的なコンタクトが、半導体チップの外部との電気的な接触接続のために形成されている。実装面は、特に、半導体層列の半導体層の主要延在面に対して平行に延在する。用語「平行」とはここで、実装面と半導体層列の主要延在面との相対的な配置も含む。ここでは、実装面と主要延在面とは、製造によって決まる、低い角度、例えば最大で１０°の角度を成す。垂直方向では、半導体素子は、実装面と半導体素子の前面との間に延在する。垂直方向とは、実装面に対して垂直に延在する方向を意味する。これに相応して、水平方向とは、実装面に対して平行に延在する方向のことである。
特に、実装面には、第１の電気的なコンタクトと第２の電気的なコンタクトとが形成されている。
ビーム放射半導体素子の少なくとも１つの実施形態では、半導体素子は、ビーム出射面を有している。このビーム出射面は、実装面に対して傾斜して、または、実装面に対して垂直に延在している。例えば、ビーム出射面は、実装面と、６０°から１２０°までの角度、特に８５°から９５°までの角度を成す。ビーム出射面は、半導体素子を水平方向において画定している、半導体素子の側面に形成されている。ビーム出射面は、特に、水平方向において、半導体チップと間隔を空けて配置されている。特に、半導体素子は１つのビーム出射面を有している。換言すれば、半導体素子の残りの側面および半導体子素子の前面には、ビーム出射面は設けられていない。ビーム放射半導体素子の主要放射方向は、特に、実装面に対して平行に延在している。
ビーム放射半導体素子の少なくとも１つの実施形態では、半導体素子は、ビームガイド層を有している。このビームガイド層は、特に、ビーム路において、半導体チップとビーム出射面との間に配置されている。ビームガイド層は、半導体チップのアクティブ領域内で生成されたビームに対して透過性である、または、少なくとも半透過性である。特に、ビームガイド層は、半導体チップからビーム出射面へと貫通している。すなわち、ビームガイド層は半導体チップに接しており、ビーム出射面を形成する。すなわちビームガイド層は、部分的に、半導体素子の側面を形成する。
ビーム放射半導体素子の少なくとも１つの実施形態では、半導体素子は反射体を有している。この反射体は、特に部分的に、ビームガイド層に接している。反射体は、ビームガイド層内に案内され、反射体の方向に延在しているビームを、ビームガイド層内に反射して戻すために設けられている。反射体は、拡散反射性に、および／または、指向反射性に構成可能である。例えば、反射体は、プラスチックを含んでいる。このプラスチックには、反射率を上昇させる粒子が混ぜられている。例えば、反射体には、ポリマー材料、例えばシリコーンが適している。粒子には、例えば、酸化チタンが適している。
半導体素子の平面図で、反射体は、半導体チップを少なくとも部分的に、有利には完全に覆っている。反射体によって次のことが回避される。すなわち、半導体チップの前面を通じて出射したビームが、垂直方向で、ビーム放射半導体素子から出射することが回避される。特に、このビームは、ビームガイド層内に反射して戻され、次に、側方のビーム出射面から出射する。
ビーム放射半導体素子の少なくとも１つの実施形態では、半導体素子は、半導体層列を備えた少なくとも１つの半導体チップを有している。この半導体層列は、ビームを生成するために設けられたアクティブ領域を有している。ビーム放射半導体素子は、実装面を有している。この実装面には、少なくとも１つの電気的なコンタクトが、半導体チップの外部との接触接続のために形成されている。ここでこの実装面は、半導体層列の主要延在面に対して平行に延在している。ビーム出射面は、実装面に対して、傾斜してまたは垂直に延在している。ビーム放射半導体素子は、さらに、ビームガイド層を有している。このビームガイド層は、ビーム路において、半導体チップと、ビーム出射面との間に配置されている。さらに、ビーム出射半導体素子は反射体を含んでいる。この反射体は、部分的に、ビームガイド層に接しており、半導体素子の平面図において、半導体チップを覆っている。
ビームガイド層および反射体を用いて、容易に、半導体素子が実現される。この半導体素子の高さは特に低く、動作時に、側方ビーム出射面、特に１つの側方ビーム出射面のみを通して、ビームを放射する。
この半導体素子は、さらに、事前に製造されたケーシング内に半導体チップが配置されている従来の側方放射型半導体素子と比べて、改善された熱導出を有している、という特徴を有している。さらに、この半導体素子は特に低コストに、ウェハレベルで製造可能である。
ビーム放射半導体素子は特に、表面実装部品（Surface Mounted Device, SMD）として、形成されている。
ビーム放射半導体素子の少なくとも１つの実施形態では、ビームガイド層は、ビーム変換材料を含んでいる。ビーム変換材料は、半導体チップ内で、特にアクティブ領域内で生成された、第１のピーク波長を有する一次ビームを、少なくとも部分的に、第１のピーク波長とは異なる第２のピーク波長を有する二次ビームに変換するために設けられている。ビーム変換材料は、半導体チップ内で生成された一次ビームを完全に、または、部分的にのみ変換することができる。半導体素子は、例えば混合光、特に人間の眼に白く見える光を放射する。例えば、半導体素子全体によって放射されたビームは、赤、緑および青のスペクトル領域のビーム成分を含んでいる。このような半導体素子は、表示装置、例えば液晶ディスプレイのバックライトに特に適している。
ビーム放射半導体素子の少なくとも１つの実施形態では、ビームガイド層は、ビーム出射面を形成する。側面図で、反射体は、ビーム出射面を、周囲の長さ全体に沿って包囲している。すなわち反射体はビーム出射面を画定しており、ビーム出射面の側方でのビーム出射を阻止する。
ビーム放射半導体素子の少なくとも１つの実施形態では、半導体チップは、コンタクト路を用いて、コンタクトと接続されている。例えば、コンタクト路は、部分的に、ビームガイド層と、反射層との間に配置されている。コンタクト路は、特に、ビームガイド層にも、反射層にも部分的に接し得る。コンタクト路は、例えば、ビームガイド層上に被着された層として形成されている。択一的に、コンタクト路は、例えば、ワイヤボンディング接続によって形成される。
ビーム放射半導体素子の少なくとも１つの実施形態では、ビームガイド層は、半導体チップを、半導体素子の平面図で、完全に、特にアクティブ領域の高さで包囲している。特に、半導体チップの側面は、完全に、ビームガイド層によって覆われている。例えば、ビームガイド層は半導体チップに形成されている。
半導体素子の少なくとも１つの実施形態では、ビームガイドは、水平方向において、半導体チップとビーム出射面との間に配置されている。すなわち、水平方向において半導体チップから出射したビームは、直接的に、ビームガイド層内に入力される。垂直方向でビーム出射面は、半導体チップと同じ高さにある。
ビーム放射半導体素子の少なくとも１つの実施形態では、半導体チップの前面には、半導体素子の平面図において、ビームガイド層が設けられていない。特に、ビームガイド層は、実装面から見て、垂直方向において、半導体チップを超えて延在していない、または、僅かに（すなわち最大で、最大垂直方向延在の１０％）超えて延在している。従ってビームガイド層は、垂直方向において、放射されたビームの拡張を生じさせない。これによって、平らな導光体内への入力が容易になる。
ビーム放射半導体素子の少なくとも１つの実施形態では、ビームガイド層は、少なくとも１つの中空部を有している。この中空部を通じて、半導体チップは、コンタクトと導電性接続されている。この中空部は特に、垂直方向において、完全に、ビームガイド層を貫通している。特に、この中空部は、直接的なビーム路の外で、半導体チップとビーム出射面との間に配置されている。すなわち、半導体チップの、ビーム出射面の方を向いている側面から、ビーム出射面の方向に放射されたビームは、先行する反射なく、中空部に入射する。半導体チップとコンタクトとの間に導電性接続を形成するために、中空部は、有利には、導電性材料、例えば金属で充填されている。
半導体素子の少なくとも１つの実施形態では、ビームガイド層は、垂直方向において、半導体チップと反射体との間に配置されている。すなわち、半導体チップの前面を通じて放出されたビームが、ビームガイド層内に入力される。反射体によって、垂直方向において、半導体チップから放出されたビームが、ビーム出射面の方向に方向転換される。垂直方向では、ビーム出射面は、実装面から見て、半導体チップの上方に位置している。この構成は特に、表面放射型として形成されている半導体チップ、すなわち、少ない割合、例えば最大で３０％の割合しか、ビームが側方から出射しない半導体チップに適している。このような構成では、製造時に、ビーム出射面の垂直方向の延在が、半導体チップの垂直方向の延在とは無関係に、ビームガイド層の垂直方向の延在によって調節可能である。
１つの実施形態では、反射体は、半導体チップを、水平方向で完全に包囲する。すなわちこの反射体によって、半導体チップの側方放射が回避される。従って、ビームガイド層への入力が完全に、または、少なくとも８０％以上、半導体チップの前面を通して行われる。
択一的な実施形態では、ビームガイド層は、半導体チップの前面も、半導体チップの少なくとも１つの側面も、特に全ての側面も、完全に、または、少なくとも部分的に覆う。従って、ビームガイド層内へのビーム入力は、半導体チップの比較的大きい表面にわたって行われる。
ビーム放射半導体素子の少なくとも１つの実施形態では、半導体チップは、少なくとも２つの外面で、ミラー層を有している。特に、半導体チップには、ビーム出射面の方を向いている側面以外、全ての外面にミラー層が設けられる。ミラー層は、例えば、金属層および／または誘電性ミラー構造体、例えばブラグミラーを用いて形成される。ミラー層を用いて、半導体チップのどの箇所でビーム出力が避けられるべきかを定めることができる。
ビーム放射半導体素子の少なくとも１つの実施形態では、半導体チップはリードフレーム上に配置されている。リードフレームは、特に、少なくとも１つのコンタクトを、半導体素子の電気的な接触接続のために形成する。
ビーム放射半導体素子の少なくとも１つの実施形態では、コンタクトは、半導体チップ上でのコーティングによって形成されている。このようなコーティングは、リードフレームよりも薄い。従って、半導体素子の高さが格段に低減される。特に、コンタクトと、反射体とは、実装面において、垂直方向で相互に同一平面を成している。
多数のビーム放射半導体素子を製造するための方法では、少なくとも１つの実施形態に従って、多数の半導体チップが提供される。これらはそれぞれ、ビーム生成のために設けられたアクティブ領域を備えた半導体層列を有している。例えば、半導体チップは、補助担体上に、または、リードフレーム結合体等上にマトリックス状に配置される。ビームガイド層は、半導体チップに接するように形成されている。ビームガイド層は、少なくとも部分的に、反射体を形成する反射体材料によって包囲される。次に、複数個のビーム放射半導体素子への個別化が行われる。ここで各半導体素子は少なくとも１つの半導体チップを有しており、個別化時に、ビームガイド層と反射体とが次のように分断される。すなわち、ビームガイド層が、個別化された半導体素子のビーム出射面を形成するように分断される。
反射体の形成および／またはビームガイド層の形成は例えば、成形を用いて行われる。ここで用語「成形」は一般的に、成形材料を加える方法を表しており、特に射出成形（injection moulding）、トランスファ成形（transfer moulding）および圧縮成形（compression moulding）も含んでいる。
この方法の少なくとも１つの実施形態では、ビームガイド層は、個別化前に、水平方向で、完全に反射体によって包囲されており、個別化時に露出される。すなわち個別化時には、素子の、ビームガイド層が露出されている側面が生じる。ビーム出射面が形成されている側面では、反射体とビームガイド層とは同一平面を成している。
この個別化は、例えば、機械によって、例えばソーイングによってまたはカットによって、科学的に、例えばエッチングによって、または、コヒーレントビーム、例えばレーザを用いた処置によって行われる。
従って、個別化された半導体素子の側面、特に、ビーム出射面は、個別化ステップの痕跡を有している。これは、例えば、機械的な処置または科学的な処置の痕跡またはレーザビームの作用の痕跡である。
この方法の少なくとも１つの実施形態では、反射体材料による変形前に、分断溝が、ビームガイド層内に形成される。特に、ビームガイド層は、この分断溝によって、製造されるべき半導体素子の数に相応する数のセグメントに分けられる。すなわち、ビームガイド層の側面は、分断溝の形成時に生じる。特に、反射体材料は、ビームガイド層の包囲時に、分断溝の形成時に生じる、ビームガイド層の側面に形成される。これとは異なり、ビームガイド層の個々のセグメントが、既に、ビームガイド層の形成時に形成されてもよい。これは例えば、相応に形成された鋳型によって行われる。
ビームガイド層の包囲前に、それぞれ少なくとも１つの半導体チップを有しているビームガイド層の個々のセグメントを、新たなラスタに配置することが可能である。従って、ビームガイド層の個々のセグメント間の間隔は、反射体材料による包囲時に、分断溝の幅よりも大きい。
この方法の少なくとも１つの実施形態では、複数の半導体チップは、ビームガイド層の形成後に、電気的に接触接続される。例えば、コンタクト路が形成される。このコンタクト路は部分的に半導体チップ上に延在し、部分的にビームガイド層上に延在する。特に、ビームガイド層の形成と反射体の形成との間に、半導体チップのこの接触接続が行われる。
この方法の少なくとも１つの実施形態では、半導体チップは、ビームガイド層の中空部を通して電気的に接触接続される。この中空部は、既に、ビームガイド層の形成時に形成される、または、後から行われるビームガイド層の材料除去によって行われる。これは例えば、レーザによって行われる。
この方法の少なくとも１つの実施形態では、ビームガイド層は、ビームガイド層の形成時に、半導体チップの側面に形成される。すなわち、ビームガイド層は、半導体チップの側面に当接する。
この方法の少なくとも１つの実施形態では、半導体層の側面には、ビームガイド層の形成前に、さらなる反射体材料が設けられる。この場合には、このさらなる反射体材料は、半導体チップの側面に当接し、半導体チップからの側方のビーム出射を阻止する。用語「反射体材料」および「さらなる反射体材料」は、この方法の実行時のこれらのステップの順番を示唆するものではない。反射体材料とさらなる反射体材料は、材料に関して同じでも、異なっていてもよい。
この方法の少なくとも１つの実施形態では、ビームガイド層はビーム変換材料を有しており、半導体素子によって放射されたビームの色位置は、ビーム放射半導体素子への個別化後に、ビームガイド層の材料除去によって調整される。材料除去は同様に、ビーム出射面の全面にわたって、または、部分的にのみ行われる。部分的な除去は例えば、局所的な刻み目によって行われる。
半導体チップと、ビーム出射面との間の間隔は、有利には、５０μｍから５００μｍまでである。この間隔が短くなるほど、反射体でのビーム反射時の吸収損失が小さくなる。他方で、例えば製造時に生じる、半導体チップに対して相対的な個別化切断の位置変動に起因する間隔の変動が色位置の変動を生じさせ得る。ここで小さい製造誤差は、間隔が小さい場合には、間隔が大きい場合よりも、割合的に強い作用を有する。５０μｍから５００μｍまでの間隔は、特に適切であることが判明している。特に、次のことが証明されている。すなわち、このような場合に、例えばＣＩＥ色度図において、座標ｃｘ＝０.２９、ｃｙ＝０.２７を有する色位置が得られることが証明されている。このような色位置は、約８５００Ｋの色温度に相当する。しかしこの色位置は、黒体軌跡上にはない。
説明した方法は、上述した、ビーム放射半導体素子の製造に特に適している。従って半導体素子と関連して記載された特徴は方法にも当てはまり、方法に関連して記載された特徴は半導体素子にも当てはまる。
さらなる特徴、構成および有効性を、実施例の以下の説明において、図面に関連して記載する。
半導体素子の実施例の概略的な平面図 半導体素子の実施例の概略的な断面図 半導体素子の実施例の斜視図 半導体素子の実施例の斜視図 半導体素子の実施例の概略的な平面図 図２Ａに属する、半導体素子の実施例の概略的な断面図 半導体素子の実施例の概略的な平面図 図３Ａに属する、半導体素子の実施例の概略的な断面図 半導体素子の実施例の概略的な平面図 図４Ａに属する、半導体素子の実施例の概略的な断面図 半導体素子の実施例の概略的な平面図 図５Ａに属する、半導体素子の実施例の概略的な断面図 概略的に示された中間ステップに基づく、半導体素子を製造する方法の実施例の斜視図 概略的に示された中間ステップに基づく、半導体素子を製造する方法の実施例の斜視図 概略的に示された中間ステップに基づく、半導体素子を製造する方法の実施例の斜視図 概略的に示された中間ステップに基づく、半導体素子を製造する方法の実施例の斜視図 概略的に示された中間ステップに基づく、半導体素子を製造する方法の実施例の斜視図 概略的に示された中間ステップに基づく、半導体素子を製造する方法の実施例の斜視図 概略的に示された中間ステップに基づく、半導体素子を製造する方法の実施例の斜視図 概略的に示された中間ステップに基づく、半導体素子を製造する方法の実施例の斜視図 概略的に示された中間ステップに基づく、半導体素子を製造する方法の実施例の斜視図 概略的に示された中間ステップに基づく、半導体素子を製造する方法の実施例の斜視図
図面では、同じ要素、同じ種類の要素または同じ作用を有する要素に、同じ参照番号が付与されている。
図示された要素相互間の形態および大きさの比は、縮尺通りではない。むしろ、個々の要素、特に層厚は、見やすくするために、および／または、分かり易くするために、過度に誇張して示されている場合がある。
半導体素子の第１の実施例が、図１Ａ〜１Ｄに示されている。半導体素子１は、垂直方向において、実装面１１と前面１３との間で延在している。実装面と前面との間には、側面１２が延在している。この側面１２は、半導体素子１を水平方向において画定している。側面は、実装面に対して垂直に、または、少なくとも、実質的に垂直に延在している。側面１２の１つには、ビーム出射面１０が形成されている。半導体素子から放射されるビームの主要放射方向は、ビーム出射面に対して垂直に延在しており、かつ、実装面に対して平行に延在している。
半導体素子１は、例として、ビームを生成するために設けられた、２つの半導体チップ２を含んでいる。これらの半導体チップは垂直方向において、背面２３と前面２４との間に延在している。水平方向では、半導体チップは、側面２７によって画定されている。半導体チップ２は、前面２４に、第１の接続面２５と第２の接続面２６とそれぞれ１つ有している。半導体チップ２は、長方形の、正方形ではない底面を有している。半導体チップの延在は、ビーム出射面に対して平行の方向では、有利には、ビーム出射面に対して垂直の方向におけるよりも少なくとも２０％大きい。従って、正方形の底面を有する半導体チップと比べて、ビーム出射面の方向での増幅されたビーム取り出しが促進される。しかしこれとは異なり、正方形の底面を有する半導体チップも使用可能である。半導体チップの詳細、特に、ビームを生成するために設けられたアクティブ領域の詳細は、図１Ａ〜１Ｄにおいて、特に、線ＡＡ’に沿った図１Ｂの断面図において、図を簡略化するために示されていない。半導体チップを例えば、図２Ｂと関連して後述するように、構成することが可能である。
実装面１１で、半導体素子１は、第１のコンタクト５１と第２のコンタクト５２とを有している。第１のコンタクト５１は第１の接続面２５と導電性に接続されており、第２のコンタクト５２は第２の接続面２６と導電性に接続されている。第１のコンタクトと第２のコンタクトの間に外部から電圧を印加することによって、電荷担体を、種々の側から、半導体チップのアクティブ領域内に注入することができ、そこでビームを放射して、再結合させることができる。
半導体素子１は、さらに、ビームガイド層３を有する。ビームガイド層は、全周に沿って、半導体チップ２を画定している。ビームガイド層は例えば、製造時に、半導体チップ２に形成される成形材料を用いて形成されている。ビーム出射面３は、半導体チップ２を画定し、ビーム出射面１０を形成する。半導体チップ２内で動作中に生成され、側面２７を通って取り出されるビームを、直接的に、ビームビームガイド層３を介して、さらなる境界面を通過せずに、半導体素子１から取り出すことができる。実装面１１の方を向いている面では、ビームガイド層３と半導体チップ２とは同一平面を成す。
半導体素子１は、さらに、反射体４を有している。図１Ｃの斜視図において見て取れるように、反射体４は、ビームガイド層３を、半導体素子の側面図において、全周に沿って包囲している。すなわち反射体４は、ビームガイド層３を囲むフレームを形成する。半導体素子１の平面図では、反射体４は、半導体チップ２を完全に覆っている。すなわち、反射体を用いて、ビームが、半導体素子１の前面１３を通って取り出されることが阻止される。
反射体４は、部分的に、半導体素子の実装面１１を形成する。さらに、反射体は前面１３と側面１２を完全に形成する、または、少なくとも部分的に形成する。すなわち反射体４は、半導体素子の全ての外面を少なくとも部分的に形成する。
反射体４は、有利には、半導体チップ１において形成されたビームに対して、少なくとも８０％の反射率、特に有利には少なくとも９０％の反射率を有している。例えば、反射層に対しては、反射性粒子、例えば、酸化チタン粒子が充填されているシリコーン等のポリマー材料が適している。
ビームガイド層３は、ビーム変換材料を含んでいる。このビーム変換材料は、半導体チップ２内で生成された一次ビームを完全にまたは少なくとも部分的に二次ビームに変換する。例えば、半導体チップとビーム変換材料は次のように構成可能である。すなわち、半導体素子が、全体で、赤色、緑色、および青色のスペクトル領域におけるビームを放射するように構成可能である。このような半導体素子は、ディスプレイ装置、例えば液晶ディスプレイのバックライトユニットに特に適している。
しかし半導体素子１の用途によっては、ビームガイド層３にビーム変換材料を設けず、半導体素子が、単に、半導体チップ２において形成された一次ビーム、例えば、青色スペクトル領域の一次ビームを放射することも可能である。
ビームガイド層３内には、中空部３１が形成されている。この中空部は、垂直方向において、完全にビームガイド層を貫通している。この中空部３１を通じて、半導体チップ２の接続面２５、２６は、それぞれ、割り当てられているコンタクト５１、５２と導電性に接続されている。中空部３１は、半導体素子の平面図において、次のように配置されている。すなわち、半導体チップ２の、ビーム出射面１０の方を向いている側面と、ビーム出射面との間のビーム路に中空部が形成されないように配置されている。このようにして、中空部によって、ビーム出射面に影が形成されてしまうのを回避することができる。ビームガイド層を通る中空部に対して選択的に、電気的な接触接続が、反射体４内で行われてもよい。これは、図２Ｂに関連して、詳細に説明される。
ビームガイド層３上に、コンタクト路５５が形成されている。ここでこのコンタクト路は、半導体素子の平面図において、半導体チップの接続面２５、２６から、中空部３１へと延在している。コンタクト路は、ビームガイド層と反射体４との間に配置されており、半導体素子の平面図では見て取れない。
図示の実施例では、半導体チップからのビーム取り出しは、特に側面２７を介して行われる。従って半導体チップには、特に、ボリュームエミッタ（Volumenemitter）として形成されている半導体チップが適している。ボリュームエミッタの場合、ビームの取り出しは、半導体チップの側面を介しても行われる。これは、例えば、半導体チップの半導体層列のための成長基板の側面を通して行われる。
コンタクト５１、５２は、半導体チップ２のコーティングとして形成されている。有利には、これらのコンタクトは、少なくとも１０μｍの厚さを有しており、特に有利には、少なくとも２５μｍの厚さを有している。これによって、次のことが保証される。すなわち、コンタクトの側面に配置されている反射体４の部分が、実装面１１の方向に放射されるビームを偏向させるのに十分な厚さを有していることが保証される。択一的に、実装面の側方に、効果を改善するためのミラー層を設けることが可能である。この場合には、コンタクトの厚さをより薄くすることが可能である。
ビームガイド層３の垂直方向の延在は、実質的に、半導体チップ２の垂直方向の延在に相当する。半導体素子の全体的な高さは、ビームガイド層３の垂直方向の延在と、ビームガイド層の上方および下方の、反射体４の垂直方向の延在とから成る。このような構造によって、高さが特に小さくなる。さらに、このような半導体素子は特に、比較的薄い導光体における、側方での取り出しに適している。有利には半導体素子１は、最大で５００μｍの高さ、有利には１００μｍから３００μｍまでの高さ、例えば２００μｍの高さ、すなわち垂直方向での延在を有している。
図２Ａにおいて平面図で示され、図２Ｂにおいて、線ＢＢ'に沿った、属する断面図で示された実施例は、実質的に、図１Ａ〜１Ｄに関連して記載された、第１の実施例に相当する。第１の実施例との相違は、ビームガイド層３が、垂直方向において、半導体チップ２と半導体素子１の前面１３との間に配置されている、といことである。すなわちビームガイド層内へのビーム入力は、半導体チップ２の前面２４を通して行われる。
反射体４はこの実施例において、ある反射体部分４２と、別の反射体部分４３とから形成されている。半導体素子の製造時に、この、ある反射体部分と別の反射体部分とは、それぞれ、反射体材料によって、例えば成形を用いて行われる。この、ある反射体部分の材料と別の反射体部分の材料は同じでも、異なっていてもよい。反射体部分４２は、半導体チップ２を水平方向において完全に包囲している。すなわち半導体チップからの側方のビーム取り出しは、この反射体部分４２によって回避される。別の反射体部分４３は、反射体部分４２の、実装面１１とは反対の面に配置されている。すなわち垂直方向では、ビームガイド層３は部分的に、反射体の２つの反射体部分の間に延在している。側面図では、反射体部分４２と別の反射体部分４３とによって形成された反射体４は、ビームガイド層３によって形成されたビーム出射面を、図１Ｃに関連して説明したように、フレーム状に包囲している。
反射体部分４２には、開口部４１が形成されており、この開口部４１を通って、半導体チップ２は、コンタクト５１、５２と導電性に接触接続されている。すなわちビームガイド層の中空部は必要ない。
図２Ｂに示された半導体チップはボリュームエミッタとして形成されている。ここでは、半導体層列２００は、担体２９上に配置されている。担体は例えば、半導体層列２００のエピタキシャル析出のための成長基板である。半導体層列は、ビームを形成するために設けられているアクティブ領域２０を含んでいる。このアクティブ領域２０は、第１の導電型、例えばｎ型導電型の第１の半導体層２１と、第１の導電型とは異なる第２の導電型、例えばｐ型導電型の第２の半導体層２２との間に配置されている。半導体層列の半導体層の主要延在面は、実装面１１に対して平行に延在している。半導体層列２００に対しては、例えば、ＩＩＩ−Ｖ型化合物半導体材料が適している。窒化物化合物半導体材料、特に、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（ここで０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）に対しては、成長基板として、例えば、サファイアまたは炭化ケイ素が適している。ビーム取り出しは、特に、担体２９の側面によっても行われる。
図３Ａにおいて平面図で、および、図３Ｂにおいて、線ＣＣ’に沿った、図３Ａに属する断面図で示された実施例は、図２Ａおよび２Ｂに基づいて記載された実施例と、特に、半導体チップ２が、薄膜半導体チップとして形成されている、という違いを有している。この場合には、担体２９は、半導体層列のための成長基板から析出される。半導体層列２００は接続層２８、例えばはんだ付け層または導電性接着層を用いて、担体２９に固定されている。
半導体チップは、背面２３に第１の接続面２５を有しており、前面２４に第２の接続面２６を有している。すなわち電気的な接触接続は、担体２９を通して行われる。第２の半導体層２２は、第２の接続層２６０を介して、第２の接続面２６と導電性に接続されている。第２の接続層は、アクティブ領域２０内で生成されたビームに対するミラー層として用いられる。このような薄膜半導体チップは、良好に近似して、表面エミッタを表している。半導体層列２００内には、空洞部２５１が形成されている。この空洞部は、担体２９の方を向いている面から、第２の半導体層２２とアクティブ領域２０とを通って、第１の半導体層２１内へ延在している。この空洞部において、第１の半導体層２１は、第１の接続層２５０と導電性に接続されている。第２の接続層は部分的に、第１の接続層と半導体層列との間に延在している。第２の接続面２６は、半導体層列２００の側方に配置されている。従って、アクティブ領域２０が影になることが回避される。
記載された実施例とは異なって、半導体チップ２を次のように形成することもできる。すなわち、第１の接続面２５と第２の接続面２６とが、半導体チップの前面２４に、特に半導体層列２００の側方に配置されているように、形成することもできる。
図４Ａにおいて平面図で、および、図４Ｂにおいて、線ＤＤ’に沿った、図４Ａに属する断面図で示された実施例は、実質的に、図１Ａ〜１Ｄと関連して記載された第１の実施例に相当する。この第１の実施例とは異なり、半導体チップ２は、リードフレーム５上に配置されており、固定層５３、例えばはんだ付け層または導電性接着層を用いて、リードフレームに固定されている。リードフレーム５は、第１のコンタクト５１と第２のコンタクト５２とを形成する。リードフレーム５には、部分的に、ケーシング層４４が当接している。
ケーシング層４４は、第１のコンタクト５１と第２のコンタクト５２とを相互に機械的に安定して接続する。ケーシング層４４はキャビティ４５を形成する。このキャビティ４５内には、半導体チップ２が配置されている。キャビティ内には、ビームガイド層３が配置されている。半導体素子１の製造時に、このキャビティは、少なくとも部分的に、ビームガイド層３の材料によって満たされる。
機械的な安定性を改善するために、リードフレーム５は、背面カット部５６を有している。これによって、ケーシング層４４とリードフレーム５との間の嵌め合わせが改善される。
リードフレーム５には、反射性を高めるためにコーティングが設けられている。これは例えば、シルバーコーティングである。リードフレームを使用することによって、さらに、半導体チップ２からの熱導出が改善される。しかしリードフレームは、半導体素子の高さを大きくしてしまう。
ケーシング層４４は、反射性の成形材料によって形成されている。コンタクト路５５は、この実施例では、ボンディングワイヤーとして形成されている。これは、半導体チップ２の接続面２５、２６を、第１のコンタクト５１ないしは第２のコンタクト５２と導電性接続する。ビームガイド層３の、実装面１１とは反対側の面には、反射体４が形成されている。コンタクト路５５は、反射体４内に延在している。
さらに、半導体素子１は、電気的な素子６を含んでいる。この電気的な素子は、例えば、ＥＳＤ（静電気放電）保護素子として、例えばツェナーダイオードとして形成されており、半導体チップを静電気放電から保護する。電気的な素子６は、反射体４内に埋設されている。
図５Ａにおいて平面図で、および、図５Ｂにおいて、線ＥＥ’に沿った、図５Ａに属する断面図で示された実施例は、図４Ａおよび４Ｂに示された実施例と、特に、次の点において相違する。すなわち、ビームガイド層３が、図２Ａおよび２Ｂに関連して説明されたのと同様に、垂直方向において、半導体チップ２と半導体素子の前面１３との間に配置されているという点において相違する。すなわちビームガイド層３へのビーム入射は、半導体チップの前面２４を介してのみ行われる。半導体チップからの側方の取り出しを回避するために、半導体チップの側面２７には、反射性コーティング７が設けられている。コーティング７には、例えば、金属層または誘電性ミラー構造体が適している。このようなコーティングは、上述した実施例においても、半導体チップ２の外面に形成可能であり、これによって、ビームが漏れ出なくなる。当然ながら、この実施例でも薄膜半導体チップが適している（図３Ｂを参照）。
ビーム放射半導体素子の製造方法の実施例を図６Ａ〜６Ｊに示す。ここでは例として、図１Ａ〜１Ｄに関連して記載されたのと同じ半導体素子が製造される。
ビーム形成のために設けられた半導体チップ２は、補助担体８上に置かれている（図６Ａ）。補助担体としては、例えば、一時的に硬くなる担体または薄膜が適している。この説明は、２つの半導体チップを有する半導体素子に対する、例示的になりものである。しかし半導体素子が有する半導体チップが１つだけでも、２つより多くてもよい。さらに、半導体チップが、特に水平方向に相互に間隔を空けて配置されている、複数の放射領域を有してもよい。これらの放射領域は少なくとも部分的に、電気的に直列接続されている。このような半導体チップは、高い動作電圧のもとで動作される。例えば、二倍の長さおよび少なくとも２つの放射領域を有する半導体チップを、隣接して２つの半導体チップが配置されている装置と交換して使用することができる。これによって、必要な接続面の数が低減される。これは、ビーム吸収の低減につながり得る。
半導体チップはさらに、前面に、および／または、背面に、反射性のコーティングを有することができる。半導体チップの側面も、完成した半導体素子においてビーム出射面の方を向いている側面を除いて、このようなコーティングを有し得る。
次に、図６Ｂの斜視図で示されているように、半導体チップが、ビームガイド層３を形成する成形材料、例えばビーム変換材料が混入されたシリコーンによって包囲される。半導体チップ２の前面２４は、少なくとも部分的に、ビームガイド層の材料が設けられないままである。従って、半導体チップの電気的な接触接続のために、接続面２５、２６にアクセスされる。補助担体８の方を向いている背面２３にも同様に、成形材料は設けられていない。
ビームガイド層３内には、図６Ｃに示されているように、中空部３１が形成されている。これは例えば、レーザまたはエッチング方法を用いて行われる。これとは異なり、ビームガイド層３が既に、中空部を有するように構成されていてもよい。これは例えば、成形方法のための適切な成形工具を用いて行われる。
中空部３１が切断されている、属する斜視断面図が、図６Ｄに示されている。このような方法段階の背面図は、図６Ｅに示されている。
次に、図６Ｆに示されているように、コンタクト路５５が、半導体チップの接続面２５、２６と属する中空部３１との間の導電性接続を形成するために、設けられる。図示の実施例では、１つの半導体素子に属する各半導体チップ２が電気的に相互に直列接続されている。
コンタクト路５５を形成するために、例えばスパッタリングによって、起原層が完全に析出され、その後、部分的に補強される。この補強は例えば電気めっきによって行われる。補強されるべきではない領域は、保護ラックによって覆われる。保護ラックを除去した後、起原層の、補強されていない領域を除去することができる。
図６Ｇに示されているように、後の半導体素子の背面には、第１のコンタクト５１と第２のコンタクト５２とが被着される。これらのコンタクトはそれぞれ、半導体チップおよび中空部３１と重畳している。
選択的に、ビームガイド層３の前面および／または背面に、反射性のコーティングを設けることができる。コーティングとコンタクトまたはコンタクト路との間を電気的に絶縁するために、これらに、コーティング時に空白部分を設けることができる。択一的に、電気的な絶縁を、絶縁層によって行うことができる。このようなコーティングを用いて、半導体素子の光学的および熱的な特性を改善することができる。
後に行われる個別化の後に、異なる半導体素子に属する複数の半導体チップの間に、それぞれ分断溝３５が形成される。これらの分断溝３５は、ビームガイド層３を個々の、相互に間隔が空けられているセグメントに分断する。分断溝は、相互に直交する２つの方向に沿って延在する（図６Ｈ）。
ビームガイド層３の個々のセグメントは、次に、新たなピッチで、別の補助担体８５上に置かれる。これは例えばマトリックス状である。補助担体８５上では、ビームガイド層３の個々のセグメントが、反射体４を形成する成形材料、例えば酸化チタン粒子が充填されたシリコーンによって包囲される（図６Ｉ）。
ここで成形材料は、コンタクト５１、５２の側方に形成されている、ビームガイド層３と補助担体８５との間の間隙も満たす。水平方向では、ビームガイド層３の個々のセグメントが完全に、反射体４の材料によって包囲されている。
最終的に、反射体４は、図６Ｊに示されているように、個別化ステップにおいて分断される。このようにして、個々の半導体素子が生じる。個別化ステップでは、事前に埋設されたビームガイド層３が、まさに半導体素子の側面で露出される。従って、個別化時に、ビーム出射面１０が生じる。ビーム出射面に対して垂直に、個別化切断面が、完全に反射体内に延在する。
半導体素子への個別化（図６Ｈ）並びに分断溝３５の形成を機械的に（例えばソーイングによって）、科学的に（例えばエッチングによって）、またはコヒーレントビームを用いて（例えばレーザ分断プロセスにおいて）行うことができる。
記載した方法によって、容易かつ確実に、半導体素子を製造することができる。この方法では、ビーム出射面は、半導体素子の実装面に対して傾斜して、または、垂直に延在する。半導体素子は殊に、高さが特別に低いことを特徴とする。同時に、半導体素子は動作時に高いビーム出力を供給することができ、特に、ディスプレイ装置のバックライトのための平らな導光体への入力に適している。
記載された実施例とは異なって、この方法を、ビームガイド層３が形成される前に、半導体チップ２を水平方向において、反射体４の反射体部分を形成する反射性の成形材料によって包囲するように変えることもできる。これによって、図２Ａおよび図２Ｂに関連して記載されたような半導体素子が製造される。
ビームガイド層３にビーム変換材料が混入されている場合、色位置は特に、ビーム出射面１０と、半導体チップの、ビーム出射面１０の近くに位置する側面２７との間の間隔によって特定される。色位置を調整するために、ビーム出射面１０から、ビームガイド層の材料を完全にまたは部分的にのみ、例えば刻み目の形成によって除去することができる。半導体チップに対して相対的な、個別化切断面の形成時のアライメント誤差に基づく、製造によって生じる色位置変動を、このようにして、容易かつ確実に補償することができる。
本特許出願は、独国特許出願公開第１０２０１３１０４８４０．４号明細書の優先権を主張し、当該文献の開示内容は、本願に参照として組み込まれている。
本発明は、実施例に基づく記載によって制限されるものではない。むしろ、本発明は、各特徴並びに特徴の各組み合わせを含む。これは特に、特許請求の範囲における特徴の各組み合わせを含む。これはこの特徴またはこの組み合わせ自体が、特許請求の範囲または実施例に明記されていない場合にも当てはまる。

Claims (18)

  1. ビーム放射半導体素子であって、
    ・半導体層列（２００）を備えた少なくとも１つの半導体チップ（２）と、
    ・実装面（１１）と、
    ・ビーム出射面（１０）と、
    ・ビームガイド層（３）と、
    ・反射体（４）とを有しており、
    前記半導体層列（２００）は、ビーム生成のために設けられたアクティブ領域（２０）を有しており、
    前記実装面（１１）には、前記半導体チップの外部との接触接続のための少なくとも１つの電気的なコンタクト（５１、５２）が形成されており、当該実装面は、前記半導体層列の主要延在面に対して平行に延在しており、
    前記ビーム出射面（１０）は、前記実装面に対して傾斜して、または、垂直に延在しており、
    前記ビームガイド層（３）は、前記半導体チップと前記ビーム出射面との間のビーム路内に配置されており、
    前記反射体（４）は、部分的に、前記ビームガイド層に当接しており、前記半導体素子を平面図で見ると、前記半導体チップを覆っている、
    ことを特徴とするビーム放射半導体素子。
  2. 前記ビームガイド層は、ビーム変換材料を含有している、請求項１記載のビーム放射半導体素子。
  3. 前記ビームガイド層は前記ビーム出射面を形成し、前記反射体を側面図で見ると、前記ビーム出射面を全周囲に沿って包囲している、請求項１または２記載のビーム放射半導体素子。
  4. 前記半導体チップは、コンタクト路（５５）を用いて前記コンタクトと接続されており、
    前記コンタクト路は部分的に、前記ビームガイド層と反射層との間に配置されている、請求項１から３までのいずれか１項記載のビーム放射半導体素子。
  5. 前記ビームガイド層は、前記半導体素子の平面図において、前記半導体チップを完全に包囲している、請求項１から４までのいずれか１項記載のビーム放射半導体素子。
  6. 前記半導体チップの、前記実装面とは反対側の前面（２４）には、前記半導体素子を平面図で見ると、前記ビームガイド層が設けられていない、請求項５記載のビーム放射半導体素子。
  7. 前記ビームガイド層は少なくとも１つの中空部（３１）を有しており、当該中空部（３１）を通じて、前記半導体チップは、前記コンタクトと電気的に接続されている、請求項５または６記載のビーム放射半導体素子。
  8. 前記ビームガイド層は、前記実装面に対して垂直に延在する方向において、半導体ボディと前記反射体との間に配置されており、
    前記反射体は、前記半導体チップを水平方向において完全に包囲している、請求項１から４までのいずれか１項記載のビーム放射半導体素子。
  9. 前記半導体チップの少なくとも２つの外面には、ミラー層が設けられている、請求項１から８までのいずれか１項記載のビーム放射半導体素子。
  10. 前記半導体チップはリードフレーム（５）上に配置されており、当該リードフレームは前記コンタクトを形成する、請求項１から９までのいずれか１項記載のビーム放射半導体素子。
  11. 複数個のビーム放射半導体素子を製造する方法であって、
    ａ）ビーム生成のために設けられたアクティブ領域（２０）を備えた半導体層列（２００）を各々有している複数個の半導体チップ（２）を準備するステップと、
    ｂ）前記半導体チップに当接しているビームガイド層（３）を形成するステップと、
    ｃ）反射体（４）を形成する反射体材料によって、前記ビームガイド層を少なくとも部分的に包囲するステップと、
    ｄ）複数個のビーム放射半導体素子（１）に個別化するステップと
    を有しており、
    各半導体素子は少なくとも１つの半導体チップを有しており、前記ビームガイド層が個別化された半導体素子のビーム出射面を形成するように、個別化時に前記ビームガイド層と前記反射体とを分断する、
    ことを特徴とする方法。
  12. 前記ステップｄ）の前に、水平方向において完全に、前記ビームガイド層を前記反射体によって包囲し、前記ステップｄ）において露出させる、請求項１１記載の方法。
  13. 前記ステップｃ）の前に、分断溝（３５）を、隣接している半導体チップの間であって、前記ビームガイド層内に形成する、請求項１１または１２記載の方法。
  14. 前記半導体チップ同士を、ステップｂ）の後に、電気的に接触接続させる、請求項１１から１３までのいずれか１項記載の方法。
  15. 前記複数個の半導体チップを、前記ビームガイド層の中空部（３１）によって、電気的に接触接続させる、請求項１１から１４までのいずれか１項記載の方法。
  16. 前記ビームガイド層をステップｂ）において、前記半導体チップの前記側面（２７）に形成する、請求項１１から１５までのいずれか１項記載の方法。
  17. 前記ビームガイド層の形成前に、前記半導体チップの前記側面に、さらなる反射体材料を設ける、請求項１１から１５までのいずれか１項記載の方法。
  18. 前記ビームガイド層はビーム変換材料を含有しており、前記半導体素子によって放射されるビームの色位置を、ステップｄ）の後に、前記ビームガイド層の材料除去によって調節する、請求項１１から１７までのいずれか１項記載の方法。
JP2016512314A 2013-05-10 2014-05-05 発光半導体素子および発光半導体素子の製造方法 Expired - Fee Related JP6261718B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013104840.4 2013-05-10
DE201310104840 DE102013104840A1 (de) 2013-05-10 2013-05-10 Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen
PCT/EP2014/059079 WO2014180772A1 (de) 2013-05-10 2014-05-05 Lichtemittierendes halbleiterbauelement und verfahren zur herstellung von lichtemittierenden halbleiterbauelementen

Publications (2)

Publication Number Publication Date
JP2016517186A true JP2016517186A (ja) 2016-06-09
JP6261718B2 JP6261718B2 (ja) 2018-01-17

Family

ID=50680026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016512314A Expired - Fee Related JP6261718B2 (ja) 2013-05-10 2014-05-05 発光半導体素子および発光半導体素子の製造方法

Country Status (6)

Country Link
US (1) US9837591B2 (ja)
JP (1) JP6261718B2 (ja)
CN (1) CN105210202B (ja)
DE (1) DE102013104840A1 (ja)
TW (1) TWI589022B (ja)
WO (1) WO2014180772A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014208495A1 (ja) * 2013-06-28 2014-12-31 シチズンホールディングス株式会社 Ｌｅｄ装置
JP6438648B2 (ja) 2013-11-15 2018-12-19 日亜化学工業株式会社 半導体発光装置およびその製造方法
US20170077357A1 (en) * 2014-05-15 2017-03-16 3M Innovative Properties Company Flexible circuit on reflective substrate
DE102015100686A1 (de) * 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE102015104886A1 (de) * 2015-03-30 2016-10-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US10763639B2 (en) * 2018-02-12 2020-09-01 Lumentum Operations Llc Emitter-on-sub-mount device
JP6912728B2 (ja) * 2018-03-06 2021-08-04 日亜化学工業株式会社 発光装置及び光源装置
CN108933189A (zh) * 2018-07-10 2018-12-04 江西新正耀光学研究院有限公司 一种单面出光的led芯片及其制备方法
DE102022121519A1 (de) 2022-08-25 2024-03-07 Ams-Osram International Gmbh Strahlung emittierendes halbleiterbauelement und verfahren zur herstellung von strahlung emittierenden halbleiterbauelementen

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5092182U (ja) * 1973-12-26 1975-08-04
JPS575356A (en) * 1980-06-13 1982-01-12 Toshiba Corp Hybrid integrated circuit device
JP2002344030A (ja) * 2001-05-18 2002-11-29 Stanley Electric Co Ltd 横方向発光型面実装ｌｅｄ及びその製造方法
JP2006229055A (ja) * 2005-02-18 2006-08-31 Nichia Chem Ind Ltd 発光装置
JP2009224376A (ja) * 2008-03-13 2009-10-01 Toshiba Discrete Technology Kk 側面型発光装置及びその製造方法
JP2010225755A (ja) * 2009-03-23 2010-10-07 Stanley Electric Co Ltd 半導体発光装置および半導体発光装置の製造方法
JP2010225754A (ja) * 2009-03-23 2010-10-07 Stanley Electric Co Ltd 半導体発光装置
JP2013021175A (ja) * 2011-07-12 2013-01-31 Toshiba Corp 半導体発光素子
JP2013258175A (ja) * 2012-06-11 2013-12-26 Citizen Holdings Co Ltd 半導体発光装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5246820B2 (ja) 1973-12-13 1977-11-28
EP1204151A4 (en) 2000-04-24 2006-10-18 Rohm Co Ltd SIDE-EMITTING LUMINAIRE DIODE AND MANUFACTURING METHOD
JP4077170B2 (ja) * 2000-09-21 2008-04-16 シャープ株式会社 半導体発光装置
DE60320613T2 (de) * 2002-03-29 2009-06-10 Panasonic Corp., Kadoma Optische Vorrichtung und deren Herstellungsverfahren, optisches Modul, und optisches Transmissionssystem
JP2004127604A (ja) * 2002-09-30 2004-04-22 Citizen Electronics Co Ltd 発光ダイオード及びバックライトユニット
KR100576856B1 (ko) * 2003-12-23 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
JP4357311B2 (ja) * 2004-02-04 2009-11-04 シチズン電子株式会社 発光ダイオードチップ
JP4516337B2 (ja) * 2004-03-25 2010-08-04 シチズン電子株式会社 半導体発光装置
TWI248218B (en) * 2004-12-31 2006-01-21 Ind Tech Res Inst Light-emitting diode package structure and fabrication method thereof
US7710016B2 (en) 2005-02-18 2010-05-04 Nichia Corporation Light emitting device provided with lens for controlling light distribution characteristic
US7293906B2 (en) * 2005-05-23 2007-11-13 Avago Technologies Ecbu Ip (Singapore) Pte Ltd Light source adapted for LCD back-lit displays
JP2007059612A (ja) * 2005-08-24 2007-03-08 Sharp Corp 発光ダイオード
KR101235460B1 (ko) * 2006-02-14 2013-02-20 엘지이노텍 주식회사 측면 발광형 엘이디 및 그 제조방법
US7626210B2 (en) * 2006-06-09 2009-12-01 Philips Lumileds Lighting Company, Llc Low profile side emitting LED
TWI411123B (zh) * 2007-01-09 2013-10-01 Epistar Corp 發光裝置
JP2008187030A (ja) * 2007-01-30 2008-08-14 Stanley Electric Co Ltd 発光装置
US20080290359A1 (en) * 2007-04-23 2008-11-27 Samsung Electro-Mechanics Co., Ltd. Light emitting device and manufacturing method of the same
JP5270861B2 (ja) * 2007-05-15 2013-08-21 シチズン電子株式会社 バックライト光源
US9046634B2 (en) * 2007-06-14 2015-06-02 Philips Lumileds Lighting Company, Llc Thin flash or video recording light using low profile side emitting LED
US7538359B2 (en) * 2007-08-16 2009-05-26 Philips Lumiled Lighting Company, Llc Backlight including side-emitting semiconductor light emitting devices
JP2009110737A (ja) * 2007-10-29 2009-05-21 Citizen Electronics Co Ltd 照明装置及びその製造方法
TWI372175B (en) * 2008-06-10 2012-09-11 Gigno Technology Co Ltd Phosphor film
JP2010199547A (ja) * 2009-01-30 2010-09-09 Nichia Corp 発光装置及びその製造方法
TWI463708B (zh) * 2009-02-24 2014-12-01 Advanced Optoelectronic Tech 側面出光型發光元件封裝結構及其製造方法
US20110062470A1 (en) * 2009-09-17 2011-03-17 Koninklijke Philips Electronics N.V. Reduced angular emission cone illumination leds
DE102009051748A1 (de) * 2009-11-03 2011-05-05 Osram Opto Semiconductors Gmbh Verfahren und Vorrichtung zur Herstellung eines strahlungsemittierenden Halbleiterbauelements und strahlungsemittierendes Halbleiterbauelement
DE102010032041A1 (de) * 2010-07-23 2012-01-26 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement und Verfahren zur Herstellung von strahlungsemittierenden Bauelemnenten
TW201214793A (en) * 2010-07-26 2012-04-01 Asahi Glass Co Ltd Substrate for mounting light emitting element, method for manufacturing the same and light emitting device
CN102347426A (zh) 2010-07-26 2012-02-08 旭硝子株式会社 发光元件搭载用基板、其制造方法及发光装置
JP6038443B2 (ja) * 2011-11-21 2016-12-07 スタンレー電気株式会社 半導体発光装置および半導体発光装置の製造方法
KR102033928B1 (ko) * 2012-09-13 2019-10-18 엘지이노텍 주식회사 발광 소자 및 조명 시스템

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5092182U (ja) * 1973-12-26 1975-08-04
JPS575356A (en) * 1980-06-13 1982-01-12 Toshiba Corp Hybrid integrated circuit device
JP2002344030A (ja) * 2001-05-18 2002-11-29 Stanley Electric Co Ltd 横方向発光型面実装ｌｅｄ及びその製造方法
JP2006229055A (ja) * 2005-02-18 2006-08-31 Nichia Chem Ind Ltd 発光装置
JP2009224376A (ja) * 2008-03-13 2009-10-01 Toshiba Discrete Technology Kk 側面型発光装置及びその製造方法
JP2010225755A (ja) * 2009-03-23 2010-10-07 Stanley Electric Co Ltd 半導体発光装置および半導体発光装置の製造方法
JP2010225754A (ja) * 2009-03-23 2010-10-07 Stanley Electric Co Ltd 半導体発光装置
JP2013021175A (ja) * 2011-07-12 2013-01-31 Toshiba Corp 半導体発光素子
JP2013258175A (ja) * 2012-06-11 2013-12-26 Citizen Holdings Co Ltd 半導体発光装置

Also Published As

Publication number Publication date
CN105210202A (zh) 2015-12-30
TW201501353A (zh) 2015-01-01
DE102013104840A8 (de) 2015-04-30
US9837591B2 (en) 2017-12-05
US20160087177A1 (en) 2016-03-24
CN105210202B (zh) 2018-04-27
WO2014180772A1 (de) 2014-11-13
JP6261718B2 (ja) 2018-01-17
DE102013104840A1 (de) 2014-11-13
TWI589022B (zh) 2017-06-21

Similar Documents

Publication Publication Date Title
JP6261718B2 (ja) 発光半導体素子および発光半導体素子の製造方法
US11393949B2 (en) Semiconductor component and illumination device
JP6114463B2 (ja) 半導体部品および半導体部品の製造方法
EP2237335A2 (en) White-light light emitting chips and fabrication methods thereof
CN111128987A (zh) 发光二极管
US10497831B2 (en) Semiconductor light emitting element and manufacturing method thereof
US20180114887A1 (en) Method for Mirror-Coating Lateral Surfaces of Optical Components for Use in Optoelectronic Semiconductor Bodies, and Optoelectronic Semiconductor Body which can be Mounted on Surfaces
US10062813B2 (en) Optoelectronic device and method for producing an optoelectronic device
CN109075237B (zh) 具有反射器的器件和用于制造器件的方法
US11251351B2 (en) Light emitting diode, light emitting diode module, and display device having the same
US20220255292A1 (en) Semiconductor laser device and optoelectronic beam deflection element for a semiconductor laser device
TWI575780B (zh) 半導體組件、照明裝置及半導體組件之製造方法
JP2007201121A (ja) 半導体発光素子及びその製造方法
US10608153B2 (en) Light emitting device package and light emitting apparatus having the same
US12009460B2 (en) Method for producing a conversion element, and conversion element
JP7082666B2 (ja) 発光半導体デバイス
KR20150018481A (ko) 반도체 발광소자 및 이를 제조하는 방법
US10943892B2 (en) Light-emitting semiconductor chip, light-emitting component and method for producing a light-emitting component
JP2017084888A (ja) 半導体発光装置、車両用灯具、及び、半導体発光装置の製造方法
KR101629403B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20170104695A (ko) 반도체 발광소자
JP2017535942A (ja) オプトエレクトロニクス部品およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171212

R150 Certificate of patent or registration of utility model

Ref document number: 6261718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees