WO2013120646A1 - Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil Download PDF

Info

Publication number
WO2013120646A1
WO2013120646A1 PCT/EP2013/050838 EP2013050838W WO2013120646A1 WO 2013120646 A1 WO2013120646 A1 WO 2013120646A1 EP 2013050838 W EP2013050838 W EP 2013050838W WO 2013120646 A1 WO2013120646 A1 WO 2013120646A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chips
semiconductor
shaped body
heat spreader
electrical
Prior art date
Application number
PCT/EP2013/050838
Other languages
English (en)
French (fr)
Inventor
Stefan Illek
Walter Wegleiter
Karl Weidner
Stefan Stegmeier
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to CN201380009310.3A priority Critical patent/CN104115292B/zh
Priority to US14/378,610 priority patent/US9653670B2/en
Publication of WO2013120646A1 publication Critical patent/WO2013120646A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Definitions

  • an optoelectronic semiconductor device In addition, an optoelectronic semiconductor device, an optoelectronic semiconductor device, and
  • An object to be solved is to provide an optoelectronic semiconductor device from which heat efficiently
  • this comprises one or more optoelectronic components
  • the semiconductor chips are preferably light-emitting diodes, in short LEDs.
  • the semiconductor chips may be configured to emit ultraviolet, visible and / or near-infrared radiation during operation.
  • the semiconductor chips emit colored light or white light.
  • the semiconductor chips may have a chip substrate and a semiconductor layer sequence.
  • the chip substrate then represents a component carrying the semiconductor chip.
  • the chip substrate may be a growth substrate for the semiconductor layer sequence or a carrier substrate different therefrom.
  • the semiconductor layer sequence is preferably based on a III-V compound semiconductor material.
  • the semiconductor material is, for example, a nitride compound semiconductor material such as Al n In] __ n _ m Ga m N or a phosphide compound semiconductor material such as Al n In] __ n _ m Ga m P or an arsenide compound semiconductor material as
  • the semiconductor layer sequence may have dopants and additional constituents.
  • the essential components of the crystal lattice of the semiconductor layer sequence ie Al, As,
  • the semiconductor layer sequence comprises at least one active layer which is used to generate an electromagnetic layer
  • the active layer contains at least one pn junction and / or at least one quantum well structure.
  • a radiation generated by the active layer in operation is in particular in the
  • Spectral range between 400 nm and 800 nm inclusive.
  • the radiation exit side is preferably one
  • Main side of the semiconductor chip which is oriented for example perpendicular to a growth direction of the semiconductor layer sequence.
  • the semiconductor chip has exactly a radiation exit side. On side surfaces of the
  • Semiconductor chips is preferably emitted little or no radiation. According to at least one embodiment of the semiconductor device, this comprises a shaped body.
  • the molded body is
  • the shaped body partially or completely covers the side surfaces of the semiconductor chip.
  • Radiation exit side or are oriented substantially perpendicular thereto.
  • the shaped body is positively and directly to the semiconductor chip
  • the shaped body is then in direct, physical contact with the side surfaces of the body
  • the semiconductor component is therefore a so-called SMT component.
  • the molded body and the semiconductor chip overlap, in FIG.
  • semiconductor chips in particular of the chip substrates, and of the shaped body by at most a factor of 5 or by at most a factor of 4 or by at most a factor of 3 or by at most a factor of 2 or by at most a factor of 1.5 from each other.
  • the semiconductor chips and the molded body are similar to each other in thermal
  • the shaped body is formed by a plastic.
  • the plastic of the molding as
  • Matrix material is used and embedded in the matrix material particles for adjusting the thermal expansion coefficient and other properties.
  • a matrix material for the molding for example, thermoplastics,
  • Epoxies and / or silicones used.
  • the particles may be made of a silicon oxide, a titanium oxide and / or a
  • Alumina be formed. According to at least one embodiment, this includes
  • Semiconductor component at least four of the semiconductor chips or at least eight or at least 20 or at least 50.
  • the semiconductor chips are preferably arranged linear or matrix-like.
  • this includes
  • Semiconductor device one or, preferably, several
  • Surface mount semiconductor device includes a molded body, the side surfaces of the semiconductor chip
  • the molded body and the semiconductor chip do not overlap.
  • Shaped body at most by a factor of 4 from each other.
  • this includes
  • Semiconductor component at least one heat spreader.
  • Heat spreader is preferred on a mounting side of the
  • Radiation exit side may be opposite.
  • the semiconductor device is attached to an external support.
  • the heat spreader is electrically conductive and, for example, made of a metal or a
  • the heat spreader is electrically isolated from the semiconductor layer sequence of the at least one semiconductor chip.
  • the heat spreader is two or more than two
  • the contact points are for an external electrical contact of the
  • the heat spreader has a thickness of at least 10 ⁇ or of at least 20 ⁇ or of at least 50 ⁇ . Alternatively or additionally, the thickness is at most 500 ⁇ or at most 250 ⁇ or at most 150 ⁇ .
  • the heat spreader is attached directly to the shaped body and to the semiconductor chips.
  • the heat spreader then touches the semiconductor chips or at least part of the semiconductor chips and the molded body.
  • an adhesive layer for example in the form of one or more metal layers, is located between the heat spreader and the semiconductor chips and / or the molded body, via which an improved mechanical connection of the
  • this comprises one or more electrical feedthroughs.
  • the electrical feedthroughs preferably pass completely through the shaped body. It can be the electrical
  • the electrical feedthroughs are formed by a semiconductor material or a metal.
  • this comprises one or more electrical
  • the electrical connection means are formed, for example, by bonding wires or by flat conductor tracks which run on the body top and can be aligned parallel thereto.
  • Connecting means or at least a part of these are connected to electrical contact points of the semiconductor chips and to the electrical feedthroughs.
  • the contact points are preferably located on the radiation exit side.
  • At least a part of the semiconductor chips or all the semiconductor chips are electrically in series through the electrical connection means
  • switched semiconductor chips may be present.
  • the individual groups of series-connected semiconductor chips are, for example, electrically controllable independently of one another.
  • a method for producing an optoelectronic semiconductor device is specified.
  • the method is in particular an optoelectronic
  • Method is the step of providing a
  • Subcarrier can be a hard, planar substrate that is covered with a foil.
  • the film may be a so-called thermal release film.
  • a plurality of optoelectronic semiconductor chips are mounted on the carrier top side.
  • semiconductor chips directly on the intermediate carrier preferably on the thermal release film attached.
  • Plurality may mean that at least a thousand or at least five thousand or at least ten thousand of the semiconductor chips are on the
  • Carrier be attached.
  • the method for producing an optoelectronic semiconductor component is set up and comprises at least or only the following steps:
  • Carrier top face and the semiconductor chips are spaced from each other,
  • thermal expansion coefficients of the semiconductor chips and the shaped body for example, by a factor of 4 differ from each other.
  • the individual process steps are preferably carried out in the sequence indicated above. As far as technically possible, a different order can be realized.
  • a small lateral displacement or rotation of the semiconductor chips to be soldered can take place, in particular in the case of liquefaction of the solder.
  • a minimum distance in the range> 100 ym between the semiconductor chips is therefore required.
  • gluing is used as an alternative to soldering for attaching the semiconductor chips, the thermal resistance of the glue is generally increased in comparison to a metallic solder. This limits the packing density of the array.
  • the method comprises the additional step of attaching and / or generating the heat spreader to lower sides of the shaped body and the
  • the application of the heat spreader is structured.
  • the heat spreader becomes exactly two or at least two electrical contact points of the semiconductor device
  • no subsequent structuring takes place after the application and / or creation of the heat spreader.
  • the heat spreader is then not subsequently etched, for example, or mechanically removed again in regions.
  • the heat spreader is applied continuously over at least three of the semiconductor chips.
  • the heat spreader then extends continuously and preferably completely and without
  • Constrictions across the semiconductor chips may therefore be formed plate-shaped heat spreader in places. It is also possible for the heat spreader to extend continuously and continuously over all the semiconductor chips, at least over groups of semiconductor chips that are suitable for one of the finished semiconductor components
  • the heat spreader is applied galvanically to the shaped body and to the semiconductor chips. As a result, comparatively large thicknesses of the heat spreader can be realized cost-effectively.
  • the application of the heat spreader takes place in the form of a prestructured film.
  • the film may be a metal foil, for
  • Semiconductor chips are located on the radiation exit side and the contact points can touch the carrier top.
  • an average distance between adjacent semiconductor chips is at least
  • the mean distance between the adjacent semiconductor chips is at most 250 ⁇ or at most 150 ⁇ or at most 100 ⁇ or at most 70 ⁇ .
  • the semiconductor components are formed by singulating the shaped body.
  • a synthetic wafer is formed when the intermediate carrier is produced. This artificial wafer, which the
  • Sections with the associated semiconductor chips are then the finished semiconductor devices.
  • the temporarily fixed on the intermediate carrier semiconductor chips are thus, for example, by an embedding process all mechanically connected to each other, so that by the Formed body formed art wafers.
  • an embedding process all mechanically connected to each other, so that by the Formed body formed art wafers.
  • splitting the art wafer for example by sawing or
  • one or more are prior to the preparation of the molded body
  • the electrical feedthroughs placed on the top of the carrier.
  • the electrical feedthroughs touch the
  • the feedthroughs may be included as a semiconductor chip in determining the mean distance between adjacent semiconductor chips.
  • the singulated, finished semiconductor components each comprise one or two or more than two of the feedthroughs.
  • the produced shaped body and thus the artificial wafer has an average diameter of at least 100 mm or
  • Shaped body may in this case have a round outer shape or be rectangular shaped. It is possible that the
  • Shaped body then has an average edge length of at least 250 mm or at least 350 mm.
  • Mean pitch means that an average of a pitch along two
  • orthogonal spatial directions is formed, provided that Pitch along these spatial directions from each other
  • Pitch designates in particular a distance from centers of the semiconductor chips and / or the bushings to each other. It is possible that at the
  • an interconnection of the semiconductor chips takes place, in particular with the aid of the electrical connection means, after the
  • a thickness of the feedthroughs, perpendicular to the carrier top side and / or perpendicular to the radiation outlet sides is greater than or equal to a thickness of the semiconductor chips.
  • the semiconductor chips and the bushings have the same thickness, within the manufacturing tolerances.
  • the shaped body is produced with a thickness that is greater than a thickness of the semiconductor chips. In other words, then the shaped body projects beyond the semiconductor chips, in a direction away from the carrier top. A the intermediate carrier facing away
  • the underside of the semiconductor chips is partially or completely covered by a material of the molded body, for example.
  • the thickness of the molding exceeds the thickness of
  • Semiconductor chips for example, by at least 5 ⁇ or by at least 10 ⁇ and alternatively or additionally by at most 250 ⁇ or by at most 100 ⁇ . Alternatively it is possible that the shaped body is produced significantly thicker than the semiconductor chips. A thickness of the molding is then for
  • the shaped body is after its creation and preferably before
  • the thickness of the molding is reduced to the thickness of the semiconductor chips. It is possible that only one material of the molding is removed. Alternatively, a material of the semiconductor chips, in particular of the chip substrates, can also be removed to a slight extent.
  • the arrangement area is one such area of the
  • Semiconductor device in which the semiconductor chips are covered by a narrowest outline.
  • areas for mounting which are laterally adjacent to the semiconductor chips are then preferably not covered by the arrangement area.
  • Densely packed can thus mean that the semiconductor chips in the arrangement area and / or in relation to the entire
  • Semiconductor device occupy an area of at least 20% or at least 30% or at least 45%, or at least 60% or at least 80%, in
  • Such optoelectronic semiconductor components can be used for illumination purposes, for example in the
  • Luminances can be achieved.
  • Figures 1A to 1H is a schematic representation of a
  • FIGS. 1 to 5 are schematic representations of
  • FIG. 1 shows an exemplary embodiment of a method for producing an optoelectronic semiconductor component 1 in schematic cross-sectional views.
  • Process step according to Figure 1A is a temporary
  • Subcarrier 2 provided with a carrier top 20. Immediately on the carrier top 20 are several
  • the semiconductor chips 3 each have a chip substrate 31 and a semiconductor layer sequence 32.
  • the semiconductor chips 3 are formed, as in connection with the publication US 2010/0171135 AI
  • the semiconductor layer sequence 32 is located closer to the intermediate carrier 2 than the chip substrate 31.
  • the chip substrate 31 and the semiconductor layer sequence 32 are symbolically separated from one another by a dashed line.
  • a radiation exit side 30 of the semiconductor chips 3 is through the intermediate carrier 2 facing interface of
  • Radiation exit side 30 are preferably each two electrical contact points 36 of the semiconductor chip. 3
  • the semiconductor chip 3 is preferably not so
  • volume emitter It then passes no or substantially no radiation generated in the semiconductor layer sequence 32 in the chip substrate 31. For example, is located between the chip substrate 31 and the
  • semiconductor layer sequence 32 then a reflective layer such as a metal mirror.
  • the semiconductor chips 3 may be volume emitters and then a reflection layer to be applied to the side surfaces 34 and / or to the underside 35 and / or for the shaped body 4 to be diffuse or specularly reflective or else
  • the chip substrate 31 may be replaced by a ceramic such as
  • Silicon nitride, aluminum nitride or aluminum oxide may be formed. It is also possible that the chip substrate 31 is made of a semiconductor material such as germanium. If the chip substrate 31 is formed of an electrically conductive material, then the bottom 35 may be provided with an electrically insulating layer, not shown in the figures.
  • the semiconductor chips 3 are on the carrier top 20 in
  • Groups for individual semiconductor devices 1 arranged densely packed. Between neighboring groups the
  • the individual semiconductor chips 3 have, for example
  • a distance L between adjacent semiconductor chips is on the order of 100 ⁇ .
  • An underside 35 of the semiconductor chip 3 facing away from the intermediate carrier 2 is formed by the chip substrate 31.
  • a shaped body 4 is produced, for example by pressing, spraying or casting, for example in a two-part mold.
  • the intermediate carrier 2 preferably forms the part of a casting mold or a mold.
  • the shaped body is produced in such a way that it has a greater thickness D 'than a thickness d of the semiconductor chips 3.
  • a difference in the thicknesses D', d is approximately 10 ⁇ m, for example.
  • the lower surfaces 35 of the semiconductor chips 3 are completely covered by the molded body 4. The molding is all around and immediately
  • the molded body 4 and the semiconductor chips 3, in particular the chip substrates 31, have similar thermal properties as possible
  • the shaped body 4 may comprise a matrix material made of a plastic into which particles serve to adapt the thermal expansion coefficients and / or to improve a thermal conductivity and / or to adjust optical properties.
  • particles 4 of titanium dioxide may be added to the filling body 4 so that the shaped body 4 appears white to a viewer, for example, and a high
  • FIG. 1C it is shown that the material of the shaped body 4 and optionally also a material of the semiconductor chips 3
  • the molded body 4 and the semiconductor chips 3 then have the same thicknesses D, d.
  • the underside 35 of the semiconductor chips 3 and the bottom 45 of the molded body 4 are flush with each other and lie in a common plane.
  • the molded body 4 is made with the same thickness D as the thicknesses d of the semiconductor chips 3. The material of the molded body 4 then does not cover any of the main sides of the
  • Shaped body 4 as shown in connection with FIG. 1C, can then be dispensed with.
  • FIG. 1D illustrates the optional method step, according to which an underside 45 of the shaped body 4 facing away from the intermediate carrier 2 and the undersides 35 of FIG
  • the heat spreader 6 is preferably formed by a metal or a metal alloy and can directly on the
  • Shaped body 4 and the semiconductor chips 3 may be applied. Unlike in FIG. 1D, it is possible for the heat spreader 6 to be located over the entire underside 45 of the
  • Molded body 4 is applied.
  • metallization layers it is possible for metallization layers to be present between the molded body 4 and the semiconductor chips 3 on the one hand and the heat spreader 6 on the other hand.
  • Metallization layers may be formed, in a direction away from the intermediate carrier 2, by a titanium layer, a platinum layer and a gold layer, these layers each having thicknesses in the range of a few hundred nanometers
  • the intermediate carrier 2 is removed, for example by heating the carrier 2.
  • the first it is alternatively also possible for the first to be the first
  • Subcarrier 2 is removed and that only then the heat spreader 6 is created.
  • the electrical contact points 36 of the semiconductor chips 3 are connected to each other at least partially via an electrical connection means 7.
  • the connecting means 7 is a
  • connection means 7 is formed by conductor tracks which are parallel to the radiation exit side 30 and the
  • Body top 40 run and are in direct contact with these.
  • Body top 40 may lie in a common plane, as well as in all other embodiments.
  • Conductors 7 may be applied an electrical insulating layer, which is not shown in FIG.
  • an optical component such as a lens or a conversion means to be applied to the radiation exit sides 30 for a wavelength conversion of radiation generated in the semiconductor chips 3.
  • an optical component such as a lens or a conversion means
  • mixed-color emitting semiconductor chips 3 are combined with each other.
  • the shaped body 4 becomes individual
  • Semiconductor components 1 isolated. This can be done by sawing in separating areas 8, symbolized by dash-dot lines.
  • FIG. 2 shows a further exemplary embodiment of the invention
  • FIG. 1 A schematic sectional view shown.
  • the electrical feedthroughs 5 may be so-called quasi-chips.
  • an electrical connection is made from the upper side of the body 40 to the lower side 45 of the shaped body 4.
  • an electrical connection between the contact points 36 of the semiconductor chips 3 and the heat spreader 6 is made by the bushings 5a, 5b and the connecting means 7.
  • the heat spreader 6 is to electrical contact points 65 a, 65 b for an external electrical contact of the
  • FIG. 1 In a schematic plan view, another embodiment of the semiconductor device 1 is shown in FIG.
  • the four semiconductor chips 3, for example, are arranged like a matrix and by the connecting means 7a, 7b, which are bonding wires or interconnects, electrically connected in series.
  • the connecting means 7a, 7b which are bonding wires or interconnects, electrically connected in series.
  • the semiconductor chips 3 With the located below the semiconductor chips 3
  • Contact point 65b is arranged laterally next to the semiconductor chips 3.
  • the contact points 65a, 65b and thus the heat spreader 6 are symbolized by dashed lines.
  • the semiconductor chips 3 are densely packed. In particular, in an arrangement region 38 of the semiconductor chips 4, the semiconductor chips 3 occupy an area fraction, viewed in plan view, of at least 60%.
  • the arrangement area 38 is an area that extends from a narrowest outline around the
  • Semiconductor chip 3 of the semiconductor device 1 is surrounded around.
  • the contour line which encloses the arrangement area 38 is drawn in FIG. 3 as a dashed-dotted line.
  • Semiconductor chips 3 may be present, which are preferably individually controllable.
  • the semiconductor device 1 then has
  • the semiconductor component 1 has only a single semiconductor chip 3.
  • An electrical contact takes place on the one hand directly on the bottom 35 of the semiconductor chip 3 and the
  • the heat spreader 6 is not one
  • the heat spreader 6 is then preferably electrically insulated from the semiconductor chips 3, for example by means of a not shown
  • Interlayer, or the heat spreader 6 is formed of an electrically non-conductive material or coated with such a material.
  • Heat spreader 6 is present. In this case, the
  • Heat spreader 6 be electrically conductive or electrically insulating. The invention described here is not by the

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

In mindestens einer Ausführungsform umfasst das Halbleiterbauteil (1) mindestens einen optoelektronischen Halbleiterchip (3), der eine Strahlungsaustrittsseite (30) aufweist. Das oberflächenmontierbare Halbleiterbauteil (1) beinhaltet einen Formkörper (4), der Seitenflächen (34) des Halbleiterchips (3) formschlüssig und unmittelbar bedeckt. In Draufsicht auf die Strahlungsaustrittsseite (30) gesehen überlappen der Formkörper (4) und der Halbleiterchip (3) nicht.

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils und optoelektronisches Halbleiterbauteil
Es wird ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterbauteils angegeben. Darüber hinaus wird ein optoelektronisches Halbleiterbauteil
angegeben .
In der Druckschrift DE 10 2009 036 621 AI ist ein
optoelektronisches Halbleiterbauelement angegeben.
Eine zu lösende Aufgabe besteht darin, ein optoelektronisches Halbleiterbauteil anzugeben, aus dem effizient Wärme
abführbar ist.
Diese Aufgabe wird unter anderem gelöst durch ein Verfahren und durch ein optoelektronisches Halbleiterbauteil mit den Merkmalen der unabhängigen Patentansprüche. Bevorzugte
Weiterbildungen sind Gegenstand der abhängigen
Patentansprüche .
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils umfasst dieses einen oder mehrere optoelektronische
Halbleiterchips. Bei den Halbleiterchips handelt es sich bevorzugt um Leuchtdioden, kurz LEDs. Die Halbleiterchips können dazu eingerichtet sein, im Betrieb eine ultraviolette, sichtbare und/oder nahinfrarote Strahlung zu emittieren.
Bevorzugt emittieren die Halbleiterchips farbiges Licht oder weißes Licht. Es können die Halbleiterchips ein Chipsubstrat und eine Halbleiterschichtenfolge aufweisen. Das Chipsubstrat stellt dann eine den Halbleiterchip tragende Komponente dar. Bei dem Chipsubstrat kann es sich um ein Aufwachssubstrat für die Halbleiterschichtenfolge handeln oder um ein hiervon verschiedenes Trägersubstrat. Die Halbleiterschichtenfolge basiert bevorzugt auf einem III- V-Verbindungshalbleitermaterial . Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid- Verbindungshalbleitermaterial wie AlnIn]__n_mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie AlnIn]__n_mGamP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie
AlnIn]__n_mGamAs, wobei jeweils 0 ^ n < 1, 0 ^ m < 1 und n + m -S 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also AI, As,
Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können . Die Halbleiterschichtenfolge umfasst zumindest eine aktive Schicht, die zur Erzeugung einer elektromagnetischen
Strahlung eingerichtet ist. Die aktive Schicht beinhaltet insbesondere wenigstens einen pn-Übergang und/oder mindestens eine Quantentopfstruktur . Eine von der aktiven Schicht im Betrieb erzeugte Strahlung liegt insbesondere im
Spektralbereich zwischen einschließlich 400 nm und 800 nm.
Gemäß zumindest einer Ausführungsform weist der
Halbleiterchip eine Strahlungsaustrittsseite auf. Bei der Strahlungsaustrittsseite handelt es sich bevorzugt um eine
Hauptseite des Halbleiterchips, die beispielsweise senkrecht zu einer Wachstumsrichtung der Halbleiterschichtenfolge orientiert ist. Insbesondere weist der Halbleiterchip genau eine Strahlungsaustrittsseite auf. An Seitenflächen des
Halbleiterchips wird bevorzugt keine oder nur wenig Strahlung emittiert . Gemäß zumindest einer Ausführungsform des Halbleiterbauteils umfasst dieses einen Formkörper. Der Formkörper ist
beispielsweise mittels Pressen, Gießen oder Spritzen erzeugt. Es umgibt der Formkörper den mindestens einen Halbleiterchip, in Draufsicht auf die Strahlungsaustrittsseite gesehen, ringsum. Bevorzugt bedeckt der Formkörper die Seitenflächen des Halbleiterchips teilweise oder vollständig. Bei den
Seitenflächen handelt es sich um solche Begrenzungsflächen des Halbleiterchips, die senkrecht zu der
Strahlungsaustrittsseite oder im Wesentlichen senkrecht hierzu orientiert sind.
Gemäß zumindest einer Ausführungsform ist der Formkörper formschlüssig und unmittelbar an den Halbleiterchip
angeformt. Mit anderen Worten steht der Formkörper dann in direktem, physischem Kontakt mit den Seitenflächen des
Halbleiterchips, bevorzugt nur mit diesen.
Gemäß zumindest einer Ausführungsform ist das
Halbleiterbauteil oberflächenmontierbar . Es handelt sich bei dem Halbleiterbauteil also um ein so genanntes SMT-Bauteil.
Elektrische Kontaktflächen des Halbleiterbauteils liegen dann in einer gemeinsamen Ebene.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils überlappen der Formkörper und der Halbleiterchip, in
Draufsicht auf die Strahlungsaustrittsseite gesehen, nicht. Der Formkörper und der Halbleiterchip überdecken sich also, in Draufsicht gesehen, nicht gegenseitig. Gemäß zumindest einer Ausführungsform des Halbleiterbauteils weichen thermische Ausdehnungskoeffizienten der
Halbleiterchips, insbesondere der Chipsubstrate, und des Formkörpers um höchstens einen Faktor 5 oder um höchstens einen Faktor 4 oder um höchstens einen Faktor 3 oder um höchstens einen Faktor 2 oder um höchstens einen Faktor 1,5 voneinander ab. Mit anderen Worten weisen die Halbleiterchips und der Formkörper zueinander ähnliche thermische
Ausdehnungskoeffizienten, englisch coefficient of thermal expansion oder kurz CTE, auf.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils ist der Formkörper durch einen Kunststoff gebildet. Zu einer Anpassung des thermischen Ausdehnungskoeffizienten ist es möglich, dass der Kunststoff des Formkörpers als
Matrixmaterial dient und in das Matrixmaterial Partikel zur Einstellung des thermischen Ausdehnungskoeffizienten und weiterer Eigenschaften eingebettet sind. Als Matrixmaterial für den Formkörper werden beispielsweise Thermoplaste,
Epoxide und/oder Silikone verwendet. Die Partikel können aus einem Siliziumoxid, einem Titanoxid und/oder einem
Aluminiumoxid gebildet sein. Gemäß zumindest einer Ausführungsform umfasst das
Halbleiterbauteil mindestens vier der Halbleiterchips oder mindestens acht oder mindestens 20 oder mindestens 50. Die Halbleiterchips sind bevorzugt linear oder matrixartig angeordnet .
In mindestens einer Ausführungsform umfasst das
Halbleiterbauteil einen oder, bevorzugt, mehrere
optoelektronische Halbleiterchips, die eine Strahlungsaustrittsseite aufweisen. Das
oberflächenmontierbare Halbleiterbauteil beinhaltet einen Formkörper, der Seitenflächen des Halbleiterchips
formschlüssig und unmittelbar bedeckt. In Draufsicht auf die Strahlungsaustrittsseite gesehen überlappen der Formkörper und der Halbleiterchip nicht. Bevorzugt weichen thermische Ausdehnungskoeffizienten des Halbleiterchips und des
Formkörpers höchstens um einen Faktor 4 voneinander ab.
Gemäß zumindest einer Ausführungsform umfasst das
Halbleiterbauteil mindestens einen Wärmespreizer. Der
Wärmespreizer ist bevorzugt an einer Montageseite des
Halbleiterbauteils angebracht, die der
Strahlungsaustrittsseite gegenüber liegen kann. Über die Montageseite wird das Halbleiterbauteil an einem externen Träger befestigt. Der Wärmespreizer ist elektrisch leitfähig und beispielsweise aus einem Metall oder aus einer
Metalllegierung geformt. Ebenso kann der Wärmespreizer aus einem thermisch leitfähigen und elektrisch isolierenden
Material geformt sein. Es ist möglich, dass der Wärmespreizer elektrisch von der Halbleiterschichtenfolge des mindestens einen Halbleiterchips isoliert ist.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils ist der Wärmespreizer zu zwei oder zu mehr als zwei
elektrischen Kontaktstellen strukturiert. Die Kontaktstellen sind zu einer externen elektrischen Kontaktierung des
Halbleiterbauteils eingerichtet. Zum Beispiel sind die
Kontaktstellen und der Wärmespreizer dazu vorgesehen, an einen externen Träger mittels Löten oder Kleben angebracht zu werden . Gemäß zumindest einer Ausführungsform weist der Wärmespreizer eine Dicke von mindestens 10 μιη oder von mindestens 20 μιη oder von mindestens 50 μιη auf. Alternativ oder zusätzlich beträgt die Dicke höchstens 500 μιη oder höchstens 250 μιη oder höchstens 150 μιη.
Durch einen Formkörper, der in direktem Kontakt mit den
Halbleiterchips steht und der eine hohe thermische
Leitfähigkeit aufweisen kann, sowie durch den Wärmespreizer, ist eine effiziente Wärmeabfuhr aus dem Halbleiterbauteil erzielbar. Hierdurch ist eine hohe Packungsdichte der
Halbleiterchips erzielbar.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils ist der Wärmespreizer unmittelbar an dem Formkörper und an den Halbleiterchips angebracht. Mit anderen Worten berührt dann der Wärmespreizer die Halbleiterchips oder mindestens einen Teil der Halbleiterchips und den Formkörper. Alternativ ist es möglich, dass sich zwischen dem Wärmespreizer und den Halbleiterchips und/oder dem Formkörper eine Haftschicht, etwa in Form einer oder mehrerer Metallschichten, befindet, über die eine verbesserte mechanische Verbindung des
Wärmespreizers zu den Halbleiterchips und zu dem Formkörper realisierbar ist. Bevorzugt befinden sich, außer der
Kontaktmetallisierung, keine weiteren Komponenten zwischen dem Wärmespreizer und den Halbleiterchips sowie dem
Formkörper .
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils umfasst dieses eine oder mehrere elektrische Durchführungen. Die elektrischen Durchführungen durchlaufen den Formkörper bevorzugt vollständig. Es können die elektrischen
Durchführungen von der Montageseite zu einer dieser gegenüberliegenden Körperoberseite des Formkörpers reichen. Durch die elektrischen Durchführungen ist eine elektrische Verbindung von der Körperoberseite zu dem Wärmespreizer möglich. Zum Beispiel sind die elektrischen Durchführungen durch ein Halbleitermaterial oder ein Metall gebildet.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils umfasst dieses ein oder mehrere elektrische
Verbindungsmittel. Die elektrischen Verbindungsmittel sind zum Beispiel durch Bonddrähte oder durch flache Leiterbahnen, die an der Körperoberseite verlaufen und parallel zu dieser ausgerichtet sein können, gebildet. Die elektrischen
Verbindungsmittel oder mindestens ein Teil dieser sind mit elektrischen Kontaktstellen der Halbleiterchips und mit den elektrischen Durchführungen verbunden. Die Kontaktstellen befinden sich bevorzugt an der Strahlungsaustrittsseite.
Gemäß zumindest einer Ausführungsform ist mindestens ein Teil der Halbleiterchips oder sind alle Halbleiterchips durch die elektrischen Verbindungsmittel elektrisch in Serie
geschaltet. Es können mehrere Gruppen von in Serie
geschalteten Halbleiterchips vorhanden sein. Die einzelnen Gruppen der in Serie geschalteten Halbleiterchips sind beispielsweise elektrisch unabhängig voneinander ansteuerbar.
Darüber hinaus wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils angegeben. Mit dem Verfahren wird insbesondere ein optoelektronisches
Halbleiterbauteil hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen angegeben. Merkmale des Verfahrens sind daher auch für das
Halbleiterbauteil offenbart und umgekehrt. Gemäß zumindest einer Ausführungsform beinhaltet das
Verfahren den Schritt des Bereitstellens eines
Zwischenträgers mit einer Trägeroberseite. Bei dem
Zwischenträger kann es sich um ein hartes, planares Substrat handeln, das mit einer Folie bespannt ist. Bei der Folie kann es sich um eine so genannte Thermal-Release-Folie handeln.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Mehrzahl von optoelektronischen Halbleiterchips auf der Trägeroberseite angebracht. Insbesondere werden die
Halbleiterchips unmittelbar auf dem Zwischenträger, bevorzugt auf der Thermal-Release-Folie, angebracht. Mehrzahl kann bedeuten, dass mindestens tausend oder mindestens fünftausend oder mindestens zehntausend der Halbleiterchips auf dem
Träger angebracht werden.
In mindestens einer Ausführungsform ist das Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils eingerichtet und umfasst mindestens oder nur die folgenden Schritte:
- Bereitstellen eines Zwischenträgers mit einer
Trägeroberseite,
- Anbringen einer Mehrzahl von optoelektronischen
Halbleiterchips auf der Trägeroberseite, wobei
Strahlungsaustrittsseiten der Halbleiterchips der
Trägeroberseite zugewandt sind und die Halbleiterchips voneinander beabstandet sind,
- Erstellen eines Formkörpers, der die Halbleiterchips in lateraler Richtung ringsum unmittelbar umgibt und mechanisch dauerhaft miteinander verbindet, und
- Entfernen des Zwischenträgers, wobei thermische Ausdehnungskoeffizienten der Halbleiterchips und des Formkörpers beispielsweise um höchstens einen Faktor 4 voneinander abweichen. Bevorzugt werden die einzelnen Verfahrensschritte in der oben angegebenen Reihenfolge durchgeführt. Soweit technisch möglich, kann auch eine hiervon abweichende Reihenfolge realisiert sein. Beim Herstellen von LED-Arrays durch Löten der Chips kann, insbesondere bei einer Verflüssigung des Lotes, eine kleine laterale Verschiebung oder Verdrehung der zu verlötenden Halbleiterchips erfolgen. Zur Vermeidung von Kurzschlüssen ist daher ein Mindestabstand im Bereich > 100 ym zwischen den Halbleiterchips erforderlich. Wird alternativ zum Löten ein Kleben zum Anbringen der Halbleiterchips eingesetzt, so ist der thermische Widerstand durch den Kleber im Vergleich zu einem metallischen Lot im Regelfall erhöht. Hierdurch ist die Packungsdichte des Arrays limitiert.
Durch die beschriebene Prozess-Abfolge sind die
Halbleiterchips besonders dicht packbar, da die
Halbleiterchips nicht gelötet, sondern lediglich temporär auf dem Zwischenträger fixiert werden müssen. Dies kann mit heute verfügbaren Platzierungsautomaten mit einer Ablagegenauigkeit im lOym-Bereich bewerkstelligt werden.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den zusätzlichen Schritt des Anbringens und/oder Erzeugens des Wärmespreizers an Unterseiten des Formkörpers und der
Halbleiterchips, wobei diese Unterseiten dem Zwischenträger abgewandt sind. Das Aufbringen des Wärmespreizers erfolgt bevorzugt nach dem Entfernen des Zwischenträgers, kann aber auch zuvor erfolgen.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Aufbringen des Wärmespreizers strukturiert. Insbesondere wird der Wärmespreizer zu genau zwei oder mindestens zwei elektrischen Kontaktstellen des Halbleiterbauteils
strukturiert aufgebracht oder erzeugt.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt nach dem Aufbringen und/oder Erstellen des Wärmespreizers keine nachträgliche Strukturierung. Mit anderen Worten wird der Wärmespreizer dann beispielsweise nicht nachträglich geätzt oder mechanisch bereichsweise wieder entfernt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Wärmespreizer über mindestens drei der Halbleiterchips hinweg durchgehend aufgebracht. Der Wärmespreizer erstreckt sich dann zusammenhängend und bevorzugt lückenlos und ohne
Einschnürungen über die Halbleiterchips hinweg. Es kann der Wärmespreizer also stellenweise plattenförmig ausgebildet sein. Auch ist es möglich, dass sich der Wärmespreizer zusammenhängend und durchgehend über alle Halbleiterchips erstreckt, mindestens über Gruppen von Halbleiterchips, die für eines der fertig hergestellten Halbleiterbauteile
vorgesehen sind.
Gemäß zumindest einer Ausführungsform wird der Wärmespreizer galvanisch auf den Formkörper und auf die Halbleiterchips aufgebracht. Hierdurch sind vergleichsweise große Dicken des Wärmespreizers kosteneffizient realisierbar. Gemäß zumindest einer Ausführungsform erfolgt das Aufbringen des Wärmespreizers in Form einer vorstrukturierten Folie. Bei der Folie kann es sich um eine Metallfolie handeln, zum
Beispiel mit einer Dicke von > 100 ym oder > 200 ym.
Gemäß zumindest einer Ausführungsform werden die
Halbleiterchips derart auf den Zwischenträger aufgebracht, dass alle elektrischen Kontaktstellen der Halbleiterchips sich an einer dem Zwischenträger zugewandten Seite befinden. Mit anderen Worten können alle Kontaktstellen der
Halbleiterchips sich an der Strahlungsaustrittsseite befinden und die Kontaktstellen können die Trägeroberseite berühren.
Gemäß zumindest einer Ausführungsform beträgt ein mittlerer Abstand zwischen benachbarten Halbleiterchips mindestens
10 μιη oder mindestens 20 μιη oder mindestens 30 μιη. Alternativ oder zusätzlich beträgt der mittlere Abstand zwischen den benachbarten Halbleiterchips höchstens 250 μιη oder höchstens 150 μιη oder höchstens 100 μιη oder höchstens 70 μιη.
Gemäß zumindest einer Ausführungsform des Verfahrens werden die Halbleiterbauteile durch ein Vereinzeln des Formkörpers gebildet. Es wird also beim Erzeugen des Zwischenträgers ein Kunstwafer gebildet. Dieser künstliche Wafer, der die
Halbleiterchips bevorzugt alle mechanisch miteinander fest verbindet, wird dann etwa durch ein Sägen oder durch ein Schneiden unterteilt und die einzelnen, unterteilten
Abschnitte mit den zugehörigen Halbleiterchips sind dann die fertigen Halbleiterbauteile.
Die auf dem Zwischenträger temporär fixierten Halbleiterchips werden also zum Beispiel durch einen Einbettungsprozess alle mechanisch miteinander verbunden, sodass der durch den Formkörper gebildete Kunstwafer entsteht. Durch ein Aufteilen des Kunstwafers, zum Beispiel mittels Sägen oder
Lasertrennen, entstehen die fertigen Halbleiterbauelemente in Form einzelner, unterteilter Abschnitte mit den zugehörigen Halbleiterchips.
Gemäß zumindest einer Ausführungsform des Verfahrens werden vor dem Erstellen des Formkörpers eine oder mehrere
elektrische Durchführungen auf der Trägeroberseite platziert. Bevorzugt berühren die elektrischen Durchführungen die
Trägeroberseite. Es ist möglich, dass die Durchführungen bei der Bestimmung des mittleren Abstands zwischen benachbarten Halbleiterchips als Halbleiterchip mit einbezogen werden. Gemäß zumindest einer Ausführungsform des Verfahrens umfassen die vereinzelten, fertig hergestellten Halbleiterbauteile jeweils eine oder zwei oder mehr als zwei der Durchführungen.
Gemäß zumindest einer Ausführungsform des Verfahrens weist der erstellte Formkörper und somit der Kunstwafer einen mittleren Durchmesser von mindestens 100 mm oder von
mindestens 150 mm oder von mindestens 200 mm auf. Der
Formkörper kann hierbei eine runde äußere Form aufweisen oder auch rechteckig geformt sein. Es ist möglich, dass der
Formkörper dann eine mittlere Kantenlänge von mindestens 250 mm oder von mindestens 350 mm aufweist.
Gemäß zumindest einer Ausführungsform beträgt ein mittleres Rastermaß der Anordnung der Halbleiterchips sowie der
elektrischen Durchführungen höchstens 3 mm oder höchstens 2 mm oder höchstens 1,5 mm. Mittleres Rastermaß bedeutet, dass ein Mittelwert eines Rastermaßes entlang zweier
orthogonaler Raumrichtungen gebildet wird, sofern das Rastermaß entlang dieser Raumrichtungen voneinander
verschieden ist. Rastermaß bezeichnet insbesondere einen Abstand von Mittelpunkten der Halbleiterchips und/oder der Durchführungen zueinander. Es ist möglich, dass bei der
Bestimmung des Rastermaßes nur die Halbleiterchips
herangezogen werden oder dass bei der Bestimmung des
Rastermaßes die Durchführungen als Halbleiterchips zählen.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt eine Verschaltung der Halbleiterchips, insbesondere mit Hilfe der elektrischen Verbindungsmittel, nachdem der
Zwischenträger entfernt ist. Hierdurch sind beide Hauptseiten der Halbleiterchips frei zugänglich und eine elektrische Verschaltung ist einfacher erzielbar.
Gemäß zumindest einer Ausführungsform des Verfahrens ist eine Dicke der Durchführungen, senkrecht zur Trägeroberseite und/oder senkrecht zu den Strahlungsaustrittsseiten, größer oder gleich einer Dicke der Halbleiterchips. Bevorzugt weisen die Halbleiterchips und die Durchführungen die gleiche Dicke auf, im Rahmen der Herstellungstoleranzen.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Formkörper mit einer Dicke erstellt, die größer ist als eine Dicke der Halbleiterchips. Mit anderen Worten überragt dann der Formkörper die Halbleiterchips, in eine Richtung weg von der Trägeroberseite. Eine dem Zwischenträger abgewandte
Unterseite der Halbleiterchips ist beispielsweise teilweise oder vollständig von einem Material des Formkörpers bedeckt. Die Dicke des Formkörpers übersteigt die Dicke der
Halbleiterchips beispielsweise um mindestens 5 μιη oder um mindestens 10 μιη und alternativ oder zusätzlich um höchstens 250 μιη oder um höchstens 100 μιη. Alternativ ist es möglich, dass der Formkörper deutlich dicker als die Halbleiterchips erzeugt wird. Eine Dicke des Formkörpers liegt dann zum
Beispiel zwischen einschließlich 0,75 mm und 1,5 mm oder zwischen einschließlich 0,5 mm und 2,5 mm.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Formkörper nach dessen Erstellung und bevorzugt vor dem
Aufbringen der elektrischen Verbindungsmittel und/oder vor dem Erzeugen des Wärmespreizers bearbeitet. Durch die
Bearbeitung des Formkörpers, das beispielsweise ein Schleifen oder ein Ätzen ist, wird die Dicke des Formkörpers auf die Dicke der Halbleiterchips reduziert. Es ist möglich, dass nur ein Material des Formkörpers entfernt wird. Alternativ kann in geringem Maß auch ein Material der Halbleiterchips, insbesondere der Chipsubstrate, entfernt werden.
Gemäß zumindest einer Ausführungsform sind die
Halbleiterchips dicht gepackt, in Draufsicht gesehen. In einem Anordnungsbereich machen die Halbleiterchips dann einen großen Flächenanteil aus, beispielsweise mindestens 60 %. Der Anordnungsbereich ist ein solcher Bereich des
Halbleiterbauteils, in dem die Halbleiterchips von einer engsten Umrisslinie umfasst sind. Insbesondere lateral neben den Halbleiterchips befindliche Bereiche zu einer Montage sind dann bevorzugt nicht von dem Anordnungsbereich erfasst.
Dicht gepackt kann also bedeuten, dass die Halbleiterchips in dem Anordnungsbereich und/oder bezogen auf das gesamte
Halbleiterbauteil einen Flächenanteil von mindestens 20 % oder von mindestens 30 % oder von mindestens 45 % oder von mindestens 60 % oder von mindestens 80 % ausmachen, in
Draufsicht gesehen. Derartige optoelektronische Halbleiterbauteile können zu Beleuchtungszwecken, beispielsweise in der
Allgemeinbeleuchtung oder als Scheinwerfer, englisch
Spotlights oder Headlamps, eingesetzt werden. Es sind mit derartigen optoelektronischen Halbleiterbauteilen hohe
Leuchtdichten erzielbar.
Nachfolgend wird ein hier beschriebenes optoelektronisches Halbleiterbauteil sowie ein hier beschriebenes Verfahren unter Bezugnahme auf die Zeichnung anhand von
Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen:
Figuren 1A bis 1H eine schematische Darstellung eines
Ausführungsbeispiels eines Verfahrens zur
Herstellung von hier beschriebenen
optoelektronischen Halbleiterbauteilen, und
Figuren 2 bis 5 schematische Darstellungen von
Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterbauteilen.
In Figur 1 ist in schematischen Schnittdarstellungen ein Ausführungsbeispiel eines Verfahrens zur Herstellung eines optoelektronischen Halbleiterbauteils 1 angegeben. Im
Verfahrensschritt gemäß Figur 1A ist ein temporärer
Zwischenträger 2 mit einer Trägeroberseite 20 bereitgestellt. Unmittelbar auf der Trägeroberseite 20 sind mehrere
optoelektronische Halbleiterchips 3 angebracht.
Die Halbleiterchips 3 weisen beispielsweise jeweils ein Chipsubstrat 31 und eine Halbleiterschichtenfolge 32 auf.
Beispielsweise sind die Halbleiterchips 3 ausgeformt, wie in Verbindung mit der Druckschrift US 2010/0171135 AI
beschrieben, deren Offenbarungsgehalt durch Rückbezug aufgenommen wird.
Die Halbleiterschichtenfolge 32 befindet sich näher an dem Zwischenträger 2 als das Chipsubstrat 31. In Figur 1A sind das Chipsubstrat 31 und die Halbleiterschichtenfolge 32 durch eine Strich-Linie voneinander symbolisch separiert. Eine Strahlungsaustrittsseite 30 der Halbleiterchips 3 ist durch die dem Zwischenträger 2 zugewandte Grenzfläche der
Halbleiterschichtenfolge 32 gebildet. An der
Strahlungsaustrittsseite 30 befinden sich bevorzugt jeweils zwei elektrische Kontaktstellen 36 des Halbleiterchips 3.
Weiterhin ist der Halbleiterchip 3 bevorzugt kein so
genannter Volumen-Emitter. Es gelangt dann keine oder im Wesentlichen keine in der Halbleiterschichtenfolge 32 erzeugte Strahlung in das Chipsubstrat 31. Zum Beispiel befindet sich zwischen dem Chipsubstrat 31 und der
Halbleiterschichtenfolge 32 dann eine reflektierende Schicht wie ein Metallspiegel. Alternativ ist es auch möglich, dass die Halbleiterchips 3 Volumen-Emitter sind und dann eine Reflexionsschicht an den Seitenflächen 34 und/oder an der Unterseite 35 aufgebracht ist und/oder dass der Formkörper 4 diffus oder spekular reflektierend oder auch
strahlungsdurchlässig, also klarsichtig oder trüb, gestaltet ist . Das Chipsubstrat 31 kann durch eine Keramik wie
Siliziumnitrid, Aluminiumnitrid oder Aluminiumoxid gebildet sein. Ebenso ist es möglich, dass das Chipsubstrat 31 aus einem Halbleitermaterial wie Germanium gefertigt ist. Ist das Chipsubstrat 31 aus einem elektrisch leitenden Material geformt, so kann die Unterseite 35 mit einer elektrisch isolierenden Schicht versehen sein, in den Figuren nicht gezeichnet .
Die Halbleiterchips 3 sind an der Trägeroberseite 20 in
Gruppen für einzelne Halbleiterbauteile 1 dicht gepackt angeordnet. Zwischen benachbarten Gruppen können die
Halbleiterchips 3 weiter voneinander beabstandet sein. Dicht gepackt kann bedeuten, dass die Halbleiterchips 3, bezogen auf eine Grundfläche des später fertig hergestellten
Halbleiterbauteils 1 und in Draufsicht gesehen, einen
Flächenanteil von mindestens 20 % oder von mindestens 30 % oder von mindestens 45 % oder von mindestens 60 % ausmachen, wie dies auch in allen anderen Ausführungsbeispielen möglich ist .
Die einzelnen Halbleiterchips 3 weisen beispielsweise
Kantenlängen im Bereich von 0,3 mm bis 3 mm, insbesondere im Bereich von 0,5 mm bis 2 mm, auf. Ein Abstand L zwischen benachbarten Halbleiterchips liegt in der Größenordnung von 100 μιη. Eine dem Zwischenträger 2 abgewandte Unterseite 35 des Halbleiterchips 3 ist durch das Chipsubstrat 31 gebildet. Im Verfahrensschritt gemäß Figur 1B wird ein Formkörper 4 erzeugt, beispielsweise durch Pressen, Spritzen oder Gießen, etwa in einer zweiteiligen Form. Der Zwischenträger 2 bildet dabei bevorzugt den Teil einer Gussform oder einer Pressform. Gemäß Figur 1B wird der Formkörper derart erzeugt, dass dieser eine größere Dicke D' aufweist als eine Dicke d der Halbleiterchips 3. Ein Unterschied in den Dicken D' , d liegt beispielsweise bei ungefähr 10 ym. Die Unterseiten 35 der Halbleiterchips 3 sind von dem Formkörper 4 vollständig bedeckt. Der Formkörper wird ringsum und unmittelbar an
Seitenflächen 34 der Halbleiterchips 3 angeformt.
Der Formkörper 4 und die Halbleiterchips 3, insbesondere die Chipsubstrate 31, weisen möglichst ähnliche thermische
Ausdehnungskoeffizienten auf. Hierdurch sind großflächige Formkörper 4 erzielbar, ohne dass ein signifikantes Verbiegen der Formkörper 4 erfolgt, etwa durch ein Erhitzen im Betrieb der optoelektronischen Halbleiterchips 3. Die Formkörper 4 bilden einen Kunstwafer, in dem alle Halbleiterchips 3 mechanisch fest integriert sind.
Der Formkörper 4 kann ein Matrixmaterial aus einem Kunststoff aufweisen, in das Partikel zur Anpassung der thermischen Ausdehnungskoeffizienten und/oder zur Verbesserung einer thermischen Leitfähigkeit und/oder zur Einstellung optischer Eigenschaften dienen. So können dem Füllkörper 4 Partikel aus Titandioxid beigegeben sein, sodass der Formkörper 4 einem Betrachter zum Beispiel weiß erscheint und eine hohe
Reflektivität aufweist.
In Figur IC ist gezeigt, dass das Material des Formkörpers 4 und optional auch ein Material der Halbleiterchips 3
teilweise entfernt ist. Hierdurch werden die Unterseiten 35 der Halbleiterchips 3 freigelegt. Der Formkörper 4 und die Halbleiterchips 3 weisen dann die gleichen Dicken D, d auf. Die Unterseite 35 der Halbleiterchips 3 sowie die Unterseite 45 des Formkörpers 4 schließen bündig miteinander ab und liegen in einer gemeinsamen Ebene.
Anders als in den Figuren 1B und IC illustriert ist es auch möglich, dass der Formkörper 4 mit derselben Dicke D erstellt wird wie die Dicken d der Halbleiterchips 3. Das Material des Formkörpers 4 bedeckt dann keine der Hauptseiten des
Halbleiterchips 3, sondern nur dessen Seitenflächen 34. Der Schritt des teilweisen Entfernens des Materials des
Formkörpers 4, wie in Verbindung mit Figur IC gezeigt, kann dann entfallen.
In Figur 1D ist der optionale Verfahrensschritt dargestellt, wonach auf eine dem Zwischenträger 2 abgewandte Unterseite 45 des Formkörpers 4 sowie auf die Unterseiten 35 der
Halbleiterchips 3 ein Wärmespreizer 6 aufgebracht wird. Der Wärmespreizer 6 ist bevorzugt durch ein Metall oder eine Metalllegierung gebildet und kann unmittelbar auf den
Formkörper 4 sowie die Halbleiterchips 3 aufgebracht sein. Anders als in Figur 1D dargestellt ist es möglich, dass der Wärmespreizer 6 über der gesamten Unterseite 45 des
Formkörpers 4 aufgebracht wird.
Optional ist es möglich, dass sich zwischen dem Formkörper 4 und den Halbleiterchips 3 einerseits und dem Wärmespreizer 6 andererseits Metallisierungsschichten befinden. Solche
Metallisierungsschichten können, in eine Richtung weg von dem Zwischenträger 2, durch eine Titanschicht, eine Platinschicht und eine Goldschicht gebildet sein, wobei diese Schichten jeweils Dicken im Bereich einiger hundert Nanometer
aufweisen. Solche Schichten sind insbesondere dann vorhanden, falls kein Wärmespreizer 6 an den Unterseiten 45, 35 der Halbleiterchips 3 und/oder des Formkörpers 4 erstellt wird. Ferner kann auf solche Metallisierungsschichten und/oder auf den Wärmespreizer 6 eine Lotschicht, etwa AuSn, aufgebracht sein . Beim Verfahrensschritt gemäß Figur IE wird der Zwischenträger 2 entfernt, beispielsweise durch ein Erhitzen des Trägers 2. Abweichend von der Darstellung gemäß der Figuren 1D und IE ist es alternativ auch möglich, dass zuerst der
Zwischenträger 2 entfernt wird und dass erst anschließend der Wärmespreizer 6 erstellt wird.
Gemäß Figur 1F werden die elektrischen Kontaktstellen 36 der Halbleiterchips 3 mindestens teilweise über ein elektrisches Verbindungsmittel 7 miteinander verbunden. Bei Figur 1F handelt es sich bei dem Verbindungsmittel 7 um einen
Bonddraht. Alternativ hierzu ist es möglich, siehe Figur IG, dass das Verbindungsmittel 7 durch Leiterbahnen gebildet ist, die parallel zur Strahlungsaustrittsseite 30 und zur
Körperoberseite 40 verlaufen und in unmittelbarem Kontakt zu diesen stehen. Die Strahlungsaustrittsseite 30 und die
Körperoberseite 40 können in einer gemeinsamen Ebene liegen, wie auch in allen anderen Ausführungsbeispielen. Eine
derartige Kontaktierung ist auch in der Druckschrift US
2009/0127573 AI angegeben, deren Offenbarungsgehalt durch Rückbezug aufgenommen wird. Optional kann auf die
Leiterbahnen 7 eine elektrische Isolierschicht aufgebracht sein, die in Figur IG nicht gezeigt ist.
Wie in allen anderen Ausführungsbeispielen auch ist es möglich, dass auf die Strahlungsaustrittsseiten 30 eine optische Komponente wie eine Linse oder ein Konversionsmittel zu einer Wellenlängenkonversion von in den Halbleiterchips 3 erzeugter Strahlung aufgebracht wird. Derartige optische Elemente sind zur Vereinfachung der Darstellung in den
Figuren jeweils nicht gezeichnet. Ebenso können
verschiedenfarbig emittierende Halbleiterchips 3 miteinander kombiniert werden.
Gemäß Figur 1H wird der Formkörper 4 zu einzelnen
Halbleiterbauteilen 1 vereinzelt. Dies kann durch ein Sägen in Vereinzelungsbereichen 8, symbolisiert durch Strich-Punkt- Linien, geschehen.
In Figur 2 ist ein weiteres Ausführungsbeispiel des
optoelektronischen Halbleiterbauteils 1 in einer
schematischen Schnittdarstellung gezeigt. In den Formkörper 4 sind zwei elektrische Durchführungen 5a, 5b eingearbeitet. Bei den elektrischen Durchführungen 5 kann es sich um so genannte Quasi-Chips handeln. Über die Durchführungen 5a, 5b ist eine elektrische Verbindung von der Körperoberseite 40 zu der Unterseite 45 des Formkörpers 4 hergestellt. Weiterhin ist durch die Durchführungen 5a, 5b und die Verbindungsmittel 7 eine elektrische Verbindung zwischen den Kontaktstellen 36 der Halbleiterchips 3 und dem Wärmespreizer 6 hergestellt.
Der Wärmespreizer 6 ist zu elektrischen Kontaktstellen 65a, 65b zu einer externen elektrischen Kontaktierung des
oberflächenmontierbaren Halbleiterbauteils 1 strukturiert. Insbesondere über die Kontaktstelle 65a, die sich über alle Halbleiterchips 3 zusammenhängend erstreckt, ist eine
effiziente Wärmeabfuhr aus dem Halbleiterbauteil 1 heraus möglich .
In einer schematischen Draufsicht ist in Figur 3 ein weiteres Ausführungsbeispiel des Halbleiterbauteils 1 gezeigt. Die zum Beispiel vier Halbleiterchips 3 sind matrixartig angeordnet und durch die Verbindungsmittel 7a, 7b, bei denen es sich um Bonddrähte oder Leiterbahnen handeln, elektrisch in Serie geschaltet. Über die Durchführung 5a sind die Halbleiterchips 3 mit der sich unter den Halbleiterchips 3 befindlichen
Kontaktstelle 65a des Wärmespreizers 6 verbunden. Über das Verbindungsmittel 7b ist eine Verbindung zu der Durchführung 5b hergestellt. Die Durchführung 5b befindet sich, in
Draufsicht gesehen, über der Kontaktstelle 65b. Die
Kontaktstelle 65b ist lateral neben den Halbleiterchips 3 angeordnet. In Figur 3 sind die Kontaktstellen 65a, 65b und somit der Wärmespreizer 6 durch Strich-Linien symbolisiert.
Die Halbleiterchips 3 sind dicht gepackt. Insbesondere in einem Anordnungsbereich 38 der Halbleiterchips 4 nehmen die Halbleiterchips 3 einen Flächenanteil, in Draufsicht gesehen, von mindestens 60 % ein. Der Anordnungsbereich 38 ist hierbei ein Bereich, der von einer engsten Umrisslinie um die
Halbleiterchips 3 des Halbleiterbauteils 1 herum eingefasst ist. Die Umrisslinie, die den Anordnungsbereich 38 einfasst, ist in Figur 3 als Strich-Punkt-Linie gezeichnet.
Anders als dargestellt können mehrere Gruppen von
Halbleiterchips 3 vorhanden sein, die bevorzugt einzeln ansteuerbar sind. Das Halbleiterbauteil 1 weist dann
bevorzugt mehr als zwei Durchführungen 5a, 5b auf.
Beim Ausführungsbeispiel gemäß Figur 4, siehe die Draufsicht in Figur 4A und die Schnittdarstellung in Figur 4B, weist das Halbleiterbauteil 1 nur einen einzigen Halbleiterchip 3 auf. Eine elektrische Kontaktierung erfolgt einerseits unmittelbar über die Unterseite 35 des Halbleiterchips 3 und den
Wärmespreizer 6 und die dazugehörige Kontaktstelle 65a.
Ferner ist eine elektrische Verbindung zu einer Montageseite des Halbleiterbauteils 1 über die Kontaktstelle 36 an der Strahlungsaustrittsseite 30, das Verbindungsmittel 7 und die Durchführung 5 hin zu der Kontaktstelle 65b gebildet. Die Kontaktstellen 65a, 65b sowie der Wärmespreizer 6 sind in Figur 4A nicht eingezeichnet.
Gemäß Figur 5 ist der Wärmespreizer 6 nicht zu einer
elektrischen Kontaktierung des Halbleiterbauteils 1
eingerichtet, wie dies auch in allen anderen
Ausführungsbeispielen möglich ist. Der Wärmespreizer 6 ist dann bevorzugt von den Halbleiterchips 3 elektrisch isoliert, zum Beispiel mittels einer nicht gezeichneten
Zwischenschicht, oder der Wärmespreizer 6 ist aus einem elektrisch nicht leitfähigen Material geformt oder mit einem solchen Material beschichtet.
Ebenso ist es möglich, dass die Halbleiterchips 3
Chipsubstrate aufweisen, die elektrisch isolierend sind, sodass keine elektrisch leitende Verbindung zwischen
Halbleiterschichtenfolgen der Halbleiterchips 3 und dem
Wärmespreizer 6 vorliegt. In diesem Fall kann der
Wärmespreizer 6 elektrisch leitend oder elektrisch isolierend sein . Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist . Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2012 002 605.6, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils (1) mit den Schritten:
- Bereitstellen eines Zwischenträgers (2) mit einer
Trägeroberseite (20),
- Anbringen eine Mehrzahl von optoelektronischen
Halbleiterchips (3) auf der Trägeroberseite (20), wobei die Halbleiterchips (3) voneinander beabstandet sind, - Erstellen eines Formkörpers (4), der die
Halbleiterchips (3) in lateraler Richtung ringsum unmittelbar umgibt und mechanisch dauerhaft miteinander verbindet, wobei mindestens eine Hauptseite (30) der Halbleiterchips (3) frei bleibt von einem Material des Formkörpers (4), und
- Entfernen des Zwischenträgers (2) .
2. Verfahren nach dem vorhergehenden Anspruch,
bei dem nach dem Erstellen des Formkörpers (4) und nach dem Entfernen des Zwischenträgers (2) der folgende Schritt durchgeführt wird:
- Aufbringen eines Wärmespreizers (6) an dem
Zwischenträger (2) abgewandten Unterseiten (35, 45) der Halbleiterchips (3) und des Formkörpers (4),
wobei
- eine Dicke des Wärmespreizers (6) zwischen
einschließlich 10 ym und 250 ym beträgt,
- der Wärmespreizer (6) elektrisch leitfähig ist und zu mindestens zwei elektrischen Kontaktstellen (65) des Halbleiterbauteils (1) gefertigt wird oder der
Wärmespreizer (6) elektrisch von einer
Halbleiterschichtenfolge (32) der Halbleiterchips (3) isoliert ist, und - Strahlungsaustrittsseiten (30) der Halbleiterchips (3) beim Anbringen der Halbleiterchips (3) der
Trägeroberseite (20) zugewandt sind,
wobei thermische Ausdehnungskoeffizienten der
Halbleiterchips (3) und des Formkörpers (2) um
höchstens einen Faktor 4 voneinander abweichen.
Verfahren nach dem vorhergehenden Anspruch,
bei dem eine elektrische Verschaltung der
Halbleiterchips (3) erfolgt, nachdem der Zwischenträger (2) entfernt ist,
wobei die elektrische Verschaltung durch Aufbringen von elektrischen Verbindungsmitteln (7) auf den
Strahlungsaustrittsseiten (30) und auf einer damit in einer Ebene verlaufenden Körperoberseite (40) des
Formkörpers (4) erfolgt,
wobei die Verbindungsmittel (7) durch Leiterbahnen gebildet sind, die parallel zur
Strahlungsaustrittsseite (30) und einer Körperoberseite (40) des Körpers (4) verlaufen und in unmittelbarem Kontakt zu diesen stehen,
wobei die Strahlungsaustrittsseite (30) und die
Körperoberseite (40) in einer gemeinsamen Ebene liegen, und
wobei der Formkörper (4) und der Halbleiterchip (3) nicht überlappen, in Draufsicht auf die
Strahlungsaustrittsseite (30) gesehen.
Verfahren nach Anspruch 2 oder 3,
bei dem der Wärmespreizer (6) über mindestens drei oder über alle der Halbleiterchips (3) hinweg durchgehend aufgebracht wird, wobei der Wärmespreizer (6) nicht nachträglich
strukturiert wird.
5. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem der Wärmespreizer (6) galvanisch oder in Form einer vorstrukturierten Folie aufgebracht wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterchips (3) derart auf den
Zwischenträger (2) aufgebracht werden, dass alle elektrischen Kontaktstellen (36) der Halbleiterchips (3) sich an einer dem Zwischenträger (2) zugewandten Seite (30) befinden.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterchips (3) matrixartig auf dem Zwischenträger (2) angeordnet werden,
wobei ein Abstand (L) zwischen benachbarten
Halbleiterchips (3) zwischen einschließlich 10 ym und 250 ym beträgt.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem vor dem Erstellen des Formkörpers (4) mehrere elektrische Durchführungen (5) auf der Trägeroberseite (2) platziert werden,
wobei eine Dicke der Durchführungen (5) größer oder gleich einer Dicke (d) der Halbleiterchips (3) ist.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Formkörper (4) zu mehreren der
Halbleiterbauteile (1) vereinzelt wird,
wobei jedes der fertig hergestellten Halbleiterbauteile (1) einen oder mehrere der Halbleiterchips (3) sowie eine oder mehrere der elektrischen Durchführungen (5) umfasst .
Verfahren nach einem der vorhergehenden Ansprüche, bei dem der erstellte Formkörper (4) einen mittleren Durchmesser von mindestens 100 mm aufweist,
wobei ein mittleres Rastermaß der Anordnung der
Halbleiterchips (3) , zusammen mit den elektrischen Durchführungen (5) , bei höchstens 3 mm liegt, und der Formkörper (4) als Kunstwafer gestaltet ist, sodass der Formkörper (4) die Halbleiterchips (3) mechanisch fest miteinander verbindet.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine elektrische Verschaltung der
Halbleiterchips (3) erfolgt, nachdem der Zwischenträger (2) entfernt ist,
wobei die elektrische Verschaltung durch Aufbringen von elektrischen Verbindungsmitteln (7) auf den
Strahlungsaustrittsseiten (30) und/oder auf einer damit in einer Ebene verlaufenden Körperoberseite (40) des Formkörpers (4) erfolgt.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Formkörpers (4) mit einer Dicke (D' ) erstellt wird, die größer ist als eine Dicke (d) des Halbleiterchips (3) ,
wobei der Formkörper (4) nachfolgend bearbeitet wird und nach dem Bearbeiten der Formkörper (4) und die Halbleiterchips (3) gleiche Dicken (d, D) aufweisen.
13. Optoelektronisches Halbleiterbauteil (1) mit
- mindestens einem optoelektronischen Halbleiterchip (3) mit einer Strahlungsaustrittsseite (30), und - einem Formkörper (4), der Seitenflächen (34) des Halbleiterchips (3) formschlüssig und unmittelbar bedeckt,
wobei
- das Halbleiterbauteil (1) oberflächenmontierbar ist,
- der Formkörper (4) und der Halbleiterchip (3) nicht überlappen, in Draufsicht auf die
Strahlungsaustrittsseite (30) gesehen.
Optoelektronisches Halbleiterbauteil (1) nach dem vorhergehenden Anspruch,
das mindestens vier der Halbleiterchips (3) umfasst sowie :
- einen Wärmespreizer (6) an einer Montageseite, wobei der Wärmespreizer (6) strukturiert ist zu mindestens zwei elektrischen Kontaktstellen (65) für eine externe elektrische Kontaktierung des Halbleiterbauteils (1) oder der Wärmespreizer (6) elektrisch von einer
Halbleiterschichtenfolge (32) der Halbleiterchips (3) isoliert ist, wobei der Wärmespreizer (6) eine Dicke zwischen einschließlich 10 ym und 250 ym aufweist,
- mindestens einer elektrischen Durchführung (5) von der Montageseite zu einer dieser gegenüberliegenden Körperoberseite (40) des Formkörpers (4), und
- mehreren elektrischen Verbindungsmitteln (7), die an und parallel zu der Körperoberseite (40) verlaufen und die einen Teil der Halbleiterchips (3) oder alle
Halbleiterchips (3) elektrisch in Serie schalten, wobei die Halbleiterchips (2) dicht gepackt sind, sodass die Halbleiterchips (2) mindestens einen
Flächenanteil von 30 % des Halbleiterbauteils (1) ausmachen, innerhalb eines Anordnungsbereichs (38) der Halbleiterchips (3) und in Draufsicht auf die Strahlungshauptseiten (30) gesehen,
wobei thermische Ausdehnungskoeffizienten des
Halbleiterchips (3) und des Formkörpers (2) um
höchstens einen Faktor 4 voneinander abweichen.
Optoelektronisches Halbleiterbauteil (1) nach dem vorhergehenden Anspruch,
das mit einem Verfahren mindestens nach den Ansprüchen 4 und/oder 11 hergestellt ist.
PCT/EP2013/050838 2012-02-13 2013-01-17 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil WO2013120646A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201380009310.3A CN104115292B (zh) 2012-02-13 2013-01-17 用于制造光电子半导体构件的方法和光电子半导体构件
US14/378,610 US9653670B2 (en) 2012-02-13 2013-01-17 Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012002605.6 2012-02-13
DE102012002605.6A DE102012002605B9 (de) 2012-02-13 2012-02-13 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil

Publications (1)

Publication Number Publication Date
WO2013120646A1 true WO2013120646A1 (de) 2013-08-22

Family

ID=47598831

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/050838 WO2013120646A1 (de) 2012-02-13 2013-01-17 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil

Country Status (4)

Country Link
US (1) US9653670B2 (de)
CN (1) CN104115292B (de)
DE (1) DE102012002605B9 (de)
WO (1) WO2013120646A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014105734A1 (de) * 2014-04-23 2015-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014106791B4 (de) 2014-05-14 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement, Beleuchtungsvorrichtung und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014113844B4 (de) 2014-09-24 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102014116079A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015102699A1 (de) * 2015-02-25 2016-08-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102015105692A1 (de) 2015-04-14 2016-10-20 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen
US11167310B2 (en) * 2015-05-13 2021-11-09 The Boeing Company Sealing assembly for forming sealant coating on a fastener, the sealing assembly comprising a light generator and a forming cup associated with the light generator
EP3116041B1 (de) * 2015-07-06 2018-06-06 LG Electronics Inc. Lichtquellenmodul, herstellungsverfahren dafür und beleuchtungseinheit damit
DE102015114849B4 (de) * 2015-09-04 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von Leuchtdiodenfilamenten und Leuchtdiodenfilament
DE102016103059A1 (de) * 2016-02-22 2017-08-24 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016208489A1 (de) * 2016-05-18 2017-11-23 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil
US10269592B1 (en) 2017-11-30 2019-04-23 International Business Machines Corporation Conductive heat spreader and heat sink assembly for optical devices
DE102018104290A1 (de) * 2018-02-26 2019-08-29 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090173954A1 (en) * 2008-01-03 2009-07-09 Goldeneye, Inc. Semiconducting sheet
US20090278159A1 (en) * 2008-05-12 2009-11-12 Harvatek Corporation Semiconductor chip package structure without substrates for achieving face-up electrical connection without using a wire-bonding process and method for making the same
US20110018018A1 (en) * 2009-07-24 2011-01-27 Harvatek Corporation Semiconductor chip package structure for achieving electrical connection without using wire-bonding process and method for making the same
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3882738B2 (ja) * 2002-10-24 2007-02-21 ソニー株式会社 複合チップモジュール及びその製造方法、並びに複合チップユニット及びその製造方法
DE102004050371A1 (de) 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US20090218588A1 (en) * 2007-12-06 2009-09-03 Paul Panaccione Chip-scale packaged light-emitting devices
TWI364801B (en) * 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
US8129742B2 (en) * 2008-03-25 2012-03-06 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and plated through-hole
TWI420695B (zh) * 2008-10-21 2013-12-21 Advanced Optoelectronic Tech 化合物半導體元件之封裝模組結構及其製造方法
KR101601622B1 (ko) * 2009-10-13 2016-03-09 삼성전자주식회사 발광다이오드 소자, 발광 장치 및 발광다이오드 소자의 제조방법
TWI397989B (zh) * 2009-12-07 2013-06-01 Epistar Corp 發光二極體陣列
CN102194985B (zh) * 2010-03-04 2013-11-06 展晶科技(深圳)有限公司 晶圆级封装之方法
US8450770B2 (en) * 2010-05-11 2013-05-28 Advanced Semiconductor Engineering, Inc. Light emitting package structure
JP5426481B2 (ja) * 2010-05-26 2014-02-26 株式会社東芝 発光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090173954A1 (en) * 2008-01-03 2009-07-09 Goldeneye, Inc. Semiconducting sheet
US20090278159A1 (en) * 2008-05-12 2009-11-12 Harvatek Corporation Semiconductor chip package structure without substrates for achieving face-up electrical connection without using a wire-bonding process and method for making the same
US20110018018A1 (en) * 2009-07-24 2011-01-27 Harvatek Corporation Semiconductor chip package structure for achieving electrical connection without using wire-bonding process and method for making the same
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014105734A1 (de) * 2014-04-23 2015-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Also Published As

Publication number Publication date
US9653670B2 (en) 2017-05-16
CN104115292A (zh) 2014-10-22
DE102012002605B4 (de) 2016-12-22
US20150014737A1 (en) 2015-01-15
DE102012002605B9 (de) 2017-04-13
DE102012002605A1 (de) 2013-08-14
CN104115292B (zh) 2017-06-23

Similar Documents

Publication Publication Date Title
DE102012002605B9 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102015114849B4 (de) Verfahren zur Herstellung von Leuchtdiodenfilamenten und Leuchtdiodenfilament
DE102010027253B4 (de) Optoelektronisches Halbleiterbauteil
EP2483937B1 (de) Optoelektronisches bauelement
WO2012160107A2 (de) Optisches element, optoelektronisches bauelement und verfahren zur herstellung dieser
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
WO2009132618A1 (de) Oberflächenmontierbares leuchtdioden-modul und verfahren zur herstellung eines oberflächenmontierbaren leuchtdioden-moduls
DE102012102420B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2015036231A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102012113003A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
EP2583319A1 (de) Optoelektronisches bauteil
DE102007046348A1 (de) Strahlungsemittierendes Bauelement mit Glasabdeckung und Verfahren zu dessen Herstellung
DE102014101492A1 (de) Optoelektronisches Halbleiterbauelement
WO2017178332A1 (de) Bauelement mit reflektor und verfahren zur herstellung von bauelementen
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE102014116529A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
EP2486604B1 (de) Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement
WO2017178424A1 (de) Lichtemittierender halbleiterchip, lichtemittierendes bauelement und verfahren zur herstellung eines lichtemittierenden bauelements
DE102014106791A1 (de) Halbleiterbauelement, Beleuchtungsvorrichtung und Verfahren zur Herstellung eines Halbleiterbauelements
WO2017167792A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips, solcher halbleiterchip und modul mit einem solchen halbleiterchip
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102015115900A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102015109413A1 (de) Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips
WO2013139493A1 (de) Deckplatte, optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13700897

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14378610

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 13700897

Country of ref document: EP

Kind code of ref document: A1