CN109309083B - 电子组件和用于制造电子组件的方法 - Google Patents

电子组件和用于制造电子组件的方法 Download PDF

Info

Publication number
CN109309083B
CN109309083B CN201810846573.4A CN201810846573A CN109309083B CN 109309083 B CN109309083 B CN 109309083B CN 201810846573 A CN201810846573 A CN 201810846573A CN 109309083 B CN109309083 B CN 109309083B
Authority
CN
China
Prior art keywords
conductive structure
inorganic insulating
insulating layer
contact site
conductively connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810846573.4A
Other languages
English (en)
Other versions
CN109309083A (zh
Inventor
托马斯·施瓦茨
斯特凡·格勒奇
约尔格·埃里克·索格
克里斯托夫·克勒尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN109309083A publication Critical patent/CN109309083A/zh
Application granted granted Critical
Publication of CN109309083B publication Critical patent/CN109309083B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Thermistors And Varistors (AREA)

Abstract

提出一种电子组件(1)，其中‑第一导电结构(201)与第一电接触部位(301)导电地连接；‑第二导电结构(202)与第二电接触部位(302)导电地连接；‑第三导电结构(203)与热接触部位(303)导电地连接；‑器件(50)与第一和第二导电结构(201，202)导电地连接；‑电保护元件(60)与第三导电结构(203)和第一或第二导电结构(201、202)导电地连接。

Description

电子组件和用于制造电子组件的方法
相关申请的交叉参引
本申请要求德国专利申请102017117165.7的优先权，其公开内容通过参考并入本文。
技术领域
要实现的目的还在于：提出一种电子组件，所述电子组件具有改进的 ESD稳定性和/或改进的热学特性。另一要实现的目的在于：提出一种用于制造这种电子组件的方法。
背景技术
电子组件例如为光电子组件，尤其为光电子半导体芯片。例如，电子组件构建用于发射和/或用于探测电磁辐射。特别地，电子组件在该情况下为激光二极管，光电二极管或发光二极管。
发明内容
根据至少一个实施方式，电子组件包括载体，所述载体具有第一无机绝缘层和第二无机绝缘层，在所述第一无机绝缘层和第二无机绝缘层之间设置有金属芯。第一无机绝缘层和第二无机绝缘层例如借助电绝缘材料形成。第一无机绝缘层和第二无机绝缘层例如能够借助陶瓷材料形成。特别地，第一无机绝缘层和第二无机绝缘层借助相同的材料形成。例如，第一无机绝缘层和第二无机绝缘层能够借助氧化铝Al2O3形成。例如，第一无机绝缘层和第二无机绝缘层沿垂直于其主延伸方向的竖直方向具有在 5μm和80μm之间、尤其在20μm和40μm之间的厚度，其中包括边界值。
优选地，第一无机绝缘层和第二无机绝缘层分别材料配合地机械固定地与金属芯连接。例如，金属芯借助金属材料、尤其铜形成。第一无机绝缘层和第二无机绝缘层例如能够借助于另一金属材料的阳极氧化来形成，所述另一金属材料电镀地沉积在金属芯上。特别地，金属材料和另一金属材料能够借助不同的金属形成。例如，金属材料能够借助铜形成，并且另一金属材料能够借助铝形成。替选地，第一无机绝缘层和第二无机绝缘层例如不能够增材地施加在金属芯上，而是能够通过变换、尤其氧化金属芯的材料来制造。金属芯例如能够借助铝形成。特别地，金属芯能够由铝构成。第一无机绝缘层和第二无机绝缘层例如能够借助氧化铝形成。例如，金属芯沿竖直方向具有在30μm和600μm之间、尤其在100μm和400μm 之间的厚度，其中包括边界值。
根据至少一个实施方式，电子组件包括第一导电结构、第二导电结构和第三导电结构，所述第一导电结构、第二导电结构和第三导电结构设置在载体的顶面上。载体的顶面例如是载体在其上侧的主面。特别地，载体的顶面借助第一无机绝缘层形成。导电结构例如借助金属、尤其铜形成。导电结构例如能够借助于电镀或借助于蒸镀制造。特别地，导电结构在共同的方法步骤中制造。例如，第一导电结构、第二导电结构和第三导电结构不彼此直接接触。特别地，导电结构材料配合地固定地与第一无机绝缘层连接。导电结构能够在竖直方向上具有相同的厚度。
根据至少一个实施方式，电子组件包括第一电接触部位和第二电接触部位和热接触部位，所述第一电接触部位和第二电接触部位和热接触部位设置在载体的底面上。载体的底面例如是载体在其下侧的与顶面相对置的主面。特别地，载体的顶面借助第二无机绝缘层形成。第一电接触部位、第二电接触部位和热接触部位例如借助金属、尤其铜形成。接触部位例如能够借助于电镀或借助于蒸镀来制造。特别地，接触部位在共同的方法步骤中制造。
例如，接触部位不彼此直接接触。特别地，接触部位材料配合地固定地与第二无机绝缘层连接。特别地，电接触部位和热接触部位借助相同的材料形成。例如，电接触部位和热接触部位借助与导电结构相同的材料形成。接触部位能够在竖直方向上具有相同的厚度。
第一电接触部位和第二电接触部位例如设计用于：借助于焊接导电地接触，使得经由第一和第二接触部位能够馈入预设的电流，或者在接触部位处能够施加预设的电压。热接触部位能够设计用于：传输其热量。特别地，电接触部位设计用于：与冷却体直接机械接触并且将在电子组件运行时形成的热量导出到冷却体上。例如，全部接触部位分别具有向外露出的面。
特别地，电子组件能够具有多于两个、例如刚好三个或更多个电接触部位。例如，在电子组件正常运行时，电接触部位中的至少两个处于不同的电势。第三和另外的电接触部位例如能够设计用于：经由其在正常运行时能够传输信号。借助于信号例如能够传输数据和/或借助于信号能够操控器件。
根据至少一个实施方式，电子组件包括器件和电保护元件，所述器件和电保护元件设置在载体的顶面的侧上。例如，器件和电保护元件能够设置在导电结构的背离载体的一侧上。特别地，器件和电保护元件与导电结构能够直接机械接触。例如，器件和电保护元件设置在不同的导电结构上。替选地，器件和/或电保护元件能够设置在共同的导电结构上。器件和/或电保护元件也能够横向地设置在导电结构旁边，并且直接机械固定地与第一无机绝缘层连接。
器件例如为半导体器件。例如，器件借助于外延方法制造。特别地，器件包括有源区域，所述有源区域设计用于：发射和/或探测电磁辐射。
电保护元件例如为二极管，所述二极管能够借助半导体材料形成。特别地，电保护元件能够包括多个二极管，尤其齐纳二极管，所述二极管例如串联地、反串联地、并联地或反并联地彼此互联。替选地，保护元件能够为压敏电阻，所述压敏电阻例如借助陶瓷材料形成。电保护元件例如设计用于：将电压限制于最大值。例如，电保护元件在预设的施加的电压之下具有小的导电性，并且在预设的电压之上具有提高的导电性。
根据至少一个实施方式，第一导电结构与第一电接触部位导电地连接。例如，在载体中设置有第一过孔，所述第一过孔完全地从载体的顶面穿过载体延伸至底面。特别地，第一过孔与金属芯电绝缘。第一过孔例如由铜形成。特别地，第一过孔借助与第一导电结构和/或第一电接触部位相同的材料形成。例如，载体在第一过孔的区域中具有第三无机绝缘层，所述第三无机绝缘层设置在金属芯和第一过孔之间。
例如，第三无机绝缘层借助与第一和第二无机绝缘层相同的材料形成。特别地，第三无机绝缘层和第一和第二无机绝缘层能够在共同的制造方法中制造。
根据至少一个实施方式，第二导电结构与第二电接触部位导电地连接。例如，在载体中设置有第二过孔，所述第二过孔完全地从载体的顶面穿过载体延伸至底面。特别地，第二过孔与金属芯电绝缘。第二过孔例如由铜形成。特别地，第二过孔借助与第二导电结构和/或第二电接触部位相同的材料形成。例如，载体在第二过孔的区域中具有第三无机绝缘层，所述第三无机绝缘层设置在金属芯和第二过孔之间。
根据至少一个实施方式，第三导电结构与热接触部位导电地连接。例如，在载体中设置有第三过孔，所述第三过孔完全地从载体的顶面穿过载体延伸至底面。特别地，第三过孔与金属芯电绝缘。第三过孔例如借助铜形成。特别地，第三过孔借助与第三导电结构和/或热接触部位相同的材料形成。
替选地，第三导电结构能够借助于金属芯与热接触部位导电地连接。例如，在第一区域中移除第一无机绝缘层并且在第二区域中移除第二无机绝缘层。第三导电结构在第一区域中能够与金属芯直接接触，并且热接触部位在第二区域中能够与金属芯直接接触。
根据至少一个实施方式，电保护元件与第三导电结构和第一导电结构或第二导电结构导电地连接。特别地，保护元件具有至少一个第一和第二接触件，在所述第一和第二接触件处能够电连接保护元件。例如，电保护元件设置在第一、第二或第三导电结构上并且借助第一接触件导电地与所述第一、第二或第三导电结构连接。借助于键合线，电保护元件能够在第二接触件处例如与导电结构连接，在所述导电结构上未设置有电保护元件。
特别地，在正常运行中，在第一和第二导电结构之间施加预设的电压，借助于所述电压操控和运行器件。替选地，经由第一和第二电接触部位能够馈入预设的电流，借助于所述电流能够运行器件。
在此，在此描述的电子组件还基于如下考虑：电子组件为了机械固定和电接触能够具有载体，所述载体在底面和与底面相对置的顶面上具有接触部位和导电结构。特别地，在载体的底面上能够设置有热接触部位。特别地，热接触部位不与另外的导电结构或导电接触部位导电地连接，使得不必在热流中将电绝缘层设置在热接触部位下游。然而在此，在电子组件运行中，在载体的底面处的热接触部位和在载体的顶面处的导电结构之间能够形成电势，所述电势能够大于载体的击穿电压。这引起飞弧，这能够导致电子组件的损坏。
在此描述的电子组件现在还使用如下构思：热接触部位与电保护元件导电地连接，使得在热接触部位和导电结构之间的最大电压不超过载体的击穿电压。特别地，热接触部位不设置用于：经由其将电流馈入到电子组件中，以便例如运行设置在顶侧上的器件。
有利地，因此，电子组件的载体相对于在热接触部位和导电结构之间的高的电压受到保护，使得不超过载体的击穿电压。因此，热接触部位在正常运行时能够视作为无电势的，使得沿热流方向不必将电绝缘层设置在热接触部位下游。有利地，这能够实现电子组件的改进的可靠性，其中在正常运行时形成的热量能够尤其良好地导出。
根据至少一个实施方式，器件不能够经由热接触部位运行。例如，在器件和热接触部位之间插入保护元件，所述保护元件仅在处于载体的击穿电压的数量级中和更大的电压的情况下能够实现器件和热接触部位之间的导电的连接。特别地，如下电压至少是器件的工作电压的十倍，自所述电压起至少0.5mA、尤其至少10mA的电流流过保护元件。
例如，保护元件在能够用于运行器件的电压的范围中名义上不导电地构成，使得保护元件防止经由热接触部位馈入电流，尤其至少使其变难。有利地，在正常运行中，热接触部位和导电结构之间的电压处于电压值的预设范围之内。借此确保：在热接触部位和导电结构之间不超过击穿电压。然而在预设的范围之内，不预设热接触部位的电势，使得在热路径中不必将电绝缘材料设置在接触部位下游。
根据至少一个实施方式，电保护元件将热接触部位和第一导电结构或第二导电结构之间的电压限制于最大值。例如，热接触部位和第一或第二导电结构之间的电压的最大值低于载体的击穿电压。特别地，最大值为最大1000V、尤其最大500V、优选最大100V，其中包括边界值。特别地，电保护元件设计用于：与电压的极性无关地，将第一或第二导电结构和热接触部位之间的电压限制于最大值。因此，有利地，在常规运行时，并且尤其在ESD脉冲的情况下，在热接触部位和第一或第二导电结构之间不超过载体的击穿电压。
根据至少一个实施方式，第一无机绝缘层和第二无机绝缘层借助金属芯的材料的氧化物形成。例如，第一和第二无机绝缘层借助相同的材料形成。特别地，第一和第二无机绝缘层借助于金属芯在金属芯的表面处的氧化制造。例如，金属芯由铝形成。特别地，金属芯名义上由铝构成。第一和第二无机绝缘层例如借助氧化铝形成。特别地，第一和第二无机绝缘层名义上由氧化铝构成。第一和第二无机绝缘层例如能够为所谓的纳米陶瓷。有利地，载体在其朝向器件的表面上具有与器件类似的热膨胀系数，由此电子器件具有尤其高的可靠性。“类似的”热膨胀系数能够表示：膨胀系数彼此偏差最高25％、尤其最高15％或最高5％。
根据至少一个实施方式，热接触部位和电保护元件借助于第三过孔导电地彼此连接，其中第三过孔与金属芯电绝缘。第三过孔横向于或垂直于其主延伸方向完全地穿过载体。特别地，在第三过孔的区域中设置有第三无机绝缘层，借助于所述第三无机绝缘层将第三过孔与金属芯电绝缘。特别地，第一或第二导电结构能够借助于金属芯与第一或第二接触部位导电地连接。第三过孔例如借助与热接触部位和/或第三导电结构相同的材料形成。
根据至少一个实施方式，热接触部位和电保护元件借助于金属芯彼此导电地连接。例如，在第一区域中移除第一无机绝缘层并且在第二区域中移除第二无机绝缘层。特别地，热接触部位在第二区域中与金属芯直接接触。此外，第三导电结构在第一区域中能够与金属芯直接接触。
特别地，电子组件能够具有多个热接触部位，所述热接触部位设置在载体的底面上。例如多个热接触部位多连通地或非连通地构成。例如，载体能够具有多个第二区域，其中第二区域非连通地构成。特别地，热接触部位能够在不同的第二区域中与金属芯直接接触。尤其地，大量热接触部位中的多个能够导电地与载体的金属芯连接。有利地，这能够实现在热接触部位和保护元件之间的尤其良好导电的连接，其中尤其将多个热接触部位设置在载体的底面上不需要附加的过孔。
根据至少一个实施方式，热接触部位和电保护元件沿竖直方向不彼此叠加地设置。例如，竖直方向垂直于载体的主延伸方向伸展。特别地，保护元件和热接触部位借助于金属芯导电地彼此连接。有利地，在保护元件和热接触部位之间借助于金属芯的导电的连接能够实现：将热接触部位和保护元件彼此错开地设置，使得沿着顶面与热接触部位沿着载体的底面的位置无关地能够选择保护元件的位置。
根据至少一个实施方式，电保护元件和器件是共同的半导体器件的一部分。特别地，电保护元件与器件直接机械接触。例如，电保护元件和器件在共同的制造方法中制造。例如，电保护元件包括至少一个半导体二极管。有利地，将器件和保护元件集成到共同的半导体器件中能够实现电子组件的尤其节约空间的结构方式。
根据至少一个实施方式，电保护元件借助两个反串联地互联的齐纳二极管形成。例如，两个齐纳二极管设置在载体的顶面上的不同的导电结构上。特别地，齐纳二极管借助于键合线互联，使得两个齐纳二极管借助相反的极性彼此串联地互联。电压的最大值从一个齐纳二极管的正向电压和另一齐纳二极管的齐纳电压的总和中得出，所述最大值借助于电保护元件预设。例如，齐纳二极管能够具有50V、100V、200V、300V或1000V的齐纳电压。在反串联的串联电路中，如果两个二极管断开，那么电流才能够流过齐纳二极管。这在两个方向上是适用的。因此，有利地，能够降低泄漏电流，所述泄漏电流可能流过热接触部位。
根据至少一个实施方式，电保护元件借助两个反并联地互联的二极管形成。在该结构方式中，电压的最大值分别对应于较小的正向或反向电压，自所述正向或反向电压起，两个二极管之一能够实现电通流。有利地，因此，载体能够免受尤其小的电压。
根据至少一个实施方式，电保护元件借助压敏电阻形成。压敏电阻例如为根据施加的电压变化的电阻。特别地，与在施加的电压大于最大值的情况下相比，压敏电阻对于小于预设的最大值的电压具有更高的电阻。
此外，提出一种用于制造电子组件的方法。借助该方法，尤其能够制造在此描述的电子组件。这就是说，对于电子组件公开的特征也针对方法公开并且反之亦然。
根据用于制造载体的方法的至少一个实施方式，在方法步骤A)中提供金属芯。金属芯例如为借助金属形成的板或薄膜。特别地，金属芯由金属构成。例如，金属芯借助铝形成。
根据方法的至少一个实施方式，在方法步骤B)中，产生第一无机绝缘层和第二无机绝缘层。特别地，第一无机绝缘层和第二无机绝缘层能够借助于金属芯的阳极氧化来制造。例如，为了阳极氧化，导电地接触金属芯并且对其通电，使得在其外面上构成无机绝缘层。特别地，无机绝缘层借助金属芯的材料的氧化物形成。无机绝缘层尤其在金属芯的全部向外露出的面处形成。
根据方法的至少一个实施方式，在方法步骤C)中，在第一区域中移除第一无机绝缘层，并且在第二区域中移除第二无机绝缘层。特别地，载体的顶面借助载体的第一无机绝缘层形成。载体的底面能够借助第二无机绝缘层形成。特别地，第一区域占据载体的顶面的最大70％、优选最大 30％。特别地，第二区域占据载体的底面的最大70％、尤其最大30％。此外，在方法步骤C)中，能够将第一无机绝缘层在多个第一区域中移除，和/或将第二无机绝缘层在多个第二区域中移除。无机绝缘层例如能够借助于机械加工、尤其磨削和/或钻孔、借助于湿化学刻蚀、借助于干刻蚀、借助于激光剥离和/或借助于光刻来移除。
根据方法的至少一个实施方式，在方法步骤D)中，在第二区域中施加热接触部位。例如，热接触部位借助于电镀方法或借助于蒸镀施加在第二区域中。特别地，热接触部位与金属芯直接接触。例如，热接触部位和金属芯在第二区域中导电地彼此连接。
根据方法的至少一个实施方式，在方法步骤E)中，在第一区域中施加第三导电结构。例如，第三导电结构借助于电镀方法或借助于蒸镀在第二区域中施加。特别地，第三导电结构与金属芯直接接触。例如，第三导电结构和金属芯在第二区域中导电地彼此连接。
根据方法的至少一个实施方式，在方法步骤F)中，将电保护元件施加在第三导电结构上，其中热接触部位和电保护元件经由金属芯导电地彼此连接。例如，保护元件借助于焊接或借助于线键合导电地与第三导电结构连接。
方法步骤A)至F)、尤其方法步骤A)至C)能够以所提出的顺序执行。
根据方法的至少一个实施方式，在方法步骤B)之前执行的方法步骤 A1)中，产生至少一个第一穿口和第二穿口。例如，第一穿口和第二穿口借助于激光剥离、钻孔或借助于刻蚀产生。
根据至少一个实施方式，在方法步骤B)中，在第一穿口和第二穿口的区域中设置第三无机绝缘层。特别地，第三无机绝缘层借助于阳极氧化由金属芯的材料形成。
根据至少一个实施方式，借助于导电材料在第一穿口中构成第一过孔并且在第二穿口中构成第二过孔。例如，借助于第一过孔将第一接触部位和第一导电结构导电地彼此连接。此外，第二接触部位和第二导电结构能够借助于第二过孔导电地彼此连接。
根据用于制造电子组件的方法的至少一个实施方式，在方法步骤B) 中，将第一金属层和第二金属层沉积在金属芯上，其中第一金属层和第二金属层借助不同材料形成，并且将第一金属层变换成第一无机绝缘层，并且将第二金属层变换成第二无机绝缘层。例如，第一和第二金属层电镀地或借助于蒸镀沉积在金属芯的彼此相对置的主面上。在此，金属芯例如能够借助金属材料形成，所述金属材料例如包括铜或由铜构成。
第一和第二金属层能够借助另外的金属材料形成。特别地，第一和第二金属层能够借助铝形成或者由铝构成。特别地，第一和第二金属层能够借助于氧化、尤其借助于阳极氧化转换成第一和第二无机绝缘层。
附图说明
从下面结合附图示出的实施例中得出电子组件和用于制造电子组件的其他的优点和有利的设计方案和改进方案。
图1、4、6、8和17示出电子组件的实施例的顶面的俯视图。
图2和16分别示出电子组件的实施例的底面的示意俯视图。
图3、5、7、9和10示出电子组件的实施例的示意剖面图。
图11至15示出用于制造电子组件的制造方法的实施例的示意剖面图。
相同的、同类的或起相同作用的元件在附图中设有相同的附图标记。附图和在附图中示出的元件彼此间的大小关系不能够视为是合乎比例的。更确切地说，为了更好的可视性和/或为了更好的理解，能够夸大地示出个别元件。
具体实施方式
图1示出电子组件1的一个实施例的顶面10a的示意俯视图。电子组件1包括载体10，所述载体具有第一和第二无机绝缘层101、102，在所述无机绝缘层之间设置有金属芯。特别地，载体10的顶面10a借助第一无机绝缘层101形成。此外，电子组件1包括第一、第二和第三导电结构 201、202、203，所述第一、第二和第三导电结构设置在载体10的顶面 10a上。导电结构201、202、203借助导电材料、尤其金属形成。第一、第二和第三导电结构201、202、203非连通地构成。在载体10上，器件 50和电保护元件60设置在顶面10a的侧上。
特别地，电保护元件60和器件50是共同的半导体器件5的一部分。例如，电保护元件60和器件50在共同的制造方法中制造。半导体器件5 设置在第一导电结构201上。特别地，器件5与第一导电结构201导电地连接。此外，器件5、尤其电保护元件50导电地借助于键合线71与第三导电结构203连接。此外，器件50借助于键合线71导电地与第二导电结构202连接。特别地，第一导电结构201设置在第一过孔401上，第二导电结构202设置在第二过孔402上，并且第三导电结构203设置在第三过孔403上。第一、第二和第三过孔401、402和403横向于载体的主延伸平面完全地穿过载体10。
第一导电结构201与第一电接触部位301导电地连接，所述第一电接触部位设置在背离覆盖面10a的底面10b上。第二导电结构202与第二电接触部位302导电地连接，所述第二电接触部位设置在底面10b上。第三导电结构203与热接触部位303导电地连接，所述热接触部位设置在背离顶面10a的底面10b上。器件50与第一和第二导电结构201、202导电地连接。电保护元件60与第三导电结构203和第一导电结构201或第二导电结构202导电地连接。当前，电保护元件60导电地与第三导电结构203 和第一导电结构201连接。
图2示出电子组件1的一个实施例的底面10b的示意俯视图。在载体 10的底面10b上设置有第一接触部位301、第二接触部位302和热接触部位303。接触部位301、302、303彼此间隔开地设置在底面10b上。例如，载体10的底面10b借助第二有机绝缘层102形成。设置在顶面10a上的电保护元件60与第三导电结构203导电地连接，并且经由第三过孔403 与热接触部位303导电地连接。第一接触部位301经由第一过孔401与第一导电结构201和器件50导电地连接。第二接触部位302经由第二过孔 402与第二导电结构202和器件50导电地连接。特别地，在正常运行时，器件50经由第一接触部位301和第二接触部位302可导电地接触和运行。热接触部位303设计用于，导出在电子组件1正常运行时形成的热。特别地，热接触部位303具有比第一和第二接触结构301、302更大的向外露出的面。
图16示出电子组件1的一个实施例的底面10b的示意俯视图。在载体10的底面10b上设置有第一电接触部位301、第二电接触部位302、第三电接触部位304、第四电接触部位305和热接触部位303。电子组件1 具有多于两个、尤其刚好四个电接触部位301、302、304、305。例如，在电子组件1正常运行时，至少两个电接触部位301、302处于不同电势。第三电接触部位304和/或第四电接触部位305例如能够设计用于：经由所述电接触部位在正常运行时能够传输信号。借助于信号例如能够传输数据和/或借助于信号能够操控器件50。
图17示出电子组件1的一个实施例的顶面10a的示意俯视图。特别地，图17示出如下电子组件的顶面10a，所述电子组件的底面10b在图 16中示出。电子组件1包括载体10，所述载体具有第一和第二无机绝缘层101、102，在所述第一和第二无机绝缘层之间设置有金属芯105。在载体10上，器件50和电保护元件60设置在顶面10a的侧上。此外，电子组件1包括第一、第二、第三、第四和第五导电结构201、202、203、204、 205，所述导电结构设置在载体10的顶面10a上。导电结构201、202、203、 204、205借助导电材料、尤其金属形成。导电结构201、202、203、204、 205非连通地构成。
第一导电结构201借助于第一过孔401导电地与第一电接触部位301 连接。第二导电结构202借助于第二过孔402导电地与第二电接触部位 302连接。第三导电结构203借助于第三过孔403导电地与热接触部位303 连接。第四导电结构204借助于第四过孔404导电地与第三电接触部位 304连接。第五导电结构205借助于第五过孔405导电地与第四电接触部位305连接。
图3示出根据一个实施例的电子组件1的示意剖面图。电子组件1具有载体10，所述载体借助金属芯105、第一无机绝缘层101和第二无机绝缘层102形成。特别地，金属芯105是无电势的。设置在顶面10a上的半导体器件5导电地与第一、第二和第三导电结构201、202、203连接。特别地，电保护元件60导电地借助于键合线71与第三导电结构203连接。器件50导电地借助于键合线71与第二导电结构202连接。在顶面10a上设置有囊封件75，所述囊封件包围半导体器件5。
图4示出电子组件1的一个实施例的顶面10a的示意俯视图，所述电子组件包括四个器件50。器件50设置在单独的导电结构200上并且借助于键合线71导电地彼此互联。特别地，每个器件50借助于另一保护元件 61并联。另一保护元件61分别保护与另一保护元件61并联的器件50免受高压。
保护元件60设置在第三导电结构203上并且借助于键合线71导电地与第二导电结构202连接。在正常运行时，电保护元件60将热接触部位 303和第一或第二导电结构201、202之间的电压U限制于最大值。特别地，热接触部位303和第二导电结构202之间的电压U的最大值小于载体 10的击穿电压。例如，载体10具有100V、尤其500V、尤其优选1000V 的击穿电压。
图5示出根据一个实施例的电子组件1的示意剖面图。与在图3中示出的实施例不同，保护元件60不设置在与器件50相同的导电结构201上。当前，保护元件60设置在第三导电结构203上，并且器件50设置在第一导电结构201上。借助于键合线71，保护元件60与第一导电结构201导电地连接。因此，电子组件1相对于从第一导电结构201到热接触部位 303的电飞弧受到保护。自第一导电结构201和热接触部位303之间的何种电压值起保护元件60允许电通流，能够根据载体10的击穿电压来选择。特别地，载体10的击穿电压与金属芯105和无机电绝缘层的材料特性相关。
例如，第一和第二无机绝缘层101、102具有最大20μm、尤其最大 50μm的厚度。例如，无机绝缘层借助如下材料形成，所述材料具有每μm 20伏特的击穿电压。例如，金属芯105由铝形成。特别地，第一和第二无机电绝缘层101、102借助氧化铝形成。特别地，第一和第二无机绝缘层101、102借助金属芯105的材料的氧化物形成。保护元件60防止：经由热接触部位303能够将电流馈入到电子组件1中，以便例如运行器件 50。
特别地，保护元件60能够借助压敏电阻形成。在预设的最大值之上，压敏电阻的微分电阻突然变小。在此，压敏电阻的特征曲线相对于电压是对称的，极性不重要。压敏电阻例如能够借助金属氧化物、尤其借助第一或第二无机绝缘层101、102的材料形成。
图6示出根据一个实施例的电子组件1的顶面10a的示意俯视图。与在图4中示出的实施例不同，根据图6借助两个反串联的齐纳二极管600 形成保护元件60。特别地，齐纳二极管600设置在电子组件1的共同的导电结构上。因此，在超过第二导电结构202和热接触部位303之间的电压U的最大值时，保护元件60的二极管中的至少一个沿截止方向运行。因此，如下最大值通过两个齐纳二极管600的正向电压和齐纳电压的总和预设，自所述最大值起，经过保护元件60的非常小的电通流是可能的。特别地，保护元件60的两个齐纳二极管600的正向电压和齐纳电压的总和选择成，使得该总和小于载体10的击穿电压。
图7示出电子组件1的一个实施例的示意剖面图。与在图5和3中示出的实施例不同，保护元件60借助两个齐纳二极管600形成。特别地，两个齐纳二极管600反串联地彼此互联。例如，两个齐纳二极管600设置在共同的导电结构200上。此外，一个齐纳二极管借助于键合线71导电地与第三导电结构203连接。另一齐纳二极管600借助于键合线71导电地与第一导电结构201连接。特别地，器件50也导电地与第一导电结构 201连接。例如，器件50能够借助于对第一和第二接触部位301、302通电来运行。
图8示出根据一个实施例的电子组件1的顶面10a的示意俯视图。类似于在图6中示出的实施例，保护元件60借助两个反串联地互联的齐纳二极管600形成。与在图6中示出的实施例不同，两个齐纳二极管600设置在不同的导电结构202、203上。借助于键合线71，保护元件60的齐纳二极管600导电地彼此连接。
图9示出电子组件1的一个实施例的示意剖面图。图9与图7不同地示出如下实施例，在所述实施例中，用于形成保护元件60的齐纳二极管设置在不同的导电结构201、203上。特别地，一个齐纳二极管600设置在第三导电结构203上，并且另一齐纳二极管600设置在第一导电结构 201上。齐纳二极管600借助于键合线71导电地彼此连接。
图10示出根据一个实施例的电子组件1的示意剖面图。与在图3、图5、图7和图9中示出的实施例不同，第三导电结构203和热接触部位 303不借助于第三过孔403导电地彼此连接。当前，第一无机绝缘层101 和第二无机绝缘层102具有第一区域101a和第二区域102a，在所述区域中移除第一和第二无机绝缘层101、102。在第一区域101a中，第三导电结构203与金属芯105导电地连接。特别地，第三导电结构203和金属芯 105在第一区域101a中直接彼此接触。
在第二区域102a中，热接触部位303导电地与金属芯105连接。特别地，热接触部位303和金属芯105在第二区域102a中直接彼此接触。热接触部位303和第三导电结构203借助于金属芯105彼此导电地连接。特别地，电子组件1能够具有多个热接触部位303，所述热接触部位经由不同的第二区域102a与金属芯105导电地连接。有利地，这能够实现将多个热接触部位303与保护元件60导电地连接，其中热接触部位303非连通地构成。这能够实现在载体10的底面10b上的尤其高密度的热接触部位303，由此在器件50正常运行时形成的热量能够尤其有效地导出。
特别地，热接触部位3和电保护元件60在竖直方向上不叠加地设置。在此，竖直方向垂直于载体10的主延伸平面伸展。
图11示出在方法步骤A)和A1)之后的金属芯105。在方法步骤A) 中，提供金属芯105。在方法步骤A)中，在金属芯105中产生第一穿口 501和第二穿口502。
图12示出在方法步骤B)和C)之后的用于制造根据一个实施例的电子组件的方法的剖面图。在方法步骤B)中，借助于金属芯105的阳极氧化来产生第一和第二无机绝缘层101、102。此外，在第一穿口501和第二穿口502的区域中借助于阳极氧化来产生第三无机绝缘层103。金属芯105在方法步骤B)之后全方位地完全由无机绝缘层覆盖。
在方法步骤C)中，将第一区域101a中的第一无机绝缘层101移除，使得金属芯105在顶面10a处具有向外露出的面。此外，在方法步骤C) 中在第二区域102a中移除第二无机绝缘层102，使得金属芯205在底面 10b处具有向外露出的面。例如，将无机绝缘层在第一和第二区域101a、 102a中借助于机械加工、尤其磨削或钻孔、借助于湿化学刻蚀结合之前的光刻、借助于干刻蚀结合之前的光刻或借助于激光剥离移除。
图14示出在方法步骤D)、E)和F)之后的、根据一个实施例的电子组件1的制造方法的剖面图。在方法步骤D)中，在第二区域102a中设置热接触部位303。热接触部位303在第二区域102a中与金属芯105 导电地连接。在方法步骤E)中，将第三导电结构设置在第一区域101a 中。第三导电结构203与芯105导电地连接。此外，将穿口501、502用导电材料填充，使得在第一穿口501中构成第一过孔401，并且在第二穿口502中构成第二过孔402。在载体的底面10b上，在第二穿口502的区域中设置第二接触部位302，并且在第一穿口501的区域中设置第一接触部位301。此外，在顶面10a上在第二过孔的区域中设置第二导电结构202，并且在第一过孔的区域中设置第一导电结构201。特别地，导电结构201、 202和接触部位301、302不导电地与金属芯105连接，而是借助于过孔 401、402导电地彼此连接。
图15示出在方法步骤F)之后的、用于制造电子组件的方法的示意剖面图。在方法步骤F)中，电保护元件60与第三导电结构203导电地连接，其中热接触部位303和电保护元件60经由金属芯105导电地彼此连接。器件50设置在载体10的顶面10a上并且借助于键合线71导电地接触。特别地，器件50能够借助于在第一和第二接触部位301、302处馈入电流来运行。
本发明并不通过根据实施例进行的描述局限于此。更确切地说，本发明包括任意新的特征以及特征的任意组合，这尤其包含实施例中的特征的任意组合，即使这些特征或这些组合本身没有明确地在实施例中说明的情况下也同样如此。
附图标记列表
1 电子组件
5 半导体器件
10 载体
10a 顶面
10b 底面
50 器件
60 保护元件
71 键合线
75 囊封材料
101 第一无机绝缘层
101a 第一区域
102 第二无机绝缘层
102a 第二区域
103 第三无机绝缘层
105 金属芯
200 导电结构
201 第一导电结构
202 第二导电结构
203 第三导电结构
204 第四导电结构
205 第五导电结构
301 第一电接触部位
302 第二电接触部位
303 热接触部位
304 第三电接触部位
305 第四电接触部位
401 第一过孔
402 第二过孔
403 第三过孔
404 第四过孔
405 第五过孔
501 第一穿口
502 第二穿口
503 第三穿口
600 齐纳二极管
U 电压

Claims (13)

1.一种电子组件（1），所述电子组件具有：
- 载体（10），所述载体包括第一无机绝缘层（101）和第二无机绝缘层（102），在所述第一无机绝缘层和所述第二无机绝缘层之间设置有刚好一个金属芯（105），
- 第一导电结构（201）、第二导电结构（202）和第三导电结构（203），所述第一导电结构、第二导电结构和第三导电结构设置在所述载体（10）的顶面（10a）上，
- 第一电接触部位（301）和第二电接触部位（302）和热接触部位（303），所述第一电接触部位和所述第二电接触部位和所述热接触部位设置在所述载体（10）的底面（10b）上，并且所述热接触部位（303）具有比所述第一电接触部位（301）和所述第二电接触部位（302）更大的向外露出的面，
- 器件（50）和电保护元件（60），所述器件和所述电保护元件设置在所述载体的所述顶面（10a）的侧上，其中
- 所述第一导电结构（201）与所述第一电接触部位（301）导电地连接，
- 所述第二导电结构（202）与所述第二电接触部位（302）导电地连接，
- 所述第三导电结构（203）与所述热接触部位（303）导电地连接，
- 所述器件（50）与所述第一导电结构（201）和所述第二导电结构（202）导电地连接，
- 所述电保护元件（60）与所述第三导电结构（203）和所述第一导电结构（201）或所述第二导电结构（202）导电地连接，
- 所述第一导电结构（201）借助于第一过孔（401）导电地与所述第一电接触部位（301）连接，所述第二导电结构（202）借助于第二过孔（402）导电地与所述第二电接触部位（302）连接，并且所述第三导电结构（203）借助于第三过孔（403）导电地与所述热接触部位（303）连接，和
- 所述第一过孔（401）、所述第二过孔（402）和所述第三过孔（403）完全地从所述载体（10）的所述顶面（10a）穿过所述金属芯（105）延伸至所述底面（10b）。
2.根据权利要求1所述的电子组件（1），其中
- 所述器件（50）不能够经由所述热接触部位（303）运行。
3.根据上述权利要求中任一项所述的电子组件（1），其中
- 所述电保护元件（60）将所述热接触部位（303）和所述第一导电结构（201）或所述第二导电结构（202）之间的电压（U）限制于最大值。
4.根据权利要求1所述的电子组件（1），
其中所述第一无机绝缘层（101）和所述第二无机绝缘层（102）借助所述金属芯（105）的材料的氧化物形成。
5.根据权利要求1所述的电子组件（1），
其中所述热接触部位（303）和所述电保护元件（60）借助于所述金属芯（105）彼此导电地连接。
6.根据权利要求1所述的电子组件（1），
其中所述热接触部位（303）和所述电保护元件（60）沿竖直方向不彼此叠加地设置。
7.根据权利要求1所述的电子组件（1），
其中所述电保护元件（60）和所述器件（50）是共同的半导体器件（5）的一部分。
8.根据权利要求1所述的电子组件（1），
其中所述电保护元件（60）借助两个反串联地互联的齐纳二极管（600）形成。
9.根据权利要求1所述的电子组件（1），
其中所述电保护元件（60）借助两个反并联地互联的二极管形成。
10.根据权利要求1所述的电子组件（1），
其中所述电保护元件（60）借助压敏电阻形成。
11.一种用于制造根据权利要求1所述的电子组件（1）的方法，所述方法具有如下方法步骤：
A）提供刚好一个金属芯（105）；
B）产生所述第一无机绝缘层（101）和所述第二无机绝缘层（102）；
C）在第一区域（101a）中移除所述第一无机绝缘层（101），并且在第二区域（102a）中移除所述第二无机绝缘层（102）；
D）在所述第二区域（102a）中施加所述热接触部位（303）；
E）在所述第一区域（101a）中施加所述第三导电结构（203），
F）将所述电保护元件（60）施加在所述第三导电结构（203）上。
12.根据权利要求11所述的用于制造电子组件（1）的方法，其中
- 在方法步骤B）之前执行方法步骤A1），其中在方法步骤A1）中，产生至少一个第一穿口（501）和第二穿口（502）以及第三穿口（503），
- 在方法步骤B）中，在所述第一穿口（501）和所述第二穿口（502）以及所述第三穿口（503）的区域中设置第三无机绝缘层（103），和
- 借助于导电材料在所述第一穿口（501）中构成所述第一过孔（401）并且在所述第二穿口（502）中构成所述第二过孔（402）以及在所述第三穿口（503）中构成所述第三过孔（403）。
13.根据权利要求11和12中任一项所述的用于制造电子组件（1）的方法，其中
在方法步骤B）中
- 将第一金属层（101’）和第二金属层（102’）沉积在所述金属芯（105）上，其中所述第一金属层（101’）和所述第二金属层（102’）借助不同材料形成，和
- 将所述第一金属层（101’）变换成所述第一无机绝缘层（101），
- 将所述第二金属层（102’）变换成所述第二无机绝缘层（102）。
CN201810846573.4A 2017-07-28 2018-07-27 电子组件和用于制造电子组件的方法 Active CN109309083B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017117165.7A DE102017117165B4 (de) 2017-07-28 2017-07-28 Elektronisches Bauteil und Verfahren zur Herstellung eines elektronischen Bauteils
DE102017117165.7 2017-07-28

Publications (2)

Publication Number Publication Date
CN109309083A CN109309083A (zh) 2019-02-05
CN109309083B true CN109309083B (zh) 2022-06-24

Family

ID=65003852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810846573.4A Active CN109309083B (zh) 2017-07-28 2018-07-27 电子组件和用于制造电子组件的方法

Country Status (3)

Country Link
US (1) US10468317B2 (zh)
CN (1) CN109309083B (zh)
DE (1) DE102017117165B4 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11984437B2 (en) 2020-09-30 2024-05-14 Nichia Corporation Light-emitting device
JP7269510B2 (ja) * 2020-09-30 2023-05-09 日亜化学工業株式会社 発光装置
EP4125139A1 (en) * 2021-07-29 2023-02-01 Excellence Opto. Inc. Vertical light emitting diode chip package with electrical detection position

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016074914A1 (de) * 2014-11-12 2016-05-19 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
US20080169480A1 (en) * 2007-01-11 2008-07-17 Visera Technologies Company Limited Optoelectronic device package and packaging method thereof
WO2011125346A1 (ja) * 2010-04-07 2011-10-13 シャープ株式会社 発光装置およびその製造方法
US20110260210A1 (en) 2010-04-23 2011-10-27 Applied Materials, Inc. Gan-based leds on silicon substrates with monolithically integrated zener diodes
DE102010045783A1 (de) 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Trägersubstrat für ein optoelektronisches Bauelement, Verfahren zu dessen Herstellung und optoelektronisches Bauelement
US8772817B2 (en) * 2010-12-22 2014-07-08 Cree, Inc. Electronic device submounts including substrates with thermally conductive vias
US9551082B2 (en) 2011-02-08 2017-01-24 Cambridge Nanotherm Limited Insulated metal substrate
US20120229990A1 (en) 2011-03-08 2012-09-13 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
KR102007404B1 (ko) * 2012-12-14 2019-08-05 엘지이노텍 주식회사 발광소자 패키지
DE102013202904A1 (de) * 2013-02-22 2014-08-28 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zu seiner Herstellung
TW201434134A (zh) * 2013-02-27 2014-09-01 Everlight Electronics Co Ltd 發光裝置、背光模組及照明模組
DE102013103760A1 (de) * 2013-04-15 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP6211829B2 (ja) * 2013-06-25 2017-10-11 株式会社東芝 半導体装置
KR102199991B1 (ko) * 2014-05-28 2021-01-11 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
DE102015108420A1 (de) 2015-05-28 2016-12-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Trägerelements, Trägerelement und elektronisches Bauelement mit einem Trägerelement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016074914A1 (de) * 2014-11-12 2016-05-19 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils

Also Published As

Publication number Publication date
DE102017117165A1 (de) 2019-01-31
DE102017117165B4 (de) 2023-04-27
CN109309083A (zh) 2019-02-05
US20190035702A1 (en) 2019-01-31
US10468317B2 (en) 2019-11-05

Similar Documents

Publication Publication Date Title
KR101642867B1 (ko) 광전자 반도체 컴포넌트
CN109309083B (zh) 电子组件和用于制造电子组件的方法
US9196402B2 (en) Electronic component assembly comprising a varistor and a semiconductor component
KR101438811B1 (ko) 반도체 발광소자 및 그 제조방법
CN103250247B (zh) 用于光电子半导体芯片的载体和半导体芯片
JP5132404B2 (ja) 半導体発光装置
TWI414082B (zh) 具有過電壓保護之發光二極體晶片
KR20110031163A (ko) 전기 소자 어셈블리
CN110896070B (zh) 半导体装置以及半导体装置的制造方法
US20060055056A1 (en) Semiconductor equipment having a pair of heat radiation plates
US20150249072A1 (en) Optoelectronic Component and Method for Producing an Optoelectronic Component
CN107851644B (zh) 光电子半导体器件
KR100682004B1 (ko) 반도체 장치
CN116190339A (zh) 端子元件或汇流条以及包括端子元件或汇流条的功率半导体模块装置
EP3151274B1 (en) A semiconductor power device comprising additional tracks and method of manufacturing the semiconductor power device
KR101020993B1 (ko) 발광소자 패키지 및 그 제조방법
CN111584422B (zh) 半导体装置及其制造方法
EP1672701B1 (en) Method for fabricating and packaging Zener diodes
KR20170085055A (ko) 광전 반도체 소자 및 광전 반도체 소자를 포함하는 장치
Riva et al. Design and manufacturing of a double-side cooled, SiC based, high temperature inverter leg
EP4148777A1 (en) Semiconductor device
US20210367048A1 (en) Semiconductor device
US10008651B2 (en) Light emitting device and wiring board thereof
CN114520460A (zh) 包括在导芯上具有导体填充沟槽的基板的光学设备
JP2023068439A (ja) サーマルプリントヘッド

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant