KR20110031163A - 전기 소자 어셈블리 - Google Patents

전기 소자 어셈블리 Download PDF

Info

Publication number
KR20110031163A
KR20110031163A KR1020107028773A KR20107028773A KR20110031163A KR 20110031163 A KR20110031163 A KR 20110031163A KR 1020107028773 A KR1020107028773 A KR 1020107028773A KR 20107028773 A KR20107028773 A KR 20107028773A KR 20110031163 A KR20110031163 A KR 20110031163A
Authority
KR
South Korea
Prior art keywords
varistor body
varistor
electrical
contact
semiconductor element
Prior art date
Application number
KR1020107028773A
Other languages
English (en)
Other versions
KR101666230B1 (ko
Inventor
토마스 페이츠틴거
건터 엥겔
악셀 페시나
Original Assignee
에프코스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프코스 아게 filed Critical 에프코스 아게
Publication of KR20110031163A publication Critical patent/KR20110031163A/ko
Application granted granted Critical
Publication of KR101666230B1 publication Critical patent/KR101666230B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12—Overvoltage protection resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102—Varistor boundary, e.g. surface layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body

Abstract

배리스터 몸체(2) 상에 장착되는 반도체 소자(1)를 포함하는 전기 소자 장치가 기술된다. 배리스터 몸체는 반도체 소자를 정전기 방전으로부터 보호하도록 반도체 소자에 접촉연결되며, 매트릭스로서 배리스터 세라믹을 구비하고 필러로서 배리스터 세라믹과 상이한 높은 열 전도성 물질을 구비하는 복합 물질을 함유한다.

Description

전기 소자 어셈블리{ELECTRIC COMPONENT ASSEMBLY}
전기 소자의 장치가 기술되며, 특히 과전압으로부터 보호하기 위한 수단을 구비하는 전기 소자의 장치가 기술된다.
배리스터 및 발광 소자를 구비하는 장치가 DE 10 2007 014 300 A1에 개시된다.
본 발명은 전기 소자가 안전하게 과전압으로부터 보호될 수 있는 장치 또는 수단을 개시하는 것을 목적으로 한다.
전기 소자 장치에서, 반도체 소자는 배리스터 몸체 상에 장착되거나 배리스터 몸체에 의해 포함된다. 배리스터 몸체는 보호받도록 전기 소자에 전기적으로 접촉연결된다. 반도체 소자 및 배리스터 몸체는 바람직하게 서로 병렬로 연결된다.
배리스터 몸체는 독립적인 기계 유닛으로 형성되고, 반도체 소자의 캐리어로 이해되어야 한다. 배리스터 몸체는 반도체 소자와 개별적으로 형성될 수 있고, 반도체 소자를 수용 또는 장착 영역에 제공하는 형태를 구비한다.
반도체 소자를 위한 캐리어로 기능하는 배리스터 몸체에 의해, 반도체 소자는 과전압, 특히 정전기 방전으로부터 보호하는 단순한 수단이 제공되며, 반도체 소자 그 자체는 이러한 목적을 위해 구성될 필요가 없어진다. 배리스터 몸체는, 반도체 소자의 설계를 고려하지 않으면서, 배리스터 몸체에 전기적으로 연결되는 반도체 소자를 과전압으로부터 보호하기 위해 개별적으로 생성되거나 설계될 수 있다. 따라서, 반도체 소자의 구조에 의해 유발되는 임의의 제한에 관계없이, 배리스터 몸체의 과전압 보호 기능이 완전하게 이용되도록 한다.
소자 장치의 일 바람직한 실시예에 따르면, 배리스터 몸체는 적어도, 배리스터 세라믹 및 높은 열 전도성 물질로 구성된 복합 물질을 함유하며, 높은 열 전도성 물질은 배리스터 세라믹과 다르며, 배리스터 세라믹은 주로 배리스터 몸체의 비선형 저항 기능을 위해 선택된다.
일 실시예에 따르면, 배리스터 세라믹은 복합 물질의 주성분 또는 매트릭스로서 형성되고, 열 전도성 물질은 상기 매트릭스 내의 필러로서 형성된다. 높은 열 전도성 필러의 일 예는 금속이며; 특히, 100 W/(m*K)보다 큰 열 전도성을 갖는 금속 및 두 번째, 세 번째 전이금속 주기의 신규한 금속 또는 그 합금이 언급될 수 있다. 필러는 바람직하게 배리스터 몸체 내에서 높은 열 전도성 입자의 분포로 제공된다.
배리스터 세라믹 내의 필러로 바람직하게 제시되는 금속은 배리스터 몸체로 높은 열 전도성을 제공하는 장점을 가져, 반도체 소자로부터의 열은 배리스터 몸체를 통해 발산될 수도 있다. 결과적으로, 배리스터 몸체는, 과전압으로부터 보호하는 기능 및 열 발산 기능의 두 기능을 동시에 구비할 수 있다.
일 유리한 실시예에서, 배리스터 몸체는 배리스터 세라믹과는 다른 높은 열 전도성 세라믹을 함유하거나, 또는 배리스터 세라믹과는 다른 보다 높은 열 전도성을 가질 수 있다. 적절한 세라믹으로는, 예를 들어 질화알루미늄, 탄화규소, 산화하프늄 및 산화망간이 있으며, 이들은 배리스터 몸체 내에 원치않은 크리스탈 방해물(crystalline interruptions)을 형성하지 않으면서 산화아연과 같은 바람직한 배리스터 세라믹과 함께 양호하게 소결될 수 있기 때문에 적절한 세라믹으로 밝혀졌다. 매트릭스로 구현되는 배리스터 세라믹 내의 필러로서 금속이 사용되는 경우와 유사한 방식으로, 추가적인 높은 열 전도성 세라믹이 제시될 수 있다.
배리스터 몸체는, 배리스터 세라믹층 및 상기 배리스터 세라믹층 사이에서 적어도 부분적으로 위치하는 내부 전극층으로 구성된 스택을 포함하는 다층 배리스터로 구현될 수 있다. 다층 배리스터는 소결된 모노리식형 다층 소자인 것이 바람직하다. 개별적인 층의 배리스터 세라믹으로, 산화아연이 주성분으로 선택되는 반면, 내부 전극은 은, 팔라듐, 백금, 구리, 니켈 또는 이들 물질들의 합금을 포함할 수 있다.
일 실시예에 따르면, 다층 배리스터로 구현되는 배리스터 몸체의 하나 또는 복수의 층은 산화지르코늄을 포함할 수 있다. 이 경우, 반도체 소자가 장착되는 다층 배리스터 중 적어도 상부층은 산화지르코늄을 함유하는 것이 바람직하다. 그에 의해, 반도체 소자에 대한 다층 배리스터의 스트레이 커패시턴스 영향이 감소될 수 있다. 다층 배리스터가 하우징 내에 집적되거나 다층 배리스터가 인쇄 회로 기판 상에 위치하는 경우, 기저층은 하우징 또는 인쇄 회로 기판에 대하여 전술한 동일한 효과를 달성하도록 산화지르코늄을 함유하는 것이 바람직하다.
다층 배리스터 대신, 벌크형 배리스터가 반도체 소자를 위한 캐리어로 기능할 수 있다. 벌크형 배리스터는 그 외측에 상반되는 극성의 외부 접촉부를 구비하지만, 내부적으로는 금속층을 구비하지 않는다.
일 실시예에 따르면, 배리스터 몸체는 복수의 전기적 연결부를 구비하며, 전기적 연결부 중 적어도 하나의 제 1 전기적 연결부는 반도체 소자와 접촉한다. 상기 전기적 연결부는 바람직하게 금속층으로 구현된다. 금속층은, 예를 들어 스크린 인쇄에 의해 배리스터 몸체의 상측의 적어도 하나의 영역 상에 적용될 수 있다. 소자 장치는 층으로 구현되는 전기적 연결부를 구비하는 특정한 컴팩트한 형태로 제공된다. 그러나, 다른 형태의 전기적 연결부, 예컨대 연결선이 고안될 수 있다.
소자 장치의 일 실시예에 따르면, 배리스터 몸체의 복수의 전기적 연결부는, 제 1 전기적 연결부와 분리되고 외부를 향해 배리스터 몸체와 접촉하는 적어도 하나의 제 2 전기적 연결부를 포함하여, 배리스터는 상기 제 2 전기적 연결부에 의해 반도체 소자로부터 고립되는 제 2 전기적 전위에 연결된다. 이 경우, 제 2 전기적 연결부는 인쇄 회로 기판 상의 전도체 트랙에 접촉연결될 수 있다. 제 2 전기적 연결부는, 예를 들어 접지 연결부일 수 있다.
제 1 전기적 연결부 및 제 2 전기적 연결부 둘 모두는 금속층으로 구현될 수 있다. 금속층으로 구현되는 배리스터 몸체의 전기적 연결부는 금, 니켈, 크롬, 팔라듐 중 적어도 하나를 함유할 수 있다.
소자 장치의 일 실시예에 따르면, 외부를 향해 배리스터 몸체와 접촉하는 제 2 전기적 연결부는 배리스터 몸체의 하측 상에 배열되며, 다시 말해, 반도체 소자의 장착 영역에 수직하게 마주보도록 위치하는 영역 상에 배열된다. 제 2 전기적 연결부는, 예를 들어 접합 패드로 구현될 수 있다. 상기 제 2 전기적 연결부는 인쇄 회로 기판 또는 하우징의 전기적 전도성 구조물에 접촉연결될 수 있다. 제 2 전기적 연결부는 연결선을 더 포함할 수 있으며, 연결선은, 예를 들어 전기적 연결부를 포함하는 접합 패드에 연결될 수 있다. 또한, 일 실시예는 제 2 전기적 연결부가 배리스터 몸체의 상측에서 제 1 전기적 연결부로부터 이격되는 방식으로 배열되도록 한다.
반도체 소자는 장착 측면 또는 하측 상에 플립-칩 접촉-연결을 구비하는 것이 바람직하다. 플립-칩 접촉-연결은 반도체 소자의 하측 상에 솔더볼의 배열 또는 어레이를 구비할 수 있다.
일 실시예는, 반도체 소자와 접촉하면서 동시에 외부를 향해 배리스터 몸체의 접촉을 형성하는 배리스터 몸체의 제 1 전기 단자를 제공하며, 적절한 경우 제 1 전기 단자와 함께 사용되는 연결선이 사용된다.
일 실시예에 따르면, 배리스터 몸체는, 배리스터 몸체의 커패시턴스를 조절하도록 기능할 수 있는 적어도 하나의 내부 전극을 구비한다. 내부 전극은 배리스터롤 통해 또는 배리스터 몸체로부터 과전압 또는 전류 서지를 발산시키는 접지 전극일 수 있다. 내부 전극은 배리스터 몸체의 적어도 하나의 전기 연결부에 연결된다. 예로서, 내부 전극은, 비아(via)로도 불릴 수 있는 적어도 하나의 플레이트-통과 구멍에 의해 적어도 하나의 전기적 연결부에 연결될 수 있다.
일 실시예에 따르면, 다수의 내부 전극들이 배리스터 몸체 내에 제공되며, 배리스터 몸체의 다른 전기적 연결부들과 접촉한다. 이 경우, 상기 전극은 배리스터 세라믹 또는 유전체에 의해 서로 분리되고 중첩 영역을 구비하는 것이 바람직하며, 그에 의해 커패시턴스가 생성될 수 있다. 일 실시예에 따르면, 내부 전극은 반도체 소자의 장착 영역에 수직하게 연장된다.
소자 장치의 일 실시예에 따르면, 배리스터 몸체는 열이 반도체 소자로부터 발산될 수 있는 적어도 하나의 열 전도성 채널을 구비한다. 열 전도성 채널은 바람직하게 높은 열 전도성 물질로 채워지는 구멍으로 구현된다. 구멍은 배리스터 몸체의 상측과 하측 사이의 금속 경로로 연장될 수 있다. 이 경우, 금속 경로는 실질적으로 핀 타입(pin-type)으로 구현될 수 있다. 그러나, 열 전도성 채널은 높은 열 전도성을 갖는 세라믹 경로로 구현될 수도 있으며, 상기 세라믹 경로 또는 세라믹의 경로는 배리스터 몸체의 주변 물질에 비해 보다 높은 열 전도성을 갖는다.
배리스터 몸체 및/또는 반도체 소자에 접촉연결되는 적어도 하나의 전기적 전도성 부품 또는 영역을 구비하는 하우징을 포함하는 소자 장치가 제공된다. 하우징은 배리스터 몸체를 구비하며, 반도체 소자 및 배리스터 몸체는 하우징의 전기적 전도성 부품과 병렬로 연결된다. 하우징의 전기적 전도성 부품은 금속층, 예를 들어 전도체 트랙으로 구현될 수 있다. 하우징의 전기적 전도성 부품은 바람직하게 알루미늄 또는 구리를 함유한다.
높은 열 전도성 실시예의 배리스터 몸체의 경우, 배리스터 몸체는 반도체 소자와 하우징 사이에서 열기계적인 버퍼로 기능한다.
일 실시예에 따르면, 하우징은 배리스터 몸체에 열적으로 결합되는 적어도 하나의 열 전도성 영역을 구비한다. 그 결과, 배리스터 몸체로부터 전달된 열은 하우징에 의해 발산될 수 있다. 이 경우, 상기 영역은, 예를 들어 높은 열 전도성 세라믹 또는 금속과 같은 높은 열 전도성 물질을 포함할 수 있다.
소자 장치의 일 실시예에 따르면, 소자 장치는 반도체 소자에 연결되는 서미스터를 포함한다. 서미스터의 저항/온도 특성 곡선에 따라, 서미스터는 반도체 소자의 제어 전류의 조절에 기여하여, 반도체 소자는 안전하게 동작될 수 있다. 일 실시예에 따르면, 서미스터는 배리스터 몸체 상에 장착되지만, 반드시 이와 같이 장차될 필요는 없다. 대신에, 서미스터는 배리스터 몸체와 함께 공통 하우징 내에 집적될 수 있다. 서미스터는 분석 유닛에 연결될 수 있으며, 상기 분석 유닛은 반도체 소자로 공급되는 전류를 조절하기 위해 서미스터의 측정된 값을 사용한다. 제어 전류는, LED가 임의의 전류 서지에 노출되지 않도록 조절되거나, 가급적 일정한 교류(AC) 전류로 구동되도록 조절된다.
반도체 소자는 다수의 소자들로부터 선택될 수 있다. 다수의 소자는 LED와 같은 광전 소자, 커패시터 또는 다층 커패시터, PTC 또는 NTC 특성을 갖는 서미스터 또는 다층 서미스터, 다이오드 또는 증폭기일 수 있다. 모든 경우에 있어서, 배리스터 몸체는 배리스터 몸체가 구비하는 반도체 소자를 안전하게 과전압으로부터 보호할 수 있으며, 본 명세서에 기술된 일부 실시예에 따르면, 반도체 소자로부터 열을 발산시킬 수도 있다. 반도체 소자로서 LED는 바람직하게 다음과 같은 물질들 중 하나 또는 그 이상으로 구성된다: GaP(gallium phosphide), GaN(gallium nitride), GaAsP(gallium arsenic phosphide), AlGaInP(aluminum gallium indium phosphide), AlGaP(aluminum gallium phosphide), AlGaAs(aluminum gallium arsenide), InGaN(indium gallium nitride), AlN(aluminum nitride), AlGaInN(aluminum gallium indium nitride), ZnSe(tin selenide).
기술된 내용들은 이어지는 도면 및 예시적인 실시예를 참조로 보다 상세하게 설명될 것이다.
도 1a는 전기적 연결부의 제 1 배열을 구비한 소자 장치의 평면도를 도시한다.
도 1b는 도 1a에 도시된 소자 장치의 단면도를 도시한다.
도 2는 제 1 전기적 상호연결부를 구비한 하우징을 구비한 소자 장치의 단면도를 도시한다.
도 3은 제 2 전기적 상호연결부를 구비한 하우징을 구비한 소자 장치의 단면도를 도시한다.
도 4는 하우징을 구비한 제 1 전기적 상호연결부를 구비한 소자 장치의 단면도를 도시한다.
도 5a는 상측에 두 개의 분리된 전기적 연결부를 구비하는 소자 장치의 평면도를 도시한다.
도 5b는 도 5a에 도시된 소자 장치의 단면도를 도시한다.
도 6은 리세스를 구비한 하우징을 구비하는 소자 장치의 단면도를 도시한다.
도 7은 도 5a 및 도 5b에 따른 상측을 구비한 소자 장치의 단면도를 도시하며, 배리스터 몸체는 내부 전극 및 플레이트 통과 구멍을 구비한다.
도 8은 도 5a 및 도 5b에 따른 상측을 구비한 배리스터 몸체를 구비하는 소자 장치의 단면도를 도시하며, 반도체 소자 및 열 전도성 채널과 복수의 내부 전극들을 구비하는 배리스터 몸체가 추가적으로 도시된다.
도 9는 대안적인 열 전도성 채널 및 내부 전극을 구비하는 도 8에 따른 소자 장치의 단면도를 도시한다.
도 1a는 반도체 소자, 예를 들어 LED를 위한 캐리어로 기능하는 배리스터 몸체(2)의 평면도를 도시하며, 상기 배리스터 몸체는 상측에 접촉층(3a)을 구비하며, 상기 접촉층은 반도체 소자와 접촉하도록 기능한다. 접촉층(3a)은 애노드 접촉부일 수 있다. 상기 접촉층은 바람직하게 주성분으로 금을 함유하는 것이 바람직하다. 배리스터 몸체(2)는 90 내지 100 μm의 두께를 가질 수 있다. 산화아연은 바람직하게 배리스터 몸체를 위한 배리스터 세라믹으로 사용된다.
도 1b는, 도 1a에 따른 배리스터 몸체(2)가, 접촉층으로 구현되고 캐소드 또는 접지 접촉부로 기능할 수 있는 제 2 전기적 연결부(3b)와 함께 하측에 어떻게 제공되는지 도시한다. 이 경우, 하부 접촉층(3b)은 주성분으로 알루미늄을 함유하는 것이 바람직하다. 접촉층(3b)은, 예를 들어 하우징 또는 하우징의 전기적 전도성 부분과 접촉하도록, 바람직하게 외부를 향해 배리스터 몸체(2)와 접촉한다.
배리스터 몸체의 세라믹은 바람직하게, 매트릭스로서 배리스터 세라믹을 포함하고 필러로서 금속을 포함하는 복합 물질을 주성분으로 하여 구성된다. 배리스터 세라믹 또는 매트릭스로서, 산화아연 또는 산화아연 혼합물 - 비스무스(Bi) - 안티몬(Sb) 또는 산화아연 혼합물 - 프라세오디뮴(Pr)이 사용될 수 있으며, 이하 기술되는 금속 필러와 달리, 산화아연에 결합되는 금속 또는 준금속의 비스무스, 안티몬 또는 납은 매트릭스로부터 분리되는 입자로 제공되지는 않는다. 필러로 제공되는 금속은 바람직하게, 은(Ag), 팔라듐(Pd), 백금(Pt), 텅스텐(W), 상기 원소들의 합금 또는 전술한 물질의 혼합물로부터 선택된다. 적절한 합금은 전술한 금속들의 합금 및/또는 다른 원소들과의 합금을 포함하며; 은-팔라듐 합금이 예로서 언급될 수 있다. 바람직하게 배리스터 세라믹 내에 확률적으로 분포되는 금속 입자는 필러로 이해되며, 각각의 경우 상기 금속 입자는 금속 화합물로 구성될 수 있다. 입자의 분포는 가급적 균일한 것이 바람직하다.
도 2는 광전 소자 장치의 단면도를 도시하며, 반도체 소자로서 LED(1)가 배리스터 몸체(2) 상에 장착된다. 소자 장치는 하우징(7)을 포함하며, 하우징의 일 부분이 도시된다. 배리스터 몸체(2)는 하우징(7) 상에 장착되거나, 하우징에 구비된다. 배리스터 몸체(2)는, 바람직하게 알루미늄을 함유하는 층으로 구현되는 접지 연결부(3b)에 의해, 하우징(7)의 전기적 전도성 부품에 접촉연결된다. 배리스터 몸체(2)는 상측에서, 층으로 구현되는 애노드 접촉부(3a)에 의해 또는 제 1 전기적 연결부에 의해 LED(1)로 접촉연결된다. 상측에서, LED는 층 또는 접합 패드로 구현되는 캐소드 접촉부(8)를 구비한다. 캐소드 접촉부(8)는 접합 패드에 연결되는 연결선을 구비하며, 상기 연결선은 하우징(7)의 대응하는 캐소드 접촉부(9)로의 전기적 연결을 형성한다. 하우징의 캐소드 접촉부(9)는 전도체 트랙으로 구현될 수 있다. 또한, 하우징은 애노드 접촉부(10)를 구비하며, 애노드 접촉부는 예를 들어 전도체 트랙으로 구현되고, 연결선에 의해 배리스터 몸체(2)와 LED(1) 사이의 애노드 접촉부(3a)로 전기전도적으로 연결된다. 제 1 전기적 연결부(3a)는 반도체 소자가 없는 영역을 구비하며, 이 영역은 배리스터 몸체의 동일한 상측에서, 외부를 향해 배리스터 몸체와 접촉하기 위한 공간을 제공한다.
도 3은 광전 소자 장치의 단면도를 도시하며, 반도체 소자로서 LED(1)는 배리스터 몸체(2) 상에 장착되고, LED는 하측에 플립-칩 접촉-연결(11)을 구비한다. 상측에서, 배리스터 몸체(2)는 애노드 접촉부 및 캐소드 접촉부로 두 개의 전기적 연결부(3a 및 3b)를 구비하며, 상기 전기적 접촉부는 서로 이격되어 구비된다. 배리스터 몸체(2)는 상기 연결부(3a 및 3b)에 의해 LED(1)의 플립-칩 접촉-연결부(11)에 접촉연결되며, 연결부 각각은 금속층으로 구현된다. 소자 장치는 하우징(7)을 포함하며, 하우징의 일 부분이 도면에 도시되며, 배리스터 몸체(2)의 전기적 연결부(3a)는 하우징(7)의 대응하는 접촉부(9 및 10)에 연결된다. 배리스터 몸체(2)는, 바람직하게 제 2 전기적 연결부로서 알루미늄을 함유하는 층으로 구현되는 접지 연결부(3b)에 의해, 하우징(7)의 전기적 전도성 부분에 접촉연결된다.
도 4는 소자 장치의 단면도를 도시하며, LED(1)가 배리스터 몸체(2) 상에 장착되고, LED의 하측의 애노드 연결부 및 캐소드 연결부(미도시)는 LED를 배리스터 몸체(2)에 접촉연결시킨다. 일부의 경우, 배리스터 몸체는 리세스(12) 또는 오목부를 구비하는 하우징(7)에 의해 수용되며, 수용된 LED(1)를구비하는 배리스터 몸체(2)가 리세스 또는 오목부 내에 배열될 수 있다. 그 결과, LED 및 배리스터 몸체는 하우징 내에 집적될 수 있다. 상측에서, LED는 두 개의 전기적 연결부를 구비하며, 전기적 연결부 각각은 연결선을 구비한다. 각각의 경우 연결선은, 하우징의 대응하는 전기적 전도성 애노드 부분(9) 및 캐소드 부분(10)과 각각 접촉한다. 하측에서, 배리스터 몸체(2)에는 하우징(7)의 접지 접촉부(13)와 접촉하는 접지 연결부(3b)가 제공되며, 상기 접지 접촉부는 하우징의 애노드 부분(9) 및 캐소드 부분(10)으로부터 절연된다. 절연은 하우징의 일부로 구현될 수 있는 절연층(14)에 의해 영향받는다.
반도체 소자로서 LED가 배리스터 몸체(2)에 의해 수용되는 경우, LED를 향하는 하우징(7)의 표면, 특히 리세스(12)의 내측 영역은 바람직하게, LED에 의해 발산되는 광의 전체 커플링을 개선시키는 반사층이 제공된다. 동일한 목적을 위해, 배리스터 몸체의 노출되는 표면은 유사하게 반사층이 제공될 수 있다.
도 5a는 소자 장치의 평면도를 도시하며, 서로 분리되는 두 개의 전기적 연결부(3a 및 3b)는 배리스터 몸체(2)의 상측에 배열되거나, 각각의 경우 전기적 전도층으로 적용된다. 점선 영역으로 도시되는 제 1 전기적 연결부(3a)는 배리스터 몸체(2) 상에 장착되는 반도체 소자(1)와 접촉하며, 일부의 경우, 상기 반도체 소자는 그 상측의 전기적 연결부(3a)에 대한 상반된 극성의 전기적 연결부를 구비한다(이 점에 대해서는 예를 들어 도 6을 참조). 상기 제 1 전기적 연결부(3a)와 분리되면서 그 옆에서, 제 2 전기적 연결부(3b)는 유사하게 배리스터 몸체(2)의 상측에 배열되며, 상기 제 2 전기적 연결부는 외부, 예를 들어 하우징의 전기적 전도성 부분(9)을 향해 배리스터 몸체(2)를 접촉연결시킨다. 제 2 전기적 연결부(3b)는 바람직하게 배리스터 몸체 상에 적용되는 금속층과 함께 연결선을 구비하며, 상기 연결선은 배리스터를 하우징(7)에 전기적으로 접촉연결시킨다.
도 5b는 도 5a에 따른 소자 장치의 단면도를 도시하며, 특히 소자 장치의 하측 상의 접지 연결부(3b)를 추가적으로 도시한다.
도 6은 광전 소자 장치를 도시하며, LED와 같은 반도체 소자(1)를 수용하는 배리스터 몸체(2)가 하우징(7)의 리세스 또는 오목부(12) 내에 집적된다. 배리스터 몸체(2)의 전기적 연결부는 도 5a 및 도 5b에 관한 내용에 따라 구현된다. 리세스(12)는, 바람직하게 LED로부터 발산되는 광에 노출되는 표면 상에 반사성 코팅을 구비한다. 그에 의해, 소자 장치로부터 발산되는 광의 전체 커플링이 증가될 수 있다. 배리스터 몸체의 접지 연결부(3b)는 하우징(7)의 대응하는 접지 연결부(13)에 접촉연결되며, 상기 접지 연결부는 절연층(14)에 의해 캐소드 연결부(9) 및 애노드 연결부(10)로부터 전기적으로 분리된다. 리세스(12)를 구비하는 하우징의 해당 영역은 접지 연결부(13)의 영역일 수 있다. 상기 영역은, 예를 들어 구리 또는 알루미늄과 같은 금속으로 구성될 수 있다. 특히, 낮은 저항의 전기적 전도성을 가지며 광의 개선된 커플링을 위한 높은 반사도를 갖는 금속이 바람직하다.
바람직하게, 배리스터 몸체(2)는 하우징의 높은 열 전도성 영역에 기계적으로 연결되지만, 하우징이 배리스터 몸체로부터의 열을 발산시킬 수 있도록 열적으로 결합되며, 상기 열은 배리스터 몸체(2) 및/또는 반도체 소자(1)로부터 전달되거나 그로부터 발산되어 외부를 향한다.
도 7은 소자 장치의 단면도를 도시하며, 배리스터 몸체(2)는, 배리스터 몸체 내에서 반도체 소자의 수용 영역에 평행하게 연장되고, 플레이트 통과 구멍(5)에 연결되는, 내부 전극(4)을 구비한다. 내부 전극(4)의 에지는 배리스터 몸체 내에 유지되며; 내부 전극의 에지는 상기 배리스터 몸체의 에지까지 연장되지는 않는다. 접촉연결부에서 플레이트 통과 구멍(5)까지 이격되어 있어, 내부 전극은 "플로팅(floating)"으로 간주된다. 플레이트 통과 구멍 또는 비아(5)는 내부 전극(4)을 배리스터 몸체의 상측의 제 2 전기적 연결부(3b)로 전기적으로 연결시킨다. 플레이트 통과 구멍은 배리스터 몸체 내의 금속으로 채워지는 구멍으로 제공된다. 금속은 바람직하게 제 2 전기적 연결부(3b) 및 내부 전극(4)과 공통되는 물질을 포함한다. 접지 연결부(3b)는 배리스터 몸체(2)의 하측 상에 도시된다.
배리스터 몸체(2)는 배리스터-세라믹 층 스택을 구비하며, 내부 전극은 스택의 두 인접한 층 사이에 배열된다.
도 8에 따른 소자 장치에서, 배리스터 몸체(2)는, 열적 비아로도 불릴 수 있는 복수의 열 전도성 채널들(6)을 구비한다. 이들은 서로 나란히 배리스터 몸체(2) 상의 반도체 소자(1)의 수용 영역에 수직하게 연장되며, 배리스터 몸체의 하측까지 연장되거나 그 기저 영역까지 연장된다. 열적 비아는 높은 열 전도성 물질로 채워지는 배리스터 몸체 내의 수직한 구멍으로 구현될 수 있다. 열적 비아(6)는 각각의 경우 금속을 포함할 수 있다. 그러나, 일 실시예에 따르면, 이들은 높은 열 전도성 세라믹, 특히 주변 물질보다 더 높은 열 전도성을 갖는 세라믹을 포함한다. 이들은 유사하게 금속 및 높은 열 전도성 세라믹으로 구성된 혼합물을 포함할 수 있다. 복수의 열적 비아들(6) 대신에, 하나의 열적 비아(6)가 상측으로부터 배리스터 몸체(2)의 하측까지 연장될 수도 있다.
이 도면에 도시된 바와 같은 열적 비아는 본 명세서에 기술되는 소자 장치의 모든 실시예에서 배리스터 몸체에 제공될 수 있다.
도 8은, 열적 비아(6)의 횡 방향으로(반도체 소자의 수용 영역에 대하여 횡 방향임), 하나가 다른 하나 위에 배열되는 복수의 내부 전극들(4)이 배리스터 몸체 내에 제공되는 것을 추가적으로 도시하며, 내부 전극들 각각은 플레이트 통과 구멍(5)에 연결된다.
이 경우, 제 1 내부 전극(4)은 플레이트 통과 구멍(5)에 의해 배리스터 몸체(2)의 하측 상의 접지 연결부(3b)에 전기적으로 연결되며, 제 2 내부 전극은 추가적인 플레이트 통과 구멍(5)에 의해, 외부를 향해 배리스터 몸체를 접촉연결시키고 배리스터 몸체의 상측에 배열될 수 있는, 전기적 연결부(3b)로 접촉연결된다. 배리스터 물질은 내부 전극들 사이에 제공된다. 내부 전극은 배리스터 몸체 상의 반도체 소자(1)의 장착 영역에 평행하게 연장되며; 플레이트 통과 구멍(5)은 내부 전극에 수직하게 연장된다. 이 경우, 배리스터 몸체(2)는 유사하게 배리스터-세라믹 층 스택을 구비하며, 적어도 하나의 내부 전극이 두 개의 인접한 층 사이에 배열된다.
도 9는 길이방향 측에 위치하는 다층 배리스터 몸체(2)를 도시하며, 여기서 금속 구조물은 인접한 배리스터-세라믹 층 사이에 제공된다. 얇은 금속층은 다층 배리스터 몸체의 상부 길이방향 측면 상에 장착되는 반도체 소자(1) 아래에 구비되며, 상기 층은 반도체 소자로부터의 열을 하우징(7)으로 발산시킨다. 내부 전극(4)은 다층 배리스터 몸체(2)의 제 2 전기적 연결부(3b)에 연결되며, 상기 연결부들 중 하나는 접지 연결부에 연결되며, 제 1 세트의 내부 전극은 접지 연결에 접촉연결되고, 제 2 세트의 내부 전극은 추가적인 전기적 연결부(3b)에 접촉연결된다. 적층 방향으로, 제 1 세트의 내부 전극(4)은 각각 제 2 세트의 내부 전극(4)에 인접하여 배치된다. 내부 전극은 다층 배리스터 몸체의 적층 방향으로(직교 투영 방향으로) 중첩 영역을 구비한다. 이러한 내부 전극의 중첩되는 영역 사이에서, 유전체로서 배리스터 세라믹과 함께 커패시턴스가 생성될 수 있다. 열 전도성 금속 구조물(6)은 반도체 소자 아래에 위치하며, 내부 전극(4)은 반도체 소자의 수용 영역에 수직하게 구비된다.
도 9에 따른 실시예는, 열 전도성 트랙(6) 및 내부 전극(4) 둘 모두가 동일한 방식으로 배리스터-세라믹 층 상에 인쇄될 수 있는 장점을 가지며, 이는 소자 배열의 제조비를 상당히 감소시킨다.
본 명세서에 기술되는 예시적인 실시예에 따르면, 각각의 배리스터 몸체가 주성분 또는 매트릭스로서 배리스터 세라믹을, 그리고 필러로서 높은 열 전도성 물질을 구비하는 복합 물질을 함유할 수 있다. 다층 배리스터에서, 각각의 또는 모든 배리스터-세라믹 층은 이와 같은 구성을 가질 수 있다.
1: 반도체 소자
2: 배리스터 몸체
3a: LED에 대한 배리스터 몸체의 전기적 접촉부
3b: 외부를 향하는 배리스터 몸체의 전기적 접촉부
4: 배리스터 몸체의 내부 전극
5: 배리스터 몸체의 플레이트 통과 구멍
6: 배리스터 몸체의 열 전도성 채널
7: 하우징
8: LED의 제 1 전기적 접촉부
9: 하우징의 제 1 전기적 부분
10: 하우징의 제 2 전기적 전도성 부분
11: LED의 플립-칩 접촉-연결
12: 하우징의 리세스
13: 하우징의 접지 연결
14: 하우징의 절연층

Claims (15)

  1. 배리스터 몸체(2) 상에 장착되는 적어도 하나의 반도체 소자(1)를 포함하며, 상기 배리스터 몸체는 상기 반도체 소자를 정전기 방전으로부터 보호하도록 상기 반도체 소자에 접촉연결되고, 상기 배리스터 몸체는, 매트릭스(matrix)로서 배리스터 세라믹을 구비하고, 필러(filler)로서 상기 배리스터 세라믹과 상이한 열 전도성 물질을 구비하는, 복합 물질을 함유하는 전기 소자 장치.
  2. 제 1항에 있어서,
    상기 필러는: 금속, 열 전도성 세라믹 중 적어도 하나의 물질로부터 선택되는 전기 소자 장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 배리스터 몸체(2)는 복수의 전기적 연결부들(3a, 3b)을 구비하며, 상기 복수의 전기적 연결부들 중 적어도 하나의 제 1 전기적 연결부(3a)는 상기 반도체 소자(1)와 접촉하는 전기 소자 장치.
  4. 제 3항에 있어서,
    상기 배리스터 몸체(2)의 상기 복수의 전기적 연결부들(3a, 3b)은 제 2 전기적 연결부(3b)를 포함하며, 상기 제 2 전기적 연결부는 상기 제 1 전기적 연결부와 분리되어 있고, 외부를 향하도록 상기 배리스터 몸체와 접촉하는 전기 소자 장치.
  5. 제 4항에 있어서,
    상기 제 2 전기적 연결부(3b)는 상기 배리스터 몸체(2)의 하측 상에 배열되는 전기 소자 장치.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 반도체 소자(1)는 상기 배리스터 몸체(2)에 접촉연결되는 플립-칩인 전기 소자 장치.
  7. 제 3항 내지 제 6항 중 어느 한 항에 있어서,
    상기 배리스터 몸체(2)는 전기적 연결부(3a, 3b)에 연결되는 적어도 하나의 내부 전극(4)을 구비하는 전기 소자 장치.
  8. 제 7항에 있어서,
    상기 내부 전극(4)은 적어도 하나의 플레이트-통과 구멍(5)에 의해 상기 전기적 연결부(3a, 3b)에 연결되는 전기 소자 장치.
  9. 제 7항 또는 제 8항에 있어서,
    복수의 내부 전극들(4)은 상기 배리스터 몸체(2)의 서로 다른 전기적 연결부(3a, 3b)와 접촉하고, 공동 중첩 영역을 갖는 전기 소자 장치.
  10. 제 1항 내지 제 9항 중 어느 한 항에 있어서,
    상기 배리스터 몸체(2)는, 열이 상기 반도체 소자(1)로부터 발산될 수 있는 적어도 하나의 열 전도성 채널(6)을 구비하는 전기 소자 장치.
  11. 제 10항에 있어서,
    상기 열 전도성 채널(6)은 금속, 열 전도성 세라믹 중 적어도 하나의 물질로부터 선택되는 물질을 함유하는 전기 소자 장치.
  12. 제 1항 내지 제 11항 중 어느 한 항에 있어서,
    상기 배리스터 몸체(2) 상에 장착된 상기 반도체 소자(1)를 구비하는 배리스터 몸체(2)는 하우징(7) 내에 집적되고, 상기 하우징은, 상기 배리스터 몸체에 연결되고 상기 배리스터 몸체에 열적으로 결합되는 열 전도성 영역을 구비하는 전기 소자 장치.
  13. 제 1항 내지 제 12항 중 어느 한 항에 있어서,
    상기 배리스터 몸체(2) 및 상기 반도체 소자(1)는 병렬로 연결되는 전기 소자 장치.
  14. 제 1항 내지 제 13항 중 어느 한 항에 있어서,
    상기 반도체 소자(1)는: LED, 커패시터, 서미스터, 다이오드, 증폭기, 변환기를 포함하는 소자의 세트로부터 선택되는 전기 소자 장치.
  15. 제 1항 내지 제 14항 중 어느 한 항에 있어서,
    저항/온도 특성 곡선에 따라 상기 반도체 소자(1)의 제어 전류의 조절에 기여하는 서미스터를 더 포함하는 전기 소자 장치.
KR1020107028773A 2008-05-21 2009-05-22 전기 소자 어셈블리 KR101666230B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008024479A DE102008024479A1 (de) 2008-05-21 2008-05-21 Elektrische Bauelementanordnung
DE102008024479.1 2008-05-21
PCT/EP2009/056247 WO2009141437A1 (de) 2008-05-21 2009-05-22 Elektrische bauelementanordnung

Publications (2)

Publication Number Publication Date
KR20110031163A true KR20110031163A (ko) 2011-03-24
KR101666230B1 KR101666230B1 (ko) 2016-10-13

Family

ID=41010059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107028773A KR101666230B1 (ko) 2008-05-21 2009-05-22 전기 소자 어셈블리

Country Status (8)

Country Link
US (1) US9177703B2 (ko)
EP (1) EP2289076B1 (ko)
JP (1) JP2011523778A (ko)
KR (1) KR101666230B1 (ko)
CN (1) CN102160129A (ko)
DE (1) DE102008024479A1 (ko)
TW (1) TWI427761B (ko)
WO (1) WO2009141437A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008024479A1 (de) * 2008-05-21 2009-12-03 Epcos Ag Elektrische Bauelementanordnung
WO2012035484A1 (en) * 2010-09-15 2012-03-22 Koninklijke Philips Electronics N.V. Embedded transient voltage suppression for light emitting devices
TW201221501A (en) * 2010-11-26 2012-06-01 Sfi Electronics Technology Inc Process for producing ZnO varistor particularly having internal electrode composed of pure silver and sintered at a lower sintering temperature
RU2579178C2 (ru) * 2010-12-02 2016-04-10 Нестек С.А. Малоинерционный термодатчик в устройстве для приготовления напитков
DE102012111458B4 (de) * 2012-11-27 2022-12-08 Tdk Electronics Ag Halbleitervorrichtung
DE102012113014A1 (de) * 2012-12-21 2014-06-26 Epcos Ag Bauelementträger und Bauelementträgeranordnung
DE102014101092A1 (de) * 2014-01-29 2015-07-30 Epcos Ag Chip mit Schutzfunktion und Verfahren zur Herstellung
DE112014006583B4 (de) * 2014-05-23 2021-05-27 Mitsubishi Electric Corporation Überspannungsschutzelement
DE102014115375A1 (de) * 2014-08-08 2016-02-11 Epcos Ag Träger für eine LED
DE102016107495B4 (de) * 2016-04-22 2022-04-14 Tdk Electronics Ag Vielschicht-Trägersystem, Verfahren zur Herstellung eines Vielschicht-Trägersystems und Verwendung eines Vielschicht-Trägersystems
CN106124994A (zh) * 2016-06-12 2016-11-16 北京长城华冠汽车科技股份有限公司 一种电动汽车的电池参数检测装置和电动汽车
DE102016122014A1 (de) * 2016-11-16 2018-05-17 Epcos Ag Leistungsmodul mit verringerter Defektanfälligkeit und Verwendung desselben
US10741313B1 (en) 2019-02-06 2020-08-11 Eaton Intelligent Power Limited Bus bar assembly with integrated surge arrestor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248452A (en) * 1989-07-11 1993-09-28 Ngk Insulators, Ltd. Process for manufacturing a voltage non-linear resistor
JP2002329872A (ja) * 2001-04-25 2002-11-15 Kaho Kagi Kofun Yugenkoshi 過渡過電圧保護素子の材料
JP2007288140A (ja) * 2006-03-20 2007-11-01 Tdk Corp バリスタ素子
US20080068124A1 (en) * 2006-03-20 2008-03-20 Tdk Corporation Varistor element

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2024999A1 (ko) * 1968-12-02 1970-09-04 Matsushita Electric Ind Co Ltd
US3928242A (en) * 1973-11-19 1975-12-23 Gen Electric Metal oxide varistor with discrete bodies of metallic material therein and method for the manufacture thereof
US4272411A (en) * 1979-03-08 1981-06-09 Electric Power Research Institute Metal oxide varistor and method
JPS6329804B2 (ko) 1980-09-18 1988-06-15 Tokyo Shibaura Electric Co
JPS58171478A (ja) 1982-04-02 1983-10-08 Mitsubishi Chem Ind Ltd 石炭液化方法
US4681717A (en) * 1986-02-19 1987-07-21 The United States Of America As Represented By The United States Department Of Energy Process for the chemical preparation of high-field ZnO varistors
JPS6325902A (ja) 1986-07-17 1988-02-03 株式会社村田製作所 電圧非直線抵抗体用磁器組成物
JPS63296307A (ja) 1987-05-28 1988-12-02 Matsushita Electric Ind Co Ltd 酸化亜鉛形バリスタの製造方法
JPH07105588B2 (ja) 1988-02-05 1995-11-13 富士通株式会社 加熱チップの位置決め方式
EP0353166A3 (en) * 1988-07-25 1991-04-10 John Fluke Mfg. Co., Inc. Overvoltage protection circuit
JPH0514104A (ja) 1991-06-27 1993-01-22 Murata Mfg Co Ltd ノイズフイルタ
US5712757A (en) * 1996-06-27 1998-01-27 Raychem Corporation Surge arrester having ridged terminals
JPH1197215A (ja) 1997-09-19 1999-04-09 Fujitsu Ltd バリスタおよびバリスタ内蔵電源装置
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP2001167908A (ja) * 1999-12-03 2001-06-22 Tdk Corp 半導体電子部品
JP2002110405A (ja) * 2000-09-28 2002-04-12 Kaho Kagi Kofun Yugenkoshi 過電圧保護素子の材料及び製造方法
US7132922B2 (en) * 2002-04-08 2006-11-07 Littelfuse, Inc. Direct application voltage variable material, components thereof and devices employing same
JP4292901B2 (ja) * 2002-08-20 2009-07-08 株式会社村田製作所 バリスタ
US7279724B2 (en) * 2004-02-25 2007-10-09 Philips Lumileds Lighting Company, Llc Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection
WO2006106901A1 (ja) * 2005-04-01 2006-10-12 Matsushita Electric Industrial Co., Ltd. Ｌｅｄ部品およびその製造方法
JP2007088173A (ja) 2005-09-21 2007-04-05 Tdk Corp 積層型チップバリスタ及び電子機器の製造方法
JP4134135B2 (ja) * 2005-09-30 2008-08-13 Ｔｄｋ株式会社 発光装置
US7671468B2 (en) * 2005-09-30 2010-03-02 Tdk Corporation Light emitting apparatus
JP4600309B2 (ja) * 2006-02-13 2010-12-15 Ｔｄｋ株式会社 バリスタ及び発光装置
JP4487963B2 (ja) * 2006-03-27 2010-06-23 Ｔｄｋ株式会社 バリスタ及び発光装置
TW200903530A (en) * 2007-03-30 2009-01-16 Tdk Corp Voltage non-linear resistance ceramic composition and voltage non-linear resistance element
US8294219B2 (en) * 2007-07-25 2012-10-23 Intermolecular, Inc. Nonvolatile memory element including resistive switching metal oxide layers
US8350252B2 (en) * 2008-03-14 2013-01-08 University Of Connecticut Boundary-modulated nanoparticle junctions and a method for manufacture thereof
US8203421B2 (en) * 2008-04-14 2012-06-19 Shocking Technologies, Inc. Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration
DE102008024479A1 (de) * 2008-05-21 2009-12-03 Epcos Ag Elektrische Bauelementanordnung
DE102012104494A1 (de) * 2012-05-24 2013-11-28 Epcos Ag Leuchtdiodenvorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248452A (en) * 1989-07-11 1993-09-28 Ngk Insulators, Ltd. Process for manufacturing a voltage non-linear resistor
JP2002329872A (ja) * 2001-04-25 2002-11-15 Kaho Kagi Kofun Yugenkoshi 過渡過電圧保護素子の材料
JP2007288140A (ja) * 2006-03-20 2007-11-01 Tdk Corp バリスタ素子
US20080068124A1 (en) * 2006-03-20 2008-03-20 Tdk Corporation Varistor element

Also Published As

Publication number Publication date
KR101666230B1 (ko) 2016-10-13
US20110188161A1 (en) 2011-08-04
JP2011523778A (ja) 2011-08-18
CN102160129A (zh) 2011-08-17
EP2289076B1 (de) 2016-04-06
EP2289076A1 (de) 2011-03-02
US9177703B2 (en) 2015-11-03
TWI427761B (zh) 2014-02-21
TW201001668A (en) 2010-01-01
WO2009141437A1 (de) 2009-11-26
DE102008024479A1 (de) 2009-12-03

Similar Documents

Publication Publication Date Title
KR101529365B1 (ko) 배리스터 및 반도체 소자를 포함하는 전기 소자 어셈블리
KR101666230B1 (ko) 전기 소자 어셈블리
KR101529364B1 (ko) 배리스터 및 반도체 소자를 포함하는 전기 소자 장치
KR102057362B1 (ko) 광 다이오드 장치
JP5698424B2 (ja) 基体にｅｓｄ保護を組み入れた発光ダイオード用基体
JP6195319B2 (ja) 発光ダイオード装置
TWI759338B (zh) 具低故障率之電力模組及其應用
JP6117809B2 (ja) Ｅｓｄ保護デバイスおよびｅｓｄ保護デバイスとｌｅｄとを備えたデバイス
EP3669396B1 (en) Led module
US7355251B2 (en) Light emitting device
US7696856B2 (en) Varistor element
JP2017524261A (ja) Ｌｅｄ用担体
KR100719077B1 (ko) 반도체 패키지
JP5034723B2 (ja) サージ吸収素子及び発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant