JP6195319B2 - 発光ダイオード装置 - Google Patents

発光ダイオード装置 Download PDF

Info

Publication number
JP6195319B2
JP6195319B2 JP2015528923A JP2015528923A JP6195319B2 JP 6195319 B2 JP6195319 B2 JP 6195319B2 JP 2015528923 A JP2015528923 A JP 2015528923A JP 2015528923 A JP2015528923 A JP 2015528923A JP 6195319 B2 JP6195319 B2 JP 6195319B2
Authority
JP
Japan
Prior art keywords
substrate
emitting diode
area
light emitting
substrate area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015528923A
Other languages
English (en)
Other versions
JP2015526908A (ja
Inventor
トーマス ファイヒティンガー,
トーマス ファイヒティンガー,
セバスティアン ブルンナー,
セバスティアン ブルンナー,
オリバー デルノフゼク,
オリバー デルノフゼク,
クラウス−ディーター アイヒホルツァー,
クラウス−ディーター アイヒホルツァー,
ゲオルグ クレン,
ゲオルグ クレン,
アクセル ペツィナ,
アクセル ペツィナ,
クリスティアン ファイスタウアー,
クリスティアン ファイスタウアー,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2015526908A publication Critical patent/JP2015526908A/ja
Application granted granted Critical
Publication of JP6195319B2 publication Critical patent/JP6195319B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/644Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/642Heat extraction or cooling elements characterized by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/647Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

本発明は、発光ダイオード装置に関し、この発光ダイオード装置は、少なくとも一つの基板と、該基板上に配設された発光ダイオードチップとを備える。
発光ダイオード(LED)を備えたシステムの設計では、光の使用効率、寿命及び熱的管理がますます重要な役割を演じるようになってきている。機能的課題の他に、解決すべき熱機械的並びに形状的問題もある。特に携帯機器に使用する場合、例えばスマートフォンやデジタルカメラに組み込まれたLEDカメラフラッシュに使用する場合、LEDやディスクリートな保護デバイスはできる限り小さな部品高さを有し、できる限り小さなスペースを占有するようにしなければならない。ハウジング問題の解決でのさらなる重要な条件は、LEDの光放射ができる限り他のデバイスから制限されないことであり、保護デバイスによる遮蔽がまったく無いことである。
本発明の少なくとも幾つかの実施形態の課題は発光ダイオード装置を提示することである。
この課題は独立請求項に記載の発明により解決される。本発明の有利な実施形態及び変形実施例は、従属請求項、以下の説明、及び図から明らかになる。
本発明の少なくとも1つの実施形態による発光ダイオード装置は1つの第一基板を有する。例えばこの第一基板は、例えば酸化アルミニウムまたは窒化アルミニウムのようなセラミック材料、例えばポリマーまたはエポキシ樹脂のような有機材料、及び/または例えばアルミニウムまたは銅のような金属材料を含んでよい。
更にこの発光ダイオード装置は、前記の第一基板上に配設された少なくとも一つの発光ダイオードチップを備える。例えばこの発光ダイオードチップは、以下の材料のうち少なくとも1つを含む。燐化ガリウム(GaP),窒化ガリウム(GaN),ガリウム砒素燐(GaAsP),アルミニウムガリウムインジウム燐(AlGaInP),アルミニウムガリウム燐(AlGaP),アルミニウムガリウム砒素(AlGaAs),窒化インジウムガリウム(InGaN),窒化アルミニウム(AlN),窒化アルミニウムガリウム(AlGaN),窒化アルミニウムガリウムインジウム(AlGaInN),セレン化亜鉛(ZnSe)。
もう1つの実施形態によれば、本発明による発光ダイオードチップは、少なくとも2つの接続面を有する。好ましくはこれらの接続面ははんだ付け可能である。例えばこれらの接続面は、以下の金属の組み合わせのうちの一つを有する合金または層配列を含むか、またはそうした合金または層配列から成る。Cu/Ni/Au,Cr/Ni/Au,Cr/Cu/Ni/Au,Cu/Ni/Sn,Cr/Ni/Sn,Cr/Cu/Ni/Sn。
もう1つの実施形態によれば、前記の第一基板は、少なくとも一つの第一基板区域及び一つの第二基板区域を備える。好ましくは第一基板区域と第二基板区域とは互いに隣接している。例えば第一基板の第一基板区域は、横方向で第一基板の第二基板区域によって囲まれていてもよい。これは特に、第一基板区域が横方向で完全に第二基板区域によって囲まれていることを意味し得る。ここで横方向とは、発光ダイオードチップの第一基板上での配設方向に垂直な方向を意味してよい。具体的にはここで第一基板区域は、特に第二基板区域を貫通して、発光ダイオードに向いた側と発光ダイオードに向いていない側で、この第一基板の表面または表面の一部を形成していてよい。第一及び第二基板区域は、例えば第一基板の基体を形成していてよい。第一基板は更に、例えば導電路、接続面またはその他の電気的接続素子のような、発光ダイオードチップの電気的接続のための接続素子を有していてよい。第一、第二基板区域は、それぞれ熱伝導性を有し、第一、第二基板区域の熱伝導率は好ましくは互いに異なっている。
特に好ましくは、発光ダイオードチップは第一基板の第一基板区域上にのみ戴置されている。これは具体的には、第一基板の上面図で発光ダイオードチップから見て、発光ダイオードチップが第一基板区域上のみに配設されていることを意味し得る。以下では、「戴置されている」は、発光ダイオードチップが第一基板区域上に直に配設されているかまたは間接的に配設されていることを意味し得る。従って、第一基板区域とその上に載っている発光ダイオードチップとの間には、発光ダイオードチップを第一基板区域に取り付けるための一つ以上の接続部材及び/または一つ以上の接続層が配設されていてよい。
好ましい一実施形態によれば、第一基板の第一基板区域は、第一基板の第二基板区域よりも高い熱伝導率を備える。
好ましい一実施形態によれば、第一基板区域の熱伝導率は、第二基板区域の熱伝導率の少なくとも1.5倍である。第一基板区域上には発光ダイオードチップが配設され、またこの第一基板区域は第二基板区域に比べて高い熱伝導率をもっており、この第一基板区域によって、発光ダイオードチップの熱を極めて良好に排出でき、例えば、第一基板区域が好ましくは良好に熱的に接続されている、発光ダイオード装置のハウジングの方に排出できる。
とりわけ好ましい一実施形態によれば、発光ダイオード装置は、第一基板と、該第一基板上に配設された少なくとも一つの発光ダイオードチップとを備える。第一基板は、少なくとも一つの第一基板区域及び一つの第二基板区域を有し、発光ダイオードチップは、第一基板の第一基板区域上にのみ戴置されており、第一基板の第一基板区域は、横方向で第一基板の第二基板区域によって囲まれている。第一、第二基板区域は、それぞれ熱伝導性を有し、第一基板区域の熱伝導率は、第二基板区域の熱伝導率の少なくとも1.5倍である。
もう一つのとりわけ好ましい実施形態によれば、第一基板区域の熱伝導率は、第二基板区域の熱伝導率の少なくとも5倍である。これにより、発光ダイオードチップから極めて多くの熱を排出することができる。例えば、第二基板区域は、酸化アルミニウム含み、約25W/mKの熱伝導率を有し、第一基板区域は、ガラスまたはセラミックの充填材とともに銀を含み、約150W/mKの熱伝導率を有し得る。
もう一つの実施形態によれば、発光ダイオードチップは、第二基板を備え、この第二基板上に第一基板が配設されている。第二基板は、少なくとも一つの第一基板区域及び一つの第二基板区域を備える。第二基板の第一基板区域と第二基板の第二基板区域は、それぞれ熱伝導性を有し、第二基板の第一、第二基板区域の熱伝導率は、好ましくは互いに異なっている。好ましくは、第二基板の第一基板区域は、第二基板の第二基板区域よりも高い熱伝導率を有する。第二基板の第一基板区域は、横方向で第二基板の第二基板区域によって囲まれている。
もう一つの実施形態によれば、第一、第二基板の第一基板区域は、互いに重なって配設されている。これは具体的には、第一基板の第一基板区域が第二基板の第一基板区域上に配置されるように、第一基板が第二基板上に配設されていることを意味し得る。このような構成により、発光ダイオードチップからの極めて良好な熱除去を達成することができる。
もう一つの好ましい実施形態によれば、発光ダイオード装置は、その上に少なくとも一つの発光ダイオードチップが配設された第一基板と、その上に該第一基板が配設された第二基板とを備える。第一、第二基板は、それぞれに第一、第二基板区域を有し、発光ダイオードチップは、好ましくは第一基板の第一基板区域上にのみ戴置されている。第一、第二基板区域はそれぞれ熱伝導性を有する。好ましくは、第一基板の第一基板区域は、第一基板の第二基板区域よりも高い熱伝導率を有し、第二基板の第一基板区域は、第二基板の第二基板区域よりも高い熱伝導率を有する。更に、好ましくはこれらの第一基板区域は互いに重なって配設されており、第一基板の第一基板区域は、第一基板の第二基板区域によって横方向で囲まれており、第二基板の第一基板区域は、第二基板の第二基板区域によって横方向で囲まれている。
もう一つの実施形態によれば、第二基板の第一基板区域の熱伝導率は、第二基板の第二基板区域の熱伝導率の少なくとも1.5倍である。もう一つの好ましい実施形態によれば、第二基板の第一基板区域の熱伝導率は、第二基板の第二基板区域の熱伝導率の少なくとも5倍である。
もう一つの実施形態によれば、第一基板及び/または第二基板の第二基板区域は、例えば酸化アルミニウムまたは窒化アルミニウムのようなセラミック材料、または例えばポリマーまたはエポキシ樹脂のような有機材料、または例えばアルミニウムまたは銅のような金属材料を含む。更に、第一基板及び/または第二基板の第二基板区域は、上に挙げた材料のうちの一つから成っていてよい。ここで第一基板の第二基板区域と第二基板の第二基板区域は、同じ材料または異なる材料を含んでいてよく、あるいは同じ材料または異なる材料から成っていてよい。
もう一つの実施形態によれば、第一基板及び/または第二基板は、金属材料を備え、該金属材料には電気的絶縁層が設けられている。この電気的絶縁層により、例えば第一基板と第二基板との間、またはこれらの基板のうち一つとその上に配設されたデバイスとの間で電気的絶縁を達成することができる。好ましくはこの電気的絶縁層は、以下の材料のうちの一つを含み、または以下の材料のうちの一つから成る。酸化チタン,酸化アルミニウム,窒化アルミニウム,酸化珪素,窒化珪素。
もう一つの実施形態によれば、第一基板は、その上に発光ダイオードチップが配設された第一表面と、該第一表面と反対側にある第二表面とを備える。好ましくは第一基板の第一基板区域は、第一表面から第二表面まで延在している。これにより発光ダイオードチップからの極めて効率の良い熱除去を達成することができる。
もう一つの実施形態によれば、第二基板は、その上に第一基板が配設された第一表面と、この第二基板の該第一表面と反対側にある第二表面とを備える。好ましくは第二基板の第一基板区域は、第二基板の第一表面から第二表面まで延在している。
もう一つの実施形態によれば、第一基板の第一基板区域は、熱的ビア(複数)、つまり熱伝導貫通接続部を備え、これらの熱的ビアは、その上に発光ダイオードチップが配設されている第一基板の第一表面から、この第一基板の該第一表面と反対側にある第二表面まで延在している。ここでビア(Via)は「垂直方向相互接続手段(vertical interconnect access)」を表す。これらの熱的ビアは、例えば金属ビア、つまり金属で充填されたビアであってよい。例えばこれらの熱的ビアは、銅,銀,または銀ーパラジウムを含み、またはこれらから成る。
もう一つの実施形態によれば、第二基板の第一基板区域は熱的ビア(複数)を有する。ここで熱的ビアは、上記で第一基板の熱的ビアに関して記載したように実装されていてよい。
もう一つの実施形態によれば、第一基板の第一基板区域は、金属ブロックを含み、または金属ブロックから成る。この金属ブロックは好ましくは、例えば銀のような高い熱伝導率をもつ金属を含むか、またはこのような金属から成る。
もう一つの実施形態によれば、第二基板の第一基板区域は金属ブロックを備え、または金属ブロックから成り、この金属ブロックは例えば銀のような高い熱伝導率をもつ金属を含むか、またはこのような金属から成る。
もう1つの実施形態によれば、第一基板の第一基板区域はドーピング部(複数)を含む。これらのドーピング部は、例えば金属粒子として実現されていてよく、これらの金属粒子は、例えばセラミック材料に埋め込まれていてもよい。または、例えば半導体材料、例えばシリコンまたはガリウム砒素のような半導体材料中の金属ドーピング部として、実現されていてよい。
もう一つの実施形態によれば、第二基板の第一基板区域はドーピング部(複数)を備える。第二基板の第一基板区域のこれらのドーピング部は、例えば上記で第一基板の第一基板区域のドーピング部に関して記載したドーピング部のように実現されていてよい。
熱的ビア(複数)、金属ブロック、ドーピング部(複数)それぞれによって、第一及び/または第二基板の第一基板区域の熱伝導率を著しく高めることができ、有利である。
もう一つの実施形態によれば、第一基板はESD保護素子を備える。以下では「ESD」は、「静電気放電(electrostatic discharge)」を表す。このESD保護素子は、好ましくは発光ダイオードチップを過電圧、特に静電気放電から保護するために用いられる。一般的に発光ダイオードチップは、静電気放電に対して非常に弱く、100ボルトを越えるような電圧値では特に弱く、このため保護素子によって保護されなければならない。このESD保護素子は、例えば第一基板上に配設されていてよい。
もう一つの実施形態によれば、ESD保護素子はバリスタとして実装されている。このバリスタは、例えばマルチレイヤーバリスタ(MLV)とも呼ばれる多層バリスタとして実施されていてよい。
この多層バリスタは、好ましくはバリスタセラミックを備え、このバリスタセラミックは、例えばZnO−Pr、またはZnO−Bi−Sb、またはSrTiO3、またはSiCから成る系を含んでよく、またはこのような系から成っていてよい。更に、ESD保護素子は、サプレッサダイオード、特にシリコン半導体保護ダイオードとして、またはポリマーESD保護素子、つまり例えば半導体材料がポリマーに埋め込まれたポリマーベースのEDS保護素子として実現されていてよい。
もう一つの実施形態によれば、第二基板はESD保護素子を備える。このESD保護素子は、例えば第二基板上に配設されていてよい。ここでこのESD保護素子は、具体的には、第一基板に関して記載したESD保護素子のように実現されていてよい。
もう一つの実施形態によれば、ESD保護素子は、第一基板及び/または第二基板の部分領域によって形成される。とりわけ好ましくは、このESD保護素子は、第一基板及び/または第二基板に一体化された保護パターンであってよい。換言すれば、この場合このESD保護素子は、ディスクリートなデバイスとして、例えばディスクリートなESD保護ダイオードの形態で、基板上に取り付けられていない。ここではこのESD保護素子は、一つの材料、例えばセラミックバリスタ材料を含んでいてよく、第一基板及び/または第二基板もこのセラミックバリスタ材料を含んでいてよい。代替としてこのESD保護素子は、第一基板及び/または第二基板の材料またはこれらの材料とは異なる材料を含んでいてよい。例えばこのESD保護素子は、半導体材料、例えばセラミックバリスタ材料を含んでいてよく、このセラミックバリスタ材料は、例えば酸化アルミニウム,窒化アルミニウムまたは有機材料を含む第一基板及び/または第二基板に埋め込まれていてよい。
例えば第一基板または第二基板の部分領域によって形成されたESD保護素子は、バリスタセラミックと複数の重なった内部電極とを含んでいてよい。代替として、このESD保護素子は、これらの基板に一体化された半導体ダイオードによって形成されることも可能である。
ESD保護素子が発光ダイオード装置の第一基板及び/または第二基板の部分領域によって形成されることにより、ここに記載する発光ダイオード装置のとりわけコンパクトな構造を達成することができ、有利である。
もう一つの実施形態によれば、発光ダイオード装置は、サーミスタデバイスを備えてよく、このサーミスタデバイスは、第一基板または第二基板に配設されていてよい。例えばこのサーミスタデバイスは、極薄の保護素子として形成されていてよい。これは具体的には、この電気デバイスが150μm以下の部品高さをもち得ることを意味し得る。更に、このサーミスタデバイスは、第一基板及び/または第二基板に埋め込まれていてよく、例えば第一基板及び/または第二基板の第二基板区域に埋め込まれていてよい。
もう一つの実施形態によれば、上記のサーミスタデバイスは、NTCサーミスタデバイスとして構成されている。ここで「NTC」は「負温度係数(negative temperature coefficient)」を表す。NTCサーミスタデバイスは、低温よりも高温で良好に電流が導通されることを特徴とする。従ってNTCサーミスタデバイスは、高温導電体(Heisleiter)とも呼ばれることがある。
好ましくはNTCサーミスタデバイスは、熱センサとして機能する。この熱センサは、好ましくは発光ダイオードチップと回路接続されている。例えばこの熱センサは、発光ダイオードチップの制御電流の調整に寄与し、これにより発光ダイオードチップは保護されて駆動されることを可能にする。これにより発光ダイオードチップの寿命を延ばすことができ、有利である。
もう一つの実施形態によれば、上記のサーミスタデバイスは、PTCサーミスタデバイスとして形成されている。ここで「PTC]は「正温度係数(positive temperature coefficient)」を表す。このPTCサーミスタデバイスは、好ましくは発光ダイオードチップと回路接続されている。このPTCサーミスタデバイスでは、高温よりも低温で良好に電流が導通され、従ってPTCサーミスタデバイスは、低温導電体(Kaltleiter)とも呼ばれる。好ましくはこのPTCサーミスタデバイスは、過電流保護素子として機能し、上記の発光ダイオードチップを過大な駆動電流から保護し、それによって発光ダイオードチップの寿命を延ばすことができる。
もう一つの実施形態によれば、本発明による発光ダイオード装置は、第三基板を備える。好ましくは上記の第二基板は、上記の第一基板に向いていない面でこの第三基板上に配設されている。この第三基板も第一基板区域と、該第一基板区域を横方向で囲む第二基板区域とを有していてよく、ここでこの第一基板区域は、好ましくは第二基板区域よりも高い熱伝導率を有する。この第三基板は、上記の第二基板に関して記載された他の特徴を有していてよい。
もう一つの実施形態によれば、本発明による発光ダイオードチップは、少なくとも部分的に保護層によって覆われている。この保護層は、例えばこの発光ダイオード装置のレンズとして機能してよい。好ましくはこの保護層はシリコーンを含み、またはシリコーンから成る。
ここに記載する発光ダイオード装置は、高温でかつ光の使用効率の高い出力で、発光ダイオードチップの寿命に負の影響を及ぼさずに駆動することができ、有利である。
本発明による発光ダイオード装置の更なる有利点及び有利な実施形態は、以下で図1乃至9を参照して記載される実施形態から明らかになる。
第一基板と少なくとも一つの発光ダイオードチップを有する一実施例による発光ダイオード装置の概略断面図である。 第一基板と少なくとも一つの発光ダイオードチップを有する別な実施例による発光ダイオード装置の概略断面図である。 第一基板と少なくとも一つの発光ダイオードチップを有する更に別な実施例による発光ダイオード装置の概略断面図である。 少なくとも一つの第一基板及び一つの第二基板と一つの発光ダイオードチップとを有する、もう一つの実施例による発光ダイオード装置の概略断面図である。 少なくとも一つの第一基板及び一つの第二基板と一つの発光ダイオードチップとを有する、もう一つの実施例による発光ダイオード装置の概略断面図である。 少なくとも一つの第一基板及び一つの第二基板と一つの発光ダイオードチップとを有する、もう一つの実施例による発光ダイオード装置の概略断面図である。 もう一つの実施例による第一基板区域の概略図である。 もう一つの実施例による第一基板区域の概略図である。 もう一つの実施例による第一基板区域の概略図である。
実施例及び図において、同等の、または同等に機能する構成要素には同じ参照符号が付されている。図示されている要素及びそれら相互の大きさの関係は、基本的に寸法通りとはなっていない。むしろ、例えば層や部品や領域のような個々の要素は、より見易くするため、及び/またはよりよく理解されるように、誇張した厚みや大きさで表されている場合がある。
図1は第一実施例による発光ダイオード装置1の概略断面図である。発光ダイオード装置1は、第一基板区域21及び第二基板区域22を有する第一基板2を含む。ここで第一基板区域21は、第一基板2の第一表面から、第一基板2の該第一表面と反対側にある第二表面まで延在し、横方向で第二基板区域22によって囲まれている。第一、第二基板区域21,22は、電気的絶縁材料、特にセラミック材料を含んでいる。
更に発光ダイオード装置1は、発光ダイオードチップ3を備え、この発光ダイオードチップ3は、第一基板2上に配設されており、詳細には第一基板区域21上にのみ戴置されている。この発光ダイオードチップ3は、発光ダイオードチップ3の接続及び/または実装に用いられる接続面(図示せず)を有している。例えば発光ダイオードチップ3は、この接続面で第一基板2上にはんだ付けされている。詳細には第一、第二基板区域21,22は、基板2の基体を形成し、基板2は、基板区域21,22の他に更に、発光ダイオードチップ3との電気的接続のための接続素子、例えばこの発光ダイオードチップの接続面と電気的に接続している導電路や接続面を備えてよい(図示せず)。発光ダイオードチップ3と第一基板区域21との間には、例えば一つ以上の接合層が配設されていてもよい。
発光ダイオードチップ3の接続面は金-錫合金を含んでいる。代替としてこの接続面は、例えば銅,ニッケル,金またはこれらの材料のうち少なくとも二つから成る合金または層配列を含んでいてよい。
更に発光ダイオードチップ3は、保護層11によって囲まれている。この保護層11はシリコーンを含み、レンズとして機能する。この保護コーティング11は、例えば波長変換層として実装されていてよい。
第一基板区域21及び第二基板区域22は、それぞれ熱伝導性を有し、第一基板区域21の熱伝導率は、第二基板区域22の熱伝導率よりも高い。具体的には図示の実施例では、第一基板区域21の熱伝導率は第二基板区域22の熱伝導率の1.5倍である。第一基板区域21は、以下で図7乃至9に関連して例示されて説明されるように、例えばビア、ドーピング部または金属ブロックを備えてよい。
図2にはもう一つの実施例による発光ダイオード装置1の概略断面図が示されている。図1に示された実施例と異なり、第一基板2は、それぞれ横方向で第二基板区域22によって囲まれた複数の第一基板区域21を備えている。更にこの発光ダイオード装置1は、複数の発光ダイオードチップ3を備え、一つの発光ダイオードチップ3がそれぞれ一つの第一基板区域21上に戴置されている。第一基板区域21はそれぞれ、第一基板2の第一表面から、第一基板2の第一表面と反対側にある第二表面まで延在している。
図3は、もう一つの実施例による発光ダイオード装置1を示す。図2に示された実施例と異なり、第一基板2は、横方向で第二基板区域22により囲まれた第一基板区域21を一つだけ備える。複数の発光ダイオードチップ3は、すべてこの第一基板区域21上に配設されている。
更に発光ダイオード装置1は、ESD保護素子8を備え、このESD保護素子は、バリスタとして実現されており、第一基板2の部分領域、具体的には第二基板区域22の部分領域によって形成されている。更にこの発光ダイオード装置1は、サーミスタ素子9を備え、このサーミスタ素子9は、NTCサーミスタデバイスとして実装されて、熱的センサとして機能する。代替としてこのサーミスタデバイス9は、PTCサーミスタデバイスとして形成されていてもよい。
図4にはもう一つの実施例による発光ダイオード装置1が示されている。図1に示された実施例と異なり、発光ダイオード装置1は、更に第二基板4を有し、第一基板2は、この第二基板4上に配設されている。この第二基板4は、第一基板区域41及び第二基板区域42を備え、第二基板区域42は、第一基板区域41を横方向で囲んでいる。第二基板4の第一基板区域41と第二基板4の第二基板区域42は、それぞれ熱伝導性を有し、第二基板4の第一基板区域41は、第二基板4の第二基板区域42よりも高い熱伝導率を有する。
第二基板4の第一基板区域41は、例えば図7乃至9に関して説明される第一基板区域のように実現されていてよい。第一基板の第一基板区域21は、第二基板4の第一基板区域41上に直に配設されている。これにより、極めて多くの熱を発光ダイオードチップ3から第二基板4の方に排出でき、有利である。
図5は、もう一つの実施例による発光ダイオード装置1を示す。図4に示された実施例と異なり、この発光ダイオード装置1は、複数の第一基板2を有し、これら複数の第一基板2は、第二基板4上、具体的には第二基板4の第一基板区域41上に配設されている。これらの第一基板2は、それぞれ、第一基板区域21,第二基板区域22,及び該第一基板区域21上に配設された発光ダイオードチップ3を有する。更にこの発光ダイオード装置1は、ESD保護デバイス8とサーミスタデバイス9とを備え、これらはそれぞれディスクリートなデバイスとして実装され、第二基板4上に配設されている。代替としてこの発光ダイオード装置1は、複数のESD保護デバイス8及びサーミスタデバイス9を備えてよく、これらはそれぞれの第二基板2上に配設されている。
図6にはもう一つの実施例による発光ダイオード装置1が示されている。図5に示された実施例と異なり、第二基板4は、それぞれ横方向で第二基板4の第二基板区域42によって囲まれた多数の第一基板区域41を備える。ここで第二基板4の各第一基板区域41上に、それぞれ一つの第一基板2が配設されている。詳細には第一基板2の第一基板区域21は、それぞれ第二基板4の第一基板区域41上に配設されている。これにより個々の発光ダイオードチップ1からの極めて良好な熱除去を達成することができる。
発光ダイオード装置1は更に、それぞれ第二基板4の第二基板区域42に埋め込まれたESD保護デバイス8とサーミスタデバイス9とを備えており、これにより発光ダイオード装置1の部品高さを減らすことができて有利である。第二基板4の第一、第二基板区域41,42は、それぞれ金属を含む。この第二基板4は更に、二つの電気的絶縁層10を備え、これらの二つの電気的絶縁層10は、第二基板4の二つの反対側にある面に配設されている。ここで第一基板2に向いた電気的絶縁層10は、第一,第二基板2,4間の電気的絶縁部として機能する。第一基板2に向いていない層10は、第二基板4と第三基板(図示せず)との間の電気的絶縁として用いられてよく、この第三基板の上に第二基板4が配設されてよい。電気的絶縁層10は酸化アルミニウムを含む。代替として電気的絶縁層10は、以下の材料のうち少なくとも一つを含んでいてもよい。窒化アルミニウム,酸化チタン,酸化シリコン,窒化シリコン。
図7には第一基板2の第一基板区域21、あるいは第二基板4の第一基板区域41の概略図が示されている。第一基板区域21,41は、複数の金属ビア5を備え、これらの金属ビア5は、基本的に互いに平行に、第一基板区域21,41の第一面から、反対側にある第一基板区域21,41の第二面まで延在し、銀で充填されている。代替としてビア5は、一つ以上の他の金属で充填されていてよく、これらの金属は好ましくは高い熱伝導率を有する。これらのビア5は例えばセラミック、ポリマーまたはエポキシ樹脂で囲まれている。
図8にはもう一つの実施例による第一基板区域21,41の概略図が示されている。第一基板区域21,41は、横方向でセラミック材料により囲まれた、銀を含む金属ブロック6を備える。代替としてこの金属ブロック6は、銀から成っていてもよく、または好ましくは高い熱伝導率をもつ他の金属を含んでいてもよく、またはこのような金属から成っていてもよい。更に、この金属ブロック6は横方向で、一つ以上の複数の他の材料により囲まれていてよく、これらの材料は、好ましくは金属ブロック6の材料とは異なっている、たとえばポリマーやエポキシ樹脂のような材料である。
図9はもうひとつの実施例による第一基板区域21,41を示す。第一基板区域21,41は、ドーピング部(複数)7を含む。これらのドーピング部7は、セラミック材料に埋め込まれた多数の金属粒子として実施されている。代替としてこれらのドーピング部7は、例えばSiやGaAsのような半導体材料中の金属ドーピング部(複数)であってもよい。
図7,8,9に示された第一基板区域21,41の実施例により、第一基板区域21,41の熱伝導性率を著しく高めることができる。これにより発光ダイオードチップ1からのより良好な熱除去を達成することができ、有利である。
図示された実施例において記載された特徴は、他の実施例により互いに組み合わされてもよいが、このような組み合わせは図示されていない。更に、図示された発光ダイオード装置は、更に他の、あるいは代替的な特徴を、上記の一般的説明部分で説明した実施形態に従って備えてよい。
本発明は、実施例を参照した説明によってこれらの実施例に限定されているのではなく、すべての新規な特徴及び特徴のすべての組み合わせを包含する。これは具体的には請求項(複数)中の特徴のすべての組み合わせを含み、この特徴ないしこの組み合わせ自体が請求項(複数)ないし実施例中に明示されていない場合も含む。
1 発光ダイオード装置
2 第一基板
21 第一基板の第一基板区域
22 第一基板の第二基板区域
23 第一基板の第一表面
24 第一基板の第二表面
3 発光ダイオードチップ
4 第二基板
41 第二基板の第一基板区域
42 第二基板の第二基板区域
5 ビア
6 金属ブロック
7 ドーピング部
8 ESD保護素子
9 サーミスタデバイス
10 電気的絶縁層
11 保護層

Claims (14)

  1. 第一基板(2)と、該第一基板(2)上に配設された少なくとも一つの発光ダイオードチップ(3)とを備える発光ダイオード装置(1)であって、
    前記第一基板(2)は、少なくとも一つの第一基板区域(21)及び一つの第二基板区域(22)を有し、
    前記発光ダイオードチップ(3)は、前記第一基板(2)の第一基板区域(21)上にのみ戴置されており、
    前記第一基板区域(21)及び前記第二基板区域(22)はそれぞれ熱伝導性を有し、
    前記第一基板区域(21)の熱伝導率は、前記第二基板区域(22)の熱伝導率の少なくとも1.5倍であり、
    前記第一基板(2)の第一基板区域(21)は、横方向で前記第一基板(2)の第二基板区域(22)によって囲まれており、
    前記第一基板(2)の第一基板区域(21)は、前記第一基板(2)の第一基板区域(21)の熱伝導率を高めるドーピング部(7)を含んでおり、
    前記ドーピング部(7)は、前記第一基板(2)の第一基板区域(21)に含まれるセラミック材料に埋め込まれた金属粒子である、ことを特徴とする発光ダイオード装置。
  2. 前記第一基板区域(21)の熱伝導率が、前記第二基板区域(22)の熱伝導率の少なくとも5倍であることを特徴とする、請求項1に記載の発光ダイオード装置。
  3. 前記発光ダイオード装置が、すべて前記第一基板区域(21)上に配設された複数の発光ダイオードチップ(3)を備えることを特徴とする、請求項1または2に記載の発光ダイオード装置。
  4. 少なくとも一つの第一基板区域(41)及び一つの第二基板区域(42)を有する第二基板(4)を備えた、請求項1乃至3のいずれかに記載の発光ダイオード装置であって、
    前記第二基板(4)の前記第一基板区域(41)及び前記第二基板区域(42)は、それぞれ熱伝導性を有し、
    前記第二基板(4)の前記第一基板区域(41)の熱伝導率は、前記第二基板(4)の前記第二基板区域(42)の熱伝導率の少なくとも1.5倍であり、
    前記第一基板(2)は前記第二基板(4)上に配設されており、
    前記第一基板区域(21,41)が互いに重なって配設されている、ことを特徴とする発光ダイオード装置。
  5. その上に少なくとも一つの発光ダイオードチップ(3)が配設された第一基板(2)と、その上に該第一基板(2)が配設された第二基板(4)とを備えた発光ダイオード装置であって、
    前記第一基板(2)及び前記第二基板(4)は、それぞれ少なくとも一つの第一基板区域(21,41)及び一つの第二基板区域(22、42)を有し、
    前記発光ダイオードチップ(3)は、前記第一基板(2)の第一基板区域(21)上にのみ戴置されており、
    前記第一基板区域(21,41)及び前記第二基板区域(22,42)は、それぞれ熱伝導性を有し、
    前記第一基板(2)の第一基板区域(21)は、前記第一基板(2)の第二基板区域(22)よりも高い熱伝導率を有し、
    前記第二基板(4)の第一基板区域(41)は、前記第二基板(4)の第二基板区域(42)よりも高い熱伝導率を有し、
    前記第一基板区域(21,41)は、互いに重なって配設されており、
    前記第一基板(2)の第一基板区域(21)は、横方向で前記第一基板(2)の第二基板区域(22)によって囲まれており、
    前記第二基板(4)の第一基板区域(41)は、横方向で前記第二基板(4)の第二基板区域(42)によって囲まれており、
    前記第一基板(2)の第一基板区域(21)は、前記第一基板(2)の第一基板区域(21)の熱伝導率を高めるドーピング部(7)を含んでおり、
    前記ドーピング部(7)は、前記第一基板(2)の第一基板区域(21)に含まれるセラミック材料に埋め込まれた金属粒子である、ことを特徴とする発光ダイオード装置。
  6. 前記第一基板(2)は、その上に前記発光ダイオードチップ(3)が配設された第一表面(23)と、該第一表面(23)と反対側にある第二表面(24)とを有し、前記第一基板(2)の第一基板区域(21)は、該第一表面(23)から該第二表面(24)まで延在していることを特徴とする、請求項1乃至5のいずれかに記載の発光ダイオード装置。
  7. 前記第一基板(2)の第一基板区域(21)は、その上に前記発光ダイオードチップ(3)が配設された第一基板の第一表面(23)から、該第一表面(23)の反対側にある該第一基板(2)の第二表面(24)まで延在している熱的ビア(5)を有していることを特徴とする、請求項1乃至6のいずれかに記載の発光ダイオード装置。
  8. 前記第一基板(2)の第一基板区域(21)が金属ブロック(6)を含んでいることを特徴とする、請求項1乃至7のいずれかに記載の発光ダイオード装置。
  9. 前記第一基板(2)及び/または前記第二基板(4)は、ESD保護素子(8)を有し、該ESD保護素子(8)は、バリスタまたはシリコン半導体保護ダイオードまたはポリマーESD保護素子として実現されていることを特徴とする、請求項乃至のいずれかに記載の発光ダイオード装置。
  10. 前記ESD保護素子(8)が前記第一基板(2)または前記第二基板(4)の部分領域によって形成されることを特徴とする、請求項に記載の発光ダイオード装置。
  11. 前記第一基板(2)または前記第二基板(4)上に配設されたNTCサーミスタデバイス(91)及び/またはPTCサーミスタデバイス(92)を有することを特徴とする、請求項乃至10のいずれかに記載の発光ダイオード装置。
  12. 前記第一基板(2)の第二基板区域(22)及び/または前記第二基板(4)の第二基板区域(42)がセラミック材料及び/または有機材料を含むことを特徴とする、請求項4乃至11のいずれかに記載の発光ダイオード装置。
  13. 前記第一基板(2)と前記第二基板(4)との間に設けられ、前記第一基板(2)と前記第二基板(4)とを電気的に絶縁する電気的絶縁層(10)をさらに備える、請求項4乃至11のいずれかに記載の発光ダイオード装置。
  14. 第三基板を有し、前記第二基板(4)が前記第一基板(2)に向いていない面で該第三基板上に配設されていることを特徴とする、請求項4乃至13のいずれかに記載の発光ダイオード装置。
JP2015528923A 2012-08-31 2013-07-22 発光ダイオード装置 Active JP6195319B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012108107.7A DE102012108107A1 (de) 2012-08-31 2012-08-31 Leuchtdiodenvorrichtung
DE102012108107.7 2012-08-31
PCT/EP2013/065439 WO2014032859A1 (de) 2012-08-31 2013-07-22 Leuchtdiodenvorrichtung

Publications (2)

Publication Number Publication Date
JP2015526908A JP2015526908A (ja) 2015-09-10
JP6195319B2 true JP6195319B2 (ja) 2017-09-13

Family

ID=48832922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015528923A Active JP6195319B2 (ja) 2012-08-31 2013-07-22 発光ダイオード装置

Country Status (7)

Country Link
US (1) US9337408B2 (ja)
EP (1) EP2891193B1 (ja)
JP (1) JP6195319B2 (ja)
KR (1) KR20150052119A (ja)
CN (1) CN104781943A (ja)
DE (1) DE102012108107A1 (ja)
WO (1) WO2014032859A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012113014A1 (de) * 2012-12-21 2014-06-26 Epcos Ag Bauelementträger und Bauelementträgeranordnung
US9437793B2 (en) * 2014-02-21 2016-09-06 Xiamen Sanan Optoelectronics Technology Co., Ltd. Package support, fabrication method and LED package
JP2016015443A (ja) * 2014-07-03 2016-01-28 Kisco株式会社 発光モジュール、及び、照明器具
DE102014112673A1 (de) * 2014-09-03 2016-03-03 Epcos Ag Leuchtdiodenvorrichtung
DE102015104641A1 (de) * 2015-03-26 2016-09-29 At & S Austria Technologie & Systemtechnik Ag Träger mit passiver Kühlfunktion für ein Halbleiterbauelement
KR102413224B1 (ko) * 2015-10-01 2022-06-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 발광 소자 제조방법 및 발광 모듈
DE102016107497B4 (de) 2016-03-24 2020-01-30 Tdk Electronics Ag Multi-LED System und Verfahren zu seiner Herstellung
DE102016108427A1 (de) 2016-05-06 2017-11-09 Epcos Ag Multi-LED System
US11756947B2 (en) 2020-02-06 2023-09-12 Lumileds Llc Light-emitting diode lighting system with wirebonded hybridized device
US11575074B2 (en) 2020-07-21 2023-02-07 Lumileds Llc Light-emitting device with metal inlay and top contacts

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50149708A (ja) * 1974-05-22 1975-12-01
JP3671457B2 (ja) * 1995-06-07 2005-07-13 株式会社デンソー 多層基板
JP3795946B2 (ja) * 1995-12-22 2006-07-12 京セラ株式会社 配線基板
US6874910B2 (en) * 2001-04-12 2005-04-05 Matsushita Electric Works, Ltd. Light source device using LED, and method of producing same
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
JP2004006993A (ja) * 2003-08-28 2004-01-08 Denso Corp 多層基板
JP2006156447A (ja) * 2004-11-25 2006-06-15 Kyocera Corp 発光素子用配線基板ならびに発光装置およびその製造方法
US20080043444A1 (en) * 2004-04-27 2008-02-21 Kyocera Corporation Wiring Board for Light-Emitting Element
JP2006066630A (ja) 2004-08-26 2006-03-09 Kyocera Corp 配線基板および電気装置並びに発光装置
JP4915052B2 (ja) * 2005-04-01 2012-04-11 パナソニック株式会社 Led部品およびその製造方法
US20070200133A1 (en) * 2005-04-01 2007-08-30 Akira Hashimoto Led assembly and manufacturing method
WO2007058438A1 (en) * 2005-11-18 2007-05-24 Amosense Co., Ltd. Electronic parts packages
TWI294674B (en) * 2005-12-06 2008-03-11 Subtron Technology Co Ltd High thermal conducting circuit substrate and manufacturing process thereof
JP2008270325A (ja) 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 静電気対策部品およびこれを用いた発光ダイオードモジュール
US20080224816A1 (en) 2007-03-13 2008-09-18 Tatsuya Inoue Electrostatic discharge protection component, and electronic component module using the same
US8436371B2 (en) * 2007-05-24 2013-05-07 Cree, Inc. Microscale optoelectronic device packages
US7911059B2 (en) * 2007-06-08 2011-03-22 SeniLEDS Optoelectronics Co., Ltd High thermal conductivity substrate for a semiconductor device
KR100870950B1 (ko) * 2007-11-19 2008-12-01 일진반도체 주식회사 발광다이오드 소자 및 그 제조 방법
KR100975659B1 (ko) * 2007-12-18 2010-08-17 포항공과대학교 산학협력단 발광 소자 및 그 제조 방법
US8067782B2 (en) 2008-04-08 2011-11-29 Advanced Optoelectric Technology, Inc. LED package and light source device using same
DE102008024480A1 (de) 2008-05-21 2009-12-03 Epcos Ag Elektrische Bauelementanordnung
KR101619832B1 (ko) * 2009-11-30 2016-05-13 삼성전자주식회사 발광다이오드 패키지, 이를 구비한 발광다이오드 패키지 모듈과 그 제조 방법, 및 이를 구비한 헤드 램프 모듈과 그 제어 방법
EP2597691B1 (en) 2010-07-23 2015-09-09 Kyocera Corporation Light irradiation device, light irradiation module, and printing device
EP2447595B1 (en) * 2010-10-27 2017-08-02 LG Innotek Co., Ltd. Light emitting module
TWI435393B (zh) * 2011-01-19 2014-04-21 Subtron Technology Co Ltd 封裝載板及其製作方法
CN102280569B (zh) * 2011-08-22 2013-10-30 佛山市国星光电股份有限公司 高导热基板及led器件及led组件

Also Published As

Publication number Publication date
WO2014032859A1 (de) 2014-03-06
US20150243865A1 (en) 2015-08-27
US9337408B2 (en) 2016-05-10
EP2891193A1 (de) 2015-07-08
KR20150052119A (ko) 2015-05-13
DE102012108107A1 (de) 2014-03-27
EP2891193B1 (de) 2021-02-24
JP2015526908A (ja) 2015-09-10
CN104781943A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
JP6195319B2 (ja) 発光ダイオード装置
JP6262725B2 (ja) 発光ダイオード装置
KR101529365B1 (ko) 배리스터 및 반도체 소자를 포함하는 전기 소자 어셈블리
US9761776B2 (en) Light emitting device, manufacturing method for the light emitting device, and lighting module having the light emitting device
KR101666230B1 (ko) 전기 소자 어셈블리
CN109479370B (zh) 多led系统
KR101529364B1 (ko) 배리스터 및 반도체 소자를 포함하는 전기 소자 장치
JP2009260073A (ja) 半導体発光装置
TW201644019A (zh) 用於半導體元件且具有被動冷卻功能的載體
JP6117809B2 (ja) Esd保護デバイスおよびesd保護デバイスとledとを備えたデバイス
US11417583B2 (en) LED module
US20150249072A1 (en) Optoelectronic Component and Method for Producing an Optoelectronic Component
JP2019083328A (ja) Led用担体
US10811566B2 (en) Light emitting device, method for producing light emitting device, and light emitting module
CN108521833B (zh) 光电子器件、光电子模块和用于制造光电子器件的方法
US10270006B2 (en) Light emitting device and light emitting module
KR101492522B1 (ko) 소자 패키지
JP7193698B2 (ja) 発光装置及び発光装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170809

R150 Certificate of patent or registration of utility model

Ref document number: 6195319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250