WO2015114103A1 - Oberflächenmontierbares multichip-bauelement - Google Patents

Oberflächenmontierbares multichip-bauelement Download PDF

Info

Publication number
WO2015114103A1
WO2015114103A1 PCT/EP2015/051955 EP2015051955W WO2015114103A1 WO 2015114103 A1 WO2015114103 A1 WO 2015114103A1 EP 2015051955 W EP2015051955 W EP 2015051955W WO 2015114103 A1 WO2015114103 A1 WO 2015114103A1
Authority
WO
WIPO (PCT)
Prior art keywords
connection element
carrier
semiconductor
semiconductor chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2015/051955
Other languages
English (en)
French (fr)
Inventor
Stefan Morgott
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to JP2016549223A priority Critical patent/JP6393765B2/ja
Priority to DE112015000595.1T priority patent/DE112015000595B4/de
Priority to US15/111,775 priority patent/US10037979B2/en
Publication of WO2015114103A1 publication Critical patent/WO2015114103A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • a surface mount multichip device is provided which is preferably for radiation emission.
  • the multi-chip device is a
  • Light sources needed, which provide high light outputs on the one hand and on the other hand have a compact design.
  • a compact design includes, among other things, a simple electrical supply to the light source in order to keep the number of other electrical components such as drivers as low as possible.
  • light sources are known which have a plurality of semiconductor chips, which are arranged on a common metallization, which forms a common electrode, in the same orientation and can be controlled separately. With different orientation of the semiconductor chips, however, a separate control
  • orientation in the present case should be understood in particular to mean the arrangement of the semiconductor chips with regard to their pn junctions.
  • this includes
  • connection elements have metallic properties.
  • the carrier is planar, that is, the carrier extends substantially in a single
  • Connection elements are arranged in the single plane.
  • this includes
  • the surface mount multi-chip device may also have more than two semiconductor chips.
  • the first semiconductor chip is preferably on the first connection element
  • the first semiconductor chip is fastened to the first connection element by means of a fastening means, for example a solder or an adhesive.
  • the first semiconductor chip is preferably electrically connected to the first and second connection elements.
  • the second semiconductor chip is arranged on the second connection element.
  • the second semiconductor chip is connected to the second one by means of a fastening means, for example a solder or an adhesive
  • connection element electrically connected.
  • the third connection element a first electrode and the second Connection element, a second electrode for the second
  • the first electrode has a first polarity
  • the second electrode has a second, different polarity from the first.
  • the first and second semiconductor chips each have a first semiconductor region of a first conductivity type and a second semiconductor region
  • the first conductivity type may be a p-type conductivity and the second conductivity type may be an n-type conductivity.
  • the two semiconductor chips are arranged in different orientations.
  • the to the two semiconductor chips are arranged in different orientations.
  • the first semiconductor chip is arranged so that the first semiconductor region, which has a first conductivity type, to the first
  • the second connection region which has a second conductivity type, adjacent to the second connection element and vice versa.
  • the semiconductor regions of the same are by means of the second connection element
  • Connection element connected to the same potential.
  • connection element on a first and second portion.
  • the two subsections are in particular by a
  • the two subregions can be electrically connected to one another exclusively through the middle region.
  • the middle area may be
  • Connecting element extends substantially along a diagonal which connects two corners of the carrier together.
  • the second semiconductor chip may be arranged on the first subregion. Furthermore, the second
  • the first connection element may have a first and second portion.
  • the first semiconductor chip is arranged on the first subregion of the first connection element.
  • the carrier is composed of the connection elements such that the first portion of the first connection element and the first portion of the second connection element along a first main extension direction of the carrier are arranged side by side. Furthermore, the second subregion of the first connection element and the second subregion of the second connection element along the first
  • Main extension direction "are arranged side by side” may mean here and below that the subregions spatially separated from each other along the said
  • Main extension direction are arranged.
  • the subregions it is possible, in particular, for the subregions to be in their own right
  • the carrier is advantageous from the
  • Connection elements assembled such that the third connection element and the second portion of the second
  • the carrier may be composed of the connection elements such that the third connection element and the first portion of the second connection element along a second main extension direction of the carrier
  • connection element and the third connection element along a diagonal arranged transversely to the diagonal
  • first partial area and the second partial area of the second connecting element can be arranged along the one diagonal connecting two corners of the support.
  • the first subregion of the first connection element and the third connection element can be arranged along the transversely and / or vertically extending diagonals along the said diagonal along which the subregions of the second connection element are arranged.
  • Main extension direction transverse, in particular perpendicular, arranged to each other.
  • the first and second main extension directions span a plane to which a front and back major surfaces of the carrier are arranged in parallel.
  • the carrier has a rectangular shape in a plan view in the plane spanned by the two main directions of extension. In other words, the carrier has approximately the shape of a rectangle.
  • the first main extension direction can then run along the first side of the rectangle, while the second
  • Main extension direction along the first side transverse or perpendicular extending second side of the rectangle can run.
  • the connecting elements in a vertical direction, which is perpendicular to the two main directions of extension in the context of
  • connection elements can be in one
  • connection elements as well as their sub-areas, each are flat. "Conceived” here and in the following mean that the connection elements along the two main extension directions are not macroscopic
  • Connection element each having only two surfaces which extend along the main extension directions and are arranged in the vertical direction in the context of manufacturing tolerances parallel to each other.
  • connection element and the second section of the second connection element can have the same geometric shape in a plan view of the carrier. Furthermore, the third connection element and the second section of the second connection element along the first
  • Main extension direction have the same maximum extent.
  • Connection element in the plan view have a similar geometric shape and in particular a similar maximum
  • the maximum dimensions of the two first partial regions differ by at most +/- 10% along the two main extension directions.
  • no semiconductor chip is arranged on the third connection element.
  • the third connection element can be free from a
  • the third serves
  • Connection element as connection area for the second
  • the second semiconductor chip may be electrically connected to the third connection element by means of an electrical conductor.
  • the first semiconductor chip can be electrically connected to the second connection element by means of an electrical conductor.
  • the electrical conductor is in particular a bonding wire which extends from the semiconductor chip to the connection element with which an electrical connection is to be made.
  • the carrier has a base body into which the connection elements are at least partially embedded.
  • the connection elements are at least partially embedded.
  • a leadframe can be used, which are the three connection elements, wherein the connection elements are interconnected.
  • This leadframe can be at least partially embedded in a base material.
  • the so formed leadframe composite can be divided so that the connection elements are separated from each other and are held together only by the base body of base material.
  • a base material such as a base material
  • Plastic material such as an epoxy resin
  • the leadframe is preferably formed from copper or a copper-containing material. Preferably, it is the one described here
  • connection elements do not protrude laterally beyond the base body, but are flat integrated into the body.
  • the space required on a connection carrier, on which the multichip component can be mounted can be reduced, and a higher packing density can be achieved.
  • Under the connection carrier for example, a circuit board to understand.
  • Terminal element on the back main surface of the carrier of the body partially covered.
  • the middle area described above, which connects the first and second partial area of the second connection element to one another, is covered by the basic body.
  • the multichip component thus has four connection regions on the rear side of the carrier, namely the first one
  • Terminal element the first and second portion of the second connection element and the third connection element, so that the multi-chip component in four places with the
  • Connection carrier can be mechanically and electrically connected.
  • the four connection areas are in
  • the multi-chip component can be mechanically stably fixed on a connection carrier.
  • the carrier described here allows relatively small distances between the semiconductor chips, so that the multichip component has a compact size.
  • the first and second semiconductor chips are separated by a gap which has a lateral dimension of greater than zero and at most 0.1 mm.
  • the lateral dimension of the gap is determined along the first main extension direction of the carrier.
  • the semiconductor chips are thin-film chips that in operation emit a majority of the generated radiation across their front surface.
  • the semiconductor chips preferably emit radiation in different wavelength ranges. For example, one of the two semiconductor chips emits red and the other blue light during operation.
  • the first and second semiconductor chips each have a radiation-permeable cover element which is arranged on the front-side surface of the semiconductor chips facing away from the respective connection element.
  • the cover element has a uniform thickness.
  • the cover member may be a glass member adhered to a front surface of a semiconductor layer sequence of the semiconductor chips. The glass element can in a red light to a
  • the multichip component has a housing frame within which the
  • the housing frame may be a potting containing silicone.
  • the housing frame may be reflective and contain, for example, additives of a reflective material such as titanium dioxide.
  • the semiconductor chips may have on their front surfaces a wavelength conversion element which converts at least a portion of the emitted radiation into radiation of a different wavelength.
  • Figure 1A is a schematic plan view of a front side of a surface mount multi-chip device according to a first embodiment and Figure 1B is a schematic plan view of a back of the
  • FIG. 2A is a schematic plan view of a front side of a surface mount multi-chip component according to a second exemplary embodiment
  • FIG. 2B is a schematic plan view of a rear side of the surface-mountable multichip component according to the second exemplary embodiment
  • Figure 3 is a schematic cross-sectional view of a
  • FIGS. 1A and 1B show a first exemplary embodiment of a surface-mountable multichip component 1.
  • the multi-chip component 1 comprises a carrier 2 as well as a first semiconductor chip 3 and a second one
  • Semiconductor chip 4 which are arranged on a front-side main surface 2A of the carrier 2.
  • the carrier 2 comprises a first connection element 21, a second connection element 22 and a third connection element 23, wherein the first semiconductor chip 3 on the first
  • Connection element 21 and the second semiconductor chip 4 is arranged on the second connection element 22.
  • Connection elements 21, 22, 23 are electrically conductive
  • Connection elements 21, 22, 23 have in particular metallic properties and can be formed, for example, from copper or a copper-containing material. Preferably, the connection elements 21, 22, 23 are made of the same
  • the carrier 2 further comprises a base body 24, in which the connection elements 21, 22, 23 are at least partially embedded.
  • the connection elements 21, 22, 23 are electrically insulated from one another by means of the base body 24.
  • the main body 24 is preferably formed of an electrically insulating base material such as an epoxy resin.
  • the base material can contain material additives that influence, for example, the optical or thermal properties of the base body. For example, that can
  • Base material contain soot and thus appear black to a viewer.
  • a leadframe may be used, in which the three connection elements 21, 22, 23 are originally connected to one another. This leadframe can be at least partially embedded in the base material.
  • the so formed leadframe composite can be divided such that the connection elements 21, 22, 23 are separated from each other and only by the
  • the carrier 2 is preferably flat and extends in a plane passing through a first
  • the multichip component 1 described here is a so-called QFN (Quad Fiat No Leads) package.
  • the connection elements 21, 22, 23 do not protrude laterally beyond the base body 24, but are integrated flush into the base body 24.
  • the space required on a connection carrier (not shown), on which the multichip component 1 can be mounted can be reduced, and a higher packing density can be achieved.
  • the two semiconductor chips 3, 4 are each arranged with their rear surfaces on the connection elements 21, 22.
  • the semiconductor chips 3, 4 are connected to the connection elements 21, 22 by means of a fastening means, for example a solder or an adhesive
  • the semiconductor chips 3, 4 by the fastening means at the same time with the respective
  • first semiconductor chip 3 is connected to the second connection element 22 by means of an electrical conductor 5 and the second semiconductor chip 4 is connected to the third by means of an electrical conductor 5
  • Connection element 23 electrically conductively connected.
  • the first and third connection elements 21, 23 are at a different potential than the second connection element 22.
  • first and third connection elements 21, 23 are at the same potential.
  • the first connection element 21 forms a first electrode and the second connection element 22 forms a second electrode for the first semiconductor chip 3.
  • the third connection element 23 forms a first electrode and the second connection element 22 forms a second electrode for the second semiconductor chip 4.
  • Embodiment forms the second connection element 22 in operation a common anode for the first and second semiconductor chip 3, 4. Furthermore, the first forms
  • Terminal 21 a cathode for the first
  • the semiconductor chips 3, 4 are in different
  • the semiconductor regions of the first and second semiconductor chips 3, 4, which adjoin respectively the connection elements 22, 23, on which the semiconductor chips 3, 4 are arranged have a different conductivity type.
  • the adjacent to the first connection element 21 Semiconductor region of the first semiconductor chip 3 p-conducting, while the second connection element 22nd
  • adjacent semiconductor region of the second semiconductor chip 4 is n-type.
  • Embodiment can be used as a first semiconductor chip 3.
  • the semiconductor chip B emits during operation in particular
  • semiconductor chip 4 used semiconductor chip A, which is shown in Figures 4A and 4B.
  • the semiconductor chip B emits blue light during operation, while the
  • Semiconductor chip A emits red light.
  • the semiconductor chip B has a semiconductor layer sequence which is arranged on a carrier substrate 30.
  • Carrier substrate 30 has been replaced.
  • Semiconductor layer sequence comprises a first
  • the first semiconductor region 31 is p-type and the second semiconductor region 33 is n-type.
  • the semiconductor layer sequence is preferably based on a nitride compound semiconductor material. "Based on a nitride compound semiconductor material" means in
  • the semiconductor layer sequence or at least one layer thereof, in particular the active zone a nitride III / V compound semiconductor material, preferably AlnGamlnl-n-mN, wherein 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1.
  • This material does not necessarily have to have a mathematically exact composition according to the above formula. Rather, it may have one or more dopants as well as additional components that the
  • AlnGamlnl-n-mN material essentially does not change.
  • the above formula contains only the essential constituents of the crystal lattice (Al, Ga, In, N), even if these may be partially replaced by small amounts of other substances.
  • Carrier substrate 30 is a first contact layer 35
  • the first contact layer 35 preferably comprises a material, in particular a metal, with a high
  • Support substrate 30 a second contact layer 36 which extends into a recess 34 in the active zone 32nd
  • the carrier substrate 30 may be electrically conductive, so that in operation from the rear side, via the carrier substrate 30 and the first contact layer 35 and via a side
  • the semiconductor chip B may have a radiation-permeable cover element 7 on its front-side surface 3A.
  • the cover 7 has a uniform thickness.
  • the cover member 7 may be a glass member, which on a front surface of the
  • the semiconductor chip B is intended to emit electromagnetic radiation generated by the active zone 32 during operation through its front surface 3A. From the active zone 32 in the direction of the back, ie in
  • electromagnetic radiation is from the first
  • the electrical contact ⁇ point 36 A is not in the beam path in the direction of
  • FIGS. 4A and 4B show an exemplary embodiment of a semiconductor chip A with a near-carrier arrangement of the n-side, which can be used as a second semiconductor chip 4 in the multichip component 1 according to the first exemplary embodiment.
  • the semiconductor chip A has a semiconductor layer sequence which is arranged on a carrier substrate 40. Especially is a growth substrate on which the
  • Carrier substrate 40 has been replaced.
  • Semiconductor layer sequence comprises a first
  • the first semiconductor region 41 is p-type and the second semiconductor region 43 is n-type.
  • the semiconductor layer sequence is preferably based on a phosphide compound semiconductor material.
  • the semiconductor layer sequence, in particular the active zone, preferably Al n Ga m ini- n - comprises m P, where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1, preferably with n + 0 and / or m + 0.
  • this material does not necessarily have to have a mathematically exact composition according to the above formula: Rather, it may have one or more dopants and additional constituents which the
  • the above formula includes only the essential constituents of the crystal lattice (Al, Ga, In, P), even though these may be partially replaced by small amounts of other substances.
  • the semiconductor chip A has a first front side
  • Contact layer 44 having an electrical contact point 44A, which in an edge region of the semiconductor layer sequence is arranged (see Figure 4B).
  • the contact layer 44 is structured and has spaces in which the
  • the cover member 7 may be formed of glass. Such a glass element leads to an improvement of the radiation extraction in the case of red light and to a weakening in the case of blue light. As a result, in the multichip component 1, the ratio of the already weaker red component compared to the blue component can be improved.
  • Carrier substrate 40 is a second contact layer 45
  • the second contact layer 43 preferably comprises a material, in particular a metal, with a high
  • the semiconductor chip A is intended to emit electromagnetic radiation generated by the active zone 42 during operation through its front surface 4A. From the active zone 42 towards the back, ie in
  • electromagnetic radiation is from the second
  • the first contact layer 44 is a first contact layer 44
  • Embodiment is the contact point 36A of the first semiconductor chip 3 by means of the electrical conductor 5, in particular a bonding wire, with the second
  • Connection element 22 is electrically connected. Furthermore, the contact point 44A of the second semiconductor chip 1 is electrically connected to the second connection element 22 by means of the electrical conductor 5, in particular a bonding wire.
  • the second connection element 22 comprises a first
  • Part area 22A and a second portion 22B are connected to one another by a central region 22C of the second connecting element 22.
  • the second connection element 22 extends essentially along one diagonal of the two corners of the carrier 2
  • the second semiconductor chip 4 is disposed on the first portion 22A.
  • the second subregion 22B serves as a connection region for the first semiconductor chip 3, the electrical conductor 5 being fastened to the second subregion 22B.
  • On the central area 2C is a
  • Protective diode 6 is arranged, which protects the second semiconductor chip 4 from overvoltages.
  • the first connection element 21 comprises a first
  • Subarea 21A and a second subarea 21B are on the first portion 21A
  • Protective diode 6 is arranged, which protects the first semiconductor chip 3 from overvoltages.
  • the carrier 2 is composed of the connection elements 21, 22, 23 such that the first portion 21A of the first connection element 21 and the first portion 22A of the second connection element 22 along the first
  • Main extension direction X of the carrier 2 are arranged side by side. Furthermore, the second partial area 21B of the first connecting element 21 and the second are also
  • the carrier 2 is composed of the connection elements 21, 22, 23 such that the third connection element 23 and the second portion 22 B of the second
  • Main extension direction X of the carrier 2 are arranged side by side. Furthermore, the third connection element 23 and the first subregion 22A of the second connection element 22 are along the second main extension direction Y of FIG
  • Carrier 2 arranged side by side.
  • the two semiconductor chips 3, 4 are along the first
  • Main extension X arranged side by side.
  • the carrier 2 described here allows relatively small distances between the semiconductor chips 3, 4, so that the multichip component 1 has a compact size.
  • the multi-chip component 1 advantageously has small dimensions which are only 3.1 mm ⁇ 3.75 mm at a height of 0.5 mm.
  • the multi-chip component 1 comprises a housing frame 9 which is arranged on the carrier 2.
  • the semiconductor chips 3, 4 are arranged within the housing frame 9.
  • the housing frame 9 is reflective.
  • Titanium dioxide are attached.
  • the semiconductor chips 3, 4 may further be embedded in a potting, which is bounded laterally by the housing frame.
  • FIG. 1B shows a rear main surface 2B of the carrier 2 or of the surface-mountable multichip component 1.
  • the second connection element 22 is on the rear side
  • Main surface 2B of the main body 24 partially covered.
  • Terminal element 22 covered by the base body 24.
  • Connection element 21 may be covered by the main body 24.
  • the multichip component 1 has four connection regions on the rear side of the carrier 2, namely the first partial region 21A of the first connection element 21, the first and second partial regions 22A, 22B of the second
  • Connection carrier (not shown) can be mechanically and electrically connected.
  • the four connection areas are arranged symmetrically. Due to the symmetrical arrangement of the four connection regions, the multichip component 1 can be mechanically stably fixed on a connection carrier.
  • the multi-chip component 1 according to a second exemplary embodiment shown in FIGS. 2A and 2B has a carrier 2, which is preferably of the same design as the carrier described in connection with the first exemplary embodiment.
  • the first and second semiconductor chips 3, 4 are arranged on two different connection elements 21, 22 and connected to a further connection element 22, 23 by means of an electrical conductor.
  • the semiconductor region of the first semiconductor chip 3 adjoining the first connection element 21 is n-type, while the semiconductor region of the second semiconductor chip 4 adjoining the second connection element 22 is p-type.
  • the first semiconductor chip 3 is formed like the semiconductor chip A shown in FIGS. 4A and 4B, while the second semiconductor chip 4 is formed like the semiconductor chip B shown in FIG.
  • Connecting element 22 in operation a cathode for the first and second semiconductor chip 3, 4. Furthermore, the first connection element 21 forms an anode for the first semiconductor chip 3. And the third connection element 23 forms an anode for the second semiconductor chip 4th
  • Such a multi-chip component 1 is particularly suitable for projector and headlight applications.
  • the present application claims the priority of the German application DE 10 2014 101 215.1, whose

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein oberflächenmontierbares Multichip-Bauelement angegeben, das vorzugsweise zur Strahlungsemission vorgesehen ist. Insbesondere ist das Multichip-Bauelement ein mehrfarbiges Leuchtdiodenmodul.

Description

Beschreibung
Oberflächenmontierbares Multichip-Bauelement Es wird ein oberflächenmontierbares Multichip-Bauelement angegeben, das vorzugsweise zur Strahlungsemission vorgesehen ist. Insbesondere ist das Multichip-Bauelement ein
mehrfarbiges Leuchtdiodenmodul. Für Projektions- oder Scheinwerferanwendungen werden
Lichtquellen benötigt, die zum einen hohe Lichtleistungen erbringen und zum anderen einen kompakten Aufbau aufweisen. Zu einem kompakten Aufbau gehört unter anderem eine einfache elektrische Versorgung der Lichtquelle, um die Anzahl weiterer elektrischer Komponenten wie beispielsweise Treiber möglichst gering zu halten. Beispielsweise sind Lichtquellen bekannt, die mehrere Halbleiterchips aufweisen, die auf einer gemeinsamen Metallisierung, die eine gemeinsame Elektrode bildet, in gleicher Orientierung angeordnet und getrennt ansteuerbar sind. Bei unterschiedlicher Orientierung der Halbleiterchips ist jedoch eine getrennte Ansteuerung
schwieriger zu realisieren. Unter der Orientierung ist vorliegend insbesondere die Anordnung der Halbleiterchips hinsichtlich ihrer pn-Übergänge zu verstehen.
Eine zu lösende Aufgabe besteht vorliegend darin, ein
oberflächenmontierbares Multichip-Bauelement mit getrennt ansteuerbaren Halbleiterchips unterschiedlicher Orientierung anzugeben .
Gemäß zumindest einer Ausführungsform umfasst das
oberflächenmontierbare Multichip-Bauelement einen Träger, der ein erstes, zweites und drittes Anschlusselement aufweist, die voneinander elektrisch isoliert sind. Insbesondere weisen die Anschlusselemente metallische Eigenschaften auf. Mit Vorteil können die Anschlusselemente aus dem gleichen
Material und insbesondere aus einem einzigen Werkstück, beispielsweise einem sogenannten Leadframe, hergestellt sein. Vorzugsweise ist der Träger eben ausgebildet, das heißt der Träger erstreckt sich im Wesentlichen in einer einzigen
Ebene. Es ist somit insbesondere möglich, dass die drei
Anschlusselemente in der einzigen Ebene angeordnet sind.
Gemäß zumindest einer Ausführungsform umfasst das
oberflächenmontierbare Multichip-Bauelement einen ersten Halbleiterchip und einen zweiten Halbleiterchip. Das
oberflächenmontierbare Multichip-Bauelement kann auch mehr als zwei Halbleiterchips aufweisen. Vorzugsweise ist der erste Halbleiterchip auf dem ersten Anschlusselement
angeordnet. Insbesondere ist der erste Halbleiterchip mittels eines Befestigungsmittels, zum Beispiel einem Lot oder einem Kleber, an dem ersten Anschlusselement befestigt. Weiterhin ist der erste Halbleiterchip vorzugsweise mit dem ersten und zweiten Anschlusselement elektrisch verbunden. Dabei kann das erste Anschlusselement eine erste Elektrode und das zweite Anschlusselement eine zweite Elektrode für den ersten
Halbleiterchip bilden.
Weiter bevorzugt ist der zweite Halbleiterchip auf dem zweiten Anschlusselement angeordnet. Insbesondere ist der zweite Halbleiterchip mittels eines Befestigungsmittels, zum Beispiel einem Lot oder einem Kleber, an dem zweiten
Anschlusselement befestigt. Weiterhin ist der zweite
Halbleiterchip vorzugsweise mit dem zweiten und dritten
Anschlusselement elektrisch verbunden. Dabei kann das dritte Anschlusselement eine erste Elektrode und das zweite Anschlusselement eine zweite Elektrode für den zweiten
Halbleiterchip bilden.
Insbesondere weist die erste Elektrode eine erste Polarität auf, während die zweite Elektrode eine zweite, von der ersten verschiedene Polarität aufweist.
Gemäß zumindest einer Ausführungsform bildet das zweite
Anschlusselement im Betrieb eine gemeinsame Kathode oder Anode für den ersten und zweiten Halbleiterchip. Mittels der gemeinsamen Elektrode und den separaten weiteren Elektroden ist es im Betrieb möglich, die beiden Halbleiterchips getrennt voneinander anzusteuern. Gemäß zumindest einer Ausführungsform weisen der erste und zweite Halbleiterchip jeweils einen ersten Halbleiterbereich eines ersten Leitfähigkeitstyps und einen zweiten
Halbleiterbereich eines zweiten Leitfähigkeitstyps auf.
Beispielsweise kann es sich bei dem ersten Leitfähigkeitstyp um eine p-Leitfähigkeit und bei dem zweiten Leitfähigkeitstyp um eine n-Leitfähigkeit handeln.
Vorzugsweise sind die beiden Halbleiterchips in verschiedener Orientierung angeordnet. Insbesondere sind die an die
Anschlusselemente angrenzenden Halbleiterbereiche der
Halbleiterchips verschiedenen Leitfähigkeitstyps. Dies bedeutet beispielsweise, dass der erste Halbleiterchip so angeordnet ist, dass der erste Halbleiterbereich, der einen ersten Leitfähigkeitstyp aufweist, an das erste
Anschlusselement angrenzt, während beim zweiten
Halbleiterchip der zweite Anschlussbereich, der einen zweiten Leitfähigkeitstyp aufweist, an das zweite Anschlusselement angrenzt und umgekehrt. Bei einer bevorzugten Ausgestaltung sind mittels des zweiten Anschlusselements die Halbleiterbereiche des gleichen
Leitfähigkeitstyps der beiden Halbleiterchips elektrisch miteinander verbunden. Das heißt, dass die Halbleiterbereiche des gleichen Leitfähigkeitstyps mittels des zweiten
Anschlusselements mit dem gleichen Potenzial verbunden sind.
Gemäß zumindest einer Ausführungsform weist das zweite
Anschlusselement einen ersten und zweiten Teilbereich auf. Die beiden Teilbereiche sind insbesondere durch einen
Mittelbereich des zweiten Anschlusselements miteinander verbunden. Insbesondere können die beiden Teilbereiche ausschließlich durch den Mittelbereich elektrisch miteinander verbunden sein. Bei dem Mittelbereich kann es sich
beispielsweise um einen Bonddraht handeln. Das zweite
Anschlusselement erstreckt sich im Wesentlichen entlang einer Diagonale die zwei Ecken des Trägers miteinander verbindet. Beispielsweise kann der zweite Halbleiterchip auf dem ersten Teilbereich angeordnet sein. Weiterhin kann der zweite
Teilbereich als Anschlussbereich für den ersten
Halbleiterchip dienen. Auch das erste Anschlusselement kann einen ersten und zweiten Teilbereich aufweisen. Insbesondere ist der erste Halbleiterchip auf dem ersten Teilbereich des ersten Anschlusselements angeordnet.
Bei einer bevorzugten Ausgestaltung des
oberflächenmontierbaren Multichip-Bauelements ist der Träger aus den Anschlusselementen derart zusammengesetzt, dass der erste Teilbereich des ersten Anschlusselements und der erste Teilbereich des zweiten Anschlusselements entlang einer ersten Haupterstreckungsrichtung des Trägers nebeneinander angeordnet sind. Weiterhin können auch der zweite Teilbereich des ersten Anschlusselements und der zweite Teilbereich des zweiten Anschlusselements entlang der ersten
Haupterstreckungsrichtung des Trägers nebeneinander
angeordnet sein. Insbesondere sind auch die beiden
Halbleiterchips entlang der ersten Haupterstreckungsrichtung nebeneinander angeordnet.
Dass zwei oder mehr Teilbereiche entlang einer
Haupterstreckungsrichtung "nebeneinander angeordnet" sind kann hierbei und im Folgenden bedeuten, dass die Teilbereiche räumlich voneinander getrennt entlang der besagten
Haupterstreckungsrichtung angeordnet sind. Hierbei ist es insbesondere möglich, dass die Teilbereiche in ihrer
maximalen Ausdehnung entlang einer Richtung senkrecht zu der Hauptersteckungsrichtung, entlang derer die Teilbereiche nebeneinander angeordnet sind, zu wenigstens 80 %, bevorzugt wenigstens 90 %, überlappen. Mit anderen Worten, es ist möglich, dass die Teilbereiche entlang wenigstens 80 %, bevorzugt wenigstens 90 %, ihrer maximalen Ausdehnung entlang der Richtung senkrecht zur besagten Haupterstreckungsrichtung nebeneinander angeordnet sind.
Weiterhin ist der Träger mit Vorteil aus den
Anschlusselementen derart zusammengesetzt, dass das dritte Anschlusselement und der zweite Teilbereich des zweiten
Anschlusselements entlang der ersten
Haupterstreckungsrichtung des Trägers nebeneinander
angeordnet sind.
Außerdem kann der Träger aus den Anschlusselementen derart zusammengesetzt sein, dass das dritte Anschlusselement und der erste Teilbereich des zweiten Anschlusselements entlang einer zweiten Haupterstreckungsrichtung des Trägers
nebeneinander angeordnet sind. Vorzugsweise sind der erste Teilbereich des ersten Anschlusselements, der Mittelbereich des zweiten
Anschlusselements sowie das dritte Anschlusselement entlang einer Diagonale angeordnet, die quer zu der Diagonale
angeordnet ist, entlang der sich das zweite Anschlusselement erstreckt .
Insbesondere können der erste Teilbereich und der zweite Teilbereich des zweiten Anschlusselements entlang der einen Diagonalen, die zwei Ecken des Träges miteinander verbindet, angeordnet sein. Ferner können der erste Teilbereich des ersten Anschlusselements und das dritte Anschlusselement entlang der zu der besagten Diagonalen, entlang derer die Teilbereiche des zweiten Anschlusselements angeordnet sind, quer und/oder senkrecht verlaufenden Diagonalen angeordnet sein .
Insbesondere sind die erste und zweite
Haupterstreckungsrichtung quer, insbesondere senkrecht, zueinander angeordnet. Vorzugsweise spannen die erste und zweite Haupterstreckungsrichtung eine Ebene auf, zu welcher eine vorderseitige und rückseitige Hauptfläche des Trägers parallel angeordnet sind. Beispielsweise weist der Träger in einer Aufsicht auf die durch die zwei Haupterstreckungsrichtungen aufgespannte Ebene eine rechtecksartige Form auf. Mit anderen Worten, der Träger weist annäherungsweise die Form eines Rechtecks auf. Die erste Haupterstreckungsrichtung kann dann entlang der ersten Seite des Rechtecks verlaufen, während die zweite
Haupterstreckungsrichtung entlang der zu der ersten Seite quer oder senkrecht verlaufenden zweiten Seite des Rechtecks verlaufen kann. Insbesondere ist es möglich, dass sich die Anschlusselemente in einer vertikalen Richtung, die senkrecht zu den beiden Haupterstreckungsrichtungen verläuft, im Rahmen der
Herstellungstoleranzen weder überragen noch unterragen. Mit anderen Worten, die Anschlusselemente können in einer
einzigen Ebene angeordnet sein. Zusätzlich ist es möglich, dass die Anschlusselemente, sowie deren Teilbereiche, jeweils eben ausgebildet sind. "Eben ausgebildet" kann hierbei und im Folgenden bedeuten, dass die Anschlusselemente entlang der beiden Haupterstreckungsrichtungen keine makroskopischen
Ausbuchtungen und/oder Ausnehmungen aufweisen. Insbesondere ist es möglich, dass jeder Teilbereich bzw. jedes
Anschlusselement jeweils lediglich zwei Flächen aufweist, die sich entlang der Haupterstreckungsrichtungen erstrecken und in vertikaler Richtung im Rahmen der Herstellungstoleranzen parallel zueinander angeordnet sind.
Ferner können das dritte Anschlusselement und der zweite Teilbereich des zweiten Anschlusselements in einer Aufsicht auf den Träger dieselbe geometrische Form aufweisen. Ferner können das dritte Anschlusselement und der zweite Teilbereich des zweiten Anschlusselements entlang der ersten
Haupterstreckungsrichtung und/oder entlang der zweiten
Haupterstreckungsrichtung dieselbe maximale Ausdehnung aufweisen. Zudem können der erste Teilbereich des ersten Anschlusselements und der erste Teilbereich des zweiten
Anschlusselements in der Aufsicht eine ähnliche geometrische Form aufweisen und insbesondere eine ähnliche maximale
Ausdehnung entlang der beiden Haupterstreckungsrichtungen aufweisen. Beispielsweise unterscheiden sich die maximalen Ausdehnungen der beiden ersten Teilbereiche entlang der beiden Haupterstreckungsrichtung um höchstens +/- 10 %. Gemäß zumindest einer Ausführungsform ist auf dem dritten Anschlusselement kein Halbleiterchip angeordnet. Mit anderen Worten, das dritte Anschlusselement kann frei von einem
Halbleiterchip sein. Insbesondere dient das dritte
Anschlusselement als Anschlussbereich für den zweiten
Halbleiterchip. Beispielsweise kann der zweite Halbleiterchip mit dem dritten Anschlusselement mittels eines elektrischen Leiters elektrisch verbunden sein. Entsprechend kann der erste Halbleiterchip mittels eines elektrischen Leiters mit dem zweiten Anschlusselement elektrisch verbunden sein. Der elektrische Leiter ist insbesondere ein Bonddraht, der sich vom Halbleiterchip bis zu dem Anschlusselement, mit dem eine elektrische Verbindung hergestellt werden soll, erstreckt.
Gemäß zumindest einer Ausführungsform weist der Träger einen Grundkörper auf, in den die Anschlusselemente zumindest teilweise eingebettet sind. Beispielsweise kann zur
Herstellung des Trägers ein Leadframe verwendet werden, der die drei Anschlusselemente, wobei die Anschlusselemente miteinander verbunden sind. Dieser Leadframe kann zumindest teilweise in ein Grundmaterial eingebettet werden. Der so gebildete Leadframe-Verbund kann derart zerteilt werden, dass die Anschlusselemente voneinander getrennt werden und nur durch den Grundkörper aus Grundmaterial zusammengehalten werden. Insbesondere kann als Grundmaterial ein
Kunststoffmaterial wie beispielsweise ein Epoxidharz
verwendet werden. Weiterhin ist der Leadframe vorzugsweise aus Kupfer oder einem Kupfer-haltigen Material gebildet. Vorzugsweise handelt es sich bei dem hier beschriebenen
Bauelement um ein sogenanntes QFN (Quad Fiat No Leads) - Package. Insbesondere ragen hierbei die Anschlusselemente seitlich nicht über den Grundkörper hinaus, sondern sind plan in den Grundkörper integriert. Dadurch kann der benötigte Platz auf einem Anschlussträger, auf dem das Multichip- Bauelement montiert werden kann, reduziert und eine höhere Packungsdichte erreicht werden. Unter dem Anschlussträger ist beispielsweise eine Leiterplatte zu verstehen.
Bei einer bevorzugten Ausgestaltung ist das zweite
Anschlusselement an der rückseitigen Hauptfläche des Trägers von dem Grundkörper teilweise bedeckt. Insbesondere ist der weiter oben beschriebene Mittelbereich, der den ersten und zweiten Teilbereich des zweiten Anschlusselements miteinander verbindet, von dem Grundkörper bedeckt. Insbesondere weist das Multichip-Bauelement damit auf der Rückseite des Trägers vier Anschlussbereiche auf, nämlich das erste
Anschlusselement, den ersten und zweiten Teilbereich des zweiten Anschlusselements und das dritte Anschlusselement, so dass das Multichip-Bauelement an vier Stellen mit dem
Anschlussträger mechanisch und elektrisch verbunden werden kann. Insbesondere sind die vier Anschlussbereiche im
Wesentlichen symmetrisch angeordnet. Durch die symmetrische Anordnung der vier Anschlussbereiche kann das Multichip- Bauelement mechanisch stabil auf einem Anschlussträger befestigt werden. Vorteilhafterweise erlaubt der hier beschriebene Träger relativ geringe Abstände zwischen den Halbleiterchips, so dass das Multichip-Bauelement eine kompakte Größe aufweist. Insbesondere sind der erste und zweite Halbleiterchip durch einen Zwischenraum voneinander getrennt, der eine laterale Abmessung von größer Null und höchstens 0.1 mm aufweist.
Insbesondere wird die laterale Abmessung des Zwischenraums entlang der ersten Haupterstreckungsrichtung des Trägers bestimmt . Gemäß zumindest einer Ausführungsform sind die
Halbleiterchips zur Strahlungsemission vorgesehen.
Insbesondere sind die Halbleiterchips Dünnfilmchips, die im Betrieb einen Großteil der erzeugten Strahlung über ihre vorderseitige Oberfläche emittieren. Vorzugsweise emittieren die Halbleiterchips im Betrieb Strahlung in verschiedenen Wellenlängenbereichen. Beispielsweise emittiert einer der beiden Halbleiterchips im Betrieb rotes und der andere blaues Licht .
Gemäß zumindest einer Ausführungsform weisen der erste und zweite Halbleiterchip jeweils ein strahlungsdurchlässiges Abdeckelement auf, das an der dem jeweiligen Anschlusselement abgewandten vorderseitigen Oberfläche der Halbleiterchips angeordnet ist. Das Abdeckelement weist insbesondere eine gleichmäßige Dicke auf. Weiterhin kann das Abdeckelement ein Glaselement sein, das auf einer vorderseitigen Oberfläche einer Halbleiterschichtenfolge der Halbleiterchips aufgeklebt ist. Das Glaselement kann bei rotem Licht zu einer
Verbesserung der Strahlungsauskopplung und bei blauem Licht zu einer Abschwächung führen. Dadurch kann das Verhältnis des ohnehin schwächeren Rotanteils gegenüber dem Blauanteil verbessert werden. Gemäß zumindest einer Ausführungsform weist das Multichip- Bauelement einen Gehäuserahmen auf, innerhalb dem die
Halbleiterchips angeordnet sind. Vorzugsweise ist der
Gehäuserahmen auf dem Träger angeordnet. Beispielsweise kann der Gehäuserahmen ein Verguss sein, der Silikon enthält.
Weiterhin kann der Gehäuserahmen reflektierend ausgebildet sein und zum Beispiel Zusätze eines reflektierenden Materials wie Titandioxid enthalten. Ferner können die Halbleiterchips an ihren vorderseitigen Oberflächen ein Wellenlängenkonversionselement aufweisen, das zumindest einen Teil der emittierten Strahlung in Strahlung einer anderen Wellenlänge umwandelt.
Weitere Vorteile, vorteilhafte Ausführungsformen und
Weiterbildungen ergeben sich aus den im Folgenden in
Verbindung mit den Figuren beschriebenen
Ausführungsbeispielen .
Es zeigen:
Figur 1A eine schematische Draufsicht auf eine Vorderseite eines oberflächenmontierbaren Multichip-Bauelements gemäß einem ersten Ausführungsbeispiel und Figur 1B eine schematische Draufsicht auf eine Rückseite des
oberflächenmontierbaren Multichip-Bauelements gemäß dem ersten Ausführungsbeispiel,
Figur 2A eine schematische Draufsicht auf eine Vorderseite eines oberflächenmontierbaren Multichip-Bauelements gemäß einem zweiten Ausführungsbeispiel und Figur 2B eine schematische Draufsicht auf eine Rückseite des oberflächenmontierbaren Multichip-Bauelements gemäß dem zweiten Ausführungsbeispiel,
Figur 3 eine schematische Querschnittsansicht eines
Halbleiterchips gemäß einem Ausführungsbeispiel mit trägernaher Anordnung der p-Seite, und
Figur 4A eine schematische Querschnittsansicht und Figur 4B eine schematische Draufsicht auf eine Vorderseite eines Halbleiterchips gemäß einem Ausführungsbeispiel mit trägernaher Anordnung der n-Seite. In den Figuren 1A und 1B ist ein erstes Ausführungsbeispiel eines oberflächenmontierbaren Multichip-Bauelements 1 dargestellt. Das Multichip-Bauelement 1 umfasst einen Träger 2 sowie einen ersten Halbleiterchip 3 und einen zweiten
Halbleiterchip 4, die auf einer vorderseitigen Hauptfläche 2A des Trägers 2 angeordnet sind.
Der Träger 2 umfasst ein erstes Anschlusselement 21, ein zweites Anschlusselement 22 und ein drittes Anschlusselement 23, wobei der erste Halbleiterchip 3 auf dem ersten
Anschlusselement 21 und der zweite Halbleiterchip 4 auf dem zweiten Anschlusselement 22 angeordnet ist. Die
Anschlusselemente 21, 22, 23 sind elektrisch leitend
ausgebildet und voneinander elektrisch isoliert. Die
Anschlusselemente 21, 22, 23 weisen insbesondere metallische Eigenschaften auf und können beispielsweise aus Kupfer oder einem Kupfer-haltigen Material gebildet sein. Vorzugsweise sind die Anschlusselemente 21, 22, 23 aus dem gleichen
Material und insbesondere aus einem einzigen Werkstück, beispielsweise einem sogenannten Leadframe, hergestellt.
Der Träger 2 umfasst ferner einen Grundkörper 24, in den die Anschlusselemente 21, 22, 23 zumindest teilweise eingebettet sind. Insbesondere sind die Anschlusselemente 21, 22, 23 mittels des Grundkörpers 24 voneinander elektrisch isoliert. Der Grundkörper 24 ist vorzugsweise aus einem elektrisch isolierenden Grundmaterial wie zum Beispiel einem Epoxidharz gebildet. Das Grundmaterial kann Materialzusätze enthalten, die zum Beispiel die optischen oder thermischen Eigenschaften des Grundkörpers beeinflussen. Beispielsweise kann das
Grundmaterial Ruß enthalten und damit für einen Betrachter schwarz erscheinen. Zur Herstellung des Trägers 2 kann ein Leadframe verwendet werden, in welchem die drei Anschlusselemente 21, 22, 23 ursprünglich miteinander verbunden sind. Dieser Leadframe kann zumindest teilweise in das Grundmaterial eingebettet werden. Der so gebildete Leadframe-Verbund kann derart zerteilt werden, dass die Anschlusselemente 21, 22, 23 voneinander getrennt werden und nur noch durch den
Grundkörper 24 miteinander verbunden sind. Der Träger 2 ist vorzugsweise eben ausgebildet und erstreckt sich in einer Ebene, die durch eine erste
Haupterstreckungsrichtung X und eine zweite
Haupterstreckungsrichtung Y aufgespannt wird. Bei dem hier beschriebenen Multichip-Bauelement 1 handelt es sich um ein sogenanntes QFN (Quad Fiat No Leads)- Package. Hierbei ragen die Anschlusselemente 21, 22, 23 seitlich nicht über den Grundkörper 24 hinaus, sondern sind plan in den Grundkörper 24 integriert. Dadurch kann der benötigte Platz auf einem Anschlussträger (nicht dargestellt) , auf dem das Multichip-Bauelement 1 montiert werden kann, reduziert und eine höhere Packungsdichte erreicht werden.
Die beiden Halbleiterchips 3, 4 sind jeweils mit ihren rückseitigen Oberflächen auf den Anschlusselementen 21, 22 angeordnet. Insbesondere sind die Halbleiterchips 3, 4 mittels eines Befestigungsmittels, zum Beispiel einem Lot oder einem Kleber, an den Anschlusselementen 21, 22
befestigt. Vorzugsweise sind die Halbleiterchips 3, 4 durch das Befestigungsmittel zugleich mit dem jeweiligen
Anschlusselement 21, 22, auf dem sie angeordnet sind, elektrisch leitend verbunden. Weiterhin sind die beiden
Halbleiterchips 3, 4 jeweils mittels eines elektrischen Leiters 5 mit einem weiteren Anschlusselement 22, 23
elektrisch leitend verbunden. Insbesondere ist der erste Halbleiterchip 3 mittels eines elektrischen Leiters 5 mit dem zweiten Anschlusselement 22 und der zweite Halbleiterchip 4 mittels eines elektrischen Leiters 5 mit dem dritten
Anschlusselement 23 elektrisch leitend verbunden.
Im Betrieb des oberflächenmontierbaren Multichip-Bauelements 1 liegen das erste und dritte Anschlusselement 21, 23 auf einem anderen Potenzial als das zweite Anschlusselement 22.
Insbesondere liegen das erste und dritte Anschlusselement 21, 23 auf demselben Potenzial. Das erste Anschlusselement 21 bildet eine erste Elektrode und das zweite Anschlusselement 22 bildet eine zweite Elektrode für den ersten Halbleiterchip 3. Weiterhin bilden das dritte Anschlusselement 23 eine erste Elektrode und das zweite Anschlusselement 22 eine zweite Elektrode für den zweiten Halbleiterchip 4.
Bei dem in den Figuren 1A und 1B dargestellten ersten
Ausführungsbeispiel bildet das zweite Anschlusselement 22 im Betrieb eine gemeinsame Anode für den ersten und zweiten Halbleiterchip 3, 4. Weiterhin bildet das erste
Anschlusselement 21 eine Kathode für den ersten
Halbleiterchip 3. Und das dritte Anschlusselement 23 bildet eine Kathode für den zweiten Halbleiterchip 4.
Die Halbleiterchips 3, 4 sind in unterschiedlicher
Orientierung angeordnet. Dies bedeutet insbesondere, dass die Halbleiterbereiche des ersten und zweiten Halbleiterchips 3, 4, die jeweils an die Anschlusselemente 22, 23, auf denen die Halbleiterchips 3, 4 angeordnet sind, angrenzen, einen verschiedenen Leitfähigkeitstyp aufweisen. Beispielsweise kann der an das erste Anschlusselement 21 angrenzende Halbleiterbereich des ersten Halbleiterchips 3 p-leitend sein, während der an das zweite Anschlusselement 22
angrenzende Halbleiterbereich des zweiten Halbleiterchips 4 n-leitend ist.
Die Figur 3 zeigt ein Ausführungsbeispiel eines
Halbleiterchips B mit trägernaher Anordnung der p-Seite, der bei dem Multichip-Bauelement 1 gemäß dem ersten
Ausführungsbeispiel als erster Halbleiterchip 3 verwendet werden kann.
Der Halbleiterchip B emittiert im Betrieb insbesondere
Strahlung mit kürzerer Wellenlänge als ein als zweiter
Halbleiterchip 4 verwendeter Halbleiterchip A, der in den Figuren 4A und 4B dargestellt ist. Vorzugsweise emittiert der Halbleiterchip B im Betrieb blaues Licht, während der
Halbleiterchip A rotes Licht emittiert.
Der Halbleiterchip B weist eine Halbleiterschichtenfolge auf, die auf einem Trägersubstrat 30 angeordnet ist. Insbesondere ist ein Aufwachssubstrat , auf welchem die
Halbleiterschichtenfolge ursprünglich hergestellt wurde, von der Halbleiterschichtenfolge entfernt und durch das
Trägersubstrat 30 ersetzt worden. Die
Halbleiterschichtenfolge umfasst einen ersten
Halbleiterbereich 31 eines ersten Leitfähigkeitstyps, eine aktive Zone 32 und einen zweiten Halbleiterbereich 33 eines zweiten Leitfähigkeitstyps, wobei der erste Halbleiterbereich 31 auf einer dem Trägersubstrat 30 zugewandten Seite der aktive Zone 32 und der zweite Halbleiterbereich 33 auf einer dem Trägersubstrat 30 abgewandten Seite der aktive Zone 32 angeordnet ist. Insbesondere ist der erste Halbleiterbereich 31 p-leitend und der zweite Halbleiterbereich 33 n-leitend. Die Halbleiterschichtenfolge basiert vorzugsweise auf einem Nitrid-Verbindungshalbleitermaterial. „Auf einem Nitrid- Verbindungshalbleitermaterial basierend" bedeutet im
vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest eine Schicht davon, insbesondere die aktive Zone, ein Nitrid-III/V-Verbindungshalbleitermaterial, vorzugsweise AlnGamlnl-n-mN umfasst, wobei 0 < n < 1, 0 < m < 1 und n+m < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die
charakteristischen physikalischen Eigenschaften des
AlnGamlnl-n-mN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (AI, Ga, In, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Zwischen dem ersten Halbleiterbereich 31 und dem
Trägersubstrat 30 ist eine erste Kontaktschicht 35
angeordnet. Die erste Kontaktschicht 35 weist vorzugsweise ein Material, insbesondere ein Metall, mit einem hohen
Reflexionskoeffizienten auf, etwa Silber. Weiterhin ist zwischen dem ersten Halbleiterbereich 31 und dem
Trägersubstrat 30 eine zweite Kontaktschicht 36 angeordnet, die bis in eine Vertiefung 34 in der aktiven Zone 32
hineinragt und diese vorzugsweise vollständig ausfüllt.
Das Trägersubstrat 30 kann elektrisch leitend sein, so dass im Betrieb von der Rückseite, über das Trägersubstrat 30 und die erste Kontaktschicht 35 sowie über eine seitlich
angeordnete elektrische Kontaktstelle 36A der zweiten Kontaktschicht 36 ein Betriebsstrom in die
Halbleiterschichtenfolge eingeprägt wird.
Der Halbleiterchip B kann an seiner vorderseitigen Oberfläche 3A ein strahlungsdurchlässiges Abdeckelement 7 aufweisen. Insbesondere weist das Abdeckelement 7 eine gleichmäßige Dicke auf. Weiterhin kann das Abdeckelement 7 ein Glaselement sein, das auf eine vorderseitige Oberfläche der
Halbleiterschichtenfolge aufgeklebt ist.
Der Halbleiterchip B ist dazu vorgesehen, von der aktiven Zone 32 im Betrieb erzeugte elektromagnetische Strahlung durch seine vorderseitige Oberfläche 3A zu emittieren. Von der aktiven Zone 32 in Richtung der Rückseite, also in
Richtung einer rückseitigen Oberfläche 3B, emittierte
elektromagnetische Strahlung wird von der ersten
Kontaktschicht 35 und der zweiten Kontaktschicht 36 in Rich¬ tung der Vorderseite zurück reflektiert. Vorteilhafterweise befindet sich die elektrische Kontakt¬ stelle 36A nicht im Strahlengang der in Richtung der
Vorderseite emittierten elektromagnetischen Strahlung, so dass durch die elektrische Kontaktstelle 36A keine
Abschattung erfolgt.
Die Figuren 4A und 4B zeigen ein Ausführungsbeispiel eines Halbleiterchips A mit einer trägernahen Anordnung der n- Seite, der bei dem Multichip-Bauelement 1 gemäß dem ersten Ausführungsbeispiel als zweiter Halbleiterchip 4 verwendet werden kann.
Der Halbleiterchip A weist eine Halbleiterschichtenfolge auf, die auf einem Trägersubstrat 40 angeordnet ist. Insbesondere ist ein Aufwachssubstrat , auf welchem die
Halbleiterschichtenfolge hergestellt wurde, von der
Halbleiterschichtenfolge entfernt und durch das
Trägersubstrat 40 ersetzt worden. Die
Halbleiterschichtenfolge umfasst einen ersten
Halbleiterbereich 41 eines ersten Leitfähigkeitstyps, eine aktive Zone 42 und einen zweiten Halbleiterbereich 43 eines zweiten Leitfähigkeitstyps, wobei der erste Halbleiterbereich 41 auf einer dem Trägersubstrat 40 abgewandten Seite der aktive Zone 42 und der zweite Halbleiterbereich 43 auf einer dem Trägersubstrat 40 zugewandten Seite der aktive Zone 42 angeordnet ist. Insbesondere ist der erste Halbleiterbereich 41 p-leitend und der zweite Halbleiterbereich 43 n-leitend. Die Halbleiterschichtenfolge basiert vorzugsweise auf einem Phosphid-Verbindungshalbleitermaterial . „Auf einem Phosphid- Verbindungshalbleitermaterial basierend" bedeutet in diesem Zusammenhang, dass die Halbleiterschichtenfolge, insbesondere die aktive Zone, vorzugsweise AlnGamIni-n-mP umfasst, wobei 0 < n < 1, 0 < m < 1 und n+m < 1 ist, vorzugsweise mit n + 0 und/oder m + 0. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die
physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (AI, Ga, In, P) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Der Halbleiterchip A weist vorderseitig eine erste
Kontaktschicht 44 mit einer elektrischen Kontaktstelle 44A auf, die in einem Randbereich der Halbleiterschichtenfolge angeordnet ist (vgl. Figur 4B) . Die Kontaktschicht 44 ist strukturiert und weist Zwischenräume auf, in denen die
Halbleiterschichtenfolge von der Kontaktschicht 44 unbedeckt ist. Weiterhin kann der Halbleiterchip A an seiner
vorderseitigen Oberfläche 4A ein strahlungsdurchlässiges
Abdeckelement 7 aufweisen. Das Abdeckelement 7 kann aus Glas gebildet sein. Ein solches Glaselement führt bei rotem Licht zu einer Verbesserung der Strahlungsauskopplung und bei blauem Licht zu einer Abschwächung . Dadurch kann bei dem Multichip-Bauelement 1 das Verhältnis des ohnehin schwächeren Rotanteils gegenüber dem Blauanteil verbessert werden.
Zwischen dem zweiten Halbleiterbereich 43 und dem
Trägersubstrat 40 ist eine zweite Kontaktschicht 45
angeordnet. Die zweite Kontaktschicht 43 weist vorzugsweise ein Material, insbesondere ein Metall, mit einem hohen
Reflexionskoeffizienten auf, etwa Silber.
Der Halbleiterchip A ist dazu vorgesehen, von der aktiven Zone 42 im Betrieb erzeugte elektromagnetische Strahlung durch seine vorderseitige Oberfläche 4A zu emittieren. Von der aktiven Zone 42 in Richtung der Rückseite, also in
Richtung einer rückseitigen Oberfläche 4B, emittierte
elektromagnetische Strahlung wird von der zweiten
Kontaktschicht 45 in Richtung der Vorderseite zurück
reflektiert .
Vorteilhafterweise weist die erste Kontaktschicht 44
Zwischenräume auf, durch welche Strahlung emittiert werden kann. Weiterhin befindet sich die elektrische Kontaktstelle
44A nicht an zentraler Stelle im Strahlengang der in Richtung der Vorderseite emittierten elektromagnetischen Strahlung, so dass durch die elektrische Kontaktstelle 44A keine Abschattung erfolgt.
Bei dem in den Figuren 1A und 1B dargestellten ersten
Ausführungsbeispiel ist die Kontaktstelle 36A des ersten Halbleiterchips 3 mittels des elektrischen Leiters 5, insbesondere einem Bonddraht, mit dem zweiten
Anschlusselement 22 elektrisch verbunden. Weiterhin ist die Kontaktstelle 44A des zweiten Halbleiterchips 1 mittels des elektrischen Leiters 5, insbesondere einem Bonddraht, mit dem zweiten Anschlusselement 22 elektrisch verbunden.
Das zweite Anschlusselement 22 umfasst einen ersten
Teilbereich 22A und einen zweiten Teilbereich 22B. Die beiden Teilbereiche 22A, 22B sind durch einen Mittelbereich 22C des zweiten Anschlusselements 22 miteinander verbunden. Das zweite Anschlusselement 22 erstreckt sich im Wesentlichen entlang einer Diagonale die zwei Ecken des Trägers 2
miteinander verbindet. Der zweite Halbleiterchip 4 ist auf dem ersten Teilbereich 22A angeordnet. Der zweite Teilbereich 22B dient als Anschlussbereich für den ersten Halbleiterchip 3, wobei der elektrische Leiter 5 an dem zweiten Teilbereich 22B befestigt ist. Auf dem Mittelbereich 2C ist eine
Schutzdiode 6 angeordnet, die den zweiten Halbleiterchip 4 vor Überspannungen schützt.
Auch das erste Anschlusselement 21 umfasst einen ersten
Teilbereich 21A und einen zweiten Teilbereich 21B. Der erste Halbleiterchip 4 ist auf dem ersten Teilbereich 21A
angeordnet. Ferner ist auf dem ersten Teilbereich 21A eine
Schutzdiode 6 angeordnet, die den ersten Halbleiterchip 3 vor Überspannungen schützt. Der Träger 2 ist aus den Anschlusselementen 21, 22, 23 derart zusammengesetzt, dass der erste Teilbereich 21A des ersten Anschlusselements 21 und der erste Teilbereich 22A des zweiten Anschlusselements 22 entlang der ersten
Haupterstreckungsrichtung X des Trägers 2 nebeneinander angeordnet sind. Weiterhin sind auch der zweite Teilbereich 21B des ersten Anschlusselements 21 und der zweite
Teilbereich 22B des zweiten Anschlusselements 22 entlang der ersten Haupterstreckungsrichtung X des Trägers 2
nebeneinander angeordnet.
Weiterhin ist der Träger 2 aus den Anschlusselementen 21, 22, 23 derart zusammengesetzt, dass das dritte Anschlusselement 23 und der zweite Teilbereich 22B des zweiten
Anschlusselements 22 entlang der ersten
Haupterstreckungsrichtung X des Trägers 2 nebeneinander angeordnet sind. Ferner sind das dritte Anschlusselement 23 und der erste Teilbereich 22A des zweiten Anschlusselements 22 entlang der zweiten Haupterstreckungsrichtung Y des
Trägers 2 nebeneinander angeordnet.
Die beiden Halbleiterchips 3, 4 sind entlang der ersten
Haupterstreckungsrichtung X nebeneinander angeordnet.
Vorteilhafterweise erlaubt der hier beschriebene Träger 2 relativ geringe Abstände zwischen den Halbleiterchips 3, 4, so dass das Multichip-Bauelement 1 eine kompakte Größe aufweist. Insbesondere sind der erste und zweite
Halbleiterchip 3, 4 durch einen Zwischenraum 8 voneinander getrennt, der eine laterale Abmessung 8A von größer Null und höchstens 0.1 mm aufweist. Insgesamt weist das Multichip- Bauelement 1 vorteilhaft kleine Maße auf, die lediglich 3,1 mm x 3,75 mm bei einer Höhe von 0,5 mm betragen. Das Multichip-Bauelement 1 umfasst einen Gehäuserahmen 9, der auf dem Träger 2 angeordnet ist. Die Halbleiterchips 3, 4 sind innerhalb des Gehäuserahmens 9 angeordnet. Insbesondere ist der Gehäuserahmen 9 reflektierend ausgebildet.
Beispielsweise kann der Gehäuserahmen 9 aus einem
Kunststoffmaterial wie Silikon gebildet sein, dem
reflektierende Partikel, zum Beispiel Partikel aus
Titandioxid, beigefügt sind. Die Halbleiterchips 3, 4 können weiterhin in einen Verguss eingebettet sein, der seitlich durch den Gehäuserahmen begrenzt wird.
In Figur 1B ist eine rückseitige Hauptfläche 2B des Trägers 2 beziehungsweise des oberflächenmontierbaren Multichip- Bauelements 1 dargestellt. Wie aus der Figur 1B hervorgeht, ist das zweite Anschlusselement 22 an der rückseitigen
Hauptfläche 2B von dem Grundkörper 24 teilweise bedeckt.
Insbesondere ist der Mittelbereich 2C des zweiten
Anschlusselements 22 von dem Grundkörper 24 bedeckt.
Weiterhin kann der zweite Teilbereich 21B des ersten
Anschlusselements 21 von dem Grundkörper 24 bedeckt sein. Dadurch weist das Multichip-Bauelement 1 auf der Rückseite des Trägers 2 vier Anschlussbereiche auf, nämlich den ersten Teilbereich 21A des ersten Anschlusselements 21, den ersten und zweiten Teilbereich 22A, 22B des zweiten
Anschlusselements 22 und das dritte Anschlusselement 23, so dass das Multichip-Bauelement an vier Stellen mit einem
Anschlussträger (nicht dargestellt) mechanisch und elektrisch verbunden werden kann. Die vier Anschlussbereiche sind symmetrisch angeordnet. Durch die symmetrische Anordnung der vier Anschlussbereiche kann das Multichip-Bauelement 1 mechanisch stabil auf einem Anschlussträger befestigt werden. Das in den Figuren 2A und 2B dargestellte Multichip- Bauelement 1 gemäß einem zweiten Ausführungsbeispiel weist einen Träger 2 auf, der vorzugsweise gleich ausgebildet ist wie der in Verbindung mit dem ersten Ausführungsbeispiel beschriebene Träger. Weiterhin sind der erste und zweite Halbleiterchip 3, 4 wie bei dem ersten Ausführungsbeispiel auf zwei verschiedenen Anschlusselementen 21, 22 angeordnet und mittels eines elektrischen Leiters mit einem weiteren Anschlusselement 22, 23 verbunden. Allerdings ist beim zweiten Ausführungsbeispiel der an das erste Anschlusselement 21 angrenzende Halbleiterbereich des ersten Halbleiterchips 3 n-leitend, während der an das zweite Anschlusselement 22 angrenzende Halbleiterbereich des zweiten Halbleiterchips 4 p-leitend ist. Vorzugsweise ist der erste Halbleiterchip 3 wie der in den Figuren 4A und 4B dargestellte Halbleiterchip A ausgebildet, während der zweite Halbleiterchip 4 wie der in Figur 3 dargestellte Halbleiterchip B ausgebildet ist.
Bei dem zweiten Ausführungsbeispiel bildet das zweite
Anschlusselement 22 im Betrieb eine Kathode für den ersten und zweiten Halbleiterchip 3, 4. Weiterhin bildet das erste Anschlusselement 21 eine Anode für den ersten Halbleiterchip 3. Und das dritte Anschlusselement 23 bildet eine Anode für den zweiten Halbleiterchip 4.
Vorteilhafterweise sind sowohl bei dem ersten
Ausführungsbeispiel als auch bei dem zweiten
Ausführungsbeispiel eines oberflächenmontierbaren Multichip- Bauelements 1 der erste und zweite Halbleiterchip 3, 4 getrennt voneinander ansteuerbar.
Ein derartiges Multichip-Bauelement 1 eignet sich besonders für Proj ektions-und Scheinwerferanwendungen. Die vorliegende Anmeldung beansprucht die Priorität der deutschen Anmeldung DE 10 2014 101 215.1, deren
Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Oberflächenmontierbares Multichip-Bauelement (1)
umfassend
- einen Träger (2), der ein erstes, zweites und drittes
Anschlusselement (21, 22, 23) aufweist, die voneinander elektrisch isoliert sind,
- einen ersten Halbleiterchip (3) , der auf dem ersten
Anschlusselement (21) angeordnet ist und mit dem ersten und zweiten Anschlusselement (21, 22) elektrisch verbunden ist, wobei das erste Anschlusselement (21) eine erste Elektrode und das zweite Anschlusselement (22) eine zweite Elektrode für den ersten Halbleiterchip (3) bildet,
- einen zweiten Halbleiterchip (4), der auf dem zweiten
Anschlusselement (22) angeordnet ist und mit dem zweiten und dritten Anschlusselement (22, 23) elektrisch verbunden ist, wobei das dritte Anschlusselement (23) eine erste Elektrode und das zweite Anschlusselement (22) eine zweite Elektrode für den zweiten Halbleiterchip (4) bildet, und wobei das zweite Anschlusselement (22) im Betrieb eine gemeinsame
Kathode oder Anode für den ersten und zweiten Halbleiterchip (3, 4) bildet.
2. Oberflächenmontierbares Multichip-Bauelement (1) nach dem vorhergehenden Anspruch, wobei
- das erste Anschlusselement (21) einen ersten Teilbereich (21A) aufweist,
- das zweite Anschlusselement (22) einen ersten Teilbereich (22A) , einen zweiten Teilbereich (22B) und einen
Mittelbereich (22C) , über den der erste Teilbereich (22A) des zweiten Anschlusselements (22) und der zweite Teilbereich (22B) des zweiten Anschlusselements (22) miteinander
verbunden sind, aufweist, - der zweite Halbleiterchip (4) auf dem ersten Teilbereich (22A) des zweiten Anschlusselements (22) angeordnet ist, und
- der Träger (2) aus den drei Anschlusselementen (21, 22, 23) derart zusammengesetzt ist, dass
-- der erste Teilbereich (21A) des ersten Anschlusselemnts (21) und der erste Teilbereich (22A) des zweiten
Anschlusselements (22) entlang einer ersten
Haupterstreckungsrichtung (X) des Trägers (2) nebeneinander angeordnet sind,
-- das dritte Anschlusselement (23) und der zweite
Teilbereich (22B) des zweiten Anschlusselements (22) entlang der ersten Haupterstreckungsrichtung (X) nebeneinander angeordnet sind, und
-- das dritte Anschlusselement und der erste Teilbereich (22A) des zweiten Anschlusselements (22) entlang einer zweiten Haupterstreckungsrichtung (Y) , die quer zur ersten Haupterstreckungsrichtung (X) verläuft, des Trägers (2) nebeneinander angeordnet sind.
3. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der erste und zweite Halbleiterchip (3, 4) jeweils einen ersten
Halbleiterbereich (31, 41) eines ersten Leitfähigkeitstyps und einen zweiten Halbleiterbereich (33, 43) eines zweiten Leitfähigkeitstyps aufweisen, wobei mittels des zweiten
Anschlusselements (22) die Halbleiterbereiche des gleichen Leitfähigkeitstyps der beiden Halbleiterchips (3, 4)
elektrisch miteinander verbunden sind.
4. Oberflächenmontierbares Multichip-Bauelement (1) nach dem vorhergehenden Anspruch, wobei die an die
Anschlusselemente (21, 22) angrenzenden Halbleiterbereiche der Halbleiterchips verschiedenen Leitfähigkeitstyps sind.
5. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der Träger (2) aus den Anschlusselementen (21, 22, 23) derart zusammengesetzt ist, dass ein erster Teilbereich (21A) des ersten
Anschlusselements (21) und ein erster Teilbereich (22A) des zweiten Anschlusselements (22) entlang einer ersten
Haupterstreckungsrichtung (X) des Trägers (2) nebeneinander angeordnet sind.
6. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der Träger (2) aus den Anschlusselementen (21, 22, 23) derart zusammengesetzt ist, dass das dritte Anschlusselement (23) und ein zweiter Teilbereich (22B) des zweiten Anschlusselements (22) entlang einer ersten Haupterstreckungsrichtung (x) des Trägers (2) nebeneinander angeordnet sind.
7. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der Träger (2) aus den Anschlusselementen (21, 22, 23) derart zusammengesetzt ist, dass das dritte Anschlusselement (23) und ein erster Teilbereich (22A) des zweiten Anschlusselements (22) entlang einer zweiten Haupterstreckungsrichtung (Y) des Trägers (2) nebeneinander angeordnet sind.
8. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei auf dem dritten Anschlusselement (23) kein Halbleiterchip angeordnet ist.
9. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der erste
Halbleiterchip (3) mittels eines elektrischen Leiters (5) mit dem zweiten Anschlusselement (22) elektrisch verbunden ist.
10. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der zweite
Halbleiterchip (4) mit dem dritten Anschlusselement (23) mittels eines elektrischen Leiters (5) elektrisch verbunden ist .
11. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der Träger (2) einen Grundkörper (24) aufweist, in den die Anschlusselemente (21, 22, 23) zumindest teilweise eingebettet sind.
12. Oberflächenmontierbares Multichip-Bauelement (1) nach dem vorhergehenden Anspruch, wobei das zweite
Anschlusselement (22) an einer rückseitigen Hauptfläche (2B) des Trägers (2) von dem Grundkörper (2) teilweise bedeckt ist .
13. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der erste und zweite Halbleiterchip (3, 4) durch einen Zwischenraum (8) voneinander getrennt sind, der eine laterale Abmessung (8A) von größer Null und höchstens 0.1 mm aufweist.
14. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der erste und zweite Halbleiterchip (3, 4) jeweils ein
strahlungsdurchlässiges Abdeckelement (7) aufweisen, das an einer dem jeweiligen Anschlusselement (21, 22) abgewandten vorderseitigen Oberfläche (3A, 4A) der Halbleiterchips (3, 4) angeordnet ist.
15. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, das einen Gehäuserahmen (9) aufweist, innerhalb dem die Halbleiterchips (3, 4) angeordnet sind.
16. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der erste und zweite Halbleiterchip (3, 4) im Betrieb Strahlung in verschiedenen Wellenlängenbereichen emittieren.
PCT/EP2015/051955 2014-01-31 2015-01-30 Oberflächenmontierbares multichip-bauelement Ceased WO2015114103A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016549223A JP6393765B2 (ja) 2014-01-31 2015-01-30 表面実装可能なマルチチップ構成要素
DE112015000595.1T DE112015000595B4 (de) 2014-01-31 2015-01-30 Oberflächenmontierbares Multichip-Bauelement
US15/111,775 US10037979B2 (en) 2014-01-31 2015-01-30 Surface-mountable multi-chip component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014101215.1A DE102014101215A1 (de) 2014-01-31 2014-01-31 Oberflächenmontierbares Multichip-Bauelement
DE102014101215.1 2014-01-31

Publications (1)

Publication Number Publication Date
WO2015114103A1 true WO2015114103A1 (de) 2015-08-06

Family

ID=52434834

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/051955 Ceased WO2015114103A1 (de) 2014-01-31 2015-01-30 Oberflächenmontierbares multichip-bauelement

Country Status (4)

Country Link
US (1) US10037979B2 (de)
JP (1) JP6393765B2 (de)
DE (2) DE102014101215A1 (de)
WO (1) WO2015114103A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107331658B (zh) * 2017-07-27 2018-09-25 旭宇光电（深圳）股份有限公司 多腔体植物照明led封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001490A1 (en) * 2004-07-26 2009-01-01 Georg Bogner Optoelectronic Component that Emits Electromagnetic Radiation and Illumination Module
US20100259930A1 (en) * 2009-04-08 2010-10-14 Ledengin, Inc. Package for multiple light emitting diodes
US20110248289A1 (en) * 2010-04-09 2011-10-13 Everlight Electronics Co., Ltd. Light emitting diode package, lighting device and light emitting diode package substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157577A (ja) * 1987-12-14 1989-06-20 Mini Pairo Denki:Kk 半導体発光装置
JPH06196759A (ja) * 1992-12-24 1994-07-15 Sharp Corp 発光素子
US7183588B2 (en) * 2004-01-08 2007-02-27 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light emission device
US20070086185A1 (en) * 2005-10-18 2007-04-19 Hwang Yi F Electroluminescent device having a plurality of light emitting diodes
KR100828891B1 (ko) * 2006-02-23 2008-05-09 엘지이노텍 주식회사 Ｌｅｄ 패키지
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
US8531126B2 (en) * 2008-02-13 2013-09-10 Canon Components, Inc. White light emitting apparatus and line illuminator using the same in image reading apparatus
US20100244731A1 (en) * 2008-02-13 2010-09-30 Canon Components, Inc. White light emitting diode, white light emitting apparatus, and linear illuminator using the same
US9627361B2 (en) * 2010-10-07 2017-04-18 Cree, Inc. Multiple configuration light emitting devices and methods
CN102231377B (zh) * 2010-12-18 2012-07-11 木林森股份有限公司 一种高显色性的发光二极管及其制造方法
DE102011085645B4 (de) * 2011-11-03 2014-06-26 Osram Gmbh Leuchtdiodenmodul und Verfahren zum Betreiben eines Leuchtdiodenmoduls
CN102903708B (zh) * 2012-09-14 2016-06-01 深圳市中庆微科技开发有限公司 一种led器件、led灯及led模组
DE102013219063A1 (de) * 2013-09-23 2015-03-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001490A1 (en) * 2004-07-26 2009-01-01 Georg Bogner Optoelectronic Component that Emits Electromagnetic Radiation and Illumination Module
US20100259930A1 (en) * 2009-04-08 2010-10-14 Ledengin, Inc. Package for multiple light emitting diodes
US20110248289A1 (en) * 2010-04-09 2011-10-13 Everlight Electronics Co., Ltd. Light emitting diode package, lighting device and light emitting diode package substrate

Also Published As

Publication number Publication date
DE112015000595B4 (de) 2024-03-28
JP2017505997A (ja) 2017-02-23
DE102014101215A1 (de) 2015-08-06
DE112015000595A5 (de) 2016-11-03
US10037979B2 (en) 2018-07-31
JP6393765B2 (ja) 2018-09-19
US20160336301A1 (en) 2016-11-17

Similar Documents

Publication Publication Date Title
DE112015000703B4 (de) Optoelektronisches Halbleiterbauelement
DE102013101262A1 (de) Optoelektronisches Leuchtmodul, optoelektronische Leuchtvorrichtung und Kfz-Scheinwerfer
WO2013045353A1 (de) Led-modul
WO2009132618A1 (de) Oberflächenmontierbares leuchtdioden-modul und verfahren zur herstellung eines oberflächenmontierbaren leuchtdioden-moduls
EP2415077A1 (de) Optoelektronisches bauelement
DE102016125430A1 (de) Oberflächenmontierbarer Halbleiterlaser, Anordnung mit einem solchen Halbleiterlaser und Betriebsverfahren hierfür
DE102013104840A1 (de) Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen
EP2297780A1 (de) Optoelektronisches modul mit einem trägersubstrat und einer mehrzahl von strahlungsemittierenden halbleiterbauelementen und verfahren zu dessen herstellung
DE112015005127B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102017102619B4 (de) LED-Einheit und LED-Modul
DE102018118762A1 (de) Laserbauelement mit einem Laserchip
DE102017114668A1 (de) Optoelektronisches Halbleiterbauteil und Anordnung mit einem optoelektronischen Halbleiterbauteil
WO2012055661A1 (de) Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung
WO2025202477A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
WO2025120140A1 (de) Optoelektronisches bauelement
DE112015000595B4 (de) Oberflächenmontierbares Multichip-Bauelement
DE102021006401B4 (de) Lichtemittierendes Vorrichtungs-Package
DE102016101652A1 (de) Optoelektronisches Bauelement mit Seitenkontakten
WO2015071306A1 (de) Laserbauelement und verfahren zu seiner herstellung
DE102004047061B4 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2015039808A1 (de) Optoelektronisches, licht-emittierendes bauteil und leiterrahmenverbund
DE102019217228A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
WO2012013435A1 (de) Licht emittierendes halbleiterbauelement und verfahren zur herstellung eines licht emittierenden halbleiterbauelements
DE102013201775A1 (de) Beleuchtungsmodul und Verfahren zur Herstellung eines Beleuchtungsmoduls

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15701816

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15111775

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2016549223

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 112015000595

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112015000595

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15701816

Country of ref document: EP

Kind code of ref document: A1