JP2017505997A - 表面実装可能なマルチチップ構成要素 - Google Patents
表面実装可能なマルチチップ構成要素 Download PDFInfo
- Publication number
- JP2017505997A JP2017505997A JP2016549223A JP2016549223A JP2017505997A JP 2017505997 A JP2017505997 A JP 2017505997A JP 2016549223 A JP2016549223 A JP 2016549223A JP 2016549223 A JP2016549223 A JP 2016549223A JP 2017505997 A JP2017505997 A JP 2017505997A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- connection element
- carrier
- semiconductor
- partial region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005855 radiation Effects 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims description 195
- 239000004020 conductor Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 description 29
- 239000000758 substrate Substances 0.000 description 13
- 230000005670 electromagnetic radiation Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- -1 for example Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000004408 titanium dioxide Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
Abstract
本発明は、好ましくは放射を放出するための表面実装可能なマルチチップ構成要素に関する。特に、マルチチップ構成要素は、多色発光ダイオード・モジュールである。
Description
好ましくは放射の放出のために設けられる表面実装可能なマルチチップ構成要素が詳述される。特に、マルチチップ構成要素は、多色発光ダイオード・モジュールである。
投射またはスポットライト／ヘッドライト用途では、第１に高い光パワーを生成し、第２にコンパクトな構成の光源が必要とされる。コンパクトな構成には、例えば、ドライバなどのさらなる電気構成要素の数を最小にするために、とりわけ光源の簡単な給電が含まれる。例えば、共通電極を形成する共通メタライゼーション上に同じ向きで配置され、別々に駆動可能である複数の半導体チップを有する光源が知られている。しかしながら、半導体チップの向きが異なる場合には、別々の駆動は実現がより困難である。この場合には、向きとは、特に、半導体チップのｐｎ接合に関する半導体チップの配置を意味すると理解されたい。
この場合に達成されるべき１つの目的は、向きが異なる別々に駆動可能な半導体チップを含む表面実装可能なマルチチップ構成要素を詳述することにある。
少なくとも１つの実施形態によれば、表面実装可能なマルチチップ構成要素は、互いに電気的に絶縁されている第１、第２、および第３の接続要素を有するキャリアを含む。特に、接続要素には、金属的性質がある。接続要素は、有利には、同じ材料から、特に、単一の加工物、例えば、いわゆるリードフレームから生成することができる。キャリアは平面的に具現される、すなわち、キャリアは実質的に単一平面内に延びることが好ましい。それにより、特に、３つの接続要素が単一平面に配置されることが可能である。
少なくとも１つの実施形態によれば、表面実装可能なマルチチップ構成要素は、第１の半導体チップと第２の半導体チップとを含む。表面実装可能なマルチチップ構成要素には、２つを超える半導体チップがあってもよい。第１の半導体チップは第１の接続要素に配置されることが好ましい。特に、第１の半導体チップは、固定手段、例えば、はんだまたは接着剤によって第１の接続要素に固定される。さらに、第１の半導体チップは、好ましくは、第１および第２の接続要素に電気的に接続される。この場合、第１の半導体チップのために、第１の接続要素は第１の電極を形成することができ、第２の接続要素は第２の電極を形成することができる。
さらなる選択により、第２の半導体チップが第２の接続要素に配置される。特に、第２の半導体チップは、固定手段、例えば、はんだまたは接着剤によって第２の接続要素に固定される。さらに、第２の半導体チップは、好ましくは、第２および第３の接続要素に電気的に接続される。この場合、第２の半導体チップのために、第３の接続要素は第１の電極を形成することができ、第２の接続要素は第２の電極を形成することができる。
特に、第１の電極は第１の極性であり、一方、第２の電極は第１の極性と異なる第２の極性である。
少なくとも１つの実施形態によれば、第２の接続要素は、動作の間、第１および第２の半導体チップのための共通カソードまたはアノードを形成する。共通電極と、別々のさらなる電極とによって、動作の間、２つの半導体チップを互いに別々に駆動することが可能である。
少なくとも１つの実施形態によれば、第１および第２の半導体チップには、いずれの場合にも、第１の伝導型の第１の半導体領域と第２の伝導型の第２の半導体領域とがある。例として、第１の伝導型はｐ型伝導とすることができ、第２の伝導型はｎ型伝導とすることができる。
２つの半導体チップは異なる向きに配置されることが好ましい。特に、接続要素に隣接する半導体チップの半導体領域は、異なる伝導型のものである。これは、例えば、第１の伝導型である第１の半導体領域が第１の接続要素に隣接するように第１の半導体チップが配置され、一方、第２の半導体チップでは、第２の伝導型である第２の接続領域が第２の接続要素に隣接し、逆の場合も同様であることを意味する。
１つの好ましい構成では、２つの半導体チップの同じ伝導型の半導体領域は、第２の接続要素によって互いに電気的に接続される。すなわち、同じ伝導型の半導体領域は、第２の接続要素によって同じ電位に接続される。
少なくとも１つの実施形態によれば、第２の接続要素には、第１および第２の部分領域がある。２つの部分領域は、特に第２の接続要素の中央領域によって互いに接続される。特に、２つの部分領域は、中央領域によって独占的に互いに電気的に接続され得る。中央領域は、例えば、ボンディング・ワイヤとすることができる。第２の接続要素は、互いにキャリアの２つの隅を接続する対角線に略沿って延びる。例として、第２の半導体チップは、第１の部分領域に配置することができる。さらに、第２の部分領域は、第１の半導体チップのための接続領域として働くことができる。第１の接続要素には、やはり、第１および第２の部分領域があり得る。特に、第１の半導体チップは、第１の接続要素の第１の部分領域に配置される。
表面実装可能なマルチチップ構成要素の１つの好ましい構成では、キャリアは、第１の接続要素の第１の部分領域および第２の接続要素の第１の部分領域が、キャリアの第１の主延長方向に沿って互いに並んで配置されるように接続要素によって構成される。さらに、第１の接続要素の第２の部分領域および第２の接続要素の第２の部分領域は、やはり、キャリアの第１の主延長方向に沿って互いに並んで配置され得る。特に、２つの半導体チップも第１の主延長方向に沿って互いに並んで配置される。
ここでおよび以下、２つ以上の部分領域が主延長方向に沿って「互いに並んで配置される」ということは、部分領域が、前記主延長方向に沿って互いに空間的に分離されるように配置されることを意味することができる。ここで、特に、部分領域は、部分領域が互いに並んで配置される主延長方向に垂直な方向に沿って、部分領域の最大の大きさに関して少なくとも８０％、好ましくは少なくとも９０％だけ重なることが可能である。言い換えれば、部分領域は、前記主延長方向に垂直な方向に沿って部分領域の最大の大きさの少なくとも８０％、好ましくは少なくとも９０％に沿って互いに並んで配置されることが可能である。
さらに、キャリアは、有利には、第３の接続要素と第２の接続要素の第２の部分領域とが、キャリアの第１の主延長方向に沿って互いに並んで配置されるように接続要素によって構成される。
その上、キャリアは、第３の接続要素と第２の接続要素の第１の部分領域とがキャリアの第２の主延長方向に沿って互いに並んで配置されるように接続要素によって構成され得る。
第１の接続要素の第１の部分領域、第２の接続要素の中央領域、およびさらに第３の接続要素は、第２の接続要素が延びる対角線に対して横断的に配置された対角線に沿って配置されることが好ましい。
特に、第２の接続要素の第１の部分領域および第２の部分領域は、互いにキャリアの２つの隅を接続する１つの対角線に沿って配置することができる。さらに、第１の接続要素の第１の部分領域と第３の接続要素とは、第２の接続要素の部分領域が配置される前記対角線に対して横断的におよび／または垂直に走る対角線に沿って配置することができる。
特に、第１および第２の主延長方向は、互いに対して横断的に、特に垂直に、配置される。第１および第２の主延長方向は平面を張り、その平面と平行にキャリアの前側および後側の主表面が配置されることが好ましい。
例として、キャリアの形状は、２つの主延長方向によって張られた平面の平面図において長方形様形状である。言い換えれば、キャリアは、略長方形の形状である。そのとき、第１の主延長方向は、長方形の第１の側に沿って走ることができ、一方、第２の主延長方向は、第１の側に対して横断的にまたは垂直に走る長方形の第２の側に沿って走ることができる。
特に、接続要素は、製造公差の範囲内で互いに上でもなく下でもなく２つの主延長方向に垂直に走る垂直方向に突き出ることが可能である。言い換えれば、接続要素は、単一平面に配置することができる。加えて、接続要素、およびさらにその部分領域が、いずれの場合にも、平面的に具現されることが可能である。ここでおよび以下、「平面的に具現される」とは、接続要素には２つの主延長方向に沿った巨視的な隆起および／または凹部がないことを意味することができる。特に、各部分領域または各接続要素は、いずれの場合にも、主延長方向に沿って延び、製造公差の範囲内で垂直方向において互いに平行に配置される２つの表面のみを有することが可能である。
さらに、第３の接続要素と第２の接続要素の第２の部分領域とは、キャリアの平面図において同じ幾何学形状であり得る。さらに、第３の接続要素と第２の接続要素の第２の部分領域とは、第１の主延長方向に沿っておよび／または第２の主延長方向に沿って同じ最大の大きさであり得る。その上、第１の接続要素の第１の部分領域と第２の接続要素の第１の部分領域とは、平面図において同様の幾何学形状であり、特に、２つの主延長方向に沿って同様の最大の大きさであり得る。例として、２つの主延長方向に沿った２つの第１の部分領域の最大の大きさは、せいぜい±１０％だけ異なる。
少なくとも１つの実施形態によれば、半導体チップが第３の接続要素に配置されない。言い換えれば、第３の接続要素は半導体チップがなくてもよい。特に、第３の接続要素は、第２の半導体チップのための接続領域として働く。例として、第２の半導体チップは、電気導体によって第３の接続要素に電気的に接続され得る。対応して、第１の半導体チップは、電気導体によって第２の接続要素に電気的に接続され得る。電気導体は、特に、電気接続が生成されるように意図される接続要素に関する限り、半導体チップから延びるボンディング・ワイヤである。
少なくとも１つの実施形態によれば、キャリアには主要本体があり、その主要本体に接続要素が少なくとも部分的に埋め込まれる。例として、キャリアを生成するために、３つの接続要素が互いに接続されるリードフレームを使用することが可能である。前記リードフレームは、基本材料に少なくとも部分的に埋め込むことができる。このように形成されたリードフレーム複合アセンブリは、接続要素が互いに分離され、単に基本材料によって構成された主要本体により一緒に保持されるように分割することができる。特に、例えばエポキシ樹脂などのプラスチック材料は、基本材料として使用することができる。さらに、リードフレームは、好ましくは、銅または銅含有材料から形成される。
ここで説明する構成要素は、いわゆるＱＦＮ（クワッド・フラット・ノー・リード）パッケージであることが好ましい。特に、ここで、接続要素は、主要本体を越えて横方向に突き出すのではなく、むしろ主要本体中に平面的に一体化される。その結果として、マルチチップ構成要素を装着できる接続キャリア上の必要とされる空間を減少させることができ、より高い実装密度を達成することができる。接続キャリアは、例えば、プリント回路基板であると理解されたい。
１つの好ましい構成では、第２の接続要素は、キャリアの後側主表面において主要本体によって部分的に覆われる。特に、第２の接続要素の第１および第２の部分領域を互いに接続する、上述でさらに説明した中央領域は、主要本体によって覆われる。特に、このようにして、マルチチップ構成要素には、キャリアの後側に４つの接続領域、すなわち、第１の接続要素、第２の接続要素の第１および第２の部分領域、および第３の接続要素があり、その結果、その結果、マルチチップ構成要素は、接続キャリアに４つの場所で機械的におよび電気的に接続することができる。特に、４つの接続領域は、実質的に対称に配置される。４つの接続領域の対称配置の結果として、マルチチップ構成要素は、接続キャリアに機械的に安定して固定することができる。
有利には、ここで説明しているキャリアは、半導体チップ間の比較的小さい距離を可能にし、その結果、マルチチップ構成要素のサイズはコンパクトである。特に、第１および第２の半導体チップは、０よりも大きくかつせいぜい０．１ｍｍの横方向寸法である隙間によって互いに分離される。特に、隙間の横方向寸法は、キャリアの第１の主延長方向に沿って決定される。
少なくとも１つの実施形態によれば、半導体チップは、放射を放出するために設けられる。特に、半導体チップは、動作の間、発生された放射の大部分を前側表面を介して放出する薄膜チップである。半導体チップは、動作の間、異なる波長範囲の放射を放出することが好ましい。例として、動作の間、２つの半導体チップの一方は赤色光を放出し、他方は青色光を放出する。
少なくとも１つの実施形態によれば、第１および第２の半導体チップには、いずれの場合にも、半導体チップの前側表面にそれぞれの接続要素と反対方向に向いて配置された放射透過被覆要素がある。特に、被覆要素の厚さは均一である。さらに、被覆要素は、半導体チップの半導体積層体の前側表面に粘着的に接合されたガラス要素とすることができる。ガラス要素は、赤色光の場合には放射のカップリングアウトの改善を、および青色光の場合には減衰をもたらすことができる。青色部分に比べてどんな場合でも弱い赤色部分の比が、結果として改善され得る。
少なくとも１つの実施形態によれば、マルチチップ構成要素にはハウジング・フレームがあり、ハウジング・フレーム内に半導体チップは配置される。ハウジング・フレームがキャリアに配置されることが好ましい。例として、ハウジング・フレームは、シリコーンを含むポッティングとすることができる。さらに、ハウジング・フレームは、反射様式で具現され、例えば、二酸化チタンなどの反射材料の添加物を含むことができる。
さらに、半導体チップは、前側表面に、放出された放射の少なくとも一部を異なる波長の放射に変換する波長変換要素があってもよい。
さらなる利点、有利な実施形態、および発展が、図に関連して以下で説明する例示的な実施形態から明らかになるであろう。
図１Ａおよび図１Ｂは、表面実装可能なマルチチップ構成要素１の第１の例示的な実施形態を示す。マルチチップ構成要素１は、キャリア２と、さらに第１の半導体チップ３および第２の半導体チップ４とを含み、第１の半導体チップ３および第２の半導体チップ４は、キャリア２の前側主表面２Ａに配置される。
キャリア２は、第１の接続要素２１、第２の接続要素２２、および第３の接続要素２３を含み、第１の半導体チップ３は第１の接続要素２１に配置され、第２の半導体チップ４は第２の接続要素２２に配置される。接続要素２１、２２、２３は、導電的に具現され、互いに電気的に絶縁される。接続要素２１、２２、２３は、特に、金属的性質があり、例えば、銅または銅含有材料から形成することができる。接続要素２１、２２、２３は、同じ材料から、特に、単一の加工物、例えば、いわゆるリードフレームから生成されることが好ましい。
キャリア２は主要本体２４をさらに含み、主要本体２４に接続要素２１、２２、２３が少なくとも部分的に埋め込まれる。特に、接続要素２１、２２、２３は、主要本体２４によって互いに電気的に絶縁される。主要本体２４は、好ましくは、例えば、エポキシ樹脂などの電気絶縁基本材料から形成される。基本材料は、例えば、主要本体の光学的性質または熱的性質に影響を及ぼす材料添加物を含むことができる。例として、基本材料は、カーボンブラックを含み、それにより、観察者には黒色に見え得る。
キャリア２を生成するために、３つの接続要素２１、２２、２３が初めから互いに接続されているリードフレームを使用することが可能である。前記リードフレームは、基本材料に少なくとも部分的に埋め込むことができる。このように形成されたリードフレーム複合アセンブリは、接続要素２１、２２、２３が互いに分離されており、単に依然として主要本体２４によって互いに接続されているように分割することができる。
キャリア２は、好ましくは、平面的に具現され、第１の主延長方向Ｘおよび第２の主延長方向Ｙによって張られた平面中に延びる。
ここで説明するマルチチップ構成要素１は、いわゆるＱＦＮ（クワッド・フラット・ノーリード）パッケージである。ここで、接続要素２１、２２、２３は、主要本体２４を越えて横方向に突き出すのではなく、むしろ主要本体２４中に平面的に一体化される。その結果として、マルチチップ構成要素１を装着できる接続キャリア（図示せず）上の必要とされる空間を減少させることができ、より高い実装密度を達成することができる。
２つの半導体チップ３、４は、いずれの場合にも、それらの後側表面で接続要素２１、２２に配置される。特に、半導体チップ３、４は、固定手段、例えば、はんだまたは接着剤によって接続要素２１、２２に固定される。半導体チップ３、４は、固定手段によって、半導体チップ３、４が配置されるそれぞれの接続要素２１、２２に同時に導電的に接続されることが好ましい。さらに、２つの半導体チップ３、４は、いずれの場合にも、さらなる接続要素２２、２３に電気導体５によって導電的に接続される。特に、第１の半導体チップ３は第２の接続要素２２に電気導体５によって導電的に接続され、第２の半導体チップ４は第３の接続要素２３に電気導体５によって導電的に接続される。
表面実装可能なマルチチップ構成要素１の動作の間、第１の接続要素２１および第３の接続要素２３は、第２の接続要素２２に比べて異なる電位にある。特に、第１の接続要素２１および第３の接続要素２３は同じ電位にある。第１の半導体チップ３のために、第１の接続要素２１は第１の電極を形成し、第２の接続要素２２は第２の電極を形成する。さらに、第２の半導体チップ４のために、第３の接続要素２３は第１の電極を形成し、第２の接続要素２２は第２の電極を形成する。
図１Ａおよび図１Ｂに示した第１の例示的な実施形態では、第２の接続要素２２は、動作の間、第１の半導体チップ３および第２の半導体チップ４のための共通アノードを形成する。さらに、第１の接続要素２１は、第１の半導体チップ３のためのカソードを形成する。加えて、第３の接続要素２３は、第２の半導体チップ４のためのカソードを形成する。
半導体チップ３、４は異なる向きに配置される。これは、特に、半導体チップ３、４が配置される接続要素２２、２３にそれぞれ隣接する第１の半導体チップ３および第２の半導体チップ４の半導体領域が異なる伝導型であることを意味する。例として、第１の接続要素２１に隣接する第１の半導体チップ３の半導体領域はｐ伝導性とすることができ、一方、第２の接続要素２２に隣接する第２の半導体チップ４の半導体領域はｎ伝導性である。
図３は、ｐ側がキャリアの近くに配置されている半導体チップＢの１つの例示的な実施形態を示し、半導体チップは第１の例示的な実施形態によるマルチチップ構成要素１の第１の半導体チップ３として使用することができる。
動作中の半導体チップＢは、特に、第２の半導体チップ４として使用され図４Ａおよび図４Ｂに示される半導体チップＡよりも短い波長の放射を放出する。半導体チップＢは、動作の間、青色光を放出し、一方、半導体チップＡは赤色光を放出することが好ましい。
半導体チップＢには、キャリア基板３０に配置された半導体積層体がある。特に、半導体積層体が当初生成された成長基板は、半導体積層体から取り除かれ、キャリア基板３０と取り替えられている。半導体積層体は、第１の伝導型の第１の半導体領域３１と、活性区域３２と、第２の伝導型の第２の半導体領域３３とを含み、第１の半導体領域３１は、活性区域３２の面にキャリア基板３０に面して配置され、第２の半導体領域３３は、活性区域３２の面にキャリア基板３０と反対方向に向いて配置される。特に、第１の半導体領域３１はｐ伝導性であり、第２の半導体領域３３はｎ伝導性である。
半導体積層体は、好ましくは、窒化物化合物半導体材料に基づく。本文脈では、「窒化物化合物半導体材料に基づく」とは、半導体積層体またはその少なくとも１つの層、特に、活性区域が、窒化物ＩＩＩ／Ｖ化合物半導体材料、好ましくは、ＡｌｎＧａｍＩｎ１−ｎ−ｍＮを含み、ここで、０≦ｎ≦１、０≦ｍ≦１、およびｎ＋ｍ≦１であることを意味する。この場合、この材料は、必ずしも上述の式による数学的に正確な組成である必要はない。むしろ、それは、ＡｌｎＧａｍＩｎ１−ｎ−ｍＮ材料の特有の物理的性質を実質的に変えない１つまたは複数のドーパントおよび追加の構成成分を含むことができる。しかしながら、簡単にするために、上述の式は、結晶格子の本質的な構成成分（Ａｌ、Ｇａ、Ｉｎ、Ｎ）が少量のさらなる物質と部分的に取り替えられることがある場合でも、結晶格子の本質的な構成成分（Ａｌ、Ｇａ、Ｉｎ、Ｎ）のみを含む。
第１のコンタクト層３５が、第１の半導体領域３１とキャリア基板３０との間に配置される。第１のコンタクト層３５は、好ましくは、高い反射係数の材料、特に、金属、例えば銀を含む。さらに、第２のコンタクト層３６が、第１の半導体領域３１とキャリア基板３０との間に配置され、前記第２のコンタクト層は活性区域３２のくぼみ３４中に正確に突き出し、好ましくは、くぼみ３４を完全に充填する。
キャリア基板３０は導電性とすることができ、その結果、動作電流は、動作の間、後側から半導体積層体中に、キャリア基板３０および第１のコンタクト層３５を介して、ならびに第２のコンタクト層３６のうちの横方向に配置された電気コンタクト場所３６Ａを介して印加される。
半導体チップＢは、その前側表面３Ａに放射透過被覆要素７があってもよい。特に、被覆要素７の厚さは均一である。さらに、被覆要素７は、半導体積層体の前側表面上に粘着的に接合されたガラス要素とすることができる。
半導体チップＢは、動作中に活性区域３２によって発生された電磁放射をその前側表面３Ａを通して放出するために設けられる。後側の方向に、すなわち、後側表面３Ｂの方向に活性区域３２によって放出された電磁放射は、第１のコンタクト層３５および第２のコンタクト層３６から前側の方向に反射されて戻る。
有利には、電気コンタクト場所３６Ａは前側の方向に放出される電磁放射のビーム経路に置かれず、その結果、遮光が電気コンタクト場所３６Ａによってもたらされない。
図４Ａおよび図４Ｂは、ｎ側がキャリアの近くに配置されている半導体チップＡの１つの例示的な実施形態を示し、半導体チップは第１の例示的な実施形態によるマルチチップ構成要素１の第２の半導体チップ４として使用することができる。
半導体チップＡには、キャリア基板４０に配置された半導体積層体がある。特に、半導体積層体が当初生成された成長基板は、半導体積層体から取り除かれ、キャリア基板４０と取り替えられている。半導体積層体は、第１の伝導型の第１の半導体領域４１と、活性区域４２と、第２の伝導型の第２の半導体領域４３とを含み、第１の半導体領域４１は、活性区域４２の面にキャリア基板４０と反対方向に向いて配置され、第２の半導体領域４３は、活性区域４２の面にキャリア基板４０に面して配置される。特に、第１の半導体領域４１はｐ伝導性であり、第２の半導体領域４３はｎ伝導性である。
半導体積層体は、好ましくは、燐化物化合物半導体材料に基づく。本文脈では、「燐化物化合物半導体材料に基づく」とは、半導体積層体、特に、活性区域が、好ましくは、ＡｌｎＧａｍＩｎ１−ｎ−ｍＰを含み、ここで、０≦ｎ≦１、０≦ｍ≦１、およびｎ＋ｍ≦１であり、好ましくは、ここで、ｎ≠０および／またはｍ≠０であることを意味する。この場合、この材料は、必ずしも上述の式による数学的に正確な組成である必要はない。むしろ、それは、材料の特有の物理的性質を実質的に変えない１つまたは複数のドーパントおよび追加の構成成分を含むことができる。しかしながら、簡単にするために、上述の式は、結晶格子の本質的な構成成分（Ａｌ、Ｇａ、Ｉｎ、Ｐ）が少量のさらなる物質と部分的に取り替えられることがある場合でも、結晶格子の本質的な構成成分（Ａｌ、Ｇａ、Ｉｎ、Ｎ）のみを含む。
半導体チップＡには、電気コンタクト場所４４Ａをもつ第１のコンタクト層４４が前側にあり、第１のコンタクト層４４は半導体積層体の縁部領域に配置される（図４Ｂ参照）。コンタクト層４４は、構造化され、半導体積層体をコンタクト層４４で覆っていない隙間がある。さらに、半導体チップＡは、その前側表面４Ａに放射透過被覆要素７があってもよい。被覆要素７は、ガラスから形成することができる。そのようなガラス要素は、赤色光の場合には放射のカップリングアウトの改善を、および青色光の場合には減衰をもたらす。マルチチップ構成要素１において、青色部分に比べてどんな場合でも弱い赤色部分の比が、結果として改善され得る。
第２のコンタクト層４５は、第２の半導体領域４３とキャリア基板４０との間に配置される。第２のコンタクト層４３は、好ましくは、高い反射係数の材料、特に、金属、例えば銀を含む。
半導体チップＡは、動作中に活性区域４２によって発生された電磁放射をその前側表面４Ａを通して放出するために設けられる。後側の方向、すなわち、後側表面４Ｂの方向に活性区域４２によって放出された電磁放射は、第２のコンタクト層４５から前側の方向に反射されて戻る。
有利には、第１のコンタクト層４４には、放射を放出することができる隙間がある。さらに、電気コンタクト場所４４Ａは前側の方向に放出される電磁放射のビーム経路の中央場所に置かれず、その結果、遮光が電気コンタクト場所４４Ａによってもたらされない。
図１Ａおよび図１Ｂに示した第１の例示的な実施形態では、第１の半導体チップ３のコンタクト場所３６Ａは、電気導体５、特にボンディング・ワイヤによって第２の接続要素２２に電気的に接続される。さらに、第２の半導体チップ４のコンタクト場所４４Ａは、電気導体５、特にボンディング・ワイヤによって第３の接続要素２３に電気的に接続される。
第２の接続要素２２は、第１の部分領域２２Ａと第２の部分領域２２Ｂとを含む。２つの部分領域２２Ａ、２２Ｂは、第２の接続要素２２の中央領域２２Ｃによって互いに接続される。第２の接続要素２２は、互いにキャリア２の２つの隅を接続する対角線に略沿って延びる。第２の半導体チップ４は、第１の部分領域２２Ａに配置される。第２の部分領域２２Ｂは第１の半導体チップ３のための接続領域として働き、電気導体５が第２の部分領域２２Ｂに固定される。保護ダイオード６が、中央領域２２Ｃに配置され、過電圧に対して第２の半導体チップ４を保護する。
第１の接続要素２１は、第１の部分領域２１Ａと第２の部分領域２１Ｂとをさらに含む。第１の半導体チップ３は、第１の部分領域２１Ａに配置される。さらに、保護ダイオード６が、第１の部分領域２１Ａに配置され、過電圧に対して第１の半導体チップ３を保護する。
キャリア２は、第１の接続要素２１の第１の部分領域２１Ａおよび第２の接続要素２２の第１の部分領域２２Ａがキャリア２の第１の主延長方向Ｘに沿って互いに並んで配置されるように接続要素２１、２２、２３によって構成される。さらに、第１の接続要素２１の第２の部分領域２１Ｂおよび第２の接続要素２２の第２の部分領域２２Ｂは、やはり、キャリア２の第１の主延長方向Ｘに沿って互いに並んで配置される。
さらに、キャリア２は、第３の接続要素２３と第２の接続要素２２の第２の部分領域２２Ｂとがキャリア２の第１の主延長方向Ｘに沿って互いに並んで配置されるように接続要素２１、２２、２３によって構成される。さらに、第３の接続要素２３と第２の接続要素２２の第１の部分領域２２Ａとが、キャリア２の第２の主延長方向Ｙに沿って互いに並んで配置される。
２つの半導体チップ３、４は、第１の主延長方向Ｘに沿って互いに並んで配置される。有利には、ここで説明しているキャリア２は、半導体チップ３と半導体チップ４との間の比較的小さい距離を可能にし、その結果、マルチチップ構成要素１のサイズはコンパクトである。特に、第１の半導体チップ３および第２の半導体チップ４は、横方向寸法８Ａが０よりも大きくかつせいぜい０．１ｍｍである隙間８によって互いに分離される。全体として、マルチチップ構成要素１の寸法は、有利には、０．５ｍｍの高さを伴ってわずか３．１ｍｍ×３．７５ｍｍと小さい。
マルチチップ構成要素１は、キャリア２に配置されたハウジング・フレーム９を含む。半導体チップ３、４は、ハウジング・フレーム９内に配置される。特に、ハウジング・フレーム９は、反射様式で具現される。例として、ハウジング・フレーム９は、シリコーンなどのプラスチック材料から形成することができ、プラスチック材料に反射粒子、例えば、二酸化チタン粒子が添加される。半導体チップ３、４は、さらに、ハウジング・フレームが横方向に境界を画しているポッティングに埋め込むことができる。
図１Ｂは、キャリア２または表面実装可能なマルチチップ構成要素１の後側主表面２Ｂを示す。図１Ｂから明白なように、第２の接続要素２２は、後側主表面２Ｂにおいて主要本体２４で部分的に覆われる。特に、第２の接続要素２２の中央領域２２Ｃは、主要本体２４で覆われる。さらに、第１の接続要素２１の第２の部分領域２１Ｂは、主要本体２４で覆うことができる。その結果として、マルチチップ構成要素１には、キャリア２の後側に４つの接続領域、すなわち、第１の接続要素２１の第１の部分領域２１Ａと、第２の接続要素２２の第１の部分領域２２Ａおよび第２の部分領域２２Ｂと、第３の接続要素２３とがあり、その結果、マルチチップ構成要素は、接続キャリア（図示せず）に４つの場所で機械的におよび電気的に接続することができる。４つの接続領域は、対称に配置される。４つの接続領域の対称配置の結果として、マルチチップ構成要素１は、接続キャリアに機械的に安定して固定することができる。
図２Ａおよび図２Ｂに示すような第２の例示的な実施形態によるマルチチップ構成要素１はキャリア２を有し、キャリア２は、好ましくは、第１の例示的な実施形態に関連して説明したキャリアと同様に具現される。さらに、第１の例示的な実施形態におけるように、第１の半導体チップ３および第２の半導体チップ４は、２つの異なる接続要素２１、２２に配置され、電気導体によってさらなる接続要素２２、２３に接続される。しかしながら、第２の例示的な実施形態では、第１の接続要素２１に隣接する第１の半導体チップ３の半導体領域はｎ伝導性であり、一方、第２の接続要素２２に隣接する第２の半導体チップ４の半導体領域はｐ伝導性である。第１の半導体チップ３は、図４Ａおよび図４Ｂに示した半導体チップＡのように具現され、一方、第２の半導体チップ４は、図３に示した半導体チップＢのように具現されることが好ましい。
第２の例示的な実施形態では、第２の接続要素２２は、動作の間、第１の半導体チップ３および第２の半導体チップ４のためのカソードを形成する。さらに、第１の接続要素２１は、第１の半導体チップ３のためのアノードを形成する。加えて、第３の接続要素２３は、第２の半導体チップ４のためのアノードを形成する。
有利には、表面実装可能なマルチチップ構成要素１の第１の例示的な実施形態および第２の例示的な実施形態の両方において、第１の半導体チップ３および第２の半導体チップ４は、互いに別々に駆動可能である。
そのようなマルチチップ構成要素１は、投射およびスポットライト／ヘッドライトの用途に特に好適である。
本出願は、独国特許出願第１０ ２０１４ １０１ ２１５．１号の優先権を主張し、その開示内容は参照により本明細書に組み込まれる。
本発明は、例示的な実施形態に基づく説明によって限定されない。むしろ、本発明は、新規の特徴と、さらに、特に特許請求の範囲の特徴の任意の組合せを含む特徴の任意の組合せとを、この特徴またはこの組合せ自体が特許請求の範囲または例示的な実施形態において明確に記載されていない場合でさえ、包含している。
Claims (16)
- 互いに電気的に絶縁されている第１の接続要素（２１）、第２の接続要素（２２）、および第３の接続要素（２３）を有するキャリア（２）と、
前記第１の接続要素（２１）に配置され、前記第１の接続要素（２１）と前記第２の接続要素（２２）とに電気的に接続される第１の半導体チップ（３）であり、前記第１の接続要素（２１）が第１の電極を形成し、前記第２の接続要素（２２）が、前記第１の半導体チップ（３）のための第２の電極を形成する、第１の半導体チップ（３）と、
前記第２の接続要素（２２）に配置され、前記第２の接続要素（２２）と前記第３の接続要素（２３）とに電気的に接続される第２の半導体チップ（４）であり、前記第３の接続要素（２３）が第１の電極を形成し、前記第２の接続要素（２２）が、前記第２の半導体チップ（４）のための第２の電極を形成し、前記第２の接続要素（２２）が、動作の間、前記第１の半導体チップ（３）および前記第２の半導体チップ（４）のための共通カソードまたはアノードを形成する、第２の半導体チップ（４）と
を含む、表面実装可能なマルチチップ構成要素（１）。 - 前記第１の接続要素（２１）が、第１の部分領域（２１Ａ）を有し、
前記第２の接続要素（２２）が、第１の部分領域（２２Ａ）、第２の部分領域（２２Ｂ）、および中央領域（２２Ｃ）を有し、前記中央領域（２２Ｃ）を介して、前記第２の接続要素（２２）の前記第１の部分領域（２２Ａ）と前記第２の接続要素（２２）の前記第２の部分領域（２２Ｂ）とが、互いに接続され、
前記第２の半導体チップ（４）が、前記第２の接続要素（２２）の前記第１の部分領域（２２Ａ）に配置され、
前記キャリア（２）は、
前記第１の接続要素（２１）の前記第１の部分領域（２１Ａ）と前記第２の接続要素（２２）の前記第１の部分領域（２２Ａ）とが、前記キャリア（２）の第１の主延長方向（Ｘ）に沿って互いに並んで配置され、
前記第３の接続要素（２３）と前記第２の接続要素（２２）の前記第２の部分領域（２２Ｂ）とが、前記第１の主延長方向（Ｘ）に沿って互いに並んで配置され、
前記第３の接続要素と前記第２の接続要素（２２）の前記第１の部分領域（２２Ａ）とが、前記第１の主延長方向（Ｘ）に対して横断的に走る前記キャリア（２）の第２の主延長方向（Ｙ）に沿って互いに並んで配置される
ように前記３つの接続要素（２１、２２、２３）によって構成される、請求項１に記載の表面実装可能なマルチチップ構成要素（１）。 - 前記第１の半導体チップ（３）および前記第２の半導体チップ（４）が、いずれの場合にも、第１の伝導型の第１の半導体領域（３１、４１）と第２の伝導型の第２の半導体領域（３３、４３）とを有し、前記２つの半導体チップ（３、４）の前記同じ伝導型の前記半導体領域が、前記第２の接続要素（２２）によって互いに電気的に接続される、請求項１または２に記載の表面実装可能なマルチチップ構成要素（１）。
- 前記接続要素（２１、２２）に隣接する前記半導体チップの前記半導体領域が、異なる伝導型のものである、請求項３に記載の表面実装可能なマルチチップ構成要素（１）。
- 前記キャリア（２）は、前記第１の接続要素（２１）の第１の部分領域（２１Ａ）と前記第２の接続要素（２２）の第１の部分領域（２２Ａ）とが、前記キャリア（２）の第１の主延長方向（Ｘ）に沿って互いに並んで配置されるように前記接続要素（２１、２２、２３）によって構成される、請求項１〜４のいずれか一項に記載の表面実装可能なマルチチップ構成要素（１）。
- 前記キャリア（２）は、前記第３の接続要素（２３）と前記第２の接続要素（２２）の第２の部分領域（２２Ｂ）とが、前記キャリア（２）の第１の主延長方向（Ｘ）に沿って互いに並んで配置されるように前記接続要素（２１、２２、２３）によって構成される、請求項１〜５のいずれか一項に記載の表面実装可能なマルチチップ構成要素（１）。
- 前記キャリア（２）は、前記第３の接続要素（２３）と前記第２の接続要素（２２）の第１の部分領域（２２Ａ）とが、前記キャリア（２）の第２の主延長方向（Ｙ）に沿って互いに並んで配置されるように前記接続要素（２１、２２、２３）によって構成される、請求項１〜６のいずれか一項に記載の表面実装可能なマルチチップ構成要素（１）。
- 半導体チップが、前記第３の接続要素（２３）に配置されない、請求項１〜７のいずれか一項に記載の表面実装可能なマルチチップ構成要素（１）。
- 前記第１の半導体チップ（３）が、電気導体（５）によって前記第２の接続要素（２２）に電気的に接続される、請求項１〜８のいずれか一項に記載の表面実装可能なマルチチップ構成要素（１）。
- 前記第２の半導体チップ（４）が、電気導体（５）によって前記第３の接続要素（２３）に電気的に接続される、請求項１〜９のいずれか一項に記載の表面実装可能なマルチチップ構成要素（１）。
- 前記キャリア（２）が主要本体（２４）を有し、前記主要本体（２４）に前記接続要素（２１、２２、２３）が少なくとも部分的に埋め込まれる、請求項１〜１０のいずれか一項に記載の表面実装可能なマルチチップ構成要素（１）。
- 前記第２の接続要素（２２）が、前記キャリア（２）の後側主表面（２Ｂ）において前記主要本体（２）によって部分的に覆われる、請求項１１に記載の表面実装可能なマルチチップ構成要素（１）。
- 前記第１の半導体チップ（３）および前記第２の半導体チップ（４）が、０よりも大きくかつせいぜい０．１ｍｍの横方向寸法（８Ａ）を有する隙間（８）によって互いに分離される、請求項１〜１２のいずれか一項に記載の表面実装可能なマルチチップ構成要素（１）。
- 前記第１の半導体チップ（３）および前記第２の半導体チップ（４）が、いずれの場合にも、前記半導体チップ（３、４）の前側表面（３Ａ、４Ａ）に前記それぞれの接続要素（２１、２２）と反対方向に向いて配置された放射透過被覆要素（７）を有する、請求項１〜１３のいずれか一項に記載の表面実装可能なマルチチップ構成要素（１）。
- ハウジング・フレーム（９）を有し、前記ハウジング・フレーム（９）内に前記半導体チップ（３、４）が配置される、請求項１〜１４のいずれか一項に記載の表面実装可能なマルチチップ構成要素（１）。
- 前記第１の半導体チップ（３）および前記第２の半導体チップ（４）が、動作の間、異なる波長範囲の放射を放出する、請求項１〜１５のいずれか一項に記載の表面実装可能なマルチチップ構成要素（１）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102014101215.1A DE102014101215A1 (de) | 2014-01-31 | 2014-01-31 | Oberflächenmontierbares Multichip-Bauelement |
| DE102014101215.1 | 2014-01-31 | ||
| PCT/EP2015/051955 WO2015114103A1 (de) | 2014-01-31 | 2015-01-30 | Oberflächenmontierbares multichip-bauelement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017505997A true JP2017505997A (ja) | 2017-02-23 |
| JP6393765B2 JP6393765B2 (ja) | 2018-09-19 |
Family
ID=52434834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016549223A Active JP6393765B2 (ja) | 2014-01-31 | 2015-01-30 | 表面実装可能なマルチチップ構成要素 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10037979B2 (ja) |
| JP (1) | JP6393765B2 (ja) |
| DE (2) | DE102014101215A1 (ja) |
| WO (1) | WO2015114103A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019029646A (ja) * | 2017-07-27 | 2019-02-21 | 旭宇光電（深▲せん▼）股▲ふん▼有限公司 | マルチキャビティプラント照明ｌｅｄ封止パッケージ構造 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01157577A (ja) * | 1987-12-14 | 1989-06-20 | Mini Pairo Denki:Kk | 半導体発光装置 |
| JP2007288198A (ja) * | 2006-04-17 | 2007-11-01 | Samsung Electro-Mechanics Co Ltd | 発光ダイオードパッケージ及びその製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196759A (ja) * | 1992-12-24 | 1994-07-15 | Sharp Corp | 発光素子 |
| US7183588B2 (en) * | 2004-01-08 | 2007-02-27 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Light emission device |
| DE102004036157B4 (de) | 2004-07-26 | 2023-03-16 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Elektromagnetische Strahlung emittierendes optoelektronisches Bauelement und Leuchtmodul |
| US20070086185A1 (en) | 2005-10-18 | 2007-04-19 | Hwang Yi F | Electroluminescent device having a plurality of light emitting diodes |
| KR100828891B1 (ko) * | 2006-02-23 | 2008-05-09 | 엘지이노텍 주식회사 | Ｌｅｄ 패키지 |
| US8531126B2 (en) * | 2008-02-13 | 2013-09-10 | Canon Components, Inc. | White light emitting apparatus and line illuminator using the same in image reading apparatus |
| WO2009101718A1 (ja) * | 2008-02-13 | 2009-08-20 | Canon Components, Inc. | 白色発光ダイオード、白色発光装置及びそれらを用いたライン状照明装置 |
| CN101894901B (zh) * | 2009-04-08 | 2013-11-20 | 硅谷光擎 | 用于多个发光二极管的封装 |
| US8492777B2 (en) * | 2010-04-09 | 2013-07-23 | Everlight Electronics Co., Ltd. | Light emitting diode package, lighting device and light emitting diode package substrate |
| US9627361B2 (en) * | 2010-10-07 | 2017-04-18 | Cree, Inc. | Multiple configuration light emitting devices and methods |
| CN102231377B (zh) * | 2010-12-18 | 2012-07-11 | 木林森股份有限公司 | 一种高显色性的发光二极管及其制造方法 |
| DE102011085645B4 (de) | 2011-11-03 | 2014-06-26 | Osram Gmbh | Leuchtdiodenmodul und Verfahren zum Betreiben eines Leuchtdiodenmoduls |
| CN102903708B (zh) | 2012-09-14 | 2016-06-01 | 深圳市中庆微科技开发有限公司 | 一种led器件、led灯及led模组 |
| DE102013219063A1 (de) | 2013-09-23 | 2015-03-26 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zu seiner Herstellung |
-
2014
- 2014-01-31 DE DE102014101215.1A patent/DE102014101215A1/de not_active Withdrawn
-
2015
- 2015-01-30 US US15/111,775 patent/US10037979B2/en active Active
- 2015-01-30 WO PCT/EP2015/051955 patent/WO2015114103A1/de active Application Filing
- 2015-01-30 DE DE112015000595.1T patent/DE112015000595B4/de active Active
- 2015-01-30 JP JP2016549223A patent/JP6393765B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01157577A (ja) * | 1987-12-14 | 1989-06-20 | Mini Pairo Denki:Kk | 半導体発光装置 |
| JP2007288198A (ja) * | 2006-04-17 | 2007-11-01 | Samsung Electro-Mechanics Co Ltd | 発光ダイオードパッケージ及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019029646A (ja) * | 2017-07-27 | 2019-02-21 | 旭宇光電（深▲せん▼）股▲ふん▼有限公司 | マルチキャビティプラント照明ｌｅｄ封止パッケージ構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112015000595A5 (de) | 2016-11-03 |
| US20160336301A1 (en) | 2016-11-17 |
| US10037979B2 (en) | 2018-07-31 |
| WO2015114103A1 (de) | 2015-08-06 |
| DE112015000595B4 (de) | 2024-03-28 |
| JP6393765B2 (ja) | 2018-09-19 |
| DE102014101215A1 (de) | 2015-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9117806B2 (en) | Light emitting device mount, light emitting apparatus including the same, and leadframe | |
| KR100981214B1 (ko) | 발광다이오드 패키지 | |
| US20140252392A1 (en) | Light emitting diode | |
| US10629790B2 (en) | Light-emitting device | |
| US9947847B2 (en) | Optoelectronic semiconductor chip and optoelectronic module | |
| TW200806008A (en) | Light emitting device | |
| US9293663B1 (en) | Light-emitting unit and semiconductor light-emitting device | |
| US9246074B2 (en) | Light emitting device | |
| US9620692B2 (en) | Lead frame and light emitting diode package having the same | |
| US20130236997A1 (en) | Method of fabricating light emitting device | |
| US8921870B2 (en) | Light emitting device | |
| JP6393765B2 (ja) | 表面実装可能なマルチチップ構成要素 | |
| US9793447B2 (en) | Optoelectronic semiconductor chip and optoelectronic semiconductor component | |
| JP7024410B2 (ja) | 半導体発光装置 | |
| US10608153B2 (en) | Light emitting device package and light emitting apparatus having the same | |
| KR102423236B1 (ko) | 발광 소자 패키지 | |
| US20230155086A1 (en) | Light emitting diode package | |
| KR101294711B1 (ko) | 반도체 발광소자 | |
| US20220209088A1 (en) | Light emitting device package | |
| GB2551154B (en) | Light-emitting diode package and method of manufacture | |
| CN114068787A (zh) | 可侧发光的发光二极管封装结构 | |
| KR101518458B1 (ko) | 고전압 발광 다이오드 패키지 | |
| KR20180045402A (ko) | 발광 장치 | |
| KR20120093008A (ko) | 발광 다이오드 패키지 | |
| KR20140095887A (ko) | 발광 다이오드 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180827 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6393765 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |