DE112015000595B4 - Oberflächenmontierbares Multichip-Bauelement - Google Patents

Oberflächenmontierbares Multichip-Bauelement Download PDF

Info

Publication number
DE112015000595B4
DE112015000595B4 DE112015000595.1T DE112015000595T DE112015000595B4 DE 112015000595 B4 DE112015000595 B4 DE 112015000595B4 DE 112015000595 T DE112015000595 T DE 112015000595T DE 112015000595 B4 DE112015000595 B4 DE 112015000595B4
Authority
DE
Germany
Prior art keywords
connection element
carrier
connection
mountable
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112015000595.1T
Other languages
English (en)
Other versions
DE112015000595A5 (de
Inventor
Stefan Morgott
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of DE112015000595A5 publication Critical patent/DE112015000595A5/de
Application granted granted Critical
Publication of DE112015000595B4 publication Critical patent/DE112015000595B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Oberflächenmontierbares Multichip-Bauelement (1) umfassend- einen Träger (2), der ein erstes, zweites und drittes Anschlusselement (21, 22, 23) aufweist, die voneinander elektrisch isoliert sind,- einen ersten Halbleiterchip (3), der auf dem ersten Anschlusselement (21) angeordnet ist und mit dem ersten und zweiten Anschlusselement (21, 22) elektrisch verbunden ist, wobei das erste Anschlusselement (21) eine erste Elektrode und das zweite Anschlusselement (22) eine zweite Elektrode für den ersten Halbleiterchip (3) bildet,- einen zweiten Halbleiterchip (4), der auf dem zweiten Anschlusselement (22) angeordnet ist und mit dem zweiten und dritten Anschlusselement (22, 23) elektrisch verbunden ist, wobei das dritte Anschlusselement (23) eine erste Elektrode und das zweite Anschlusselement (22) eine zweite Elektrode für den zweiten Halbleiterchip (4) bildet, und wobei das zweite Anschlusselement (22) im Betrieb eine gemeinsame Kathode oder Anode für den ersten und zweiten Halbleiterchip (3, 4) bildet,wobei der Träger (2) einen Grundkörper (24) aufweist, in den die Anschlusselemente (21, 22, 23) zumindest teilweise eingebettet sind,wobei das zweite Anschlusselement (22) an einer rückseitigen Hauptfläche (2B) des Trägers (2) von dem Grundkörper (2) teilweise bedeckt ist, und das zweite Anschlusselement (22) einen ersten Teilbereich (22A) und einen zweiten Teilbereich (22B) aufweist, wobei die beiden Teilbereiche durch einen Mittelbereich (22C) des zweiten Anschlusselements (22) miteinander verbunden sind, und wobei der Mittelbereich (22C) an der rückseitigen Hauptfläche (2B) des Trägers (2) von dem Grundkörper (24) bedeckt ist, so dass das Multichip-Bauelement (1) auf der Rückseite des Trägers (2) vier Anschlussbereiche aufweist.

Description

  • Es wird ein oberflächenmontierbares Multichip-Bauelement angegeben, das vorzugsweise zur Strahlungsemission vorgesehen ist. Insbesondere ist das Multichip-Bauelement ein mehrfarbiges Leuchtdiodenmodul.
  • Für Projektions- oder Scheinwerferanwendungen werden Lichtquellen benötigt, die zum einen hohe Lichtleistungen erbringen und zum anderen einen kompakten Aufbau aufweisen. Zu einem kompakten Aufbau gehört unter anderem eine einfache elektrische Versorgung der Lichtquelle, um die Anzahl weiterer elektrischer Komponenten wie beispielsweise Treiber möglichst gering zu halten. Beispielsweise sind Lichtquellen bekannt, die mehrere Halbleiterchips aufweisen, die auf einer gemeinsamen Metallisierung, die eine gemeinsame Elektrode bildet, in gleicher Orientierung angeordnet und getrennt ansteuerbar sind. Bei unterschiedlicher Orientierung der Halbleiterchips ist jedoch eine getrennte Ansteuerung schwieriger zu realisieren. Unter der Orientierung ist vorliegend insbesondere die Anordnung der Halbleiterchips hinsichtlich ihrer pn-Übergänge zu verstehen.
  • Aus den Dokumenten JP H01- 157 577 A , US 2007 / 0 241 362 A1 , US 2007 / 0 086 185 A1 , CN 1 02 903 708 A und WO 2015/ 040 107 A1 sind oberflächenmontierbare Multichip-Bauelemente bekannt.
  • Eine zu lösende Aufgabe besteht vorliegend darin, ein oberflächenmontierbares Multichip-Bauelement mit getrennt ansteuerbaren Halbleiterchips unterschiedlicher Orientierung anzugeben.
  • Das oberflächenmontierbare Multichip-Bauelement umfasst einen Träger, der ein erstes, zweites und drittes Anschlusselement aufweist, die voneinander elektrisch isoliert sind. Insbesondere weisen die Anschlusselemente metallische Eigenschaften auf. Mit Vorteil können die Anschlusselemente aus dem gleichen Material und insbesondere aus einem einzigen Werkstück, beispielsweise einem sogenannten Leadframe, hergestellt sein. Vorzugsweise ist der Träger eben ausgebildet, das heißt der Träger erstreckt sich im Wesentlichen in einer einzigen Ebene. Es ist somit insbesondere möglich, dass die drei Anschlusselemente in der einzigen Ebene angeordnet sind.
  • Das oberflächenmontierbare Multichip-Bauelement umfasst einen ersten Halbleiterchip und einen zweiten Halbleiterchip. Das oberflächenmontierbare Multichip-Bauelement kann auch mehr als zwei Halbleiterchips aufweisen. Der erste Halbleiterchip ist auf dem ersten Anschlusselement angeordnet. Insbesondere ist der erste Halbleiterchip mittels eines Befestigungsmittels, zum Beispiel einem Lot oder einem Kleber, an dem ersten Anschlusselement befestigt. Weiterhin ist der erste Halbleiterchip mit dem ersten und zweiten Anschlusselement elektrisch verbunden. Dabei bildet das erste Anschlusselement eine erste Elektrode und das zweite Anschlusselement eine zweite Elektrode für den ersten Halbleiterchip.
  • Weiter ist der zweite Halbleiterchip auf dem zweiten Anschlusselement angeordnet. Insbesondere ist der zweite Halbleiterchip mittels eines Befestigungsmittels, zum Beispiel einem Lot oder einem Kleber, an dem zweiten Anschlusselement befestigt. Weiterhin ist der zweite Halbleiterchip mit dem zweiten und dritten Anschlusselement elektrisch verbunden. Dabei bildet das dritte Anschlusselement eine erste Elektrode und das zweite Anschlusselement eine zweite Elektrode für den zweiten Halbleiterchip.
  • Insbesondere weist die erste Elektrode eine erste Polarität auf, während die zweite Elektrode eine zweite, von der ersten verschiedene Polarität aufweist.
  • Das zweite Anschlusselement bildet im Betrieb eine gemeinsame Kathode oder Anode für den ersten und zweiten Halbleiterchip. Mittels der gemeinsamen Elektrode und den separaten weiteren Elektroden ist es im Betrieb möglich, die beiden Halbleiterchips getrennt voneinander anzusteuern.
  • Gemäß zumindest einer Ausführungsform weisen der erste und zweite Halbleiterchip jeweils einen ersten Halbleiterbereich eines ersten Leitfähigkeitstyps und einen zweiten Halbleiterbereich eines zweiten Leitfähigkeitstyps auf. Beispielsweise kann es sich bei dem ersten Leitfähigkeitstyp um eine p-Leitfähigkeit und bei dem zweiten Leitfähigkeitstyp um eine n-Leitfähigkeit handeln.
  • Vorzugsweise sind die beiden Halbleiterchips in verschiedener Orientierung angeordnet. Insbesondere sind die an die Anschlusselemente angrenzenden Halbleiterbereiche der Halbleiterchips verschiedenen Leitfähigkeitstyps. Dies bedeutet beispielsweise, dass der erste Halbleiterchip so angeordnet ist, dass der erste Halbleiterbereich, der einen ersten Leitfähigkeitstyp aufweist, an das erste Anschlusselement angrenzt, während beim zweiten Halbleiterchip der zweite Anschlussbereich, der einen zweiten Leitfähigkeitstyp aufweist, an das zweite Anschlusselement angrenzt und umgekehrt.
  • Bei einer bevorzugten Ausgestaltung sind mittels des zweiten Anschlusselements die Halbleiterbereiche des gleichen Leitfähigkeitstyps der beiden Halbleiterchips elektrisch miteinander verbunden. Das heißt, dass die Halbleiterbereiche des gleichen Leitfähigkeitstyps mittels des zweiten Anschlusselements mit dem gleichen Potenzial verbunden sind.
  • Das zweite Anschlusselement weist einen ersten und zweiten Teilbereich auf. Die beiden Teilbereiche sind durch einen Mittelbereich des zweiten Anschlusselements miteinander verbunden. Insbesondere können die beiden Teilbereiche ausschließlich durch den Mittelbereich elektrisch miteinander verbunden sein. Bei dem Mittelbereich kann es sich beispielsweise um einen Bonddraht handeln. Das zweite Anschlusselement erstreckt sich im Wesentlichen entlang einer Diagonale die zwei Ecken des Trägers miteinander verbindet. Beispielsweise kann der zweite Halbleiterchip auf dem ersten Teilbereich angeordnet sein. Weiterhin kann der zweite Teilbereich als Anschlussbereich für den ersten Halbleiterchip dienen. Auch das erste Anschlusselement kann einen ersten und zweiten Teilbereich aufweisen. Insbesondere ist der erste Halbleiterchip auf dem ersten Teilbereich des ersten Anschlusselements angeordnet.
  • Bei einer bevorzugten Ausgestaltung des oberflächenmontierbaren Multichip-Bauelements ist der Träger aus den Anschlusselementen derart zusammengesetzt, dass der erste Teilbereich des ersten Anschlusselements und der erste Teilbereich des zweiten Anschlusselements entlang einer ersten Haupterstreckungsrichtung des Trägers nebeneinander angeordnet sind. Weiterhin können auch der zweite Teilbereich des ersten Anschlusselements und der zweite Teilbereich des zweiten Anschlusselements entlang der ersten Haupterstreckungsrichtung des Trägers nebeneinander angeordnet sein. Insbesondere sind auch die beiden Halbleiterchips entlang der ersten Haupterstreckungsrichtung nebeneinander angeordnet.
  • Dass zwei oder mehr Teilbereiche entlang einer Haupterstreckungsrichtung „nebeneinander angeordnet“ sind kann hierbei und im Folgenden bedeuten, dass die Teilbereiche räumlich voneinander getrennt entlang der besagten Haupterstreckungsrichtung angeordnet sind. Hierbei ist es insbesondere möglich, dass die Teilbereiche in ihrer maximalen Ausdehnung entlang einer Richtung senkrecht zu der Hauptersteckungsrichtung, entlang derer die Teilbereiche nebeneinander angeordnet sind, zu wenigstens 80 %, bevorzugt wenigstens 90 %, überlappen. Mit anderen Worten, es ist möglich, dass die Teilbereiche entlang wenigstens 80 %, bevorzugt wenigstens 90 %, ihrer maximalen Ausdehnung entlang der Richtung senkrecht zur besagten Haupterstreckungsrichtung nebeneinander angeordnet sind.
  • Weiterhin ist der Träger mit Vorteil aus den Anschlusselementen derart zusammengesetzt, dass das dritte Anschlusselement und der zweite Teilbereich des zweiten Anschlusselements entlang der ersten Haupterstreckungsrichtung des Trägers nebeneinander angeordnet sind.
  • Außerdem kann der Träger aus den Anschlusselementen derart zusammengesetzt sein, dass das dritte Anschlusselement und der erste Teilbereich des zweiten Anschlusselements entlang einer zweiten Haupterstreckungsrichtung des Trägers nebeneinander angeordnet sind. Vorzugsweise sind der erste Teilbereich des ersten Anschlusselements, der Mittelbereich des zweiten Anschlusselements sowie das dritte Anschlusselement entlang einer Diagonale angeordnet, die quer zu der Diagonale angeordnet ist, entlang der sich das zweite Anschlusselement erstreckt.
  • Insbesondere können der erste Teilbereich und der zweite Teilbereich des zweiten Anschlusselements entlang der einen Diagonalen, die zwei Ecken des Träges miteinander verbindet, angeordnet sein. Ferner können der erste Teilbereich des ersten Anschlusselements und das dritte Anschlusselement entlang der zu der besagten Diagonalen, entlang derer die Teilbereiche des zweiten Anschlusselements angeordnet sind, quer und/oder senkrecht verlaufenden Diagonalen angeordnet sein.
  • Insbesondere sind die erste und zweite Haupterstreckungsrichtung quer, insbesondere senkrecht, zueinander angeordnet. Vorzugsweise spannen die erste und zweite Haupterstreckungsrichtung eine Ebene auf, zu welcher eine vorderseitige und rückseitige Hauptfläche des Trägers parallel angeordnet sind.
  • Beispielsweise weist der Träger in einer Aufsicht auf die durch die zwei Haupterstreckungsrichtungen aufgespannte Ebene eine rechtecksartige Form auf. Mit anderen Worten, der Träger weist annäherungsweise die Form eines Rechtecks auf. Die erste Haupterstreckungsrichtung kann dann entlang der ersten Seite des Rechtecks verlaufen, während die zweite Haupterstreckungsrichtung entlang der zu der ersten Seite quer oder senkrecht verlaufenden zweiten Seite des Rechtecks verlaufen kann.
  • Insbesondere ist es möglich, dass sich die Anschlusselemente in einer vertikalen Richtung, die senkrecht zu den beiden Haupterstreckungsrichtungen verläuft, im Rahmen der Herstellungstoleranzen weder überragen noch unterragen. Mit anderen Worten, die Anschlusselemente können in einer einzigen Ebene angeordnet sein. Zusätzlich ist es möglich, dass die Anschlusselemente, sowie deren Teilbereiche, jeweils eben ausgebildet sind. „Eben ausgebildet“ kann hierbei und im Folgenden bedeuten, dass die Anschlusselemente entlang der beiden Haupterstreckungsrichtungen keine makroskopischen Ausbuchtungen und/oder Ausnehmungen aufweisen. Insbesondere ist es möglich, dass jeder Teilbereich bzw. jedes Anschlusselement jeweils lediglich zwei Flächen aufweist, die sich entlang der Haupterstreckungsrichtungen erstrecken und in vertikaler Richtung im Rahmen der Herstellungstoleranzen parallel zueinander angeordnet sind.
  • Ferner können das dritte Anschlusselement und der zweite Teilbereich des zweiten Anschlusselements in einer Aufsicht auf den Träger dieselbe geometrische Form aufweisen. Ferner können das dritte Anschlusselement und der zweite Teilbereich des zweiten Anschlusselements entlang der ersten Haupterstreckungsrichtung und/oder entlang der zweiten Haupterstreckungsrichtung dieselbe maximale Ausdehnung aufweisen. Zudem können der erste Teilbereich des ersten Anschlusselements und der erste Teilbereich des zweiten Anschlusselements in der Aufsicht eine ähnliche geometrische Form aufweisen und insbesondere eine ähnliche maximale Ausdehnung entlang der beiden Haupterstreckungsrichtungen aufweisen. Beispielsweise unterscheiden sich die maximalen Ausdehnungen der beiden ersten Teilbereiche entlang der beiden Haupterstreckungsrichtung um höchstens +/- 10 %.
  • Gemäß zumindest einer Ausführungsform ist auf dem dritten Anschlusselement kein Halbleiterchip angeordnet. Mit anderen Worten, das dritte Anschlusselement kann frei von einem Halbleiterchip sein. Insbesondere dient das dritte Anschlusselement als Anschlussbereich für den zweiten Halbleiterchip. Beispielsweise kann der zweite Halbleiterchip mit dem dritten Anschlusselement mittels eines elektrischen Leiters elektrisch verbunden sein. Entsprechend kann der erste Halbleiterchip mittels eines elektrischen Leiters mit dem zweiten Anschlusselement elektrisch verbunden sein. Der elektrische Leiter ist insbesondere ein Bonddraht, der sich vom Halbleiterchip bis zu dem Anschlusselement, mit dem eine elektrische Verbindung hergestellt werden soll, erstreckt.
  • Der Träger weist einen Grundkörper auf, in den die Anschlusselemente zumindest teilweise eingebettet sind. Beispielsweise kann zur Herstellung des Trägers ein Leadframe verwendet werden, der die drei Anschlusselemente, wobei die Anschlusselemente miteinander verbunden sind. Dieser Leadframe kann zumindest teilweise in ein Grundmaterial eingebettet werden. Der so gebildete Leadframe-Verbund kann derart zerteilt werden, dass die Anschlusselemente voneinander getrennt werden und nur durch den Grundkörper aus Grundmaterial zusammengehalten werden. Insbesondere kann als Grundmaterial ein Kunststoffmaterial wie beispielsweise ein Epoxidharz verwendet werden. Weiterhin ist der Leadframe vorzugsweise aus Kupfer oder einem Kupfer-haltigen Material gebildet.
  • Vorzugsweise handelt es sich bei dem hier beschriebenen Bauelement um ein sogenanntes QFN (Quad Flat No Leads) - Package. Insbesondere ragen hierbei die Anschlusselemente seitlich nicht über den Grundkörper hinaus, sondern sind plan in den Grundkörper integriert. Dadurch kann der benötigte Platz auf einem Anschlussträger, auf dem das Multichip-Bauelement montiert werden kann, reduziert und eine höhere Packungsdichte erreicht werden. Unter dem Anschlussträger ist beispielsweise eine Leiterplatte zu verstehen.
  • Das zweite Anschlusselement ist an der rückseitigen Hauptfläche des Trägers von dem Grundkörper teilweise bedeckt. Dr weiter oben beschriebene Mittelbereich, der den ersten und zweiten Teilbereich des zweiten Anschlusselements miteinander verbindet, ist von dem Grundkörper bedeckt. Das Multichip-Bauelement weist auf der Rückseite des Trägers vier Anschlussbereiche auf, nämlich das erste Anschlusselement, den ersten und zweiten Teilbereich des zweiten Anschlusselements und das dritte Anschlusselement, so dass das Multichip-Bauelement an vier Stellen mit dem Anschlussträger mechanisch und elektrisch verbunden werden kann. Insbesondere sind die vier Anschlussbereiche im Wesentlichen symmetrisch angeordnet. Durch die symmetrische Anordnung der vier Anschlussbereiche kann das Multichip-Bauelement mechanisch stabil auf einem Anschlussträger befestigt werden.
  • Vorteilhafterweise erlaubt der hier beschriebene Träger relativ geringe Abstände zwischen den Halbleiterchips, so dass das Multichip-Bauelement eine kompakte Größe aufweist.
  • Insbesondere sind der erste und zweite Halbleiterchip durch einen Zwischenraum voneinander getrennt, der eine laterale Abmessung von größer Null und höchstens 0.1 mm aufweist. Insbesondere wird die laterale Abmessung des Zwischenraums entlang der ersten Haupterstreckungsrichtung des Trägers bestimmt.
  • Gemäß zumindest einer Ausführungsform sind die Halbleiterchips zur Strahlungsemission vorgesehen. Insbesondere sind die Halbleiterchips Dünnfilmchips, die im Betrieb einen Großteil der erzeugten Strahlung über ihre vorderseitige Oberfläche emittieren. Vorzugsweise emittieren die Halbleiterchips im Betrieb Strahlung in verschiedenen Wellenlängenbereichen. Beispielsweise emittiert einer der beiden Halbleiterchips im Betrieb rotes und der andere blaues Licht.
  • Gemäß zumindest einer Ausführungsform weisen der erste und zweite Halbleiterchip jeweils ein strahlungsdurchlässiges Abdeckelement auf, das an der dem jeweiligen Anschlusselement abgewandten vorderseitigen Oberfläche der Halbleiterchips angeordnet ist. Das Abdeckelement weist insbesondere eine gleichmäßige Dicke auf. Weiterhin kann das Abdeckelement ein Glaselement sein, das auf einer vorderseitigen Oberfläche einer Halbleiterschichtenfolge der Halbleiterchips aufgeklebt ist. Das Glaselement kann bei rotem Licht zu einer Verbesserung der Strahlungsauskopplung und bei blauem Licht zu einer Abschwächung führen. Dadurch kann das Verhältnis des ohnehin schwächeren Rotanteils gegenüber dem Blauanteil verbessert werden.
  • Gemäß zumindest einer Ausführungsform weist das Multichip-Bauelement einen Gehäuserahmen auf, innerhalb dem die Halbleiterchips angeordnet sind. Vorzugsweise ist der Gehäuserahmen auf dem Träger angeordnet. Beispielsweise kann der Gehäuserahmen ein Verguss sein, der Silikon enthält. Weiterhin kann der Gehäuserahmen reflektierend ausgebildet sein und zum Beispiel Zusätze eines reflektierenden Materials wie Titandioxid enthalten.
  • Ferner können die Halbleiterchips an ihren vorderseitigen Oberflächen ein Wellenlängenkonversionselement aufweisen, das zumindest einen Teil der emittierten Strahlung in Strahlung einer anderen Wellenlänge umwandelt.
  • Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
  • Es zeigen:
    • 1A eine schematische Draufsicht auf eine Vorderseite eines oberflächenmontierbaren Multichip-Bauelements gemäß einem ersten Ausführungsbeispiel und 1B eine schematische Draufsicht auf eine Rückseite des oberflächenmontierbaren Multichip-Bauelements gemäß dem ersten Ausführungsbeispiel,
    • 2A eine schematische Draufsicht auf eine Vorderseite eines oberflächenmontierbaren Multichip-Bauelements gemäß einem zweiten Ausführungsbeispiel und 2B eine schematische Draufsicht auf eine Rückseite des oberflächenmontierbaren Multichip-Bauelements gemäß dem zweiten Ausführungsbeispiel,
    • 3 eine schematische Querschnittsansicht eines Halbleiterchips gemäß einem Ausführungsbeispiel mit trägernaher Anordnung der p-Seite, und
    • 4A eine schematische Querschnittsansicht und 4B eine schematische Draufsicht auf eine Vorderseite eines Halbleiterchips gemäß einem Ausführungsbeispiel mit trägernaher Anordnung der n-Seite.
  • Hierbei zeigen lediglich die 1A-2B ein Multichip-Bauelement mit sämtlichen Merkmalen des Anspruchs 1.
  • In den 1A und 1B ist ein erstes Ausführungsbeispiel eines oberflächenmontierbaren Multichip-Bauelements 1 dargestellt. Das Multichip-Bauelement 1 umfasst einen Träger 2 sowie einen ersten Halbleiterchip 3 und einen zweiten Halbleiterchip 4, die auf einer vorderseitigen Hauptfläche 2A des Trägers 2 angeordnet sind.
  • Der Träger 2 umfasst ein erstes Anschlusselement 21, ein zweites Anschlusselement 22 und ein drittes Anschlusselement 23, wobei der erste Halbleiterchip 3 auf dem ersten Anschlusselement 21 und der zweite Halbleiterchip 4 auf dem zweiten Anschlusselement 22 angeordnet ist. Die Anschlusselemente 21, 22, 23 sind elektrisch leitend ausgebildet und voneinander elektrisch isoliert. Die Anschlusselemente 21, 22, 23 weisen insbesondere metallische Eigenschaften auf und können beispielsweise aus Kupfer oder einem Kupfer-haltigen Material gebildet sein. Vorzugsweise sind die Anschlusselemente 21, 22, 23 aus dem gleichen Material und insbesondere aus einem einzigen Werkstück, beispielsweise einem sogenannten Leadframe, hergestellt.
  • Der Träger 2 umfasst ferner einen Grundkörper 24, in den die Anschlusselemente 21, 22, 23 zumindest teilweise eingebettet sind. Insbesondere sind die Anschlusselemente 21, 22, 23 mittels des Grundkörpers 24 voneinander elektrisch isoliert.
  • Der Grundkörper 24 ist vorzugsweise aus einem elektrisch isolierenden Grundmaterial wie zum Beispiel einem Epoxidharz gebildet. Das Grundmaterial kann Materialzusätze enthalten, die zum Beispiel die optischen oder thermischen Eigenschaften des Grundkörpers beeinflussen. Beispielsweise kann das Grundmaterial Ruß enthalten und damit für einen Betrachter schwarz erscheinen.
  • Zur Herstellung des Trägers 2 kann ein Leadframe verwendet werden, in welchem die drei Anschlusselemente 21, 22, 23 ursprünglich miteinander verbunden sind. Dieser Leadframe kann zumindest teilweise in das Grundmaterial eingebettet werden. Der so gebildete Leadframe-Verbund kann derart zerteilt werden, dass die Anschlusselemente 21, 22, 23 voneinander getrennt werden und nur noch durch den Grundkörper 24 miteinander verbunden sind.
  • Der Träger 2 ist vorzugsweise eben ausgebildet und erstreckt sich in einer Ebene, die durch eine erste Haupterstreckungsrichtung X und eine zweite Haupterstreckungsrichtung Y aufgespannt wird.
  • Bei dem hier beschriebenen Multichip-Bauelement 1 handelt es sich um ein sogenanntes QFN (Quad Flat No Leads)- Package. Hierbei ragen die Anschlusselemente 21, 22, 23 seitlich nicht über den Grundkörper 24 hinaus, sondern sind plan in den Grundkörper 24 integriert. Dadurch kann der benötigte Platz auf einem Anschlussträger (nicht dargestellt), auf dem das Multichip-Bauelement 1 montiert werden kann, reduziert und eine höhere Packungsdichte erreicht werden.
  • Die beiden Halbleiterchips 3, 4 sind jeweils mit ihren rückseitigen Oberflächen auf den Anschlusselementen 21, 22 angeordnet. Insbesondere sind die Halbleiterchips 3, 4 mittels eines Befestigungsmittels, zum Beispiel einem Lot oder einem Kleber, an den Anschlusselementen 21, 22 befestigt. Vorzugsweise sind die Halbleiterchips 3, 4 durch das Befestigungsmittel zugleich mit dem jeweiligen Anschlusselement 21, 22, auf dem sie angeordnet sind, elektrisch leitend verbunden. Weiterhin sind die beiden Halbleiterchips 3, 4 jeweils mittels eines elektrischen Leiters 5 mit einem weiteren Anschlusselement 22, 23 elektrisch leitend verbunden. Insbesondere ist der erste Halbleiterchip 3 mittels eines elektrischen Leiters 5 mit dem zweiten Anschlusselement 22 und der zweite Halbleiterchip 4 mittels eines elektrischen Leiters 5 mit dem dritten Anschlusselement 23 elektrisch leitend verbunden.
  • Im Betrieb des oberflächenmontierbaren Multichip-Bauelements 1 liegen das erste und dritte Anschlusselement 21, 23 auf einem anderen Potenzial als das zweite Anschlusselement 22. Insbesondere liegen das erste und dritte Anschlusselement 21, 23 auf demselben Potenzial. Das erste Anschlusselement 21 bildet eine erste Elektrode und das zweite Anschlusselement 22 bildet eine zweite Elektrode für den ersten Halbleiterchip 3. Weiterhin bilden das dritte Anschlusselement 23 eine erste Elektrode und das zweite Anschlusselement 22 eine zweite Elektrode für den zweiten Halbleiterchip 4.
  • Bei dem in den 1A und 1B dargestellten ersten Ausführungsbeispiel bildet das zweite Anschlusselement 22 im Betrieb eine gemeinsame Anode für den ersten und zweiten Halbleiterchip 3, 4. Weiterhin bildet das erste Anschlusselement 21 eine Kathode für den ersten Halbleiterchip 3. Und das dritte Anschlusselement 23 bildet eine Kathode für den zweiten Halbleiterchip 4.
  • Die Halbleiterchips 3, 4 sind in unterschiedlicher Orientierung angeordnet. Dies bedeutet insbesondere, dass die Halbleiterbereiche des ersten und zweiten Halbleiterchips 3, 4, die jeweils an die Anschlusselemente 22, 23, auf denen die Halbleiterchips 3, 4 angeordnet sind, angrenzen, einen verschiedenen Leitfähigkeitstyp aufweisen. Beispielsweise kann der an das erste Anschlusselement 21 angrenzende Halbleiterbereich des ersten Halbleiterchips 3 p-leitend sein, während der an das zweite Anschlusselement 22 angrenzende Halbleiterbereich des zweiten Halbleiterchips 4 n-leitend ist.
  • Die 3 zeigt ein Ausführungsbeispiel eines Halbleiterchips B mit trägernaher Anordnung der p-Seite, der bei dem Multichip-Bauelement 1 gemäß dem ersten Ausführungsbeispiel als erster Halbleiterchip 3 verwendet werden kann.
  • Der Halbleiterchip B emittiert im Betrieb insbesondere Strahlung mit kürzerer Wellenlänge als ein als zweiter Halbleiterchip 4 verwendeter Halbleiterchip A, der in den 4A und 4B dargestellt ist. Vorzugsweise emittiert der Halbleiterchip B im Betrieb blaues Licht, während der Halbleiterchip A rotes Licht emittiert.
  • Der Halbleiterchip B weist eine Halbleiterschichtenfolge auf, die auf einem Trägersubstrat 30 angeordnet ist. Insbesondere ist ein Aufwachssubstrat, auf welchem die Halbleiterschichtenfolge ursprünglich hergestellt wurde, von der Halbleiterschichtenfolge entfernt und durch das Trägersubstrat 30 ersetzt worden. Die Halbleiterschichtenfolge umfasst einen ersten Halbleiterbereich 31 eines ersten Leitfähigkeitstyps, eine aktive Zone 32 und einen zweiten Halbleiterbereich 33 eines zweiten Leitfähigkeitstyps, wobei der erste Halbleiterbereich 31 auf einer dem Trägersubstrat 30 zugewandten Seite der aktive Zone 32 und der zweite Halbleiterbereich 33 auf einer dem Trägersubstrat 30 abgewandten Seite der aktive Zone 32 angeordnet ist. Insbesondere ist der erste Halbleiterbereich 31 p-leitend und der zweite Halbleiterbereich 33 n-leitend.
  • Die Halbleiterschichtenfolge basiert vorzugsweise auf einem Nitrid-Verbindungshalbleitermaterial. „Auf einem Nitrid-Verbindungshalbleitermaterial basierend“ bedeutet im vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest eine Schicht davon, insbesondere die aktive Zone, ein Nitrid-III/V-Verbindungshalbleitermaterial, vorzugsweise AlnGamIn1-n-mN umfasst, wobei 0 ≤ n ≤ 1, 0 < m < 1 und n+m ≤ 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des AlnGamIn1-n-mN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
  • Zwischen dem ersten Halbleiterbereich 31 und dem Trägersubstrat 30 ist eine erste Kontaktschicht 35 angeordnet. Die erste Kontaktschicht 35 weist vorzugsweise ein Material, insbesondere ein Metall, mit einem hohen Reflexionskoeffizienten auf, etwa Silber. Weiterhin ist zwischen dem ersten Halbleiterbereich 31 und dem Trägersubstrat 30 eine zweite Kontaktschicht 36 angeordnet, die bis in eine Vertiefung 34 in der aktiven Zone 32 hineinragt und diese vorzugsweise vollständig ausfüllt.
  • Das Trägersubstrat 30 kann elektrisch leitend sein, so dass im Betrieb von der Rückseite, über das Trägersubstrat 30 und die erste Kontaktschicht 35 sowie über eine seitlich angeordnete elektrische Kontaktstelle 36A der zweiten Kontaktschicht 36 ein Betriebsstrom in die Halbleiterschichtenfolge eingeprägt wird.
  • Der Halbleiterchip B kann an seiner vorderseitigen Oberfläche 3A ein strahlungsdurchlässiges Abdeckelement 7 aufweisen. Insbesondere weist das Abdeckelement 7 eine gleichmäßige Dicke auf. Weiterhin kann das Abdeckelement 7 ein Glaselement sein, das auf eine vorderseitige Oberfläche der Halbleiterschichtenfolge aufgeklebt ist.
  • Der Halbleiterchip B ist dazu vorgesehen, von der aktiven Zone 32 im Betrieb erzeugte elektromagnetische Strahlung durch seine vorderseitige Oberfläche 3A zu emittieren. Von der aktiven Zone 32 in Richtung der Rückseite, also in Richtung einer rückseitigen Oberfläche 3B, emittierte elektromagnetische Strahlung wird von der ersten Kontaktschicht 35 und der zweiten Kontaktschicht 36 in Richtung der Vorderseite zurück reflektiert.
  • Vorteilhafterweise befindet sich die elektrische Kontaktstelle 36A nicht im Strahlengang der in Richtung der Vorderseite emittierten elektromagnetischen Strahlung, so dass durch die elektrische Kontaktstelle 36A keine Abschattung erfolgt.
  • Die 4A und 4B zeigen ein Ausführungsbeispiel eines Halbleiterchips A mit einer trägernahen Anordnung der n-Seite, der bei dem Multichip-Bauelement 1 gemäß dem ersten Ausführungsbeispiel als zweiter Halbleiterchip 4 verwendet werden kann.
  • Der Halbleiterchip A weist eine Halbleiterschichtenfolge auf, die auf einem Trägersubstrat 40 angeordnet ist. Insbesondere ist ein Aufwachssubstrat, auf welchem die Halbleiterschichtenfolge hergestellt wurde, von der Halbleiterschichtenfolge entfernt und durch das Trägersubstrat 40 ersetzt worden. Die Halbleiterschichtenfolge umfasst einen ersten Halbleiterbereich 41 eines ersten Leitfähigkeitstyps, eine aktive Zone 42 und einen zweiten Halbleiterbereich 43 eines zweiten Leitfähigkeitstyps, wobei der erste Halbleiterbereich 41 auf einer dem Trägersubstrat 40 abgewandten Seite der aktive Zone 42 und der zweite Halbleiterbereich 43 auf einer dem Trägersubstrat 40 zugewandten Seite der aktive Zone 42 angeordnet ist. Insbesondere ist der erste Halbleiterbereich 41 p-leitend und der zweite Halbleiterbereich 43 n-leitend.
  • Die Halbleiterschichtenfolge basiert vorzugsweise auf einem Phosphid-Verbindungshalbleitermaterial. „Auf einem Phosphid-Verbindungshalbleitermaterial basierend“ bedeutet in diesem Zusammenhang, dass die Halbleiterschichtenfolge, insbesondere die aktive Zone, vorzugsweise AlnGamIn1-n-mP umfasst, wobei 0 < n ≤ 1, 0 ≤ m ≤ 1 und n+m < 1 ist, vorzugsweise mit n ≠ 0 und/oder m ≠ 0. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, P), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
  • Der Halbleiterchip A weist vorderseitig eine erste Kontaktschicht 44 mit einer elektrischen Kontaktstelle 44A auf, die in einem Randbereich der Halbleiterschichtenfolge angeordnet ist (vgl. 4B). Die Kontaktschicht 44 ist strukturiert und weist Zwischenräume auf, in denen die Halbleiterschichtenfolge von der Kontaktschicht 44 unbedeckt ist. Weiterhin kann der Halbleiterchip A an seiner vorderseitigen Oberfläche 4A ein strahlungsdurchlässiges Abdeckelement 7 aufweisen. Das Abdeckelement 7 kann aus Glas gebildet sein. Ein solches Glaselement führt bei rotem Licht zu einer Verbesserung der Strahlungsauskopplung und bei blauem Licht zu einer Abschwächung. Dadurch kann bei dem Multichip-Bauelement 1 das Verhältnis des ohnehin schwächeren Rotanteils gegenüber dem Blauanteil verbessert werden.
  • Zwischen dem zweiten Halbleiterbereich 43 und dem Trägersubstrat 40 ist eine zweite Kontaktschicht 45 angeordnet. Die zweite Kontaktschicht 43 weist vorzugsweise ein Material, insbesondere ein Metall, mit einem hohen Reflexionskoeffizienten auf, etwa Silber.
  • Der Halbleiterchip A ist dazu vorgesehen, von der aktiven Zone 42 im Betrieb erzeugte elektromagnetische Strahlung durch seine vorderseitige Oberfläche 4A zu emittieren. Von der aktiven Zone 42 in Richtung der Rückseite, also in Richtung einer rückseitigen Oberfläche 4B, emittierte elektromagnetische Strahlung wird von der zweiten Kontaktschicht 45 in Richtung der Vorderseite zurück reflektiert.
  • Vorteilhafterweise weist die erste Kontaktschicht 44 Zwischenräume auf, durch welche Strahlung emittiert werden kann. Weiterhin befindet sich die elektrische Kontaktstelle 44A nicht an zentraler Stelle im Strahlengang der in Richtung der Vorderseite emittierten elektromagnetischen Strahlung, so dass durch die elektrische Kontaktstelle 44A keine Abschattung erfolgt.
  • Bei dem in den 1A und 1B dargestellten ersten Ausführungsbeispiel ist die Kontaktstelle 36A des ersten Halbleiterchips 3 mittels des elektrischen Leiters 5, insbesondere einem Bonddraht, mit dem zweiten Anschlusselement 22 elektrisch verbunden. Weiterhin ist die Kontaktstelle 44A des zweiten Halbleiterchips 1 mittels des elektrischen Leiters 5, insbesondere einem Bonddraht, mit dem zweiten Anschlusselement 22 elektrisch verbunden.
  • Das zweite Anschlusselement 22 umfasst einen ersten Teilbereich 22A und einen zweiten Teilbereich 22B. Die beiden Teilbereiche 22A, 22B sind durch einen Mittelbereich 22C des zweiten Anschlusselements 22 miteinander verbunden. Das zweite Anschlusselement 22 erstreckt sich im Wesentlichen entlang einer Diagonale die zwei Ecken des Trägers 2 miteinander verbindet. Der zweite Halbleiterchip 4 ist auf dem ersten Teilbereich 22A angeordnet. Der zweite Teilbereich 22B dient als Anschlussbereich für den ersten Halbleiterchip 3, wobei der elektrische Leiter 5 an dem zweiten Teilbereich 22B befestigt ist. Auf dem Mittelbereich 2C ist eine Schutzdiode 6 angeordnet, die den zweiten Halbleiterchip 4 vor Überspannungen schützt.
  • Auch das erste Anschlusselement 21 umfasst einen ersten Teilbereich 21A und einen zweiten Teilbereich 21B. Der erste Halbleiterchip 4 ist auf dem ersten Teilbereich 21A angeordnet. Ferner ist auf dem ersten Teilbereich 21A eine Schutzdiode 6 angeordnet, die den ersten Halbleiterchip 3 vor Überspannungen schützt.
  • Der Träger 2 ist aus den Anschlusselementen 21, 22, 23 derart zusammengesetzt, dass der erste Teilbereich 21A des ersten Anschlusselements 21 und der erste Teilbereich 22A des zweiten Anschlusselements 22 entlang der ersten Haupterstreckungsrichtung X des Trägers 2 nebeneinander angeordnet sind. Weiterhin sind auch der zweite Teilbereich 21B des ersten Anschlusselements 21 und der zweite Teilbereich 22B des zweiten Anschlusselements 22 entlang der ersten Haupterstreckungsrichtung X des Trägers 2 nebeneinander angeordnet.
  • Weiterhin ist der Träger 2 aus den Anschlusselementen 21, 22, 23 derart zusammengesetzt, dass das dritte Anschlusselement 23 und der zweite Teilbereich 22B des zweiten Anschlusselements 22 entlang der ersten Haupterstreckungsrichtung X des Trägers 2 nebeneinander angeordnet sind. Ferner sind das dritte Anschlusselement 23 und der erste Teilbereich 22A des zweiten Anschlusselements 22 entlang der zweiten Haupterstreckungsrichtung Y des Trägers 2 nebeneinander angeordnet.
  • Die beiden Halbleiterchips 3, 4 sind entlang der ersten Haupterstreckungsrichtung X nebeneinander angeordnet. Vorteilhafterweise erlaubt der hier beschriebene Träger 2 relativ geringe Abstände zwischen den Halbleiterchips 3, 4, so dass das Multichip-Bauelement 1 eine kompakte Größe aufweist. Insbesondere sind der erste und zweite Halbleiterchip 3, 4 durch einen Zwischenraum 8 voneinander getrennt, der eine laterale Abmessung 8A von größer Null und höchstens 0.1 mm aufweist. Insgesamt weist das Multichip-Bauelement 1 vorteilhaft kleine Maße auf, die lediglich 3,1 mm x 3,75 mm bei einer Höhe von 0,5 mm betragen.
  • Das Multichip-Bauelement 1 umfasst einen Gehäuserahmen 9, der auf dem Träger 2 angeordnet ist. Die Halbleiterchips 3, 4 sind innerhalb des Gehäuserahmens 9 angeordnet. Insbesondere ist der Gehäuserahmen 9 reflektierend ausgebildet. Beispielsweise kann der Gehäuserahmen 9 aus einem Kunststoffmaterial wie Silikon gebildet sein, dem reflektierende Partikel, zum Beispiel Partikel aus Titandioxid, beigefügt sind. Die Halbleiterchips 3, 4 können weiterhin in einen Verguss eingebettet sein, der seitlich durch den Gehäuserahmen begrenzt wird.
  • In 1B ist eine rückseitige Hauptfläche 2B des Trägers 2 beziehungsweise des oberflächenmontierbaren Multichip-Bauelements 1 dargestellt. Wie aus der 1B hervorgeht, ist das zweite Anschlusselement 22 an der rückseitigen Hauptfläche 2B von dem Grundkörper 24 teilweise bedeckt. Insbesondere ist der Mittelbereich 2C des zweiten Anschlusselements 22 von dem Grundkörper 24 bedeckt. Weiterhin kann der zweite Teilbereich 21B des ersten Anschlusselements 21 von dem Grundkörper 24 bedeckt sein. Dadurch weist das Multichip-Bauelement 1 auf der Rückseite des Trägers 2 vier Anschlussbereiche auf, nämlich den ersten Teilbereich 21A des ersten Anschlusselements 21, den ersten und zweiten Teilbereich 22A, 22B des zweiten Anschlusselements 22 und das dritte Anschlusselement 23, so dass das Multichip-Bauelement an vier Stellen mit einem Anschlussträger (nicht dargestellt) mechanisch und elektrisch verbunden werden kann. Die vier Anschlussbereiche sind symmetrisch angeordnet. Durch die symmetrische Anordnung der vier Anschlussbereiche kann das Multichip-Bauelement 1 mechanisch stabil auf einem Anschlussträger befestigt werden.
  • Das in den 2A und 2B dargestellte Multichip-Bauelement 1 gemäß einem zweiten Ausführungsbeispiel weist einen Träger 2 auf, der vorzugsweise gleich ausgebildet ist wie der in Verbindung mit dem ersten Ausführungsbeispiel beschriebene Träger. Weiterhin sind der erste und zweite Halbleiterchip 3, 4 wie bei dem ersten Ausführungsbeispiel auf zwei verschiedenen Anschlusselementen 21, 22 angeordnet und mittels eines elektrischen Leiters mit einem weiteren Anschlusselement 22, 23 verbunden. Allerdings ist beim zweiten Ausführungsbeispiel der an das erste Anschlusselement 21 angrenzende Halbleiterbereich des ersten Halbleiterchips 3 n-leitend, während der an das zweite Anschlusselement 22 angrenzende Halbleiterbereich des zweiten Halbleiterchips 4 p-leitend ist. Vorzugsweise ist der erste Halbleiterchip 3 wie der in den 4A und 4B dargestellte Halbleiterchip A ausgebildet, während der zweite Halbleiterchip 4 wie der in 3 dargestellte Halbleiterchip B ausgebildet ist.
  • Bei dem zweiten Ausführungsbeispiel bildet das zweite Anschlusselement 22 im Betrieb eine Kathode für den ersten und zweiten Halbleiterchip 3, 4. Weiterhin bildet das erste Anschlusselement 21 eine Anode für den ersten Halbleiterchip 3. Und das dritte Anschlusselement 23 bildet eine Anode für den zweiten Halbleiterchip 4.
  • Vorteilhafterweise sind sowohl bei dem ersten Ausführungsbeispiel als auch bei dem zweiten Ausführungsbeispiel eines oberflächenmontierbaren Multichip-Bauelements 1 der erste und zweite Halbleiterchip 3, 4 getrennt voneinander ansteuerbar.
  • Ein derartiges Multichip-Bauelement 1 eignet sich besonders für Projektions- und Scheinwerferanwendungen.

Claims (15)

  1. Oberflächenmontierbares Multichip-Bauelement (1) umfassend - einen Träger (2), der ein erstes, zweites und drittes Anschlusselement (21, 22, 23) aufweist, die voneinander elektrisch isoliert sind, - einen ersten Halbleiterchip (3), der auf dem ersten Anschlusselement (21) angeordnet ist und mit dem ersten und zweiten Anschlusselement (21, 22) elektrisch verbunden ist, wobei das erste Anschlusselement (21) eine erste Elektrode und das zweite Anschlusselement (22) eine zweite Elektrode für den ersten Halbleiterchip (3) bildet, - einen zweiten Halbleiterchip (4), der auf dem zweiten Anschlusselement (22) angeordnet ist und mit dem zweiten und dritten Anschlusselement (22, 23) elektrisch verbunden ist, wobei das dritte Anschlusselement (23) eine erste Elektrode und das zweite Anschlusselement (22) eine zweite Elektrode für den zweiten Halbleiterchip (4) bildet, und wobei das zweite Anschlusselement (22) im Betrieb eine gemeinsame Kathode oder Anode für den ersten und zweiten Halbleiterchip (3, 4) bildet, wobei der Träger (2) einen Grundkörper (24) aufweist, in den die Anschlusselemente (21, 22, 23) zumindest teilweise eingebettet sind, wobei das zweite Anschlusselement (22) an einer rückseitigen Hauptfläche (2B) des Trägers (2) von dem Grundkörper (2) teilweise bedeckt ist, und das zweite Anschlusselement (22) einen ersten Teilbereich (22A) und einen zweiten Teilbereich (22B) aufweist, wobei die beiden Teilbereiche durch einen Mittelbereich (22C) des zweiten Anschlusselements (22) miteinander verbunden sind, und wobei der Mittelbereich (22C) an der rückseitigen Hauptfläche (2B) des Trägers (2) von dem Grundkörper (24) bedeckt ist, so dass das Multichip-Bauelement (1) auf der Rückseite des Trägers (2) vier Anschlussbereiche aufweist.
  2. Oberflächenmontierbares Multichip-Bauelement (1) nach dem vorhergehenden Anspruch, wobei - das erste Anschlusselement (21) einen ersten Teilbereich (21A) aufweist, - der zweite Halbleiterchip (4) auf dem ersten Teilbereich (22A) des zweiten Anschlusselements (22) angeordnet ist, und - der Träger (2) aus den drei Anschlusselementen (21, 22, 23) derart zusammengesetzt ist, dass - der erste Teilbereich (21A) des ersten Anschlusselemnts (21) und der erste Teilbereich (22A) des zweiten Anschlusselements (22) entlang einer ersten Haupterstreckungsrichtung (X) des Trägers (2) nebeneinander angeordnet sind, -- das dritte Anschlusselement (23) und der zweite Teilbereich (22B) des zweiten Anschlusselements (22) entlang der ersten Haupterstreckungsrichtung (X) nebeneinander angeordnet sind, und -- das dritte Anschlusselement und der erste Teilbereich (22A) des zweiten Anschlusselements (22) entlang einer zweiten Haupterstreckungsrichtung (Y), die quer zur ersten Haupterstreckungsrichtung (X) verläuft, des Trägers (2) nebeneinander angeordnet sind.
  3. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der erste und zweite Halbleiterchip (3, 4) jeweils einen ersten Halbleiterbereich (31, 41) eines ersten Leitfähigkeitstyps und einen zweiten Halbleiterbereich (33, 43) eines zweiten Leitfähigkeitstyps aufweisen, wobei mittels des zweiten Anschlusselements (22) die Halbleiterbereiche des gleichen Leitfähigkeitstyps der beiden Halbleiterchips (3, 4) elektrisch miteinander verbunden sind.
  4. Oberflächenmontierbares Multichip-Bauelement (1) nach dem vorhergehenden Anspruch, wobei die an die Anschlusselemente (21, 22) angrenzenden Halbleiterbereiche der Halbleiterchips verschiedenen Leitfähigkeitstyps sind.
  5. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der Träger (2) aus den Anschlusselementen (21, 22, 23) derart zusammengesetzt ist, dass ein erster Teilbereich (21A) des ersten Anschlusselements (21) und ein erster Teilbereich (22A) des zweiten Anschlusselements (22) entlang einer ersten Haupterstreckungsrichtung (X) des Trägers (2) nebeneinander angeordnet sind.
  6. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der Träger (2) aus den Anschlusselementen (21, 22, 23) derart zusammengesetzt ist, dass das dritte Anschlusselement (23) und ein zweiter Teilbereich (22B) des zweiten Anschlusselements (22) entlang einer ersten Haupterstreckungsrichtung (x) des Trägers (2) nebeneinander angeordnet sind.
  7. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der Träger (2) aus den Anschlusselementen (21, 22, 23) derart zusammengesetzt ist, dass das dritte Anschlusselement (23) und ein erster Teilbereich (22A) des zweiten Anschlusselements (22) entlang einer zweiten Haupterstreckungsrichtung (Y) des Trägers (2) nebeneinander angeordnet sind.
  8. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei auf dem dritten Anschlusselement (23) kein Halbleiterchip angeordnet ist.
  9. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip (3) mittels eines elektrischen Leiters (5) mit dem zweiten Anschlusselement (22) elektrisch verbunden ist.
  10. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der zweite Halbleiterchip (4) mit dem dritten Anschlusselement (23) mittels eines elektrischen Leiters (5) elektrisch verbunden ist.
  11. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der erste und zweite Halbleiterchip (3, 4) durch einen Zwischenraum (8) voneinander getrennt sind, der eine laterale Abmessung (8A) von größer Null und höchstens 0.1 mm aufweist.
  12. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der erste und zweite Halbleiterchip (3, 4) jeweils ein strahlungsdurchlässiges Abdeckelement (7) aufweisen, das an einer dem jeweiligen Anschlusselement (21, 22) abgewandten vorderseitigen Oberfläche (3A, 4A) der Halbleiterchips (3, 4) angeordnet ist.
  13. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, das einen Gehäuserahmen (9) aufweist, innerhalb dem die Halbleiterchips (3, 4) angeordnet sind.
  14. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei der erste und zweite Halbleiterchip (3, 4) im Betrieb Strahlung in verschiedenen Wellenlängenbereichen emittieren.
  15. Oberflächenmontierbares Multichip-Bauelement (1) nach einem der vorhergehenden Ansprüche, wobei die beiden Halbleiterchips mittels der gemeinsamen Anode oder Kathode und den separaten ersten und dritten Elektroden im Betrieb getrennt voneinander ansteuerbar sind.
DE112015000595.1T 2014-01-31 2015-01-30 Oberflächenmontierbares Multichip-Bauelement Active DE112015000595B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014101215.1 2014-01-31
DE102014101215.1A DE102014101215A1 (de) 2014-01-31 2014-01-31 Oberflächenmontierbares Multichip-Bauelement
PCT/EP2015/051955 WO2015114103A1 (de) 2014-01-31 2015-01-30 Oberflächenmontierbares multichip-bauelement

Publications (2)

Publication Number Publication Date
DE112015000595A5 DE112015000595A5 (de) 2016-11-03
DE112015000595B4 true DE112015000595B4 (de) 2024-03-28

Family

ID=52434834

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102014101215.1A Withdrawn DE102014101215A1 (de) 2014-01-31 2014-01-31 Oberflächenmontierbares Multichip-Bauelement
DE112015000595.1T Active DE112015000595B4 (de) 2014-01-31 2015-01-30 Oberflächenmontierbares Multichip-Bauelement

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102014101215.1A Withdrawn DE102014101215A1 (de) 2014-01-31 2014-01-31 Oberflächenmontierbares Multichip-Bauelement

Country Status (4)

Country Link
US (1) US10037979B2 (de)
JP (1) JP6393765B2 (de)
DE (2) DE102014101215A1 (de)
WO (1) WO2015114103A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107331658B (zh) * 2017-07-27 2018-09-25 旭宇光电（深圳）股份有限公司 多腔体植物照明led封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157577A (ja) 1987-12-14 1989-06-20 Mini Pairo Denki:Kk 半導体発光装置
US20070086185A1 (en) 2005-10-18 2007-04-19 Hwang Yi F Electroluminescent device having a plurality of light emitting diodes
US20070241362A1 (en) 2006-04-17 2007-10-18 Samsung Electro-Mechanics Co., Ltd. Light emitting diode package and fabrication method thereof
CN102903708A (zh) 2012-09-14 2013-01-30 深圳市中庆微科技开发有限公司 一种led器件、led灯及led模组
WO2015040107A1 (de) 2013-09-23 2015-03-26 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196759A (ja) * 1992-12-24 1994-07-15 Sharp Corp 発光素子
US7183588B2 (en) * 2004-01-08 2007-02-27 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light emission device
DE102004036157B4 (de) 2004-07-26 2023-03-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektromagnetische Strahlung emittierendes optoelektronisches Bauelement und Leuchtmodul
KR100828891B1 (ko) * 2006-02-23 2008-05-09 엘지이노텍 주식회사 Ｌｅｄ 패키지
WO2009101718A1 (ja) * 2008-02-13 2009-08-20 Canon Components, Inc. 白色発光ダイオード、白色発光装置及びそれらを用いたライン状照明装置
US8531126B2 (en) * 2008-02-13 2013-09-10 Canon Components, Inc. White light emitting apparatus and line illuminator using the same in image reading apparatus
US8384097B2 (en) * 2009-04-08 2013-02-26 Ledengin, Inc. Package for multiple light emitting diodes
US8492777B2 (en) * 2010-04-09 2013-07-23 Everlight Electronics Co., Ltd. Light emitting diode package, lighting device and light emitting diode package substrate
US9627361B2 (en) * 2010-10-07 2017-04-18 Cree, Inc. Multiple configuration light emitting devices and methods
CN102231377B (zh) * 2010-12-18 2012-07-11 木林森股份有限公司 一种高显色性的发光二极管及其制造方法
DE102011085645B4 (de) * 2011-11-03 2014-06-26 Osram Gmbh Leuchtdiodenmodul und Verfahren zum Betreiben eines Leuchtdiodenmoduls

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157577A (ja) 1987-12-14 1989-06-20 Mini Pairo Denki:Kk 半導体発光装置
US20070086185A1 (en) 2005-10-18 2007-04-19 Hwang Yi F Electroluminescent device having a plurality of light emitting diodes
US20070241362A1 (en) 2006-04-17 2007-10-18 Samsung Electro-Mechanics Co., Ltd. Light emitting diode package and fabrication method thereof
CN102903708A (zh) 2012-09-14 2013-01-30 深圳市中庆微科技开发有限公司 一种led器件、led灯及led模组
WO2015040107A1 (de) 2013-09-23 2015-03-26 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP H01- 157 577 A (Maschinenübersetzung), Patent Translate EPO [abgerufen am 06.09.2019]

Also Published As

Publication number Publication date
US20160336301A1 (en) 2016-11-17
WO2015114103A1 (de) 2015-08-06
JP2017505997A (ja) 2017-02-23
US10037979B2 (en) 2018-07-31
JP6393765B2 (ja) 2018-09-19
DE102014101215A1 (de) 2015-08-06
DE112015000595A5 (de) 2016-11-03

Similar Documents

Publication Publication Date Title
DE112015000703B4 (de) Optoelektronisches Halbleiterbauelement
DE102006051745A1 (de) LED-Halbleiterkörper und Verwendung eines LED-Halbleiterkörpers
DE102008045653A1 (de) Optoelektronisches Bauteil
EP2225785B1 (de) Chipanordnung, anschlussanordnung, led sowie verfahren zur herstellung einer chipanordnung
DE102016125430A1 (de) Oberflächenmontierbarer Halbleiterlaser, Anordnung mit einem solchen Halbleiterlaser und Betriebsverfahren hierfür
EP2415077A1 (de) Optoelektronisches bauelement
DE112019004265T5 (de) Lichtemittierendes element und elektronikeinrichtung
DE102015107526A1 (de) Optoelektronischer Halbleiterchip und optoelektronisches Modul
WO2020064943A1 (de) Optoelektronischer halbleiterchip mit kontaktelementen und dessen herstellungsverfahren
DE102017102619B4 (de) LED-Einheit und LED-Modul
DE112016003142B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronische Halbleiterchips
DE112015000595B4 (de) Oberflächenmontierbares Multichip-Bauelement
DE102017114668A1 (de) Optoelektronisches Halbleiterbauteil und Anordnung mit einem optoelektronischen Halbleiterbauteil
WO2015071306A1 (de) Laserbauelement und verfahren zu seiner herstellung
DE102015118234A1 (de) Optoelektronisches Bauelement
EP2537163B1 (de) Elektrisches widerstandselement geignet für leuchtdioden, laserdioden oder fotodetektoren
DE102018118762A1 (de) Laserbauelement mit einem Laserchip
WO2015071305A1 (de) Laserbauelement und verfahren zu seiner herstellung
EP2195865B1 (de) Strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
DE102013104132A1 (de) Optoelektronischer Halbleiterchip und optoelektronisches Halbleiterbauteil
DE102020130211A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauteils
DE102016101652A1 (de) Optoelektronisches Bauelement mit Seitenkontakten
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014116512A1 (de) Optoelektronisches Halbleiterbauelement und Vorrichtung mit einem optoelektronischen Halbleiterbauelement
DE102004047061B4 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R409 Internal rectification of the legal status completed
R409 Internal rectification of the legal status completed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0033620000

Ipc: H01L0025075000

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division