KR101009528B1 - 서브 마운트 및 그 제조 방법 - Google Patents

서브 마운트 및 그 제조 방법 Download PDF

Info

Publication number
KR101009528B1
KR101009528B1 KR1020087024251A KR20087024251A KR101009528B1 KR 101009528 B1 KR101009528 B1 KR 101009528B1 KR 1020087024251 A KR1020087024251 A KR 1020087024251A KR 20087024251 A KR20087024251 A KR 20087024251A KR 101009528 B1 KR101009528 B1 KR 101009528B1
Authority
KR
South Korea
Prior art keywords
substrate
optical element
hole
metallization
wiring portion
Prior art date
Application number
KR1020087024251A
Other languages
English (en)
Other versions
KR20080107460A (ko
Inventor
소헤이 하따
에이지 사까모또
나오끼 마쯔시마
히데아끼 다께모리
마사또시 세끼
Original Assignee
히타치 교와 엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치 교와 엔지니어링 가부시키가이샤 filed Critical 히타치 교와 엔지니어링 가부시키가이샤
Publication of KR20080107460A publication Critical patent/KR20080107460A/ko
Application granted granted Critical
Publication of KR101009528B1 publication Critical patent/KR101009528B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

방열성이 우수하고, 웨이퍼 형상으로 일괄하여 형성할 수 있는 광 소자 탑재용 서브 마운트를 제공한다. 절연물을 주체로 한 제1 기판의 표면에, 광 소자 탑재부와 배선부로 이루어지는 전극 메탈라이즈가 형성되고, 제2 기판으로서 글래스 기판에 관통 구멍이 형성되고, 상기 제1 기판의 광 소자 탑재부가, 상기 제2 기판의 관통 구멍의 내부에 위치하도록 위치 정렬되고, 제1 기판과 제2 기판을 양극 접합 등의 방법을 이용하여 접합한다.
전극 메탈라이즈, 접합 메탈라이즈, 광 소자, 관통 구멍, 양극 접합, 와이어 본딩, 배선부, 광 소자 탑재부

Description

서브 마운트 및 그 제조 방법{SUBMOUNT AND ITS MANUFACTURING METHOD}
본 발명은, 서브 마운트의 구조 및 그 제조 방법에 관한 것으로, 특히 반도체 발광 소자 등의 면발광 광 소자를 실장하고, 광을 효율적으로 소자의 발광 방향으로 집광시키는 데에 바람직한 서브 마운트, 서브 마운트에 광 소자를 탑재한 광 모듈 및 그 제조 방법에 관한 것이다.
면 발광 광 소자, 특히 LED(Light Emitting Diode)는, 최근, 특성 개선이 도모되어, 용도 확대에의 기대가 높다. 종래에는, 플라스틱의 케이스에 LED를 실장하고, 마이크로 렌즈 등을 광로의 도중에서 집광시키거나, LED 및 LED를 실장한 기판 전체를, 투명한 수지로 몰드하고, 수지의 표면을 매끄러운 구면 등으로 마무리함으로써, 수지를 렌즈로서 사용하여 집광시키거나 하고 있었다. 이와 같은 LED를 실장한 발광 부품은, 예를 들면 전광 게시판이나, 대형의 영상용의 화면, 신호기의 라이트, 일루미네이션 등에 사용되고 있다.
그러나，LED는 소비 전력이 종래의 전구에 비해 적고, 발광 수명도 전구에 비해 길기 때문에, 전등, 실내 조명, 자동차 조명, 액정 화면용의 백라이트 등, 폭넓은 조명 분야에의 적용이 기대되고 있다.
또한，이러한 서브 마운트에 관련되는 기술로서는, 예를 들면 특허 문헌 1을 들 수 있다.
특허 문헌 1: 일본 특허 공개 2005-183558호 공보
<발명의 개시>
<발명이 해결하고자 하는 과제>
이와 같은 조명 분야에의 적용에서는, 다수의 LED를 평면 형상으로 통합하여 발광시켜, 광을 집광시킬 필요가 있다. 그 이유는, 하나의 LED 소자에서는, 광의 강도가 전구와 비교하면 아직 약하기 때문이다. 그러나, 종래의 수지 등을 사용하여 몰드한 LED 소자에서는, LED 소자를 고밀도로 배열하는 데에는 한계가 있다.
또한，LED 소자의 출력이 커질수록, LED 소자의 온도 상승이 일어나기 쉬워져, 발광 효율의 저하를 초래하기 쉽다. 따라서, 고출력의 LED 소자를 고밀도로 실장하고, 또한 광을 효율적으로 집광시키는 것이, LED 소자를 라이트, 조명 등 다방면에의 적용을 위해서는 필요하다.
광을 집광하기 위해서는, 통상적으로, 렌즈가 사용된다. 그러나，LED 소자하나하나에 렌즈를 사용하면, 코스트가 들어 제품 가격이 높아지게 되고, 렌즈를 LED 소자 위에서 고정하기 위한 지지구도 필요하게 된다.
또한, 염가의 광 소자 탑재용 서브 마운트를 제조하기 위해서는, 부재비, 가공비의 저감과 동시에, 웨이퍼 형상의 기판에서 일괄하여 다수의 제품을 제조하는등, 생산의 합리화도 필요하다.
<과제를 해결하기 위한 수단>
본 발명에 따르면, 상기 과제를 달성하기 위해서, 이하에 기술하는 바와 같 은 대표적인 서브 마운트가 제공된다. 즉,
(1). 광 소자를 탑재하는 광 소자 탑재부와 광 소자에 급전하는 배선부가 일 주표면에 형성된 제1 기판과,
글래스 기판에 관통 구멍이 형성된 제2 기판과,
상기 제1 기판의 광 소자 탑재부가, 상기 제2 기판의 관통 구멍의 내부에 위치하도록 위치 정렬되며, 상기 제1 기판과 상기 제2 기판이 접합되어 있는 서브 마운트로서,
상기 제1 기판은, 절연물을 주체로 하는 기판으로 이루어지고,
상기 배선부는, 광 소자 탑재부에 탑재되는 발광 소자의 한쪽의 전극 단자에 급전하는 제1 배선부와, 상기 제1 배선부에 인접하여 형성되며 상기 발광 소자의 다른 쪽의 전극 단자에 급전하는 제2 배선부를 갖는 전극 메탈라이즈로 이루어지고,
상기 제1 기판과 상기 제2 기판의 접합이, 상기 제1 기판의 일 주표면에서의 상기 배선부가 노출되는 영역과는 별도의 영역에 형성된 접합 메탈라이즈의 양극 접합에 의해 형성되어 있는 서브 마운트 혹은,
(2). 상기 (1)에 기재된 서브 마운트에 있어서, 상기 제2 기판이, 글래스판과 실리콘판을 접합한 적층 기판으로 이루어지고, 상기 적층 기판에 형성된 관통 구멍의 내부에 상기 제1 기판에 형성된 광 소자 탑재부가 위치하도록 위치 정렬되며, 상기 제1 기판의 글래스판과 상기 제2 기판이 접합되어 있는 것을 특징으로 하는 서브 마운트가 제공된다.
(3). 또한, 상기 제1 기판의 접합 메탈라이즈와 제2 기판의 글래스가 양극 접합에 의해 접합됨으로써, 웨이퍼 형상의 제1 기판과 제2 기판을 일괄하여 접합하는 것이 가능하게 되어, 이들의 서브 마운트의 생산의 합리화에 기여하고, 염가의 서브 마운트의 제공에 공헌할 수 있다.
<발명의 효과>
이상 상술한 바와 같이 본 발명에 따르면, 예를 들면 LED로 대표되는 광 소자를 고밀도로 실장이 가능하여, 효율적으로 광을 집광할 수 있고, 방열성도 높고, 저가격의 LED용의 서브 마운트를, 또한 이 서브 마운트에 광 소자를 탑재한 광 모듈을 제공할 수 있다. 적, 녹, 청의 광을 발생시키는 LED를 조합한 경우에는, 광을 혼합시켜, 백색광을 발생시키거나, 혹은 각 광 소자의 파워를 제어하여 광의 색조를 변화시키는 것도 가능하다.
또한, 광의 반사막을 형성한 기판 재료로서, 글래스, 혹은 글래스와 실리콘을 접합한 기판을 사용함으로써, 양극 접합에 의해 서브 마운트를 제조하는 것이 가능하게 된다. 양극 접합은, 웨이퍼나 판 형상의 물체를 접합하는 데에 바람직한 기술로서, 제조 코스트를 저감하여, 염가의 서브 마운트를 제공할 수 있다.
<발명을 실시하기 위한 최량의 형태>
이하에 본 발명의 대표적인 실시예를 도면에 따라서 구체적으로 설명한다.
실시예 1
본 발명의 제1 실시예에 대해서 도 1 내지 도 6을 이용하여 설명한다.
도 1은, 기판을 가공, 접합, 절단한 후의 완성품의 이미지를 나타내기 위해 서, 본 발명에 따른 서브 마운트의 최소 구성 단위의 부분의 분해도를 도시한 것으로, 도 1의 (a)는 접합 전의 제2 기판(4)의 사시도를, 도 1의 (b)는 동일하게 접합 전의 제1 기판(1)의 사시도를 각각 도시하고 있다. 또한, 부호 5는 관통 구멍, 부호 6은 관통 구멍의 벽면에 형성된 반사막이다.
도 2는, 제1 기판(1)과 제2 기판(4)을 위치 정렬하고, 양 기판(1, 4)을 접합한 후에 있어서의 서브 마운트(100)의 사시도, 도 3의 (a), (b)는 위치 정렬하기 전에 있어서의 양 기판(웨이퍼)(1, 4)의 상태를 도시하는 상면도, 도 3의 (c)는 양 기판(1, 4)을 위치 정렬하고, 접합한 후의 상면도이며, 파선은 접합한 웨이퍼로부터 서브 마운트의 최소 구성 단위의 부분을 절단하는 위치를 나타내고 있다.
도 4는, 접합된 기판으로부터, 최소 구성 단위의 부분으로서 절단 분리된 서브 마운트(100)의 단면도(도 2의 X-X' 단면에 해당), 도 5는 서브 마운트(100)의 광 소자 탑재부(2A)에 광 소자(7)를 실장(탑재)한 상태의 단면도, 그리고 도 6은 도 5의 서브 마운트(100)에 탑재된 광 소자(7)에 배선부(2)로부터 급전하여 광 소자(7)를 발광시켰을 때의 광의 출사 방향을 도시한 단면도이다.
도 1의 (a), (b)의 접합 전의 사시도에서, 제1 기판(1) 위에는, 광 소자 탑재부(2A)를 갖고, 동시에 광 소자 탑재부(2A)에 탑재되는 광 소자의 한쪽의 단자에 급전하는 제1 배선부(2a)와, 제1 배선부(2a)에 인접하고 전기적으로 분리되며 광 소자의 다른 쪽의 단자에 급전하는 제2 배선부(2b)로 이루어지는 전극 메탈라이즈(2) 및 접합 메탈라이즈(3)가 형성되어 있다. 이 접합 메탈라이즈(3)는 전극 메탈라이즈(2)보다 두껍게 하여, 표면의 높이가 전극 메탈라이즈(2)보다 높게 되도록 한다. 실용상, 이 접합 메탈라이즈(3)와 전극 메탈라이즈(2)의 두께의 차는, 적어도 0.1㎛로 되면 된다. 접합 메탈라이즈(3)를 전극 메탈라이즈(2)보다 두껍게 함으로써, 전극 메탈라이즈(2)의 패턴 표면에 다소의 요철이 존재해도, 접합 메탈라이즈(3)의 높이가 전극 메탈라이즈(2)보다도 높으므로, 안정된 양극 접합이 행해진다.
제2 기판(4)에는, 관통 구멍(5)이 형성되어 있고, 관통 구멍(5)의 내부 표면(벽면)에는 반사막(6)이 형성되어 있다.
광 소자 탑재부(2A) 모두가, 제2 기판(4)의 관통 구멍(5) 내에 들어가도록 위치 정렬이 행해져 있다. 또한 접합은, 제1 기판(1) 위의 접합 메탈라이즈(3)가, 직접, 제2 기판(4)에 밀착, 접합되어 있다. 본 실시예에서는, 이 접합은 양극 접합에 의해 행해지지만, 접착제 등에 의해 행해져도 무방하다. 또한 전극 메탈라이즈(2)는, 접합 메탈라이즈(3)보다도 높이가 낮기(두께가 얇기) 때문에 접합을 저해 하지 않는다. 또한 양극 접합에 대해서는, 본 실시예 내에서 후에 설명한다.
여기서 서브 마운트(100)의 각 부를 구성하는 재료에 대해서 설명한다. 제1 기판(1)에는, 탄화규소 혹은 질화알루미늄을 주성분으로 하는, 절연성이 우수하고, 또한 고열전도율을 갖는 세라믹스 재료가 바람직하다. 본 발명의 서브 마운트에 탑재되는 광 소자(7)의 발열량이 작은 경우에는 이에 한정되지 않고, 산화알루미늄, 질화규소 등을 주성분으로 하는 세라믹스 재료도 사용 가능하다.
전극 메탈라이즈(2)에는, 세라믹스와의 밀착을 얻기 위한 Ti, Ti를 보호하는 Pt, 그리고 표면의 산화 방지와 땜납 등과의 접속성을 높이는 Au를 조합한 Ti/Pt/Au 적층 박막이 바람직하다. 단，이 금속과 조합에 한정되는 것이 아니라, Ti/Ni/Au, Cr/Ni/Au, Ti/Cu, Cr/Cu 등의 금속 박막이어도 무방하다. 이들 금속 박막의 두께는, 예를 들면 Ti(0.1㎛)/Pt(0.2㎛)/Au(0.2∼0.5㎛) 등으로, 전극 메탈라이즈(2)의 전체 두께로 1㎛ 이하가 바람직하다.
접합 메탈라이즈(3)에는, 세라믹스와의 밀착을 얻는 Ti 및 Al을 조합한 Ti/Al의 금속 적층 박막이 바람직하다. 본 발명에서는, 제1 기판(1)과 제2 기판(4)의 접합은, 한정하는 것은 아니지만 양극 접합을 이용하는 경우가 많고, 이 경우, Ti/Al을 조합한 메탈라이즈는 양극 접합에 바람직하다. 그 이유는, 양극 접합의 설명에서 상세하게 설명한다. 또한 메탈라이즈(3)는, 제2 기판과의 접합을 얻는 메탈라이즈로서, 본 발명에서는 접합 메탈라이즈로 부르기로 하고 있다. 이 접합 메탈라이즈의 두께는, 본 실시예에서는, Ti(0.1㎛)/Al(1∼10㎛)로, 전체로 1㎛ 이상으로 하고 있다.
제2 기판(4)에는, 통칭 파이렉스(내열성 글래스의 등록 상표)로 불리는 붕규산 유리가 바람직하다. 그 이유는, 예를 들면 제1 기판(1)에 탄화규소 세라믹스를 사용한 경우, 그 열 팽창율은 통상 3.7×10-6이며, 3.3×10-6의 열 팽창율을 갖는 파이렉스 글래스라면, 접합 후에 열 팽창 미스 매치에 기인하는 잔류 응력이 작아지게 되어, 파손의 우려가 적기 때문이다. 또한, 제1 기판에 다른 세라믹스 재료를 사용한 경우에는, 그 세라믹스 재료에 가능한 한 가까운 열 팽창율을 갖는 글래스를 제2 기판으로서 사용하면 된다.
제2 기판(4)의 관통 구멍(5)의 내부 표면의 반사막(6)에는, Ti/Al(표면이 Al)이 바람직하다. Al은 각종 파장을 비교적 균일하게 반사시키는 특성을 갖기 때문이다. 단 반사시키는 광이 착색되어도 무방한 경우에는, 반사막의 구성은 이에 한정되지 않는다. 반사막의 두께는 특별히 제한은 없다.
다음으로, 각 기판의 제조 프로세스에 대해서 설명한다.
제1 기판(1) 위에, Ti/Pt/Au 등의 금속 박막을, 스퍼터법, 증착법 등을 이용하여 성막한다. 다음으로 포토리소그래피 기술을 이용하여, 남겨야 할 전극 메탈라이즈(2)의 형상을 포토레지스트의 마스크 패턴에 의해 형성한다. 다음으로, 밀링 등의 방법을 이용하여, 여분의 Ti/Pt/Au를 제거한다. 그 후, 마스크 패턴을 세정등으로 제거한다.
접합 메탈라이즈(3)(Ti/)도, 마찬가지의 방법을 이용하여 형성한다. 또한, 이와 같은 메탈라이즈의 패턴 형성에는, 전술한 밀링법 이외에, 특수한 용액에 의한 에칭법, 혹은, 리프트오프법으로 불리는 방법이 있다. 리프트오프의 경우에는, 메탈라이즈의 패턴을 형성하는 것 이외의 부분에 포토레지스트 패턴을 형성하고, 그 위로부터, 메탈라이즈를 스퍼터, 증착 등으로 퇴적시킨다. 그 후, 레지스트 위의 여분의 메탈라이즈를 제거하고, 레지스트를 용액으로 씻어내어, 패턴을 형성한다.
제2 기판(4)의 가공에서는, 우선 레지스트에 의한 관통 구멍(5)의 개구부의 패턴을 형성한다. 개구부의 패턴 형상은, 본 실시예에서는, 각이 둥근 정방형으로 되어 있지만, 이것은 구형이어도 타원형이어도 형상은 상관없다. 즉, 광 소자(7) 의 배치와, 집광되는 광의 강도에 따라서 설계하면 되고, 이후의 실시예에서도 마찬가지이다.
다음으로 샌드 블러스트법에 의해, 기판(4)에 미립의 모래 입자를 흩뿌려, 개구부의 기판을 깎아, 예를 들면 도 4에 도시한 바와 같이, 구멍의 깊이 방향으로 경사면을 갖는 관통 구멍(5)을 형성한다. 샌드 블러스트법에 의하면, 사용하는 모래 입자의 재질, 입도 분포, 모래 입자를 뿌리는 유속 등을 제어함으로써 관통 구멍(5)의 내벽면의 형상, 경사 각도 등을 어느 정도 임의로 형성할 수 있어, 발광 소자(7)로부터의 방사광을 외부에 효율적으로 방출시킬 수 있다.
또한，샌드 블러스트법에서는, 깎여진 표면의 요철이 컷, 이 위로부터 Al 등의 반사막(6)을 형성하여도, 요철이 광의 난반사의 원인으로 되는 경우가 있다. 이 경우에는, 관통 구멍의 내벽면을 평탄화시키기 위해서 기초층으로서 수지의 도포, 혹은 금속 박막을 관통 구멍의 내부 표면에 형성하고, 그 후, 결정립 성장을 제어하여 도금함으로써, 관통 구멍의 내부 표면의 요철을 어느 정도로 작게 하는 것도 가능하다. 또한, 반사막(6)의 재질에 관해서 전술한 바와 같이, 관통 구멍(5)의 내부 표면의 도금막에 의해 충분한 요철 저감을 할 수 있고, 또한 광의 반사 특성에 문제가 없는 경우에는, 도금막 그 자체를 실질적으로 반사막으로 하는 것도 가능하여, 후술하는 반사막의 형성 공정을 생략할 수 있다.
다음으로, 기판(4)의 관통 구멍(5) 이외의 부분을 포토레지스트로 덮은 채로, 반사막(6)(Ti/등의 금속 박막)을 예를 들면 스퍼터, 증착 등의 방법으로 성막한다. 특히 관통 구멍(5)의 개구부가 큰 쪽부터 성막함으로써, 관통 구멍의 내부 표면에도 성막하는 것이 가능하다. 관통 구멍(5)의 내부 표면(벽면)을 수지, 도금 등으로 피복한 경우, 피복재의 반사 특성이 충분하지 않으면, 그 위로부터 반사막(6)을 형성한다. 이 후, 여분의 포토레지스트는 씻어내고, 관통 구멍(5)의 내부표면에만 반사막(6)을 남긴다. 이와 같은 공정은, 서브 마운트에 요구되는 광의 반사 특성에 따라서 설계하면 되고, 이후의 실시예에서도 마찬가지이다.
제1 기판(1)과 제2 기판(4)의 위치 정렬, 접합, 절단에 관해서, 도 3을 이용하여 설명한다. 도 3의 (a) 및 (b)는 제1 및 제2 기판 각각의 상면도, 도 3의 (c)는 위치 정렬한 후의 제2 기판(4)의 상방으로부터 본 평면도를 모식적으로 도시한 것이다.
우선 기판(1, 4)의 위치 정렬에서는, 전극 메탈라이즈(2) 중, 광 소자 탑재부(2A)가, 제2 기판(4)의 관통 구멍(5)의 내부에 위치하도록 위치 정렬한다. 또한, 본 실시예의 경우에는, 제2 기판(4)에는, 광 소자를 탑재하는 부분 이외에도 관통 구멍을 형성해 놓고, 전극 메탈라이즈(2)의 배선부의 일부가 관통 구멍 내에 위치하도록 해 둔다.
다음으로, 제1 기판(1)과 제2 기판(4)을 양극 접합에 의해 접합한다. 여기서 양극 접합에 관해서 이하에 설명한다.
양극 접합이란, 일반적으로는 글래스 기판과 실리콘 기판을 서로 겹치게 하여, 직접 접합하는 기술이다. 양자를 서로 겹치게 하여, 수백도로 가열한다. 그 상태에서, 통상 글래스측을 마이너스, 실리콘측을 플러스로 되도록 전압을 인가한다. 이에 의해 글래스 내에 강한 전계가 발생하고, 이 전계에 의해 글래스 내에 포함되는 Na 등의 원자 반경이 작은 양이온이, 강제적으로 마이너스 전극측으로 확산시켜져, 접합 계면 근방의 글래스 기판 내에는 양이온 결핍층이 형성된다고 말해지고 있다. 이 양이온 결핍층은, 마이너스로 대전되기 때문에, 접합 계면 근방에는, 더욱 강력한 정전 인력이 발생한다. 이 정전 인력에 의해 글래스 기판과 실리콘 기판은 강고하게 밀착한다. 또한 동시에, 글래스 기판 내에 포함되는 산소와 실리콘 기판 내의 실리콘이 반응하여, 산화물을 계면에서 형성함으로써, 화학적으로 접합되어, 강고한 접합이 얻어진다.
본 발명자들은, 이 양극 접합 기술을 연구한 결과, 글래스 기판과 실리콘 기판뿐만 아니라, 실리콘 기판 위에 알루미늄, 티탄 등의 메탈라이즈를 형성하여, 글래스 기판과 강고한 양극 접합을 행하는 것이 가능한 것을 해명하였다. 또한, 이들 금속의 메탈라이즈 형성을, 세라믹스 기판 위에 행하고, 이 위에 글래스 기판을 서로 겹치게 하여, 메탈라이즈에의 통전에 의해 글래스 기판에 고전압을 인가함으로써, 글래스 기판과 세라믹스 기판 위의 메탈라이즈의 양극 접합이 가능한 것을 발견하였다. 양극 접합은, 통상적으로, 도체 및 반도체와 글래스와의 접합 기술이지만, 세라믹스 등의 절연 재료도, 메탈라이즈 형성에 의해 접합이 가능한 것이 판명되어, 본 발명은, 이 연구 결과에 의해 실현한 것이다.
본 실시예의 접합 메탈라이즈(3)는, 도 3의 (a)에 도시한 바와 같이, 전극 메탈라이즈(2)의 패턴군의 외주를 둘러싸도록 제1 기판(1) 위에서 모두 연결하도록 형성되어 있다. 그 결과, 제1 기판(1)의 외주부 등에 한쪽의 프로브를 꽉 눌러 통전함과 함께, 제2 기판(4)의 글래스의 상면에 다른 쪽의 프로브를 꽉 눌러, 400℃ 정도로 가열한 상태에서 수백볼트의 전압을 걸음으로써, 제1 기판(1)의 접합 메탈라이즈(3)는 거의 등전위로 되어, 제2 기판(4) 위의 다른 쪽의 프로브와의 사이에 강한 전계가 발생한다. 이 전계에 의해 양극 접합이 행해진다.
또한, 제1 기판(1) 위에 형성되는 접합 메탈라이즈(3)의 최표면은, 알루미늄, 티탄 외에 지르코늄, 하프늄, 텅스텐, 몰리브덴, 크롬, 바나듐, 마그네슘 및 철 등의 금속으로 할 수 있다.
다음의 공정에서는, 접합된 제1과 제2 기판을, 도 3의 (c)의 파선(14a, 14b)의 위치에서 절단한다. 이와 같이 하여 기판으로부터 절단, 분리된 최소 단위로 되는 서브 마운트(100)의 하나를 도 2의 사시도에, 단면도를 도 4에 도시하고 있다. 그 후, 도 5에 도시한 바와 같이, 이 서브 마운트(100)의 광 소자 탑재부(2A)에 LED 등의 광 소자(7)을 탑재하고, 광 소자(7)의 한쪽의 단자를 접합제(8)(땜납, 도전성 접착제 등)를 이용하여 전극 메탈라이즈(2)로 이루어지는 배선부(2a)의 광 소자 탑재부(2A)에 접속하고, 다른 쪽의 단자를 인접하여 형성된 전극 메탈라이즈(2)로 이루어지는 배선부(2b)에 와이어 본딩(9)에 의해 접속하고, 이에 의해 광 소자(7)는 전기적 접속을 얻는다.
또한, 생산성의 한층 더한 향상을 도모하는 경우, 도 3의 (c)에 도시한 바와 같이 최소 단위로 되는 서브 마운트(100)를, 접합된 기판으로부터 절단하기 전에 광 소자(7)을 실장하고, 전기적인 접속도 완료시킨 후에 절단하는 것도 가능하다.
이상과 같이 하여 광 소자(7)가 실장된 서브 마운트(100)에서는, 도 6와 같이, 광 소자(7)로부터 출사된 광 중 가로 방향의 성분이, 제2 기판(4)의 관통 구 멍(5)의 내벽면에 형성된 반사막(6)에 의해 반사되어 상방 외부에 집광된다. 서브 마운트(100)에 탑재되는 광 소자(7)는, 동일한 파장을 발하는 광 소자에 한정되는 것이 아니라, 예를 들면 파장이 상이한, 적, 녹, 청 등 다종의 LED 소자를 조합하여, 백색광을 발생시키거나, 혹은 광의 색조를 임의로 제어하는 것도 가능하다.
또한 본 실시예의 서브 마운트(100)에서는, 광 소자(7)를 4개 실장하는 구조로 되어 있지만, 서브 마운트 위에 실장되는 광 소자의 개수는, 특별히 제한은 없으며, 용도에 따라서 설계하면 된다. 고밀도로 다수의 광 소자를 실장하는 경우도 있고, 혹은 광 소자 하나로 충분한 광량이 얻어지는 경우에는, 관통 구멍(5) 내에 하나의 광 소자(7)를 실장하는 서브 마운트이어도 된다. 실장되는 광 소자의 개수에 대해서는, 이후의 실시예에서도 마찬가지이다.
광 소자를 실장한 본 실시예의 서브 마운트의 경우, 프린트 기판, 세라믹스 기판, 금속제의 기판 등의 위에, 도전성 접착제, 땜납 등을 이용하여, 제1 기판(1)의 하면을 접속하여 사용한다. 전기적 접속은, 서브 마운트(100)의 외주에 존재하는 전극 메탈라이즈(2)(배선부(2a, 2b)의 단자) 위에, 와이어 본딩 등으로 접속하여 행한다.
이와 같이 서브 마운트(100)에 광 소자(7)를 탑재한 발광 부품은, 전등, 각종 신호기, 실내 조명, 자동차 조명, 액정 화면용의 백라이트와 같은 광을 필요로 하는 제품 전반에 적용할 수 있다.
또한 적, 녹, 청의 3색의 광 소자를 조합하여 실장한 발광 부품의 경우에는, 각 광 소자의 파워를 변화시킴으로써, 합성되는 광의 파장의 제어가 가능하므로, 백색광을 필요로 하는 라이트 이외에도, 일루미네이션용 라이트, 광고용 라이트 등에도 적용 가능하다.
특정한 파장의 광 소자만을 실장한 경우, 예를 들면 적색의 LED만을 고밀도로 실장한 경우 등은, 강한 적색의 광을 쬐어, 광에 의한 복사열을 이용한 가열기, 건조기 등에의 적용 가능성도 생각된다. 본 발명의 광 소자 탑재용 서브 마운트의 적용 제품에 대해서는, 이후의 실시예에서도 마찬가지이다.
실시예 2
본 발명의 제2 실시예에 대해서 서브 마운트(100)의 분해도인 도 7를 이용하여 설명한다. 본 실시예에서도, 서브 마운트의 최소 구성 단위를 추출하여 도시 하고 있다. 즉, 도 7의 (a)는 접합 전의 제2 기판(4), 도 7의 (b)는 접합 전의 제1 기판(1)을 나타내고 있고, 실제의 제조 프로세스에서는, 실시예 1과 마찬가지로, 웨이퍼, 혹은 판 형상의 제1 및 제2 기판(1 및 4)을 일괄하여 가공, 접합, 절단함으로써, 도시하고 있는 서브 마운트를 제조할 수 있다. 이후의 실시예에서도 마찬가지이다.
도 7의 (b)에 도시한 바와 같이, 탄화규소 세라믹스 등으로 된 제1 기판(1)의 광 소자 탑재부(2A)가 형성되는 영역의 외주부에, 관통 구멍(10)의 구멍으로 되는 부분(도면에서는 구멍의 중심에서 절단한 이미지로 되기 때문에 반원 형상으로 되어 있음)이 빈 도시하지 않은 레지스트 패턴을 형성하고，샌드 블러스트 등을 이용하여 관통 구멍을 형성한다.
다음으로, 실시예 1과 마찬가지로, 전극 메탈라이즈(2)를 스퍼터 등의 방법 에 의해 제1 기판(1)의 전체면에 형성한다. 이 때, 관통 구멍(10) 내부에도 메탈라이즈가 형성된다. 제1 기판(1) 위에 다시 레지스트 패턴을 형성하고, 밀링 등의 방법에 의해, 실시예 1와 마찬가지로 광 소자 탑재부(2A)를 구비한 제1 배선부와 제2 배선부를 갖는 전극 메탈라이즈 패턴(2)을 형성한 후, 접합 메탈라이즈(3)도 마찬가지의 방법으로 제1 기판(1) 위에 형성한다.
또한, 도 8과 같이, 제1 기판(1)의 하면에는, 각각의 관통 구멍(10)과 연결하도록 하면 전극 메탈라이즈(2B)를 형성한다.
또한, 상기 도 7의 (b)에 도시한 제1 기판(1)에서, 광 소자 탑재부(2A)를 구비한 제1 배선부와, 그것에 인접하여 형성된 제2 배선부를 갖는 전극 메탈라이즈 패턴(2)의 패턴 형상은, 도 8의 하면 전극 메탈라이즈(2)B의 패턴과 대략 마찬가지이며, 제1 및 제2 배선부의 일단부는 각각의 관통 구멍(10)에 독립적으로 연결되어 있다. 그리고，이 경우의 접합 메탈라이즈(3)의 패턴은, 기판 표면의 광 소자 탑재부(2A) 및 그것에 대향하는 제2 배선부의 일부를 제외하고 전극 메탈라이즈(2) 위에 적층되어 있다.
도 7의 (a)에 도시한 바와 같이, 제2 기판(4)에는, 실시예 1과 동일하게 관통 구멍(5)과 반사막(6)을 형성한다. 또한, 기판(4), 전극 메탈라이즈(2), 접합 메탈라이즈(3), 반사막(6) 등의 재질은, 실시예 1과 마찬가지이다.
제1 기판(1)과 제2 기판(4)의 접합은, 실시예 1의 도 3의 (c)의 경우와 마찬가지로, 제1 기판(1)의 적어도 광 소자 탑재부(2A)가 제2 기판(4)의 관통 구멍(5) 내에 배치되도록 위치 정렬을 행한 후, 이들 양 기판은 양극 접합에 의해 접합되지 만, 땜납, 접착제 등의 접합제를 이용하여도 무방하다. 본 실시예에서는, 제2 기판(4)의 파이렉스 글래스와, 제1 기판(1) 위의 접합 메탈라이즈(3)의 표면의 알루미늄(N)은, 양극 접합에 의해 글래스 내의 산소와 Al이 반응하여 강고하게 접합되기 때문에, 본 구조에는 양극 접합이 바람직하여 적용한다.
양극 접합 시에는, 제1 기판(1)의 하면에, 접합 장치의 양극을 접촉시키고, 제2 기판의 상면에, 접합 장치의 음극을 꽉 누름으로써 접합을 행한다. 접합 장치의 전극에 전압을 인가함으로써, 하면의 전극 메탈라이즈(2B)로부터, 측면(쓰루홀(10)의 내부 표면)의 전극 메탈라이즈를 경유하여, 제1 기판의 상면의 전극 메탈라이즈(2) 및 그 위에 형성된 접합 메탈라이즈(3)에 통전된다. 이에 의해, 접합 메탈라이즈(3)와, 접합 장치의 음극간, 즉 제2 기판(4)에, 강한 전압이 인가되어, 양극 접합이 행해진다.
접합된 기판으로부터의 서브 마운트의 최소 구성 단위의 절단은, 제2 기판(4)의 관통 구멍(5)의 외벽부 주위에 위치하는 종렬, 횡렬의 쓰루홀(10)의 중심에서 행한다. 쓰루홀(10)은, 원래는 제1 기판(웨이퍼)(1)에 형성된 쓰루홀이었지만, 도면에서는, 절단에 의해 절반으로 되어 있다. 도면 중의 쓰루홀(10a)은 전극 메탈라이즈(2)의 광 소자 탑재부(2A)를 갖는 제1 배선부에 접속되어 있고, 쓰루홀(10b)은 제2 배선부에 접속되어 있다.
광 소자(7)를 서브 마운트(100)에 실장한 후의 상태의 상면도를 도 9에, 도 9의 Y-Y'에서의 단면도를 도 10에 도시한다. 광 소자(7)는, 접합제(8)에 의해, 전극 메탈라이즈(2)(제1 배선부(2a) 위의 광 소자 탑재부)에 실장되며, 광 소자의 한 쪽의 전극이 제1 배선부(2a)에 접속된다. 접합제(8)에는, 땜납, 도전성 접착제 등을 사용할 수 있다. 또한, 광 소자의 발광면이 상면에 있는 경우에는, 광 소자의 다른 쪽의 전극이 제1 배선부(2b)에 와이어 본딩(9)에 의해 접속된다.
또한, 광 소자(7)의 종류에 따라서는, 발광면이 소자 하면에 있고, 광 소자의 전극 메탈라이즈의 플러스, 마이너스도 하면에 있는 경우가 있다. 이와 같을 때에는, 제1 기판(1) 위의 전극 메탈라이즈(2)를, 광 소자의 전극에 맞추어 설계하고, 땜납, 도전성 접착제 등에 의해 접속을 행한다. 또한, 본 서브 마운트를 회로장치에 실장하는 경우, 프린트 기판, 세라믹스 기판, 혹은 금속제로 절연부에 의해 회로가 형성된 기판 등의 위에, 땜납, 도전성 접착제 등을 이용하여, 제1 기판의 하면의 하면 전극 메탈라이즈(2B)를 접속하여 사용한다. 제1 기판(1)의 하면의 넓은 면적을 땜납 등을 이용하여 접속함으로써, 방열성도 높일 수 있다.
실시예 3
본 발명의 제3 실시예를 도 11 및 도 12를 이용하여 설명한다. 제1 기판(1)의 제작은, 실시예 2와 동일하며, 도 11은 도 9에 대응하고, 도 12는 도 11의 Z-Z'의 단면도로 도 10에 대응한다.
제2 기판(4)으로서, 도 12에 도시한 바와 같이, 실리콘(11)과 파이렉스 글래스(12)가, 미리 양극 접합 등의 방법에 의해 접합된 것을 사용한다. 실리콘(11)에의 관통 구멍(5)의 형성에서는, 반도체 장치의 제조에 사용되고 있는 웨트 에칭 기술을 사용하여, 도시한 바와 같이 구멍의 벽면에 경사면을 형성하는 것이 가능하다.
우선，(100)면이 표면으로 되는 실리콘 웨이퍼 위에, 포토리소그래피 기술에 의해, 마스크를 제작한다. 마스크는, 에칭부가 개구부로 되도록 한다. 이것을 적절한 농도의 에칭 용액에 침지하면, 실리콘의 최밀면인 (111)면의 에칭 속도가 느려져, (111)면이 표면에 나타난 구멍이 형성된다. (111)면은, (100)면과 54.7도의 사면을 형성하기 때문에, 도면과 같이 된다. 기초의 파이렉스 글래스(12)는 에칭되지 않고 남지만, 이면을 마스크로 덮고, 불산 등으로 글래스를 에칭함으로써, 실리콘의 구멍의 저면의 파이렉스 글래스도 에칭되어, 관통 구멍(5)을 형성할 수 있다. 이 후, 반사막(6)을 형성한다.
다음으로, 실시예 2와 마찬가지로, 제1 기판(1)과 제2 기판(4)의 위치 정렬을 하여, 제1 기판 위의 접합 메탈라이즈(3)와 접촉시켜 지그 등으로 고정하고, 실리콘(11) 위에, 접합 장치의 음극을 꽉 눌러, 양극 접합을 행한다. 파이렉스 글래스(11)에 전압이 집중적으로 인가되어, 양극 접합을 행할 수 있다. 마지막으로 광 소자(7)를 실장하고, 와이어 본딩(9)에 의해 접속을 행하여, 광 소자(7)에의 급전을 행한다.
실시예 4
본 발명의 제4 실시예에 대해서, 도 13 내지 도 15를 이용하여 설명한다. 사용하는 기판, 메탈라이즈의 재질, 가공 프로세스 등은, 지금까지의 실시예와 마찬가지이다.
본 실시예의 특징은, 도 13에 도시한 바와 같이, 제1 기판(1)의 상면과 하면의 전기적 접속을 쓰루홀(10) 내의 전극 메탈라이즈(2)에 의해 행하는 것과, 광 소 자(7)의 전극 메탈라이즈(2)의 주위에, 광 소자에의 급전과는 다른 목적의 전극 메탈라이즈(2) 및 접합 메탈라이즈(3)를 형성하는 것이다. 이와 같은 구조에 의해, 제2 기판(4)과 접합 메탈라이즈(3)를 접합하고, 광 소자(7)를 실장하고, 마지막으로 글래스판(13)과, 제2 기판(4) 상면에 형성된 접합 메탈라이즈(3)를 접합함으로써, 광 소자(7)를 서브 마운트(100) 내에 밀봉할 수 있다.
그 이유를 이하에 설명한다. 쓰루홀(10)의 주위의 접합 메탈라이즈(3)와 제2 기판(4)이 접합됨으로써, 쓰루홀(10)을 경유하여, 외기가 광 소자 탑재부(2A)에 침입하는 것을 억제한다. 그러나, 접합 메탈라이즈가 없는 부분, 즉 제1 기판이 노출되어 있는 부분으로부터, 외기가 침입하면 밀봉할 수 없으므로, 최외주에 배치한 접합 메탈라이즈(3)에 의해 이것을 방지하고 있다.
광 소자(7)를 실장한 후, 도 15에 도시한 바와 같이, 파이렉스 글래스 등의 글래스판(13)을, 미리, 제2 기판(4) 위에 형성해 둔 접합 메탈라이즈(3) 위(도 14)에 꽉 눌러 접합을 행한다. 이 때의 접합도 양극 접합을 적용하는 것이 가능하다. 전압 인가로, 광 소자가 파손되는 것이 걱정되지만, 예를 들면, 후의 절단 공정에서 절단되는 부분 등을 이용하여, 광 소자에 연결되는 플러스와 마이너스의 전극 메탈라이즈(2)를 단락시켜 둠으로써, 광 소자에 전압이 걸리는 것을 막을 수 있다.
이상과 같이 하여, 지금까지 설명한 효과 외에, 외기의 침입을 억제하는 광 소자를 탑재한 모듈이 완성된다. 이와 같은 모듈은, 예를 들면, 부식성의 외기가 존재하는 경우 등, 엄격한 환경 하에서의 사용에 바람직하다.
또한, 본 실시예에서는, 외기의 침입을 억제하는 광 소자를 탑재한 모듈을 형성하는 경우, 파이렉스 글래스 등의 글래스판(13)을 제2 기판(4) 위에 형성하여, 외기가 광 소자 탑재부(2A)에 침입하는 것을 억제하였지만, 파이렉스 글래스 대신에 발광 소자로부터의 광을 투과시키는 부재이면 다른 부재로 치환할 수도 있다.
실시예 5
본 발명의 제5 실시예에 대해서, 도 16 및 도 17를 이용하여 설명한다. 본 실시예의 서브 마운트(100)도 실시예 4와 마찬가지로 외기의 침입을 억제하는 구조이며, 또한 실시예 3과 같이 실리콘과 파이렉스 글래스를 접합한 기판을 제2 기판(4)으로서 사용하고 있다.
광 소자(7)를 서브 마운트의 광 소자 탑재부에 실장하고, 광 소자의 한쪽의 전극 단자를 전극 메탈라이즈(2)의 제1 배선부에 접합제(8)에 의해 접속하고, 다른 쪽의 전극 단자를 와이어 본딩에 의해 제2 배선부에 전기적 접속을 행한 후에, 글래스판(13)을 실리콘(11) 위에 접합한다. 이 접합은 양극 접합이 바람직하지만, 접착제, 땜납 등이어도 무방하다. 또한 접합성을 높이기 위해서, 실리콘(11) 위에 미리 접합 메탈라이즈(3)를 형성해 두는 것도 가능하다.
본 발명은, LED 소자를 실장하기 위한 서브 마운트로서, 각종 조명 기구, 신호기의 라이트, 전광 게시판, 액정 화면의 백라이트 등에 적용할 수 있다. 또한, 외기의 침입을 억제한 것에 대해서는, 부식성 환경 등의 엄격한 환경에서도 사용 가능하다. 적색, 혹은 적외광을 발하는 광 소자를 실장한 경우에는, 광의 복사열에 의한 가열기, 건조기 등에도 사용할 수 있을 가능성이 있다. 또한, 청색 혹은 자외광을 포함하는 광을 발하는 광 소자를 실장한 경우에는, 포토리소그래피 기술에서의 감광성 레지스트의 노광기의 램프, 선텐용의 램프 등에의 적용도 생각된다.
도 1은 본 발명의 제1 실시예로 되는 서브 마운트를 구성하는 제1 기판과 제2 기판의 사시도.
도 2는 본 발명의 제1 실시예로 되는 서브 마운트의 사시도.
도 3은 본 발명의 제1 실시예로 되는 서브 마운트의 제조 과정을 도시하는 기판의 평면도.
도 4는 본 발명의 제1 실시예로 되는 도 2의 X-X' 단면도.
도 5는 본 발명의 제1 실시예로 되는 도 4의 서브 마운트에 광 소자를 실장하는 과정을 도시하는 단면도.
도 6은 본 발명의 제1 실시예로 되는 도 5의 광 소자를 탑재한 서브 마운트에 급전하여 발광 소자가 점등한 상태를 도시하는 단면도.
도 7은 본 발명의 제2 실시예로 되는 서브 마운트를 구성하는 제1 기판과 제2 기판의 사시도.
도 8은 본 발명의 제2 실시예로 되는 도 7의 서브 마운트에서의 제1 기판의 이면을 도시하는 사시도.
도 9는 본 발명의 제2 실시예로 되는 도 7의 서브 마운트에 광 소자를 탑재한 상태의 평면도.
도 10은 본 발명의 제2 실시예로 되는 도 9의 Y-Y' 단면도.
도 11은 본 발명의 제3 실시예로 되는 서브 마운트에 광 소자를 탑재한 상태의 평면도.
도 12는 본 발명의 제3 실시예로 되는 도 9의 Z-Z' 단면도.
도 13은 본 발명의 제4 실시예로 되는 서브 마운트를 구성하는 제1 기판과 제2 기판의 사시도.
도 14는 본 발명의 제4 실시예에서 도 13의 서브 마운트에 광 소자를 탑재, 실장한 상태를 도시하는 도 13의 Z-Z' 단면도.
도 15는 본 발명의 제4 실시예에서 도 14의 서브 마운트 상면을 글래스판(13)으로 밀봉한 상태를 도시하는 단면도.
도 16은 본 발명의 제5 실시예에서 서브 마운트에 광 소자를 탑재, 실장한 상태를 도시하는 단면도.
도 17은 본 발명의 제5 실시예에서 도 16의 서브 마운트 상면을 글래스판(13)으로 밀봉한 상태를 도시하는 단면도.
<부호의 설명>
1 : 제1 기판
2 : 전극 메탈라이즈
2A : 광 소자 탑재부
2a : 전극 메탈라이즈(2)로 구성된 제1 배선부
2b : 전극 메탈라이즈(2)로 구성된 제2 배선부
2B : 하면 전극 메탈라이즈
3 : 접합 메탈라이즈
4 : 제2 기판
5 : 관통 구멍
6 : 반사막
7 : 광 소자
8 : 접합제
9 : 와이어 본딩
10 : 쓰루홀
10a : 제1 배선부에 접속된 쓰루홀
10b : 제2 배선부에 접속된 쓰루홀
11 : 실리콘
12 : 글래스
13 : 글래스판
14a : 접합 기판의 절단 위치
14b : 접합 기판의 절단 위치

Claims (17)

  1. 삭제
  2. 광 소자를 탑재하는 광 소자 탑재부와 광 소자에 급전하는 배선부가 일 주표면에 형성된 제1 기판과,
    글래스 기판에 관통 구멍이 형성된 제2 기판과,
    상기 제1 기판의 광 소자 탑재부가, 상기 제2 기판의 관통 구멍의 내부에 위치하도록 위치 정렬되며, 상기 제1 기판과 상기 제2 기판이 접합되어 있는 서브 마운트로서,
    상기 제1 기판은, 절연물을 주체로 하는 기판으로 이루어지고,
    상기 배선부는, 광 소자 탑재부에 탑재되는 발광 소자의 한쪽의 전극 단자에 급전하는 제1 배선부와, 상기 제1 배선부에 인접하여 형성되며 상기 발광 소자의 다른 쪽의 전극 단자에 급전하는 제2 배선부를 갖는 전극 메탈라이즈로 이루어지고,
    상기 제1 기판과 상기 제2 기판의 접합이, 상기 제1 기판의 일 주표면에서의 상기 배선부가 노출되는 영역과는 별도의 영역에 형성된 접합 메탈라이즈의 양극 접합에 의해 형성되어 있고,
    상기 제1 기판의 주표면에서, 상기 접합 메탈라이즈는 상기 배선부와 전기적으로 분리되고 또한 간극을 두고 인접하여 형성되고, 또한 상기 제1 기판의 외주부로 연장되어 있는 것을 특징으로 하는 서브 마운트.
  3. 광 소자를 탑재하는 광 소자 탑재부와 광 소자에 급전하는 배선부가 일 주표면에 형성된 제1 기판과,
    글래스 기판에 관통 구멍이 형성된 제2 기판과,
    상기 제1 기판의 광 소자 탑재부가, 상기 제2 기판의 관통 구멍의 내부에 위치하도록 위치 정렬되며, 상기 제1 기판과 상기 제2 기판이 접합되어 있는 서브 마운트로서,
    상기 제1 기판은, 절연물을 주체로 하는 기판으로 이루어지고,
    상기 배선부는, 광 소자 탑재부에 탑재되는 발광 소자의 한쪽의 전극 단자에 급전하는 제1 배선부와, 상기 제1 배선부에 인접하여 형성되며 상기 발광 소자의 다른 쪽의 전극 단자에 급전하는 제2 배선부를 갖는 전극 메탈라이즈로 이루어지고,
    상기 제1 기판과 상기 제2 기판의 접합이, 상기 제1 기판의 일 주표면에서의 상기 배선부가 노출되는 영역과는 별도의 영역에 형성된 접합 메탈라이즈의 양극 접합에 의해 형성되어 있고,
    상기 제1 기판의 주표면에서, 상기 접합 메탈라이즈는 상기 배선부의 어느 것과도 겹치지 않게 형성되어 있는 것을 특징으로 하는 서브 마운트.
  4. 광 소자를 탑재하는 광 소자 탑재부와 광 소자에 급전하는 배선부가 일 주표면에 형성된 제1 기판과,
    글래스 기판에 관통 구멍이 형성된 제2 기판과,
    상기 제1 기판의 광 소자 탑재부가, 상기 제2 기판의 관통 구멍의 내부에 위치하도록 위치 정렬되며, 상기 제1 기판과 상기 제2 기판이 접합되어 있는 서브 마운트로서,
    상기 제1 기판은, 절연물을 주체로 하는 기판으로 이루어지고,
    상기 배선부는, 광 소자 탑재부에 탑재되는 발광 소자의 한쪽의 전극 단자에 급전하는 제1 배선부와, 상기 제1 배선부에 인접하여 형성되며 상기 발광 소자의 다른 쪽의 전극 단자에 급전하는 제2 배선부를 갖는 전극 메탈라이즈로 이루어지고,
    상기 제1 기판과 상기 제2 기판의 접합이, 상기 제1 기판의 일 주표면에서의 상기 배선부가 노출되는 영역과는 별도의 영역에 형성된 접합 메탈라이즈의 양극 접합에 의해 형성되어 있고,
    상기 제2 기판이, 글래스판과 실리콘판을 접합한 적층 기판으로 이루어지고, 상기 적층 기판에 형성된 관통 구멍의 내부에 상기 제1 기판에 형성된 광 소자 탑재부가 위치하도록 위치 정렬되며, 상기 제1 기판과 상기 제2 기판의 글래스판이 접합되어 있는 것을 특징으로 하는 서브 마운트.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 배선부를 구성하는 전극 메탈라이즈가 형성되어 있는 제1 기판의 반대측의 면에, 하면 전극 메탈라이즈가 형성되고, 상기 전극 메탈라이즈와 상기 하면전극 메탈라이즈가 쓰루홀을 통해서 전기적으로 접속되어 있는 것을 특징으로 하는 서브 마운트.
  6. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 배선부를 구성하는 전극 메탈라이즈가 형성되어 있는 제1 기판의 반대측의 면에 하면 전극 메탈라이즈가 형성되고, 상기 제1 기판 측면에의 메탈라이즈 처리에 의해 상기 전극 메탈라이즈와 상기 하면 전극 메탈라이즈가 전기적으로 접속되어 있는 것을 특징으로 하는 서브 마운트.
  7. 광 소자를 탑재하는 광 소자 탑재부와 광 소자에 급전하는 배선부가 일 주표면에 형성된 제1 기판과,
    글래스 기판에 관통 구멍이 형성된 제2 기판과,
    상기 제1 기판의 광 소자 탑재부가, 상기 제2 기판의 관통 구멍의 내부에 위치하도록 위치 정렬되며, 상기 제1 기판과 상기 제2 기판이 접합되어 있는 서브 마운트로서,
    상기 제1 기판은, 절연물을 주체로 하는 기판으로 이루어지고,
    상기 배선부는, 광 소자 탑재부에 탑재되는 발광 소자의 한쪽의 전극 단자에 급전하는 제1 배선부와, 상기 제1 배선부에 인접하여 형성되며 상기 발광 소자의 다른 쪽의 전극 단자에 급전하는 제2 배선부를 갖는 전극 메탈라이즈로 이루어지고,
    상기 제1 기판과 상기 제2 기판의 접합이, 상기 제1 기판의 일 주표면에서의 상기 배선부가 노출되는 영역과는 별도의 영역에 형성된 접합 메탈라이즈의 양극 접합에 의해 형성되어 있고,
    상기 제1 기판에 형성된 접합 메탈라이즈의 최표면이 알루미늄, 티탄, 지르코늄, 하프늄, 텅스텐, 몰리브덴, 크롬, 바나듐, 마그네슘 및 철의 군으로부터 선택되는 적어도 일종의 금속인 것을 특징으로 하는 서브 마운트.
  8. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 기판을 탄화규소, 질화규소, 질화알루미늄 및 산화알루미늄 중 적어도 일종을 포함하는 세라믹스 재료로 구성한 것을 특징으로 하는 서브 마운트.
  9. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2 기판의 상면에 상기 광 소자 탑재부에 탑재되는 상기 발광 소자의 광을 투과시키는 부재를 접합함으로써, 제2 기판의 관통 구멍 내부에 외기가 침입하는 것을 억제하고 있는 것을 특징으로 하는 서브 마운트.
  10. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2 기판의 관통 구멍의 내부 표면에, 수지막 혹은 도금을 형성함으로써 평탄화 혹은 매끄러운 곡면이 형성되어 있는 것을 특징으로 하는 서브 마운트.
  11. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2 기판의 관통 구멍의 내부 표면에 광의 반사막이 형성되어 있는 것을 특징으로 하는 서브 마운트.
  12. 제2항 내지 제4항 중 어느 한 항의 서브 마운트의 광 소자 탑재부에 광 소자를 탑재한 것을 특징으로 하는 광 모듈.
  13. 절연물을 주체로 하는 제1 기판의 일 주표면에, 발광 소자가 탑재되는 광 소자 탑재부를 포함하고, 상기 발광 소자의 한쪽의 전극 단자에 급전하는 제1 배선부와, 상기 제1 배선부에 인접하여 형성되며 상기 발광 소자의 다른 쪽의 전극 단자에 급전하는 제2 배선부로 이루어지는 전극 메탈라이즈의 패턴을 형성하는 공정과,
    제2 기판으로 되는 글래스판과 실리콘판을 접합한 적층 글래스 기판에 관통 구멍을 형성하는 공정과,
    상기 제1 기판의 광 소자 탑재부를, 상기 제2 기판의 관통 구멍의 내부에 위치하도록 위치 정렬한 상태에서 상기 제1 기판과 상기 제2 기판을 양극 접합하는 공정
    을 포함하는 것을 특징으로 하는 서브 마운트의 제조 방법.
  14. 제13항에 있어서,
    상기 제2 기판에 관통 구멍을 형성하는 공정에서는, 레지스트 마스크에 의한 개구부를 형성한 후, 샌드 블러스트법에 의해, 제2 기판에 관통 구멍을 형성하는 것을 특징으로 하는 서브 마운트의 제조 방법.
  15. 절연물을 주체로 하는 제1 기판의 일 주표면에, 발광 소자가 탑재되는 광 소자 탑재부를 포함하고, 상기 발광 소자의 한쪽의 전극 단자에 급전하는 제1 배선부와, 상기 제1 배선부에 인접하여 형성되며 상기 발광 소자의 다른 쪽의 전극 단자에 급전하는 제2 배선부로 이루어지는 전극 메탈라이즈의 패턴을 형성하는 공정과,
    제2 기판으로 되는 글래스 단판 혹은 글래스판과 실리콘판을 접합한 적층 글래스 기판에 관통 구멍을 형성하는 공정과,
    상기 제1 기판의 광 소자 탑재부를, 상기 제2 기판의 관통 구멍의 내부에 위치하도록 위치 정렬한 상태에서 상기 제1 기판과 상기 제2 기판을 양극 접합하는 공정
    을 포함하고,
    상기 제2 기판에 관통 구멍을 형성하는 공정에서는, 샌드 블러스트법에 의해 관통 구멍을 형성한 후, 레지스트 마스크를 제거하지 않고, 상기 레지스트 마스크 위에 반사막을 형성하고, 리프트오프법에 의해 관통 구멍 내에 선택적으로 반사막을 형성하는 것을 특징으로 하는 서브 마운트의 제조 방법.
  16. 제13항에 있어서,
    상기 제2 기판에 관통 구멍을 형성하는 공정에서는, 기판이 글래스와 실리콘을 접합한 적층 글래스 기판으로 이루어지는 경우에는, 레지스트 마스크에 의한 개구부를 형성한 후, 이방성 웨트 에칭에 의해 실리콘에 구멍을 형성하고, 다음으로 글래스 표면에 레지스트 마스크를 형성하고，에칭에 의해 글래스에 구멍을 뚫어, 제2 기판에 관통 구멍을 형성하는 것을 특징으로 하는 서브 마운트의 제조 방법.
  17. 제13항에 있어서,
    상기 제2 기판에 관통 구멍을 형성하는 공정에서는, 기판이 글래스와 실리콘을 접합한 적층 글래스 기판으로 이루어지는 경우에는, 레지스트 마스크에 의한 개구부를 형성한 후, 이방성 웨트 에칭에 의해 실리콘에 구멍을 형성하고, 다음으로 글래스 표면에 레지스트 마스크에 의한 개구부를 형성하고，샌드 블러스트법에 의해 글래스에 구멍을 뚫어, 제2 기판에 관통 구멍을 형성하는 것을 특징으로 하는 서브 마운트의 제조 방법.
KR1020087024251A 2006-04-04 2007-04-04 서브 마운트 및 그 제조 방법 KR101009528B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-102978 2006-04-04
JP2006102978A JP4981342B2 (ja) 2006-04-04 2006-04-04 サブマウントおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20080107460A KR20080107460A (ko) 2008-12-10
KR101009528B1 true KR101009528B1 (ko) 2011-01-18

Family

ID=38609430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087024251A KR101009528B1 (ko) 2006-04-04 2007-04-04 서브 마운트 및 그 제조 방법

Country Status (6)

Country Link
US (1) US8269301B2 (ko)
JP (1) JP4981342B2 (ko)
KR (1) KR101009528B1 (ko)
CN (1) CN101410997B (ko)
DE (1) DE112007000843T5 (ko)
WO (1) WO2007119671A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170271418A1 (en) * 2016-03-16 2017-09-21 Boe Technology Group Co., Ltd. Oled display substrate and manufacturing method thereof and display apparatus

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008021402B4 (de) 2008-04-29 2023-08-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
US8684563B2 (en) * 2008-12-30 2014-04-01 Kitagawa Holdings, Llc Heat dissipating structure of LED lamp cup made of porous material
JP2011014890A (ja) 2009-06-02 2011-01-20 Mitsubishi Chemicals Corp 金属基板及び光源装置
EP2445018B1 (en) * 2009-06-15 2016-05-11 Panasonic Intellectual Property Management Co., Ltd. Semiconductor light-emitting device, light-emitting module, and illumination device
KR100939304B1 (ko) * 2009-06-18 2010-01-28 유트로닉스주식회사 Ｌｅｄ어레이모듈 및 그 제조방법
KR100958329B1 (ko) * 2009-08-14 2010-05-17 (주)참빛 마스크를 적용하여 측면 반사면을 금속 코팅한 발광 다이오드 패키지 기판 및 그 제조 방법
JP5446915B2 (ja) * 2010-01-21 2014-03-19 セイコーエプソン株式会社 生体情報検出器及び生体情報測定装置
JP2011222858A (ja) * 2010-04-13 2011-11-04 Cirocomm Technology Corp 発光ダイオード（ｌｅｄ）電球のライト芯材の製造方法およびその構造
JP5768435B2 (ja) 2010-04-16 2015-08-26 日亜化学工業株式会社 発光装置
DE102010044987A1 (de) * 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
EP2447595B1 (en) 2010-10-27 2017-08-02 LG Innotek Co., Ltd. Light emitting module
US8415684B2 (en) * 2010-11-12 2013-04-09 Tsmc Solid State Lighting Ltd. LED device with improved thermal performance
CN102163663A (zh) * 2011-03-11 2011-08-24 深圳市瑞丰光电子股份有限公司 小功率top led支架制作工艺及其产品和led模组
US8518748B1 (en) 2011-06-29 2013-08-27 Western Digital (Fremont), Llc Method and system for providing a laser submount for an energy assisted magnetic recording head
US9845943B2 (en) 2011-07-22 2017-12-19 Guardian Glass, LLC Heat management subsystems for LED lighting systems, LED lighting systems including heat management subsystems, and/or methods of making the same
US8742655B2 (en) 2011-07-22 2014-06-03 Guardian Industries Corp. LED lighting systems with phosphor subassemblies, and/or methods of making the same
US8540394B2 (en) * 2011-07-22 2013-09-24 Guardian Industries Corp. Collimating lenses for LED lighting systems, LED lighting systems including collimating lenses, and/or methods of making the same
US8992045B2 (en) 2011-07-22 2015-03-31 Guardian Industries Corp. LED lighting systems and/or methods of making the same
KR20130022052A (ko) * 2011-08-24 2013-03-06 엘지이노텍 주식회사 발광소자 패키지 및 조명 장치
US8288204B1 (en) 2011-08-30 2012-10-16 Western Digital (Fremont), Llc Methods for fabricating components with precise dimension control
JP2013139095A (ja) * 2011-12-28 2013-07-18 Seiko Instruments Inc サーマルヘッド、プリンタおよびサーマルヘッドの製造方法
WO2014012572A1 (en) * 2012-07-16 2014-01-23 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor device and method for producing an optoelectronic semiconductor device
US9475151B1 (en) 2012-10-30 2016-10-25 Western Digital (Fremont), Llc Method and apparatus for attaching a laser diode and a slider in an energy assisted magnetic recording head
US9481572B2 (en) 2014-07-17 2016-11-01 Texas Instruments Incorporated Optical electronic device and method of fabrication
US10643981B2 (en) * 2014-10-31 2020-05-05 eLux, Inc. Emissive display substrate for surface mount micro-LED fluidic assembly
JP6801950B2 (ja) * 2015-04-15 2020-12-16 ショット日本株式会社 貫通電極基板および半導体パッケージ
EP3117992A1 (en) * 2015-07-16 2017-01-18 AGC Glass Europe Glass panel with integrated electronic device
CN105206734A (zh) * 2015-09-09 2015-12-30 梁高华 一种led支架及其制造方法
US10615314B2 (en) 2016-03-31 2020-04-07 Nichia Corporation Light-emitting device
JP6920609B2 (ja) * 2017-03-29 2021-08-18 日亜化学工業株式会社 光源装置
JP7408266B2 (ja) * 2017-06-14 2024-01-05 日亜化学工業株式会社 光源装置
JP7007560B2 (ja) * 2017-09-28 2022-01-24 日亜化学工業株式会社 光源装置
CN107958915B (zh) * 2017-12-22 2024-01-19 南京先锋材料科技有限公司 一种cmos传感器封装结构及其封装方法
CN110299441A (zh) * 2018-03-22 2019-10-01 中国科学院半导体研究所 可提高led出光效率的硅基反射圈、制备方法及led器件
US10655821B2 (en) 2018-05-18 2020-05-19 Lumileds Llc LED device holder, LED lighting system, and method of manufacture
EP3796489B1 (en) 2019-09-20 2022-04-27 Nichia Corporation Light source device and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06343017A (ja) * 1993-04-09 1994-12-13 Citizen Watch Co Ltd 圧電振動子およびその製造方法
JP2005216962A (ja) * 2004-01-27 2005-08-11 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP2006073547A (ja) * 2004-08-31 2006-03-16 Stanley Electric Co Ltd 表面実装型ｌｅｄ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100921A (ja) * 2001-09-25 2003-04-04 Kyocera Corp 光半導体素子収納用容器
JP2004289106A (ja) * 2003-01-27 2004-10-14 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP3918858B2 (ja) * 2003-03-18 2007-05-23 住友電気工業株式会社 発光素子搭載用部材およびそれを用いた半導体装置
JP4258367B2 (ja) * 2003-12-18 2009-04-30 株式会社日立製作所 光部品搭載用パッケージ及びその製造方法
KR100906475B1 (ko) * 2004-01-13 2009-07-08 삼성전자주식회사 마이크로 광학벤치 구조물 및 그 제조방법
JP2006086176A (ja) * 2004-09-14 2006-03-30 Hitachi Kyowa Engineering Co Ltd Ｌｅｄ用サブマウント及びその製造方法
JP5214128B2 (ja) * 2005-11-22 2013-06-19 シャープ株式会社 発光素子及び発光素子を備えたバックライトユニット

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06343017A (ja) * 1993-04-09 1994-12-13 Citizen Watch Co Ltd 圧電振動子およびその製造方法
JP2005216962A (ja) * 2004-01-27 2005-08-11 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP2006073547A (ja) * 2004-08-31 2006-03-16 Stanley Electric Co Ltd 表面実装型ｌｅｄ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170271418A1 (en) * 2016-03-16 2017-09-21 Boe Technology Group Co., Ltd. Oled display substrate and manufacturing method thereof and display apparatus
US9825106B2 (en) * 2016-03-16 2017-11-21 Boe Technology Group Co., Ltd. OLED display substrate and method for manufacturing the same, and display apparatus

Also Published As

Publication number Publication date
JP2007281061A (ja) 2007-10-25
WO2007119671A1 (ja) 2007-10-25
CN101410997B (zh) 2011-05-18
JP4981342B2 (ja) 2012-07-18
KR20080107460A (ko) 2008-12-10
US20090219728A1 (en) 2009-09-03
US8269301B2 (en) 2012-09-18
DE112007000843T5 (de) 2009-04-23
CN101410997A (zh) 2009-04-15

Similar Documents

Publication Publication Date Title
KR101009528B1 (ko) 서브 마운트 및 그 제조 방법
JP4668722B2 (ja) サブマウント及びその製造方法
JP4960099B2 (ja) 発光装置及びそれを用いた照明器具または液晶表示装置
EP1387412B1 (en) Light source device using led, and method of producing same
KR100620844B1 (ko) 발광장치 및 조명장치
US8287148B2 (en) Light emitting module
TWI250485B (en) Light emission device and manufacturing method thereof
JP2007294966A (ja) 多層反射面構造を有するｌｅｄパッケージ及びその製造方法
KR20050066030A (ko) 고출력 발광다이오드 패키지 및 제조방법
JP4948818B2 (ja) 発光装置および照明装置
JP4938255B2 (ja) 発光素子収納用パッケージ、光源および発光装置
JP4776175B2 (ja) 発光素子収納用パッケージおよびその製造方法および発光装置および照明装置
US8866268B2 (en) Semiconductor package structure and manufacturing method thereof
WO2011149052A1 (ja) 発光装置および照明装置
JP4845370B2 (ja) 発光装置および照明装置
JP2003282951A (ja) 発光装置
JP2005150408A (ja) 発光素子搭載用パッケージおよび光源装置
JP2014042074A (ja) 発光モジュール
JP2005276895A (ja) 発光素子収納用パッケージおよび発光装置ならびに照明装置
KR100730772B1 (ko) 고출력 발광소자용 패키지
JP5528210B2 (ja) 発光装置および照明器具
JP4637623B2 (ja) 発光装置および照明装置
JP4601404B2 (ja) 発光装置および照明装置
JP2006156603A5 (ko)
JP5179311B2 (ja) 発光装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 10