KR101294488B1 - 발광장치 - Google Patents

발광장치 Download PDF

Info

Publication number
KR101294488B1
KR101294488B1 KR1020110118174A KR20110118174A KR101294488B1 KR 101294488 B1 KR101294488 B1 KR 101294488B1 KR 1020110118174 A KR1020110118174 A KR 1020110118174A KR 20110118174 A KR20110118174 A KR 20110118174A KR 101294488 B1 KR101294488 B1 KR 101294488B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
substrate
conductive hole
device chip
Prior art date
Application number
KR1020110118174A
Other languages
English (en)
Other versions
KR20110127632A (ko
Inventor
김완호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110118174A priority Critical patent/KR101294488B1/ko
Publication of KR20110127632A publication Critical patent/KR20110127632A/ko
Application granted granted Critical
Publication of KR101294488B1 publication Critical patent/KR101294488B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시예는 발광소자 패키지 및 발광장치에 관한 것이다.
실시예에 따른 발광장치는 기판; 상기 기판을 관통하는 전도 홀; 상기 기판 상에 전극; 상기 전극 상에 발광소자 칩;을 포함하고, 상기 전도 홀은 상기 발광소자 칩과 오버랩되는 영역에 형성된 제1 전도 홀과 상기 발광소자 칩과 오버랩되지 않는 영역에 형성된 제2 전도 홀을 포함할 수 있다.

Description

발광장치{LIGHT EMITTING DEVICE}
실시예는 발광소자 패키지 및 발광장치에 관한 것이다.
발광 다이오드(light emission diode, 이하, LED라 함)는 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체 재료를 이용하여 발광 원을 구성함으로써 다양한 색을 구현할 수 있는 반도체 소자를 말한다.
일반적으로, LED 소자의 특성을 결정하는 기준으로는 고출력 발광 및 휘도, 발광색의 범위 등이 있고, 이러한 LED 소자의 특성은 1차적으로는 LED소자에 사용되고 있는 화합물 반도체 재료에 의해 결정되지만, 2차적인 요소로 칩을 실장하기 위한 패키지의 구조에 의해서도 큰 영향을 받는다. 고휘도와 사용자 요구에 따른 휘도 각 분포를 얻기 위해서는 재료개발 등에 의한 1차적인 요소만으로는 한계가 있어 패키지 구조 등에 많은 관심을 갖게 되었다.
특히, LED 패키지 구조에 의한 2차적인 요인은 휘도와 고출력 발광에 큰 영향을 미친다. 예를 들어, 도 1a 내지 도 1c를 참조하여 전형적인 램프형 LED와 표면실장형 LED의 각 패키지구조를 비교해 보면, 도 1a에 도시된 램프형 LED 패키지(10)인 경우에는 두 개의 리드 프레임(3a,3b) 중 하나의 리드 프레임(3b) 상부는 컵형상으로 일정한 각을 갖는 금속 전극면을 구비하여 그 상부에 LED소자(5)가 실장되며, 또한 투명 몰딩 수지류로 이루어진 반구형 케이스(7)에 의해 패키징되는 구조를 갖는다. 반면에 도 1b에 도시된 표면 실장형 LED패키지(20)는 몰딩 에폭시 수지로 이루어진 패키지(11)를 가지며, 외형각이 작은 실장영역에 LED소자(15)가 배치되고 와이어(13)로 전극(도시되지 않음)과 연결되는 구조로 이루어진다.
이와 같은 패키지 구조에 의해서, 램프형 LED 패키지(10)는 반구형의 케이스(7)가 렌즈역할을 하여 휘도를 조절할 수 있으며, 특히, 휘도 분포를 좁게 조절하여 일정 각에서 휘도를 높일 수 있고, 동시에 발광 원으로부터 빛이 컵 형인 금속 전극 판에 의해 반사되어 휘도의 세기를 증대시킬 수 있다. 이에 비해, 표면 실장형 LED 패키지(20)에서는 패키지에 의해 넓은 휘도의 분포를 가지며, 그 휘도도 낮다. 이와 같이, 휘도와 휘도 분포는 패키지 구조에 의해 큰 영향을 받는다. 따라서, 몰딩 수지류를 이용하는 표면 실장형 LED 패키지의 경우에, 실장영역 측면에 일정한 반사각 구조로 형성하여 금속을 도금하는 방식으로 반사체를 추가하는 식의 개발이 진행되고 있다.
하지만, 이와 같은 구조의 LED 패키지는 몰딩 수지류에 의한 패키지를 이용하므로 고출력 발광시 발생하는 열에 대한 내구성이 약해 고출력 발광에 적합하지 않다.
도 1c는 종래의 세라믹 기판으로 형성된 LED 패키지의 단면도이다. 도 1c를 참조하면, 상기 LED 패키지구조(30)는 각각 복수 개의 세라믹 시트가 적층된 구조를 갖는 두 개의 세라믹기판(21,22)으로 구성된다. 하부에 배치된 세라믹기판(21)은 상면에 LED소자(25)의 실장영역을 가지며, 상기 LED소자(25)에 와이어(27)로 연결된 전극(23)은 그 실장영역에서부터 양측면을 통해 하면까지 연장된다. 상부에 배치된 세라믹기판(22)은 상기 LED소자(25)의 실장영역을 둘러싸도록 소정의 캐비티가 형성되어 있다. 여기서, LED 소자의 실장영역을 위한 캐비티는 펀칭이나 절단공정으로 형성되므로 도시된 바와 같이 절개면이 항상 수직으로 형성된다.
이와 같이 세라믹 기판을 이용한 패키지의 경우에는, 고출력 발광시 발생하는 열이 전극(23)을 통해서만 방열 되기 때문에 LED 소자의 특성에 악영향을 미친다. 따라서, 세라믹 패키지에서의 열을 효율적으로 방출할 수 있는 LED 패키지가 강하게 요구되어 왔다.
실시예는 휘도 및 각도에 따른 휘도 조절이 용이할 뿐만 아니라 열을 효율적으로 방출시킬 수 있는 LED 패키지 및 발광장치를 제공하는 데 있다.
또한, 실시예의 다른 목적은 간단한 구성의 LED 패키지를 제조함으로써 제조 공정상의 편의를 도모하는 데 있다.
실시예에 따른 발광장치는 기판; 상기 기판을 관통하는 전도 홀; 상기 기판 상에 전극; 상기 전극 상에 발광소자 칩;을 포함하고, 상기 전도 홀은 상기 발광소자 칩과 오버랩되는 영역에 형성된 제1 전도 홀과 상기 발광소자 칩과 오버랩되지 않는 영역에 형성된 제2 전도 홀을 포함할 수 있다. 또한, 상기 전도 홀은 상기 발광소자 칩과 상하간에 오버랩되지 않는 기판의 영역 중 상기 발광소자 칩의 일측의 상기 오버랩되지 않는 기판의 영역에 형성된 제2 전도 홀 및 상기 발광소자 칩의 타측의 상기 오버랩되지 않는 기판의 영역에 형성된 제3 전도 홀을 포함할 수 있다.
또한, 실시예에 따른 발광장치는 기판; 상기 기판의 상면과 하면을 관통하여 연결하는 전도홀; 상기 기판 상에 전극; 상기 전극 상에 발광소자 칩; 및 상기 발광소자 칩과 이격되어 상기 발광장치로부터 방출된 빛을 반사하는 반사 부재;를 포함할 수 있다.
실시예에 의하면 LED에서 발생하는 열을 최단거리로 방열할 수 있으므로, LED의 신뢰성을 확보할 수 있다.
또한, 실시예에 의하면 단층 세라믹 패키지에 반사 부재를 간단하게 본딩하므로, 세라믹 패키지 제작 공정이 간소화되고 반사 부재의 재질과 반사 코팅막을 통해 휘도 특성을 향상시키는 패키지 및 발광장치를 제공할 수 있다.
도 1a 내지 도 1c는 종래의 LED 패키지 구조를 도시한 예시도.
도 2는 실시예에 따른 세라믹 기판을 이용한 LED 패키지의 단면도.
도 3은 실시예에 따른 LED 패키지의 상면도.
도 4는 실시예에 따른 LED 패키지에서 반사부재의 다른 형태를 도시한 예시도.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이와 같은 목적을 달성하기 위한 실시예는실시예는기 기판 위에 형성된 하나 이상의 전극들; 상기 전극에 전기적으로 연결되는 LED; 상기 기판을 관통하여 열전도성 재질이 구비된 다수의 전도홀; 상기 전도홀에 접합하여 상기 기판의 아랫면에 구비되는 히트 싱크를 포함하는 것을 특징으로 하는 LED 패키지에 관한 것이다.
이하, 첨부된 도면을 참조하여 실시예를 상세하게 설명한다.
도 2는 실시예에 따른 LED 패키지의 단면을 도시한 단면도이다.
도 2를 참조하면, 실시예에 따른 LED 패키지(200)는 세라믹 기판(240)상에 실장되는 LED(210), LED(210)의 실장영역을 둘러싼 반사 부재(220), 세라믹 기판(240)상에 구비되어 LED(210)에 대한 전기적 연결을 이루는 전극(260,261)과 와이어(230,231), 및 LED(210)에서 발생하는 열을 방열하기 위한 히트 싱크(270)와 전도 홀(280)로 각각 구성되어 있다.
반사 부재(220)는 높은 반사도의 코팅 막을 갖는 PP(polypropylene)의 재질로 구성될 수 있으며, 도시된 바와 같이 원통형으로 이루어질 수 있다. 반사 부재(220)의 형상은 상부 직경이 하부 직경보다 크게 형성하는 것이 바람직하고, 그 이유는 반사 부재(220)를 원통 형상으로 구성하여 실장영역에 삽입하는 것만으로도 일정한 휘도 증폭은 기대되지만, 상부 직경보다 작은 하부 직경을 갖도록 하여 그 직경 차이를 조절함으로써 상향되는 발광의 휘도와 그에 따른 휘도 세기를 증가시키는 것이 보다 바람직하기 때문이다.
이러한 반사 부재(220)는 PP 등의 재질을 이용하여 사출 성형방법으로 용이하게 제조될 수 있으며, 반사기능을 위해 이 PP 재질의 반사부재(220) 표면에 Al, Ag 등의 금속 막(도시하지 않음)을 형성한다. 또한, 반사 부재(220)는 하부밑면 부분에 세라믹 기판(240)과 결합하기 위한 다수의 접합 돌출부(250)를 구비할 수 있다.
전극(260,261)은 각각 전기적 전도성과 열전도성을 위해 구비되는데, 전극(260)은 도 3에 도시된 바와 같이 세라믹 기판(240)의 측면을 통해 하측 면까지 연장되고, 와이어(230,231)를 통해 LED(210)에 구동전류를 공급한다.
히트 싱크(270)는 LED(210)에 대응하여 세라믹 기판(240)의 하측 면에 소정 형태, 예를 들어 원형 또는 사각형으로 구비되어 전도 홀(280)과 접합하여 전도 홀(280)을 통해 전도되는 LED(210)의 열을 방열하는 역할을 수행한다.
전도 홀(280)은 세라믹 기판(240)에 직경이 약 50㎛ 내지 100㎛의 홀을 다수 형성하고, 전기도금 또는 금속 증착 기술을 이용하여 금속재질 예컨대, Ag를 충진하여 형성되며 히트 싱크(270)와 접합된다.
이와 같은 구성의 LED 패키지(200)를 구성하는 과정에 있어서, 먼저 단층 세라믹 기판(240)에 다수의 전도 홀(280)을 기계적 방법 또는 화학적 에칭방법을 이용하여 형성하고, 이렇게 형성된 전도 홀(280)에 대해 전기도금 또는 금속 증착 기술을 적용하여 Ag를 충진시킨다.
전도 홀(280)에 Ag를 충진한 후, 전도 홀(280) 모두가 덮이도록 전극(260)과 히트 싱크(270)를 형성하고, 전극(260) 상의 소정 위치에 LED(210)를 실장하게 된다.
이어서, 와이어(230,231)가 각각 LED(210)와 전극(261,260)에 연결되어 형성되고, 반사 부재(220)는 다수의 접합 돌출부(250)를 이용하여 LED(210)의 실장영역을 중심으로 세라믹 기판(240)에 실리콘계 본딩 재료로 본딩 접합된다. 여기서, 반사부재(220)은 도 3에 도시된 원형 형태 이외에, 도 4에 도시된 바와 같이 사각형의 반사 부재(220)를 이용하여 본딩 접합될 수 있다.
따라서, 도 2에 도시된 바와 같이 실시예에 따른 실시예인 LED 패키지(200)가 구성되고, 이 상태에서 LED(210)위에 투명한 에폭시 수지 또는 실리콘계 수지를 충진시켜 몰딩 렌즈(도시하지 않음)를 형성한다.
이와 같이 형성된 실시예에 따른 LED 패키지 구조는 LED(210)에서 발생하는 열이 전극(260), 전도 홀(280), 및 히트 싱크(270)로 전달되어 방열되므로, LED 소자의 열에 의한 열화 및 열응력 등의 문제 해결에 큰 장점이 있다.
따라서, LED(210)의 실장 부분에 구비된 전도 홀(280)을 통해 하측 면으로 LED(210)에서 발생하는 열을 최단거리로 방열할 수 있기 때문에, LED(210)의 신뢰성을 확보할 수 있다. 또한, 단층 세라믹 기판(240)에 반사 부재(220)를 간단하게 본딩하므로, 세라믹 패키지 제작 공정이 간소화된다.
또한, 반사 부재(220)가 종래의 금속 재질이 아닌 PP재질로 형성되므로 세라믹 패키지의 무게를 줄일 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
200: LED 패키지 210: LED
220: 반사부재 230,231: 와이어
240: 세라믹 기판 250: 접합 돌출부
260,261: 전극 270: 히트 싱크
280: 전도 홀

Claims (20)

  1. 기판;
    상기 기판을 관통하는 전도 홀;
    상기 기판 상에 전극;
    상기 전극 상에 발광소자 칩;을 포함하고,
    상기 전도 홀은,
    상기 발광소자 칩과 상하간에 오버랩되지 않는 기판의 영역 중 상기 발광소자 칩의 일측의 상기 오버랩되지 않는 기판의 영역에 형성된 제2 전도 홀 및 상기 발광소자 칩의 타측의 상기 오버랩되지 않는 기판의 영역에 형성된 제3 전도 홀을 포함하며,
    상기 전극의 일부분은
    상기 전도 홀과 상기 발광소자 칩 사이에 배치되는 발광장치.
  2. 기판;
    상기 기판을 관통하는 전도 홀;
    상기 기판 상에 전극;
    상기 전극 상에 발광소자 칩;을 포함하고,
    상기 전도 홀은,
    상기 발광소자 칩과 상하간에 오버랩되지 않는 기판의 영역 중 상기 발광소자 칩의 일측의 상기 오버랩되지 않는 기판의 영역에 형성된 제2 전도 홀 및 상기 발광소자 칩의 타측의 상기 오버랩되지 않는 기판의 영역에 형성된 제3 전도 홀을 포함하며,
    상기 전극은
    상기 오버랩되지 않는 기판의 영역에 형성된 상기 제2 전도 홀 및 상기 제3 전도 홀을 덮으면서 상기 제2 전도 홀 및 상기 제3 전도 홀을 덮는 전극이 상호 연결된 형태인 발광장치.
  3. 제1 항 또는 제2 항에 있어서,
    상기 전도 홀은
    상기 발광소자 칩과 오버랩되는 기판의 영역에 형성된 제1 전도 홀을 더 포함하는 발광장치.
  4. 제1 항 또는 제2 항에 있어서,
    상기 전도 홀은
    금속 물질이 매립된 홀인 발광장치.
  5. 제1 항 또는 제2 항에 있어서,
    상기 기판 하측에 상기 발광소자 칩으로부터 발생되는 열을 방출하기 위한 히트 싱크를 더 포함하고,
    상기 히트 싱크는 상기 전도 홀과 연결된 발광장치.
  6. 제1 항 또는 제2 항에 있어서,
    상기 전극의 일부분은 상기 기판상에 배치되고, 상기 전극의 일부분은 상기 기판의 측면을 관통하여 상기 기판의 하면으로 연장되는 발광장치.
  7. 제2 항에 있어서,
    상기 전극의 일부분은
    상기 전도 홀과 상기 발광소자 칩 사이에 배치되는 발광장치.
  8. 제1 항 또는 제2 항에 있어서,
    상기 기판 상에 상기 발광소자 칩과 이격되어 상기 발광소자 칩으로부터 방출된 빛을 반사하는 반사 부재를 포함하는 발광장치.
  9. 제8 항에 있어서,
    상기 반사 부재는
    상기 발광소자 칩이 배치된 평면으로부터 돌출된 돌출부를 포함하는 발광장치.
  10. 제8 항에 있어서,
    상기 반사 부재는
    상기 발광소자 칩의 실장영역을 둘러싸는 발광장치.
  11. 제8 항에 있어서,
    상기 전극의 일부분은 상기 기판과 상기 반사 부재 사이에 배치되는 발광장치.
  12. 제9 항에 있어서,
    상기 기판은 세라믹 기판이고,
    상기 반사 부재는 상기 기판과 다른 재질로 형성되며,
    상기 돌출부는 상기 기판과 결합되는 발광장치.
  13. 삭제
  14. 제8 항에 있어서,
    상기 반사 부재는
    코팅 막을 갖는 PP(polypropylene) 재질을 포함하는 발광장치.
  15. 제8 항에 있어서,
    상기 반사 부재의 상면은 상기 발광소자 칩의 상면의 위치보다 높은 발광장치.
  16. 제1 항 또는 제2 항에 있어서,
    상기 발광소자 칩 상에 배치되는 렌즈를 더 포함하는 발광장치.
  17. 기판;
    상기 기판의 상면과 하면을 관통하여 연결하는 전도홀;
    상기 기판 상에 전극;
    상기 전극 상에 발광소자 칩; 및
    상기 기판 상에 상기 발광소자 칩과 이격되어 상기 발광소자 칩으로부터 방출된 빛을 반사하는 반사 부재;를 포함하며,
    상기 전도 홀은
    상기 발광소자 칩과 상하간에 오버랩되지 않는 기판의 영역 중 상기 발광소자 칩의 일측의 상기 오버랩되지 않는 기판의 영역에 형성된 제2 전도 홀 및 상기 발광소자 칩의 타측의 상기 오버랩되지 않는 기판의 영역에 형성된 제3 전도 홀을 포함하며,
    상기 전극의 일부분은
    상기 전도 홀과 상기 발광소자 칩 사이에 배치되는 발광장치.
  18. 기판;
    상기 기판의 상면과 하면을 관통하여 연결하는 전도홀;
    상기 기판 상에 전극;
    상기 전극 상에 발광소자 칩; 및
    상기 기판 상에 상기 발광소자 칩과 이격되어 상기 발광소자 칩으로부터 방출된 빛을 반사하는 반사 부재;를 포함하며,
    상기 전도 홀은
    상기 발광소자 칩과 상하간에 오버랩되지 않는 기판의 영역 중 상기 발광소자 칩의 일측의 상기 오버랩되지 않는 기판의 영역에 형성된 제2 전도 홀 및 상기 발광소자 칩의 타측의 상기 오버랩되지 않는 기판의 영역에 형성된 제3 전도 홀을 포함하며,
    상기 전극은
    상기 제2 전도 홀 및 상기 제3 전도 홀을 덮으면서 상기 제2 전도 홀 및 상기 제3 전도 홀을 덮는 전극이 상호 연결된 형태인 발광장치.
  19. 제17 항 또는 제18항에 있어서,
    상기 전도 홀은,
    상기 발광소자 칩과 오버랩되는 기판의 영역에 형성된 제1 전도 홀을 더 포함하는 발광장치.
  20. 제17 항 또는 제18항에 있어서,
    상기 기판 하측에 상기 발광소자 칩으로부터 발생되는 열을 방출하기 위한 히트 싱크를 더 포함하고,
    상기 히트 싱크는 상기 전도 홀과 연결된 발광장치.
KR1020110118174A 2011-11-14 2011-11-14 발광장치 KR101294488B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110118174A KR101294488B1 (ko) 2011-11-14 2011-11-14 발광장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110118174A KR101294488B1 (ko) 2011-11-14 2011-11-14 발광장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050098594A Division KR101241650B1 (ko) 2005-10-19 2005-10-19 엘이디 패키지

Publications (2)

Publication Number Publication Date
KR20110127632A KR20110127632A (ko) 2011-11-25
KR101294488B1 true KR101294488B1 (ko) 2013-08-07

Family

ID=45396217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110118174A KR101294488B1 (ko) 2011-11-14 2011-11-14 발광장치

Country Status (1)

Country Link
KR (1) KR101294488B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002520823A (ja) 1998-06-30 2002-07-09 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー オッフェネ ハンデルスゲゼルシャフト ビーム放射および／または受信素子
US20030201451A1 (en) * 2002-04-05 2003-10-30 Toyoda Gosei Co., Ltd. Light emitting diode
WO2004084319A1 (ja) * 2003-03-18 2004-09-30 Sumitomo Electric Industries Ltd. 発光素子搭載用部材およびそれを用いた半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002520823A (ja) 1998-06-30 2002-07-09 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー オッフェネ ハンデルスゲゼルシャフト ビーム放射および／または受信素子
US20030201451A1 (en) * 2002-04-05 2003-10-30 Toyoda Gosei Co., Ltd. Light emitting diode
WO2004084319A1 (ja) * 2003-03-18 2004-09-30 Sumitomo Electric Industries Ltd. 発光素子搭載用部材およびそれを用いた半導体装置

Also Published As

Publication number Publication date
KR20110127632A (ko) 2011-11-25

Similar Documents

Publication Publication Date Title
KR101241650B1 (ko) 엘이디 패키지
US8564005B2 (en) Light-emitting device package
JP5851445B2 (ja) 発光素子、発光素子製造方法、及び照明装置
US6835960B2 (en) Light emitting diode package structure
US20120181555A1 (en) Light-emitting device package and method of manufacturing the same
JP2015532541A (ja) 複数のオプトエレクトロニクス半導体素子を製造するための方法
WO2008078900A1 (en) Semiconductor light emitting device package
CN113013148B (zh) 发光装置
KR101111985B1 (ko) 발광 소자 패키지
JP2010129539A (ja) ヘッドランプ用セラミックパッケージ及びこれを備えるヘッドランプモジュール
KR20140004351A (ko) 발광 다이오드 패키지
KR101670951B1 (ko) 발광 장치
KR101294488B1 (ko) 발광장치
JP6064415B2 (ja) 発光装置
US10943892B2 (en) Light-emitting semiconductor chip, light-emitting component and method for producing a light-emitting component
KR101507132B1 (ko) 발광 소자
KR101433734B1 (ko) 엘이디 패키지
KR20110091320A (ko) 발광소자 패키지 및 그 제조방법
KR20130075815A (ko) 발광 소자

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160707

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 7