JP2007250739A - 光半導体装置 - Google Patents

光半導体装置 Download PDF

Info

Publication number
JP2007250739A
JP2007250739A JP2006070819A JP2006070819A JP2007250739A JP 2007250739 A JP2007250739 A JP 2007250739A JP 2006070819 A JP2006070819 A JP 2006070819A JP 2006070819 A JP2006070819 A JP 2006070819A JP 2007250739 A JP2007250739 A JP 2007250739A
Authority
JP
Japan
Prior art keywords
semiconductor laser
laser chip
semiconductor device
solder
optical semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006070819A
Other languages
English (en)
Inventor
Hiroyuki Ishida
裕之 石田
Noriyuki Yoshikawa
則之 吉川
Masanori Nano
匡紀 南尾
Yoshihiro Tomita
佳宏 冨田
Toshiyuki Fukuda
敏行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006070819A priority Critical patent/JP2007250739A/ja
Priority to CN 200710005407 priority patent/CN101039014B/zh
Priority to US11/708,478 priority patent/US7359416B2/en
Publication of JP2007250739A publication Critical patent/JP2007250739A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Abstract

【課題】半導体レーザチップにかかる残留応力が望ましい方向に一定の範囲内でかかるようにして、半導体レーザの性能・信頼性を向上させ、量産性を高めた光半導体装置を提供する.
【解決手段】半導体レーザチップ21と、半導体レーザチップ21の活性層に近い表面と対向して接続する基台23と、基台23と半導体レーザチップ21との間に挟まれたハンダ接続層24とを具備し、半導体レーザチップ21は、基台23と反対方向に凸状の曲率半径rで光軸方向に反っている構成からなる。
【選択図】図1

Description

本発明は、書き換え可能な光ディスクや高速大容量の光通信などに用いる高性能な光半導体装置に関する。
高度情報化社会を迎えて、インターネットに代表される通信手段には、高速で大容量の光通信技術が要望され、通信などで得た大容量の情報の記憶手段として、より一層の高速で大容量の書き換え可能な光ディスク技術が要望されている。このような状況の中で、光通信技術や光ディスク技術のキーデバイスとなる半導体レーザなどの光半導体装置は、さらに高性能・高機能・高信頼性を要求される。
この光半導体装置の高性能化を行うための主要な技術として、半導体レーザチップを基台に接続する技術がある。例として図7に従来の光半導体装置の構成例について示す。
図7は光通信の光源として使用される光半導体装置10の要部を表したものである。光半導体装置10は、分布帰還型の半導体レーザチップ1の活性層2の存在する側の表面4をSi基板3上に形成されたSiO2膜5に向けた形で配置されている。なお、半導体レーザチップ1はSiO2膜5の上に形成された電極パタン6の上にAuSnからなるハンダ層7で固定されている。活性層2の両側は切り欠かれており、メサ部8となっている。ハンダ層7は活性層2を含んだメサ部8の直下の部分を避ける形で充填されている。したがって、両側のハンダ層7の間には空隙部9が存在している。
このように構成された光半導体装置10は、ハンダ層7が凝固した状態においては、半導体レーザチップ1とSi基板3との間の熱膨張係数の違いによって歪みや残留応力が発生する。しかしながら、活性層2の付近にはハンダ層7が存在しておらず、かつ活性層2の両端にメサ部8が配置されている。したがって、ハンダ層7が直接接触していないので、活性層2の歪みや残留応力による影響を大幅に減少させることができる。この結果、分布帰還型の光半導体装置10は安定した発振波長の単一モードによる動作が可能となる(例えば、特許文献1参照)。
また、同様に活性層に近い半導体レーザチップ表面の真下にハンダのない空洞の領域を設けて、メサ部のない半導体レーザチップをSi基板などの光実装基板にハンダ接続した例がある(例えば、特許文献2参照)。光半導体素子と実装基板との熱膨張係数の違いにより、ハンダ接続後の光半導体素子の活性層などに内部応力が残留するが、空洞の領域を設けることにより内部応力による活性層に形成された回折格子の特性の不安定性を低減して安定な発振特性が得られている。
さらに残留応力の低減と光半導体素子の高温動作特性の改善を図るために、半導体レーザチップへのハンダ接続領域が複数本平行に作成されている。すなわち、半導体レーザチップはメサ部の直下のサブマウント部分に溝を設けて、メサ部に反ってストライプ上にハンダ接続され、メサ部の両側はハンダの実装がされていない空間として残留応力を低減するのに働く。そのうえ、半導体レーザチップのメサ部から離れた領域は上記の溝と平行に高融点ハンダで接続して、電気的な接続と放熱性とを確保している(例えば、特許文献3参照)。
特開2002−314184号公報 特開平11−87849号公報 特開2003−23200号公報
しかしながら、上記の残留応力対策はいずれも半導体レーザチップの共振器端面に平行な方向に行われており、光半導体装置がより高性能・高信頼性を確保するためには半導体レーザチップの共振器の方向にも残留応力対策を行わなければならないという課題があった。また高出力化のニーズに伴い、半導体レーザチップの長共振器長化が必要なためチップ長さが長くなる。具体的には、この半導体レーザチップの共振器方向の残留応力が望ましい方向にかかるように制御しないと、例えば、光ディスク用高出力半導体レーザの場合では、光ディスク用半導体レーザの主要な特性の一つである偏光比がロット内の個々のデバイスでばらつく、あるいは、バーンイン初期での動作電流値の変化がロット内の個々のデバイスでばらつくなどの課題を有していた。
上記目的を達成するために、本発明の光半導体装置は、半導体レーザチップと、上記半導体レーザチップの活性層に近い表面と対向して接続する基台と、上記基台と上記半導体レーザチップとの間に挟まれたハンダ接続層とを具備し、上記半導体レーザチップは、上記基台と反対方向に凸状の曲率半径で光軸方向に反っている構成からなる。
また、半導体レーザチップの曲率半径が250mm以上22500mm以下である構成としてもよい。
これらの構成により、半導体レーザチップにかかる残留応力が一定の方向に一定の範囲内でかかることになり、半導体レーザのロット内での初期特性の均一性やバーンイン初期での動作電流値の変化の均一性がさらに向上することができる。
また、ハンダ接続層は、少なくともAuおよびSnで構成されるものとしてもよい。
また、ハンダ接続層は、共振器の方向において、Auに対してSnを含有する割合が、中央部が端面部より多く、かつ中央部でSnはAuよりも多く含有される構成としてもよい。
これらの構成により、ハンダ接続でのハンダ温度を降下させるときに半導体レーザチップの中央部の下にあるハンダの融点が、端面部の下にあるハンダの融点より低くなる。したがって、ハンダ温度が降下するときに融点の高い端面部の下にあるハンダがまず固化して、半導体レーザチップの基台と反対方向に凸状となる形状をさらに確実に決定することができる。
また、基台上の半導体レーザチップと接続する領域の少なくとも中央部にSnの多いSnリッチ領域を形成した構成としてもよい。
また、Snリッチ領域は、Snハンダ層の厚さが厚い領域を形成して構成するものとしてもよい。
また、Snリッチ領域は、 基台に設けた凹部にSnを溜めることにより構成するものとしてもよい。
これらの構成により、Snリッチ領域が中央部に必然的に形成されて、半導体レーザチップの基台と反対方向に凸状となる形状をさらに確実に決定することができる。
また、基台はSi基板で構成されているものとしてもよい。
また、Si基板上に少なくとも受光素子または回路素子が構成されているものとしてもよい。
これらの構成により、半導体レーザチップに受光素子や光学素子および回路素子を高密度に集積した、さらに高性能・高機能の光半導体装置を実現することができる。
また、基台は、高放熱の金属材料または半導体材料からなる構成としてもよい。この構成により、さらに放熱性や温度特性がよく、高信頼性の光半導体装置が実現できる。
本発明の光半導体装置は、半導体レーザチップの共振器の方向がハンダ接続している基台と反対方向に凸状の曲率半径で反っている構成からなり、この構成により、半導体レーザチップにかかる残留応力が望ましい方向に一定の範囲内でかかるようにして、半導体レーザのロット内での初期特性の均一性やバーンイン初期での動作電流値の変化の均一性をさらに向上させることができる。その結果、光通信技術や光ディスク技術のキーデバイスとして、高性能・高機能・高信頼性の光半導体装置を提供することができる。
以下、本発明の実施の形態にかかる光半導体装置について、図面を参照しながら説明する。なお、図面で同じ符号が付いたものは、説明を省略する場合もある。
(第1の実施の形態)
図1から図3は本発明の第1の実施の形態を示す図である。図1に本発明の第1の実施の形態の光半導体装置20の概略構成図を示す。図1(a)は本実施の形態の光半導体装置20の実装状態を上から見た概略構成図、(b)は(a)のA−A線の断面から光半導体装置20の実装状態を見た概略断面図を示す。
図1(a)において、半導体レーザチップ21がレーザ光22を出射する活性層に近い表面を下にして、対向する導電性の基台(以下、サブマウントという)23上に予め形成されたハンダ層24によりサブマウント23に接続されている。なお、サブマウント23はパッケージ(図示していない)の一部の金属基台25にハンダ接続されている。
また、図1(b)は図1(a)のA−A線の断面から光半導体装置20の構成を見た概略断面図である。なお、レーザ光22を出射する方向が半導体レーザチップ21の共振器の方向となり、レーザ光を伝播する光軸方向となっている。図1(b)において、半導体レーザチップ21は、光軸方向がサブマウント23に接続された方向と反対方向に凸状の曲率半径rで反っている。すなわち、図1(b)において凸状の曲率半径rで反った半導体レーザチップ21は、サブマウント23にハンダ層24により接続されている。ここで半導体レーザチップ21とサブマウント23との間の隙間は、半導体レーザチップ21が凸状に反るために光軸方向で不均一となる。したがって、ハンダ層24は共振器の中央で厚く共振器の両端で薄くなるように上記の隙間を埋めて、半導体レーザチップ21とサブマウント23とがハンダ層24により接続される。さらに、サブマウント23は金属基台に対する接着面26に予め蒸着されたハンダ層(図示していない)によって金属基台25に接着されている。
このように本実施の形態の光半導体装置20においては、図1(b)に示すように半導体レーザチップ21の中央部27bが凸となり、半導体レーザチップ21の後端面部27aと前端面部27cを結んだ線よりも距離Δbだけ反っている。すなわち、半導体レーザチップ21は曲率半径r、角度θを見込んだ弧として凸状に反っている。このように凸状に沿った状態にすると、これと逆の凹状に沿った状態と比較して、初期特性の均一性やバーンイン初期での動作電流値の変化の均一性がよくなる。すなわち、ロット内でも初期特性のばらつきが小さくなり、初期特性の平均値も光半導体装置の性能および信頼性の上で好ましいものとなる。
例えば、半導体レーザチップ21に波長650nm帯のAlGaInP系材料を用いた赤色レーザについて製作し、初期特性と信頼性について確認した。最大パルス光出力が300mWまで出力可能な半導体レーザチップ21を用いた。この半導体レーザチップ21は共振器長1500μm、幅300μm、厚さ110μmの形状を持ち、反り量を表す距離(以下、反り量とする)Δbは、1ロット(n=15)の平均値で0.5μm、最大値で1.0μmであった。このΔbが最大値の1.0μmのときの曲率半径rは281mmであった。また、反り量が平均値で0.3μmの別のロットは、特に初期特性の平均値が良好で、初期特性のばらつきが少なかった。したがって、曲率半径rは0.3μmの反り量に相当する900mm以上にすることが望ましい。
なお、反り量については、レーザ光による光の干渉縞を観測して解析することにより数値を算出している。このときの測定限界は0.05μmであるので、共振器長1500μmの半導体レーザチップが凸状の反りを持つ曲率半径の上限は6000mmである。ただし、この曲率半径の上限は半導体レーザチップの共振器長が長くなれば大きくなる。したがって、共振器長3000μmの半導体レーザチップが凸状の反りを持つ曲率半径の上限は22500mmとなる。ここで従来は共振器長900μmであったものが、より高出力化のニーズに伴い、半導体レーザチップの長共振器長化が必要なためチップ長さが長くなり反り課題が顕在化してきている。
また、ハンダ層24はAuとSnの材料からできており、共振器の方向で中央部が4.8μm、両端部が3.8μmの厚さとなっていた。このハンダ層24は半導体レーザチップ21にメッキしているAuメッキとサブマウント23のレーザ接続面に予めパターニングしているSnハンダ層が溶融して形成されたものである。
なお、上記の波長650nm帯のAlGaInP系材料を用いた赤色レーザについて、さらに実験を追加して確認したところ、凹状に反ると初期特性、例えば、偏光比のばらつきが大きくなり過ぎて量産性に影響があることがわかった。また、この凹状に反った半導体レーザチップ21を組み立てて、バーンインを行った結果、初期の動作電流値の平均値や動作電流値の初期からの変化量が、凸状に反った半導体レーザチップ21よりも大きくなることがわかった。
さらに、凸状に反っていても曲率半径rが250mm以下になると、応力による負荷が大きくなり過ぎ、初期特性で動作電流値の平均値が曲率半径rが250mm以上のものに比べて大きくなることが判った。この動作電流値の平均値が大きくなることは、光ピックアップに搭載するときに発熱量が大きくなり、温度上昇が大きくなるなど好ましくない。
以上説明したように、半導体レーザチップ21にかかる残留応力が一定の方向に一定の範囲内でかかり、その結果、半導体レーザチップ21は図1(b)で示すように凸状に反ることにより、半導体レーザのロット内での初期特性の均一性やバーンイン初期での動作電流値の変化の均一性をさらに向上することができる。この理由についての詳細は明確でないが、半導体レーザチップ21の表面のうち、活性層に近い表面が収縮することにより共振器の方向のゲインなどのばらつきが抑制されて均一性が向上するものと推定される。
また、半導体レーザチップ21が図1(b)に示すように凸状に反るような組立方法を示す。図1(b)の半導体レーザチップ21をサブマウント23にハンダ付けするときに、加熱した真空ピンセットで半導体レーザチップ21を掴んでサブマウント23に押し付ける。このときにサブマウント23の下部からも過熱してハンダ層24を溶かしてハンダ付けを行う。ハンダを一旦溶融したのちに、ハンダを固めるために温度を降下するときにサブマウント23の下部からの過熱を止めて冷却するが、この冷却の過程で半導体レーザチップ21のハンダ層24に接触している表面の方が、反対側の表面よりも早く冷えるために凸状に反ることとなると考えられる。なお、このときにサブマウント材料は半導体レーザチップを構成する材料よりも熱膨張係数が小さい材料が望ましい。サブマウント材料の方が熱膨張係数が大きいと、ハンダ層が融点から冷却していくときにより大きく縮んで、半導体レーザチップが凸状になる効果を少なくするからである。したがって、サブマウント材料は本実施の形態で用いたSi材料以外に、例えば、SiCやAlNなどの高放熱材料で熱膨張係数が半導体レーザを構成する材料よりも小さい材料を用いることが望ましい。
さらに、本実施の形態においてハンダ層24は少なくともAuおよびSnで構成されている。図2は半導体レーザチップ21の中央部27bが凸となった形状で半導体レーザチップ21がサブマウント23にハンダ層24で接続されている状態を示している。ハンダ層24を一旦溶融したのちに、冷却してハンダ層24を固める過程で半導体レーザチップ21は中央部27bが凸になり、後端面部27aと前端面部27cはサブマウント23に近くなり、ハンダ層24を中央部のほうに押しやると考えられる。すなわち、ハンダ層24中の溶融したSnを中央部に押しやることとなる。その結果、ハンダ層24中の中央領域24bにおけるAuに対してSnを含有する割合が、ハンダ層24中の後端面領域24aおよび前端面領域24cにおけるAuに対してSnを含有する割合よりも多くなると考えられる。さらに中央領域24bにおいて、ハンダ層24中のAuに対してSnを含有する割合が多くなると考えられる。このようなハンダ層24中のSnとAuの割合は、図2に示す断面のハンダ層24について、3素子をX線マイクロアナリシス(以下、XMAとする)で分析したところ上記で説明した傾向が3素子共に見られた。
ところで、ハンダ接続による応力を緩和するためには融点の低いハンダを用いるのがよい。図3にAuとSnからなるハンダの相図を示す。図3よりAuがSnより多く含有される、すなわち、Auの含有の割合が50%を超えると、AuとSnからなるハンダは280℃のAuリッチな共晶ハンダの組成で固体化する。しかしながら、Snハンダを図3のSnの融点である232℃まで昇温して冷却してやると、10%程度の半導体レーザチップ21にメッキされたAuが溶け出すだけで、図3の217℃の共晶点で固体化する。このように217℃程度の低温でハンダ接続を行うと室温近辺の温度との温度差を小さくすることができるので、ハンダ接続による残留応力を緩和することができる。
なお、これらの構成により、ハンダ接続でのハンダ温度を降下させるときに半導体レーザチップ21の中央部の下にある中央領域24bのハンダの融点が、後端面領域24aおよび前端面領域24cのハンダの融点より低くなる。したがって、ハンダ温度が降下するときに融点の高い後端面領域24aおよび前端面領域24cのハンダがまず固体化して、半導体レーザチップ21のサブマウント23と反対方向に凸となる形状をさらに確実に決定することができる。
(第2の実施の形態)
図4に本発明の第2の実施の形態の光半導体装置におけるハンダ接続の概略構成図を示す。図4(a)は本実施の形態の光半導体装置においてサブマウントのハンダメッキ層に工夫をしてハンダ接続する場合の概略構成図、(b)はサブマウント表面にSn溜りを形成してハンダ接続する場合の概略構成図を示す。
図4(a)においてサブマウント31のハンダ接着面32にSnのハンダ層33の厚さを変えて形成している。図4(a)はハンダ付けをする前の昇温前の状態を示している。
このハンダ層33の上に半導体レーザチップ34を配置して、温度を上げてハンダ層33を溶かしたのち、図2に示すようにハンダ接続層24を形成する。図4より明らかなように、温度を上げて溶かす前のハンダ層33は半導体レーザチップ34の下の中央凸部35aとその両隣設凸部35b,35cを通常より厚く形成している。このようにすることで、ハンダ層33全体の組成をSnリッチのAuSnハンダにすることに加えて、図2で説明したように、半導体レーザチップ34の下のハンダ接続部の中央部のAuSnハンダをさらにSnリッチにすることができる。このようにハンダ接続層のAuSn組成をSnリッチにすることで、図2で説明したハンダ層24を実現することができる。
また、図4(b)に示すようにサブマウント38のハンダ接着面39に凹部を設けてSn溜りを構成することにより、図2で説明したハンダ層24を実現することができる。図4(b)はハンダ付けをする前の昇温前の状態を示している。すなわち、図4(b)において、半導体レーザチップ34の下の中央部にSn溜り37aを、その両隣にSn溜り37b,37cをサブマウント38のハンダ接着面39に形成して、さらにサブマウント38のハンダ接着面39全体にSnのハンダ層40を形成している。
このような構成にしたサブマウント38上に半導体レーザチップ34を配置して昇温すると溶融したSnのハンダ層40に半導体レーザチップ34にメッキされたAu(図示していない)がハンダ層40に溶け出すが、Sn溜り37a,37b,37cがある領域はSnが過剰に供給されるためSnリッチのハンダ組成となる。このようにして、図4(a)に示した例と同様に、図2で説明した半導体レーザチップ34の共振器方向でSnの組成の異なるSnリッチのハンダ層24を実現することができる。
これらの構成により、図2で示すハンダ層24が実現される結果、半導体レーザチップ21のサブマウント23と反対方向に凸状となる形状がさらに確実に実現することができる。このようにすると、半導体レーザチップ21にかかる残留応力が一定の方向に一定の範囲内でかかることになり、半導体レーザのロット内での初期特性の均一性やバーンイン初期での動作電流値の変化の均一性がさらに向上することができる。
図5に図4(a)の構成でサブマウント31に半導体レーザチップ34をハンダ付けしたものを金属製パッケージに組み立てた例について示す。図5(a)は半導体レーザ41のキャップ(図示していない)を外した状態で内部構造を示した模式図、(b)は(a)の矢印の方向から見た内部構造の模式図を示す。
図5(a)で半導体レーザ41がキャップ(図示していない)を外して、内部の組立構造がわかるように示されている。サブマウント31と反対の方向に凸状に反った半導体レーザチップ34がサブマウント31上に搭載され、このサブマウント31は、さらに金属ブロック42上に低温ハンダでハンダ付けされている。金属ブロック42は金属製パッケージ43と一体化されている。金属製パッケージ43には、電極端子44a、44b、44cが一体化して取り付けてある。電極端子44bと金属製パッケージ43とは電気的に導通しており、電極端子44bは半導体レーザ41のグランド端子となっている。また、電極端子44aは半導体レーザ41に電流注入をする端子で、グランド端子に対して正電圧が印加される。なお、この電流注入を行う電極端子44aは、導電性ワイヤ45で半導体レーザチップ34と接続されている。
図5(b)は図5(a)を矢印の方向から見た模式図である。半導体レーザチップ34はサブマウント31と反対の方向に凸状に反って組み立てられている。なお、電極端子44は表示を省略している。
電極端子44a、44bを電源に接続して電流注入を行うと、半導体レーザ41は、波長650nm帯のパルス光出力250mWのレーザ光46を出力した。半導体レーザチップ31にかかる残留応力が一定の方向に一定の範囲内でかかるので、半導体レーザのロット内での初期特性の均一性やバーンイン初期での動作電流値の変化の均一性がよい半導体レーザ41が得られた。
(第3の実施の形態)
図6に本発明の第3の実施の形態の光半導体装置におけるハンダ接続の概略構成図を示す。図6(a)は本実施の形態の光半導体装置のパッケージ上部に相当するキャップ(図示していない)を外して、半導体レーザチップが基台にハンダ接続された状態を示す模式図、(b)は(a)のB−B線の断面から見た半導体レーザチップと基台がハンダ接続された状態の断面図を示す。
図6(a)に示す光半導体装置50は、半導体レーザチップ51、受光素子52、受光信号の処理回路(図示していない)、反射ミラー53や回折格子(図示していない)からなる光集積装置である。すなわち、受光素子52と信号処理回路(図示していない)をSi基板上に作りつけた受光素子チップ54上に半導体レーザチップ51をハンダ接続している。このように半導体レーザチップ51を取り付けた受光素子チップ54をパッケージ55の金属基台56に導電性ペーストで接着する。
光半導体装置50はパッケージ55の電極端子57により電流注入をすることにより、パッケージ55および受光素子チップ54と導電性ワイヤで接続された半導体レーザチップ51は駆動されて、レーザ光(図示していない)を出射する。このレーザ光は、受光素子チップ54の表面に平行に出射し、受光素子チップ54に作りつけられた反射ミラー53の反射点58で反射し、垂直上方に出射する。光半導体装置50から出射したレーザ光は、光ディスク上の信号を読み取ったのちに光半導体装置50に戻り、パッケージ55に接着されたパッケージ上部の回折格子(図示していない)で分岐されて受光素子51で受光される。受光した信号は増幅され、かつ、演算がなされて後段の回路の入力信号として伝達される。
図6(b)に上記の光半導体装置50のB−B線の方向から見た半導体レーザチップ51のハンダ接続構造の要部断面図を示す。図6(b)に示すように半導体レーザチップ51の中央部59bが凸となった形状で、半導体レーザチップ51は受光素子チップ54である基台にハンダ層60で接続されている状態を示している。ハンダ層60を一旦溶融したのちに、冷却してハンダ層60を固める過程で半導体レーザチップ51が中央部59bが凸になり、後端面部59aと前端面部59cは受光素子チップ54に近くなり、ハンダ層60を中央部のほうに押しやると考えられる。すなわち、ハンダ層60中の溶融したSnを中央部に押しやることとなる。その結果、ハンダ層60中の中央領域60bにおけるAuに対してSnを含有する割合が、ハンダ層60中の後端面領域60aおよび前端面領域60cにおけるAuに対してSnを含有する割合よりも多くなると考えられる。さらに中央領域60bにおいて、ハンダ層60中のAuに対してSnを含有する割合が多くなると考えられる。このようなハンダ層60中のSnとAuの割合は、図2に示す断面のハンダ層60について、3素子をX線マイクロアナリシス(以下、XMAとする)で分析したところ上記で説明した傾向が3素子共に見られた。
さらに、電源接続用電極端子57を電源に接続して電流注入を行うと、光半導体装置50は、波長650nm帯のパルス光出力300mWのレーザ光61を出力した。半導体レーザチップ51にかかる残留応力が一定の方向に一定の範囲内でかかるので、半導体レーザのロット内での初期特性の均一性やバーンイン初期での動作電流値の変化の均一性がよい光半導体装置50が得られた。
なお、本実施の形態において、高出力半導体レーザは、波長780nm帯のAlGaAs系半導体レーザや波長650nm帯のAlGaInP系半導体レーザを用いて説明したが、書き換え型光ディスクに用いることができる高出力半導体レーザであれば、青色レーザや紫外光レーザを用いてもよい。また、2波長レーザや3波長レーザ等の多波長レーザを用いてもよく、半導体レーザチップもモノリシックに形成されていても、ハイブリッドに複数のチップが実装されていてもよい。
本発明は、半導体レーザチップにかかる残留応力が望ましい方向に一定の範囲内でかかるようにして、半導体レーザの性能・信頼性を向上させ、量産性を高めた光半導体装置を提供するものであり、光通信および光ディスクの機器やシステム等に有用である。
本発明の第1の実施の形態における光半導体装置を示す概略構成図で、(a)は光半導体装置の実装状態を上から見た概略構成図、(b)はA−A線の断面から光半導体装置の実装状態を見た概略断面図 本発明の第1の実施の形態における凸状の半導体レーザチップの実装状態を示す模式図 AuとSnからなるハンダの相図 本発明の第2の実施の形態における光半導体装置のハンダ接続の概略構成図で、(a)はサブマウントのハンダメッキ層に工夫をした場合の概略構成図、(b)はサブマウント表面にSn溜りを形成した場合の概略構成図 本発明の第2の実施の形態において金属製パッケージに組み立てた光半導体装置を示す概略構成図で、(a)は内部の主要構造を示した模式図、(b)は(a)の矢印の方向から見た内部の主要構造の模式図 本発明の第3の実施の形態における光半導体装置を示す概略構成図で、(a)は内部の主要構造を示した模式図、(b)は(a)のB−B線の断面から見た内部の主要構造の概略断面図 従来の光半導体装置の概略構成図
符号の説明
1,21,34,51 半導体レーザチップ
2 活性層
3 Si基板
4 表面
5 SiO2
6 電極パタン
7,24,33,40,60 ハンダ層
8 メサ部
9 空隙部
10,20,50 光半導体装置
22,46 レーザ光
23,31,38 サブマウント
24a,60a (ハンダ層中の)後端面領域
24b,60b (ハンダ層中の)中央領域
24c,60c (ハンダ層中の)前端面領域
25,56 金属基台
26 接着面
27a,59a (半導体レーザチップの)後端面部
27b,59b (半導体レーザチップの)中央部
27c,59c (半導体レーザチップの)前端面部
32,39 ハンダ接着面
35a (ハンダ層の)中央凸部
35b,35c (ハンダ層の)隣設凸部
37a,37b,37c Sn溜り
41 半導体レーザ
42 金属ブロック
43 金属製パッケージ
44,44a,44b,44c,57 電極端子
45 導電性ワイヤ
52 受光素子
53 反射ミラー
54 受光素子チップ
55 パッケージ
58 反射点
r 曲率半径
θ 角度
Δb 反り量

Claims (13)

  1. 発光素子と、
    前記発光素子が接続する基台と、
    前記基台と前記発光素子との間に挟まれた接続層とを具備し、
    前記発光素子は長方形で、前記基台と反対方向に凸状に反っており、中央は接続層が厚く、端部は接続層が中央より薄くなることを特徴とする光半導体装置。
  2. 半導体レーザチップと、
    前記半導体レーザチップが接続する基台と、
    前記基台と前記半導体レーザチップとの間に挟まれたハンダ接続層とを具備し、
    前記半導体レーザチップは、前記基台と反対方向に凸状の曲率半径で光軸方向に反っていることを特徴とする光半導体装置。
  3. 前記発光素子である半導体レーザチップと基台との接続構成は、半導体レーザチップの接続面は活性層に近い表面と対向していることを特徴とする請求項1または2に記載の光半導体装置。
  4. 前記半導体レーザチップの曲率半径が250mm以上22500mm以下であることを特徴とする請求項1から3の何れか1つに記載の光半導体装置。
  5. 前記ハンダ接続層は、少なくともAuおよびSnで構成されることを特徴とする請求項1から3の何れか1つに記載の光半導体装置。
  6. 前記ハンダ接続層は、前記共振器の方向において、Auに対してSnを含有する割合が、中央部が端面部より多く、かつ中央部でSnはAuよりも多く含有されることを特徴とする請求項5に記載の光半導体装置。
  7. 前記ハンダはAuに対してSnを含有する割合が、重量比Au:Snが1:1以上でSnがAuよりも多く含有されることを特徴とする請求項6に記載の光半導体装置。
  8. 前記基台上の前記半導体レーザチップと接続する領域の少なくとも中央部にSnの多いSnリッチ領域を形成したことを特徴とする請求項5から7の何れか1つに記載の光半導体装置。
  9. 前記Snリッチ領域は、Snハンダ層の厚さが厚い領域を形成して構成することを特徴とする請求項5に記載の光半導体装置。
  10. 前記Snリッチ領域は、 基台に設けた凹部にSnを溜めることにより構成することを特徴とする請求項5に記載の光半導体装置。
  11. 前記基台はSi基板で構成されていることを特徴とする請求項1から5の何れか1つに記載の光半導体装置。
  12. 前記Si基板上に少なくとも受光素子または回路素子または反射鏡が構成されていることを特徴とする請求項11に記載の光半導体装置。
  13. 前記基台は、高放熱の金属材料または半導体材料からなることを特徴とする請求項1から5の何れか1つに記載の光半導体装置。
JP2006070819A 2006-03-15 2006-03-15 光半導体装置 Pending JP2007250739A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006070819A JP2007250739A (ja) 2006-03-15 2006-03-15 光半導体装置
CN 200710005407 CN101039014B (zh) 2006-03-15 2007-02-08 光半导体装置
US11/708,478 US7359416B2 (en) 2006-03-15 2007-02-21 Optical semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006070819A JP2007250739A (ja) 2006-03-15 2006-03-15 光半導体装置

Publications (1)

Publication Number Publication Date
JP2007250739A true JP2007250739A (ja) 2007-09-27

Family

ID=38594725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006070819A Pending JP2007250739A (ja) 2006-03-15 2006-03-15 光半導体装置

Country Status (2)

Country Link
JP (1) JP2007250739A (ja)
CN (1) CN101039014B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868336B2 (en) * 2007-11-22 2011-01-11 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2011108700A (ja) * 2009-11-13 2011-06-02 Nec Corp デバイス、及びデバイス製造方法
JP2017191899A (ja) * 2016-04-15 2017-10-19 三菱電機株式会社 半導体発光装置およびその製造方法
JP2020092128A (ja) * 2018-12-03 2020-06-11 古河電気工業株式会社 半導体レーザチップ実装サブマウントおよびその製造方法ならびに半導体レーザモジュール
JPWO2020175619A1 (ja) * 2019-02-28 2021-12-16 京セラ株式会社 電子部品搭載用パッケージ、電子装置及び発光装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011253925A (ja) * 2010-06-02 2011-12-15 Toshiba Corp 発光装置の製造方法
CN102097744B (zh) * 2011-01-14 2012-12-12 刘兴胜 一种高功率半导体激光器的封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59210687A (ja) * 1984-05-04 1984-11-29 Hitachi Ltd 半導体レ−ザ装置
JP2001284696A (ja) * 2000-03-30 2001-10-12 Kyocera Corp 光実装基板および光モジュール
JP2002261376A (ja) * 2001-03-02 2002-09-13 Sharp Corp 半導体発光装置
JP2003031895A (ja) * 2001-07-13 2003-01-31 Sharp Corp 半導体発光装置およびその製造方法
JP2005136072A (ja) * 2003-10-29 2005-05-26 Nec Compound Semiconductor Devices Ltd 半導体レーザ装置
JP2005327753A (ja) * 2004-05-07 2005-11-24 Matsushita Electric Ind Co Ltd 半導体レーザ装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109208A (ja) * 2003-09-30 2005-04-21 Shin Etsu Handotai Co Ltd 発光素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59210687A (ja) * 1984-05-04 1984-11-29 Hitachi Ltd 半導体レ−ザ装置
JP2001284696A (ja) * 2000-03-30 2001-10-12 Kyocera Corp 光実装基板および光モジュール
JP2002261376A (ja) * 2001-03-02 2002-09-13 Sharp Corp 半導体発光装置
JP2003031895A (ja) * 2001-07-13 2003-01-31 Sharp Corp 半導体発光装置およびその製造方法
JP2005136072A (ja) * 2003-10-29 2005-05-26 Nec Compound Semiconductor Devices Ltd 半導体レーザ装置
JP2005327753A (ja) * 2004-05-07 2005-11-24 Matsushita Electric Ind Co Ltd 半導体レーザ装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868336B2 (en) * 2007-11-22 2011-01-11 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2011108700A (ja) * 2009-11-13 2011-06-02 Nec Corp デバイス、及びデバイス製造方法
JP2017191899A (ja) * 2016-04-15 2017-10-19 三菱電機株式会社 半導体発光装置およびその製造方法
JP2020092128A (ja) * 2018-12-03 2020-06-11 古河電気工業株式会社 半導体レーザチップ実装サブマウントおよびその製造方法ならびに半導体レーザモジュール
JPWO2020175619A1 (ja) * 2019-02-28 2021-12-16 京セラ株式会社 電子部品搭載用パッケージ、電子装置及び発光装置

Also Published As

Publication number Publication date
CN101039014A (zh) 2007-09-19
CN101039014B (zh) 2012-06-06

Similar Documents

Publication Publication Date Title
US8275013B2 (en) Semiconductor laser device and method of manufacturing the same
US7079563B2 (en) Semiconductor laser device and method of manufacturing the same
JP2007250739A (ja) 光半導体装置
JP2001168442A (ja) 半導体レーザ素子の製造方法、配設基板および支持基板
KR100785203B1 (ko) 2빔 반도체 레이저 장치
JP2000252593A (ja) 2波長半導体レーザ素子及びその製造方法
JP5521611B2 (ja) 光装置および光機器
JP5959484B2 (ja) 半導体レーザ素子、及び半導体レーザ装置
US8138663B2 (en) Light emitting device and method of manufacturing the same
US7359416B2 (en) Optical semiconductor device
JP4974563B2 (ja) 光半導体装置
JP2004319987A (ja) 半導体レーザ素子
JP2005191209A (ja) 半導体レーザ装置およびその製造方法
JP4925118B2 (ja) 半導体レーザ装置の製造方法
JP5227666B2 (ja) 半導体レーザ装置およびその製造方法
JP4573882B2 (ja) 半導体レーザ装置
JP5799727B2 (ja) 多波長半導体レーザ装置及び多波長半導体レーザ装置の製造方法
JP4286097B2 (ja) 半導体レーザ素子および半導体レーザ装置
US7843984B2 (en) Semiconductor laser device
JP2006093466A (ja) 多波長半導体レーザ素子および多波長半導体レーザ装置
US7873086B2 (en) Semiconductor device
JPWO2020031944A1 (ja) 半導体発光装置
JP2005259851A (ja) 半導体レーザ装置
JP2008021762A (ja) 半導体レーザ素子および半導体レーザ装置
JP2008091768A (ja) 半導体レーザ装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110218

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731