JP5861580B2 - 半導体装置及び半導体装置製造方法 - Google Patents
半導体装置及び半導体装置製造方法 Download PDFInfo
- Publication number
- JP5861580B2 JP5861580B2 JP2012153693A JP2012153693A JP5861580B2 JP 5861580 B2 JP5861580 B2 JP 5861580B2 JP 2012153693 A JP2012153693 A JP 2012153693A JP 2012153693 A JP2012153693 A JP 2012153693A JP 5861580 B2 JP5861580 B2 JP 5861580B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- heat
- heat transfer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
(付記1)
基板と、
前記基板上の素子と、
前記基板上の電子部品と、
前記素子上に配置された放熱部材と、
前記素子と前記放熱部材とを接合する伝熱部材と、
前記放熱部材を前記基板に接着すると共に、前記電子部品を覆う絶縁性の接着部材と、
を有する半導体装置。
(付記2)
前記伝熱部材が前記素子と前記放熱部材との間から前記素子の側方にはみ出すはみ出し部を有し、
前記接着部材が、前記はみ出し部と前記電子部品の間で前記電子部品を覆っている付記1に記載の半導体装置。
(付記3)
前記電子部品の少なくとも一部が、前記はみ出し部の外縁よりも前記素子に近い位置に配置されている付記2に記載の半導体装置。
(付記4)
前記放熱部材に、前記伝熱部材の前記はみ出し部の一部を収容する凹部が形成されている付記3に記載の半導体装置。
(付記5)
前記凹部が、前記電子部品の少なくとも一部よりも前記素子から離れた位置に形成されている付記4に記載の半導体装置。
(付記6)
前記放熱部材が、前記基板に向かって突出し、前記接着部材に接着される1又は複数の脚部を有し、
前記電子部品が前記脚部を避けた位置で前記素子の周囲に配置されている付記1〜付記5のいずれか1つに記載の半導体装置。
(付記7)
前記接着部材が、前記電子部品の前記基板と反対側の頂面及び前記電子部品の側面を覆っている請求項1〜付記6のいずれか1つに記載の半導体装置。
(付記8)
前記素子と前記基板との間に配置されるアンダーフィルを更に有し、前記素子、前記基板及び前記アンダーフィルのいずれかに前記接着部材が接触している付記1〜付記7のいずれか1項に記載の半導体装置。
(付記9)
前記電子部品が、前記素子の1辺あたり複数列配置されている付記1〜付記8のいずれか1つに記載の半導体装置。
(付記10)
前記電子部品がキャパシタである付記1〜9のいずれか1つに記載の半導体装置。
(付記11)
前記伝熱部材が導電性を有している付記1〜10のいずれか1つに記載の半導体装置。
(付記12)
素子及び電子部品が取り付けられた基板に、放熱部材を絶縁性の接着部材により接着させ、伝熱部材を前記素子と前記放熱部材との間に介在させ、
前記接着部材が前記電子部品を覆った状態で、前記伝熱部材を溶融させて前記素子と前記放熱部材とを接合する半導体装置製造方法。
(付記13)
溶融した前記伝熱部材の一部を前記素子と前記放熱部材との間から前記素子の側方にはみ出させてはみ出し部が形成されるように前記放熱部材を前記素子に押し付ける付記12に記載の半導体装置製造方法。
(付記14)
前記放熱部材として、前記はみ出し部の一部を収容可能な凹部が形成された放熱部材を用い、
前記はみ出し部の一部が前記凹部に収容されるように、前記放熱部材を前記素子に押し付ける付記13に記載の半導体装置製造方法。
(付記15)
前記はみ出し部により、前記接着部材の一部を前記電子部品の側面に接触させる付記14に記載の半導体装置製造方法。
(付記16)
前記電子部品の少なくとも一部が前記凹部よりも前記素子に近い位置となるよう配置された前記基板を用い、
前記基板に前記放熱部材を接着する付記12〜付記15のいずれか1つに記載の半導体装置製造方法。
(付記17)
前記伝熱部材の溶融と共に前記接着部材を軟化させる付記12〜付記16のいずれか1つに記載の半導体装置製造方法)。
(付記18)
前記基板として、前記電子部品が前記素子の1辺あたり複数列配置されている基板を用いる付記12〜付記17のいずれか1つに記載の半導体装置製造方法。
(付記19)
前記電子部品がキャパシタである前記基板を用いる付記12〜付記18のいずれか1つに記載の半導体装置製造方法。
(付記20)
前記放熱部材として、前記素子と前記放熱部材との間から前記素子の側方にはみ出すはみ出し部の一部を収容可能な凹部が形成されている放熱部材を用いる付記12〜付記19のいずれか1つに記載の半導体装置。
14 基板
16 素子
22 放熱部材
22P 放熱板部
22L 取付脚部
22H 凹部
24 キャパシタ(電子部品)
24T 頂面
26 伝熱部材
26S はみ出し部
28N 近傍部分
28 接着フィルム(接着部材)
42 半導体装置
48 接着フィルム(接着部材)
52 半導体装置
Claims (8)
- 基板と、
前記基板上の素子と、
前記基板上の電子部品と、
前記素子上に配置された放熱部材と、
前記素子と前記放熱部材とを接合する伝熱部材と、
前記放熱部材を前記基板に接着すると共に、前記電子部品を覆う絶縁性の接着部材と、
を有する半導体装置。 - 前記伝熱部材が前記素子と前記放熱部材との間から前記素子の側方にはみ出すはみ出し部を有し、
前記接着部材が、前記はみ出し部と前記電子部品の間で前記電子部品を覆っている請求項1に記載の半導体装置。 - 前記放熱部材に、前記伝熱部材の前記はみ出し部の一部を収容する凹部が形成されている請求項2に記載の半導体装置。
- 前記放熱部材が、前記基板に向かって突出し、前記接着部材に接着される1又は複数の脚部を有し、
前記電子部品が前記脚部を避けた位置で前記素子の周囲に配置されている請求項1〜請求項3のいずれか1項に記載の半導体装置。 - 前記接着部材が、前記電子部品の前記基板と反対側の頂面及び前記電子部品の側面を覆っている請求項1〜請求項4のいずれか1項に記載の半導体装置。
- 前記素子と前記基板との間に配置されるアンダーフィルを更に有し、前記素子、前記基板及び前記アンダーフィルのいずれかに前記接着部材が接触している請求項1〜請求項5のいずれか1項に記載の半導体装置。
- 素子及び電子部品が取り付けられた基板に、放熱部材を絶縁性の接着部材により接着させ、伝熱部材を前記素子と前記放熱部材との間に介在させ、
前記接着部材が前記電子部品を覆った状態で、前記伝熱部材を溶融させて前記素子と前記放熱部材とを接合する半導体装置製造方法。 - 溶融した前記伝熱部材の一部を前記素子と前記放熱部材との間から前記素子の側方にはみ出させてはみ出し部が形成されるように前記放熱部材を前記素子に押し付ける請求項7に記載の半導体装置製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012153693A JP5861580B2 (ja) | 2012-07-09 | 2012-07-09 | 半導体装置及び半導体装置製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012153693A JP5861580B2 (ja) | 2012-07-09 | 2012-07-09 | 半導体装置及び半導体装置製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014017371A JP2014017371A (ja) | 2014-01-30 |
JP5861580B2 true JP5861580B2 (ja) | 2016-02-16 |
Family
ID=50111813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012153693A Expired - Fee Related JP5861580B2 (ja) | 2012-07-09 | 2012-07-09 | 半導体装置及び半導体装置製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5861580B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020162417A1 (ja) * | 2019-02-04 | 2020-08-13 | 株式会社ソニー・インタラクティブエンタテインメント | 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法 |
JP7242824B1 (ja) | 2021-12-16 | 2023-03-20 | レノボ・シンガポール・プライベート・リミテッド | 放熱構造および電子機器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267473A (ja) * | 2000-03-17 | 2001-09-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
KR101007958B1 (ko) * | 2006-02-24 | 2011-01-14 | 후지쯔 가부시끼가이샤 | 반도체 장치 |
JP5371728B2 (ja) * | 2009-12-22 | 2013-12-18 | 京セラ株式会社 | 圧電部品 |
-
2012
- 2012-07-09 JP JP2012153693A patent/JP5861580B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014017371A (ja) | 2014-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140029201A1 (en) | Power package module and manufacturing method thereof | |
US8963315B2 (en) | Semiconductor device with surface electrodes | |
JP5757573B2 (ja) | 半導体装置 | |
US8786064B2 (en) | Semiconductor package and method for manufacturing the same and semiconductor package module having the same | |
JP2009278064A (ja) | 半導体装置とその製造方法 | |
JP2014045051A (ja) | 電子部品内蔵基板及びその製造方法 | |
US20140118951A1 (en) | Interposer and package on package structure | |
JP5885630B2 (ja) | プリント基板 | |
JP6048238B2 (ja) | 電子装置 | |
JP2015142018A (ja) | 電力用半導体装置 | |
JP6200759B2 (ja) | 半導体装置およびその製造方法 | |
JP5861580B2 (ja) | 半導体装置及び半導体装置製造方法 | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
JP4975584B2 (ja) | 半導体装置及び半導体装置の製造方法。 | |
JP6312527B2 (ja) | 放熱板を備えた電子部品の実装構造 | |
JP2011077075A (ja) | 発熱性電子素子内蔵のモジュール基板及びその製造方法 | |
TWI743557B (zh) | 功率元件封裝結構 | |
JP5411174B2 (ja) | 回路板およびその製造方法 | |
JP6488658B2 (ja) | 電子装置 | |
JP2012129393A (ja) | 半導体装置 | |
JP2020202329A (ja) | 電子制御装置 | |
JP2016029677A (ja) | 半導体装置及びその製造方法 | |
JP2018006724A (ja) | 配線基板 | |
JP2018018910A (ja) | 配線基板 | |
WO2014171403A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150327 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5861580 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |