CN117954402A - 封装结构及封装方法 - Google Patents
封装结构及封装方法 Download PDFInfo
- Publication number
- CN117954402A CN117954402A CN202410042236.5A CN202410042236A CN117954402A CN 117954402 A CN117954402 A CN 117954402A CN 202410042236 A CN202410042236 A CN 202410042236A CN 117954402 A CN117954402 A CN 117954402A
- Authority
- CN
- China
- Prior art keywords
- chip
- heat dissipation
- packaging
- layer
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 119
- 238000000034 method Methods 0.000 title claims abstract description 73
- 230000017525 heat dissipation Effects 0.000 claims abstract description 211
- 239000000758 substrate Substances 0.000 claims abstract description 174
- 239000004033 plastic Substances 0.000 claims abstract description 161
- 238000007789 sealing Methods 0.000 claims abstract description 55
- 239000000463 material Substances 0.000 claims description 51
- 230000008569 process Effects 0.000 claims description 40
- 239000004593 Epoxy Substances 0.000 claims description 11
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 22
- 238000000465 moulding Methods 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 230000010354 integration Effects 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000005476 soldering Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 239000005022 packaging material Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000003566 sealing material Substances 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 229910001120 nichrome Inorganic materials 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
一种封装结构及封装方法,所述封装结构包括:封装基板,所述封装基板包括键合面;散热结构,所述散热结构包括散热盖和位于所述散热盖内的散热片;芯片,位于所述散热盖内,且与所述散热片固定安装,所述芯片与所述封装基板的键合面相键合,且与所述封装基板电性连接;外部塑封层,所述外部塑封层将所述散热结构和所述芯片密封于内。本发明实施例中的技术方案能够改善封装结构的翘曲问题,有利于提高封装结构的强度,能够提高封装结构的可靠性。
Description
技术领域
本发明实施例涉及半导体封装领域,尤其涉及一种封装结构及封装方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能,半导体芯片向更高集成度方向发展。
而半导体芯片的集成度越高,半导体器件的特征尺寸(CD,Critical Dimension)越小,使得对于集成电路的封装技术的要求不断提高,对异质集成不同元件的需求相应也越来越大,因此半导体异质集成封装逐渐成为封装的趋势。
随着封装结构的集成度越来越高,封装结构整体的功耗也随之变大,相应的,对封装结构的性能也提出了更高的要求。但是,目前的封装结构的性能仍有待提升。
发明内容
本发明实施例解决的问题是提供一种封装结构及封装方法,能够改善封装结构的翘曲问题,且有利于提高封装结构的强度,能够提高封装结构的可靠性。
为解决上述问题,本发明实施例提供一种封装结构,包括:
封装基板,所述封装基板包括键合面;
散热结构,所述散热结构包括散热盖和位于所述散热盖内的散热片;
芯片,位于所述散热盖内,且与所述散热片固定安装,所述芯片与所述封装基板的键合面相键合,且与所述封装基板电性连接;
外部塑封层,所述外部塑封层将所述散热结构和所述芯片密封于内。
可选地,所述封装结构还包括:内部塑封层,位于所述散热盖内,所述内部塑封层将所述芯片和所述散热片密封于所述散热盖内。
可选地,所述内部塑封层的材料包括环氧树脂。
可选地,所述封装结构还包括:第一导电连接结构,位于所述芯片与所述封装基板之间,用于将所述芯片键合于所述封装基板的键合面上,并用于实现所述芯片与所述封装基板之间的电性连接。
可选地,所述封装结构还包括:底部填充层,位于所述芯片、所述内部塑封层及所述散热盖与所述封装基板之间,且还填充于所述第一导电连接结构之间的空隙。
可选地,所述外部塑封层还位于所述芯片、所述内部塑封层及所述散热盖与所述封装基板之间,且还填充于所述第一导电连接结构之间的空隙。
可选地,所述第一导电连接结构包括可控塌陷芯片连接。
可选地,所述散热盖包括第一槽;
所述散热片焊接于所述第一槽内。
可选地,所述散热盖还包括第二槽,所述第二槽位于所述第一槽上方且与所述第一槽相连通;
所述内部塑封层填充于所述第二槽内。
可选地,所述外部塑封层的材料包括环氧树脂。
可选地,所述外部塑封层暴露出所述散热盖的顶部表面。
可选地,所述芯片包括相背设置的第一面和第二面,所述芯片的第一面与所述封装基板的键合面相键合,所述芯片的第二面与所述散热片相焊接。
可选地,所述散热片的材料包括铟和银中至少一种。
相应地,本发明实施例还提供了一种封装方法,包括:
提供散热结构和与所述散热结构固定安装的芯片,所述散热结构包括散热盖和位于所述散热盖内的散热片,所述芯片位于所述散热盖内且与所述散热片固定安装;
提供封装基板,所述封装基板包括键合面;
实现所述芯片与所述封装基板的键合面之间的键合,并实现所述芯片与所述封装基板之间的电性连接;
在所述封装基板上形成外部塑封层,所述外部塑封层将所述散热结构和所述芯片密封于内。
可选地,在提供散热结构和与所述散热结构固定安装的芯片的步骤中还包括:形成填充于所述散热盖内的内部塑封层,所述内部塑封层将所述芯片和所述散热片密封于所述散热盖内;
提供散热结构和与所述散热结构固定安装的芯片、及形成所述内部塑封层的步骤包括:提供初始散热盖、所述散热片和所述芯片;将所述散热片固定安装于所述初始散热盖内;将所述芯片固定安装于所述散热片上,将所述芯片安装于所述散热片上之后,所述芯片还位于所述初始散热盖内;形成填充于所述初始散热盖内的内部初始塑封层,所述内部初始塑封层将所述芯片、所述散热片密封于所述初始散热盖内,且所述内部初始塑封层还形成于所述初始散热盖上;对所述初始散热盖和所述内部初始塑封层执行研磨工艺,使剩余的所述内部初始塑封层的底部表面与剩余的所述初始散热盖的底部表面相齐平,形成所述内部塑封层和所述散热盖,所述散热盖和所述散热片形成所述散热结构。
可选地,所述芯片包括相背设置的第一面和第二面,所述芯片的第一面与所述封装基板的键合面相键合,所述芯片的第二面与所述散热片相焊接;
实现所述芯片与所述封装基板的键合面之间的键合,并实现所述芯片与所述封装基板之间的电性连接的步骤包括:在所述芯片的第一面上形成第一导电连接结构;采用所述第一导电连接结构将所述芯片键合于所述封装基板的键合面上,并实现所述芯片与所述封装基板之间的电性连接。
可选地,实现所述芯片与所述封装基板的键合面之间的键合,并实现所述芯片与所述封装基板之间的电性连接之后,且在所述封装基板上形成外部塑封层之前,所述封装方法还包括:
在所述芯片、所述内部塑封层及所述散热盖与所述封装基板之间形成底部填充层,所述底部填充层还填充于所述第一导电连接结构之间的空隙。
可选地,所述芯片包括位于所述芯片的第一面的芯片焊盘;
对所述初始散热盖和所述内部初始塑封层执行研磨工艺,使剩余的所述内部初始塑封层的底部表面与剩余的所述初始散热盖的底部表面相齐平,形成所述内部塑封层和所述散热盖的步骤中,所述内部塑封层暴露出所述芯片焊盘的顶部表面;
形成所述第一导电连接结构的步骤包括:对所述初始散热盖和所述内部初始塑封层执行研磨工艺,使所述内部初始塑封层的顶部表面与所述初始散热盖的底部表面相齐平,形成内部塑封层和散热盖之后,在所述芯片焊盘上形成所述第一导电连接结构。
可选地,实现所述芯片与所述封装基板的键合面之间的键合,并实现所述芯片与所述封装基板之间的电性连接之后,且对所述初始散热盖和所述内部初始塑封层执行研磨工艺,使所述内部初始塑封层的顶部表面与所述初始散热盖的底部表面相齐平,形成内部塑封层和散热盖之后,所述封装方法还包括:
在所述芯片、所述内部塑封层及所述散热盖与所述封装基板之间形成底部填充层,所述底部填充层还填充于所述第一导电连接结构之间的空隙。
可选地,形成所述外部塑封层之后,所述外部塑封层还位于所述芯片、所述内部塑封层及所述散热盖与所述封装基板之间,且还填充于所述第一导电连接结构之间的空隙。
可选地,所述外部塑封层暴露出所述散热盖的顶部表面。
可选地,所述封装方法还包括以下至少一项:
实现所述芯片与所述封装基板的键合面之间的键合,并实现所述芯片与所述封装基板之间的电性连接过程中、之前或之后,在所述封装基板的键合面上形成第一电子元件;
形成所述外部塑封层之后,在所述封装基板与所述键合面相背设置的另一侧的表面上形成第二电子元件。
与现有技术相比,本发明实施例的技术方案具有以下优点:
本发明实施例提供的封装结构包括:封装基板,所述封装基板包括键合面;散热结构,所述散热结构包括散热盖和位于所述散热盖内的散热片;芯片,位于所述散热盖内,所述芯片与所述封装基板的键合面相键合,且与所述封装基板电性连接;外部塑封层,所述外部塑封层将所述散热结构和所述芯片密封于内。
本发明实施例提供的封装结构中,采用外部塑封层将所述散热结构和所述芯片密封于内,与现有的将采用金属材料或合金材料制成的散热盖暴露在外的封装结构相比,所述外部塑封层所采用的塑封材料的强度较大,相应有助于提高封装结构的强度,提高封装结构的可靠性;同时,选取具有相应材料特性的塑封材料形成外部塑封层,能够有效改善封装基板的翘曲问题;此外,所述散热盖密封于所述外部塑封层内,即所述散热盖与所述封装基板之间非通过粘合剂相结合,能够避免封装基板因翘曲产生的形变通过散热盖传导至散热片导致散热片与芯片之间发生分层,能够提高散热片与芯片之间的贴合紧密度,有助于提高散热片对芯片的散热效果,相应有助于提高所形成的封装结构的性能。
附图说明
图1是本发明技术方案提供的封装结构一实施例的结构示意图;
图2是本发明技术方案提供的封装结构另一实施例的结构示意图;
图3至图12是本发明技术方案提供的封装方法一实施例中各步骤所形成的中间结构示意图;
图13是本发明技术方案提供的封装方法另一实施例对应的结构示意图。
具体实施方式
由背景技术可知,目前的封装结构的性能仍有待提高。
为解决上述问题,本发明实施例提供的封装结构包括:封装基板,所述封装基板包括键合面;散热结构,所述散热结构包括散热盖和位于所述散热盖内的散热片;芯片,位于所述散热盖内,所述芯片与封装基板的键合面相键合,且与封装基板电性连接;外部塑封层,所述外部塑封层将散热结构和芯片密封于内。
本发明实施例提供的封装结构中,采用外部塑封层将散热结构和芯片密封于内,与现有的将采用金属材料或合金材料制成的散热盖暴露在外的封装结构相比,外部塑封层所采用的塑封材料的强度较大,相应有助于提高封装结构的强度,提高封装结构的可靠性;同时,选取具有相应材料特性的塑封材料形成外部塑封层,能够有效改善封装基板的翘曲问题;此外,散热盖密封于外部塑封层内,即散热盖与封装基板之间非通过粘合剂相结合,能够避免封装基板因翘曲产生的形变通过散热盖传导至散热片导致散热片与芯片之间发生分层,能够提高散热片与芯片之间的贴合紧密度,有助于提高散热片对芯片的散热效果,相应有助于提高所形成的封装结构的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明技术方案提供的封装结构一实施例的结构示意图。参见图1,本实施例中,封装结构包括:封装基板100,封装基板100包括键合面101;散热结构200,位于封装基板100上,散热结构200包括散热盖210和位于散热盖210内的散热片220;芯片300,位于散热盖210内,且与散热片220固定安装,芯片300与封装基板100的键合面101相键合,且与封装基板100电性连接;外部塑封层400,位于封装基板100上,外部塑封层400将散热结构200和芯片300密封于内。
封装基板100用于为芯片300的封装提供工艺平台。同时,封装基板100中具有一层或多层的互连层,从而能够实现封装基板100与芯片300之间的电性连接,并还能够实现对芯片300的互连端口的再分布。
本实施例中,封装基板100具有键合面101。具体地,封装基板100包括相背设置的正面和背面,封装基板100的键合面101为封装基板100的正面。
本实施例中,封装基板100的键合面101用于实现与芯片300之间的键合,从而将芯片300装配于封装基板100的键合面101上,以获得具有相应功能的封装结构。
封装基板100可以包括同质或异质层的有机介电材料、以及金属线路。本实施例中,封装基板100为印刷电路板(Printed Circuit Board,PCB)。
散热结构200用于在芯片300工作过程中对芯片300起到散热作用。具体地,芯片300在工作时具有一定的功耗,故而会产生相应的热量,散热结构200用于将芯片300工作过程中产生的热量传导至外界,以避免芯片300工作过程中热量的累积导致芯片300的损毁,相应有助于延长芯片300的工作稳定性和寿命。
本实施例中,散热结构200包括散热盖210和位于散热盖210内的散热片220。
散热盖210用于将散热片220的热量传导至外界,能够进一步提高散热效果,同时还能够用于对散热片220和芯片300起到保护作用。
本实施例中,散热盖210的材料为镍铬合金。在其他实施例中,散热盖还能够采用其他合金材料或金属材料制成。
散热片220用于在芯片300工作过程中对芯片300起到散热作用。
本实施例中,散热片220的材料为铟。铟具有优越的导热性能,能够将芯片300在工作过程中产生的热量快速传导至外界,有利于提高散热效率。
在其他实施例中,散热片还能够为银或铜等适宜用作散热片的金属材料或合金材料制成。
本实施例中,散热盖210上设置有第一槽211,散热片220焊接于散热盖210的第一槽211内。
第一槽211用于对散热片220的安装位置起到定位的作用,有助于提高散热片220的安装可靠性,且有利于降低散热片220的装配难度。
本实施例中,第一槽211的尺寸略大于散热片220的尺寸,以进一步降低散热片220的装配难度。
散热片220的横截面与芯片300的横截面相适配,以实现散热片220与芯片300之间的紧密贴合,提高散热片220对芯片300的散热效果。
本实施例中,散热片220的横截面为矩形。相应地,第一槽的横截面为矩形,且第一槽的长度尺寸略大于散热片220的长度尺寸,第一槽的宽度尺寸略大于散热片220的宽度尺寸,第一槽的厚度尺寸略大于散热片220的厚度尺寸。
在其他实施例中,根据实际需要,散热片的横截面还能够采用其他适宜的形状,如梯形等。
在其他实施例中,散热片还能够采用其他方式固定安装于散热盖上的第一槽内,在此不做限制。
散热片220的厚度可以根据焊接性能和散热性能的需求进行选取。作为一种示例,散热片220的厚度为200μm至250μm。当然,此处散热片220的厚度仅仅是示例,针对不同的封装结构,可采用不同厚度的散热片220,在此不做限制。
芯片300用于实现与封装基板100之间的封装集成和电学集成,以形成相应的封装结构,满足相应的功能需求。
本实施例中,芯片300包括相背设置的第一面和第二面。其中,芯片300的第一面用于与散热结构200中的散热片220相焊接,芯片300的第二面用于实现与封装基板100的键合面101之间的键合。
本实施例中,芯片300的第一面为芯片300的正面,芯片300的第二面为芯片300的背面。换言之,芯片300倒装于封装基板100上。
在其他实施例中,芯片的第一面还能够为芯片的背面,芯片的第二面还能够为芯片的正面,也即芯片正装于封装基板上。
芯片300可以为采用集成电路制作技术所制成的存储芯片、处理器芯片或逻辑芯片等。通常而言,芯片300包括形成于衬底上的NMOS器件和PMOS器件等中至少一种。
按照实际需要,芯片300的数量可以为一个或多个。在芯片300的数量为多个的情况下,多个芯片300的功能不同。
外部塑封层400用于将散热结构200和芯片300密封于内,从而能够对散热结构200和芯片300起到密封的作用,可以减小散热结构200和芯片300受损、被污染或被氧化的概率,
外部塑封层400采用塑封材料制成,塑封材料的强度较大,相应能够提高外部塑封层400的强度,从而有利于提高封装结构的强度。
在本发明实施例中的封装结构的形成过程中,将芯片300贴装于所述封装基板100上所采用的回流焊工艺会导致封装基板100产生翘曲,相应地,通过选取具有相应材料特性的塑封材料形成外部塑封层400,所述外部塑封层400在固化的过程中使得封装基板100在回流焊工艺中产生的形变量减少,能够有效改善封装基板100的翘曲问题,从而有助于改善封装结构的翘曲问题。
本实施例中,外部塑封层400的材料为环氧树脂(Epoxy)。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点,因此被广泛用作电子器件和集成电路的封装材料。
在其他实施例中,外部塑封层的材料还能够为其他适宜的材料,如聚酰亚胺或硅胶等热固性材料等。
本实施例中,外部塑封层400将散热结构200密封于内,外部封装层400填充于散热结构200中的散热盖210的底部与封装基板100的键合面101之间,与现有的采用粘合剂将散热盖210的底部与封装基板100的键合面101相结合的方式相比,能够避免封装基板100因翘曲产生的形变通过散热盖210传导至散热片220导致散热片220与芯片300之间发生分层,能够提高散热片220与芯片300之间的贴合紧密度,相应有助于提高散热片220对芯片300的散热效果,从而有利于提高封装结构的散热效果。
本实施例中,外部塑封层400暴露出散热盖210的顶部表面2101。
外部塑封层400暴露出散热盖210的顶部表面2101,有利于散热盖210将芯片300工作过程中产生的热量快速传导至外界,有助于提高散热效率。
在其他实施例中,外部塑封层还能够覆盖散热盖的顶部表面,也即外部塑封层将散热盖全部密封于内。
本实施例中,封装结构还包括:内部塑封层230,位于散热盖210内,内部塑封层230将芯片300和散热片220密封于散热盖210内。
内部塑封层230将芯片300和散热片220密封于散热盖210内,从而能够对散热片220和芯片300起到密封、防潮、绝缘的作用,可以减小散热片220和芯片300受损、被污染或被氧化的概率。
尤为重要的是,内部塑封层230将芯片300和散热片220密封于散热盖内,使得内部塑封层230能够在后续工艺中对芯片300和散热片220起到良好的保护作用,能够避免散热片220在后续的工艺中形成空洞,有利于确保散热片220的散热效果,相应有助于提高所形成的封装结构的性能。
本实施例中,内部塑封层230的材料与外部塑封层400的材料相同。关于内部塑封层230的材料请参照前述关于外部塑封层400的材料的相应描述执行,在此不再赘述。
在其他实施例中,内部塑封层的材料还能够与外部塑封层的材料不相同,本领域技术人员可以根据实际需要选取,在此不做限制。
本实施例中,散热盖210内设置有第二槽212,第二槽位212于第一槽211的上方,且与第一槽211相连通。相应地,内部塑封层230填充于第二槽212内。
本实施例中,第二槽212大于第一槽211,从而使得填充于第二槽212内的内部塑封层230能够将散热片220和芯片300密封于述散热盖210内。
本实施例中,芯片300的第一面形成有芯片焊盘305。相应地,内部塑封层230暴露出芯片300的芯片焊盘305的顶部表面,也即内部塑封层400包封芯片300及芯片焊盘305的侧壁。
本实施例中,封装结构还包括:第一导电连接结构350,位于芯片300与封装基板100之间,用于将芯片300键合于封装基板100的键合面101上,并用于实现芯片300与封装基板100之间的电性连接。
本实施例中,第一导电连接结构350为导电凸块(bump)。具体地,第一导电连接结构350的材料为锡。
作为一种示例,第一导电连接结构350为可控塌陷连接(Controlled CollapseChip Connection,C4)。可控塌陷连接具有优良的电性能和热特性,且还适于批量生产,且有利于减小封装结构的尺寸和重量。
在其他实施例中,第一导电连接结构的材料还能够为铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。
本实施例中,内部塑封层230暴露出芯片300的芯片焊盘305的顶部表面,也即内部塑封层400仅包封芯片300及芯片焊盘305的侧壁,而未包封第一导电连接结构350。
在其他实施例中,内部塑封层还能够包封部分第一导电连接结构。换言之,根据实际需要,内部塑封层可以仅包封芯片及芯片焊盘的侧壁,或者可以进一步包封部分第一导电连接结构,在此不做限制。
本实施例中,封装结构还包括:底部填充层150,位于芯片300、内部塑封层230及散热盖210与封装基板100之间,且还填充于第一导电连接结构350之间的空隙。
底部填充层150能够保护芯片300免受外部环境的影响,能够减小芯片300、散热盖210与封装基板100之间热膨胀系数不适配的影响,可以进行应力和应变的再分配,避免倒装芯片凸起的失效,有助于提高芯片300的正面与封装基板100的键合面101之间键合的可靠性,进而有利于提高所获得的封装结构的可靠性。
本实施例中,底部填充层150为环氧树脂。在其他实施例中,底部填充层的材料还能够为其他的热固性材料,本领域技术人员可以根据实际需要选取,在此不做限制。
本实施例中,封装结构还包括:第一电子元件510,位于封装基板100的键合面101上;第二电子元件520,位于封装基板100与键合面101相背设置的另一侧的表面上。
本实施例中,外部塑封层400还将第一电子元件510密封于内,从而能够对第一电子元件510起到密封、防潮和绝缘作用。
本实施例中,第一电子元件510和第二电子元件520为无源器件。无源器件为在不需要外加电源的条件下即可显示其特性的电子元件,其主要包括电阻类器件、电感类器件和电容类器件,如电阻、电容、电感、转换器、渐变器、匹配网络、谐振器、滤波器、混频器和开关等中至少一者。
在其他实施例中,封装结构还能够仅包括第一电子元件或第二电子元件,在此不做限制。
本实施例中,封装结构还包括:第二导电连接结构160,位于封装基板100与键合面101相背设置的另一侧的表面上。
第二导电连接结构160用于实现封装结构与外部电路之间的电性连接。
本实施例中,第二导电连接结构160为导电凸块。
第二导电连接结构160的材料包括锡、铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。
本实施例中,第二导电连接结构160为球栅阵列(Ball Grid Array,BGA)结构。具体地,球栅阵列结构包括多个呈阵列排布的焊球。
本实施例中,根据封装基板100的键合面101上植入的元器件种类不同,球栅阵列结构中焊球的功能相应也各不相同。具体地,位于芯片300植入区域下方的焊球,用于实现芯片300的热传导及芯片300与外部电路之间的电性连接;位于无源器件植入区域下方的焊球,用于实现无源器件与外部电路之间的电性连接。
图2示出了本发明封装结构另一实施例的示意图。参考图2,本实施例与前述实施例的相同之处,在此不再赘述。本实施例与前述实施例的不同之处在于:外部塑封层400还位于芯片300、内部塑封层230及散热盖210与封装基板100之间,且还填充于第一导电连接结构350之间的空隙。
在该实施例中,位于芯片300、内部塑封层230及散热盖210与封装基板100之间,且还填充于第一导电连接结构350之间的空隙的外部塑封层400用于作为底部填充层使用,从而无需再采用额外的工艺形成底部填充层,相应有利于简化工艺步骤,节省工艺成本。
相应地,本发明实施例还提供了一种封装方法。
图3至图12示出了本发明技术方法提供的封装方法一实施例中各步骤所形成的中间结构示意图。
结合参见图3至图7,提供散热结构200和与散热结构200固定安装的芯片300,散热结构200包括散热盖210和位于散热盖210内的散热片220,芯片300位于散热盖210内且与散热片220固定安装。
散热结构200用于在芯片300工作过程中对芯片300起到散热作用。具体地,芯片300在工作时具有一定的功耗,故而会产生相应的热量,散热结构200用于将芯片300工作过程中产生的热量传导至外界,以避免芯片300工作过程中热量的累积导致芯片300的损毁,相应有助于延长芯片300的工作稳定性和寿命。
本实施例中,散热结构200包括散热盖210和位于散热盖210内的散热片220。
散热盖210用于将散热片220的热量传导至外界,能够进一步提高散热效果,同时还能够用于对散热片220起到保护作用。
本实施例中,散热盖210的材料为镍铬合金。在其他实施例中,散热盖还能够采用其他合金材料或金属材料制成。
散热片220用于在芯片300工作过程中对芯片300起到散热作用。
本实施例中,散热片220的材料为铟。铟具有优越的导热性能,能够将芯片300在工作过程中产生的热量快速传导至外界,有利于提高散热效率。
在其他实施例中,散热片还能够为银或铜等适宜用作散热片的金属材料或合金材料制成。
本实施例中,散热盖210上设置有第一槽211,散热片220焊接于散热盖210的第一槽211内。
第一槽211用于对散热片220的安装位置起到定位的作用,有助于提高散热片220的安装可靠性,且有利于降低散热片220的装配难度。
本实施例中,第一槽211的尺寸略大于散热片220的尺寸,以进一步降低散热片220的装配难度。
散热片220的横截面与芯片300的横截面相适配,以实现散热片220与芯片300之间的紧密贴合,提高散热片220对芯片300的散热效果。
本实施例中,散热片220的横截面为矩形。相应地,第一槽211的横截面为矩形,且第一槽211的长度尺寸略大于散热片220的长度尺寸,第一槽211的宽度尺寸略大于散热片220的宽度尺寸,第一槽211的厚度尺寸略大于散热片220的厚度尺寸。
在其他实施例中,根据实际需要,散热片的横截面还能够采用其他适宜的形状,如梯形等。
在其他实施例中,散热片还能够采用其他方式固定安装于散热盖上的第一槽内,在此不做限制。
散热片220的厚度可以根据焊接性能和散热性能的需求进行选取。作为一种示例,散热片220的厚度为200μm至250μm。当然,此处散热片220的厚度仅仅是示例,针对不同的封装结构,可采用不同厚度的散热片220,在此不做限制。
芯片300用于实现与封装基板100之间的封装集成和电学集成,以形成相应的封装结构,满足相应的功能需求。
本实施例中,芯片300包括相背设置的第一面和第二面。其中,芯片300的第一面用于与散热结构200中的散热片220相焊接,芯片300的第二面用于实现与封装基板100的键合面101之间的键合。
本实施例中,芯片300的第一面为芯片300的正面,芯片300的第二面为芯片300的背面。换言之,芯片300倒装于封装基板100上。
在其他实施例中,芯片的第一面还能够为芯片的背面,芯片的第二面还能够为芯片的正面,也即芯片正装于封装基板上。
芯片300可以为采用集成电路制作技术所制成的存储芯片、处理器芯片或逻辑芯片等。通常而言,芯片300包括形成于衬底上的NMOS器件和PMOS器件等中至少一种。
按照实际需要,芯片300的数量可以为一个或多个。在芯片300的数量为多个的情况下,多个芯片300的功能不同。
本实施例中,提供散热结构200和与散热结构200固定安装的芯片300的步骤还包括:形成填充于散热盖210内的内部塑封层230,内部塑封层230将芯片300和散热片220密封于散热盖210内。
内部塑封层230将芯片300和散热片220密封于散热盖内,从而能够对散热片220和芯片300起到密封、防潮、绝缘的作用,可以减小散热片220和芯片300受损、被污染或被氧化的概率。
尤为重要的是,内部塑封层230将散热片220密封于散热盖210内,使得内部塑封层230能够在后续工艺中对散热片220起到良好的保护作用,能够避免散热片220在后续的回流焊工艺中形成空洞,有利于确保散热片220的散热效果,相应有助于提高所形成的封装结构的性能。
本实施例中,内部塑封层230的材料为环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点,因此被广泛用作电子器件和集成电路的封装材料。
在其他实施例中,内部塑封层的材料还能够为其他适宜的材料,如聚酰亚胺或硅胶等热固性材料等。
本实施例中,散热盖210内设置有第二槽212,第二槽212位于第一槽211的上方,且与第一槽211相连通。相应地,内部塑封层230填充于第二槽212内。
本实施例中,第二槽212大于第一槽211,从而使得填充于第二槽212内的内部塑封层230能够将散热片220和芯片300密封于述散热盖210内。
本实施例中,提供散热结构200和与散热结构200固定安装的芯片300、及形成填充于散热盖210内的内部塑封层230的步骤包括:如图3所示,提供初始散热盖210’、散热片220和芯片300;如图4所示,将散热片220固定安装于初始散热盖210’内;如图5所示,将芯片300固定安装于散热片220上,将芯片300安装于散热片220上之后,芯片300还位于初始散热盖210’内;如图6所示,形成填充于初始散热盖210’内的内部初始塑封层400’,内部初始塑封层400’将芯片300、散热片220密封于初始散热盖210’内,且内部初始塑封层400’还形成于初始散热盖210’上;如图7所示,对初始散热盖210’和内部初始塑封层400’执行研磨工艺,使剩余的内部初始塑封层400’的底部表面与剩余的初始散热盖210’的底部表面2102相齐平,且剩余的内部初始塑封层400’暴露出芯片焊盘305的顶部表面,形成内部塑封层400和散热盖210,散热盖210和散热片220形成散热结构200。
初始散热盖210’用于后续形成散热盖210。
本实施例中,初始散热盖210’中设置有第一槽211和位于第一槽211上方且与第一槽211相连通的第二初始槽212’,第一槽211用于容纳散热片220,第二初始槽212’用于后续形成容纳芯片300和内部塑封层230的第二槽。
本实施例中,散热片220焊接于散热盖210的第一槽211内,芯片300焊接于散热片220上。具体地,散热片220具有相背设置的第一面和第二面,芯片300包括相背设置的第一面和第二面,散热片220的第一面与焊接于散热盖210的第一槽211内,散热片220的第二面与芯片300的第二面相焊接。
相应地,将散热片220固定安装于散热盖210内,并将芯片300固定安装于散热片220上的步骤包括:在第一槽211的底部和侧壁形成第一金属层(未示出);在第一槽211的底部和侧壁形成第一金属层之后,在第一槽211的底部喷射助焊剂;将散热片220通过散热片220的第一面贴装于第一槽211内;将散热片220通过散热片220的第一面贴装于第一槽211内之后,在散热片220的第二面上喷射助焊剂;在芯片300的第二面上形成第二金属层(未示出);将芯片300的第二面贴装于散热片220的第二面上;将芯片300的第二面贴装于散热片220的第二面上之后,执行回流焊工艺,使散热片220的第一面与散热盖210相焊接,并使散热片220的第二面与芯片300的第二面相焊接。
本实施例中,第一金属层的材料为金。在其他实施例中,第一金属层的材料还能够为其他适宜将散热片的第一面与散热盖相焊接的材料。
相应地,在第一槽211的底部和侧壁形成第一金属层的工艺包括电镀工艺。
本实施例中,第二金属层的材料与第一金属层的材料相同,也即第二金属层的材料为金。关于第二金属层请参见前述关于第一金属层的描述执行,在此不再赘述。
结合参考图8,提供封装基板100,封装基板100包括键合面101。
封装基板100用于为芯片300的封装提供工艺平台。同时,封装基板100中具有一层或多层的互连层,从而能够实现封装基板100与芯片300之间的电性连接,并还能够实现对芯片300的互连端口的再分布。
本实施例中,封装基板100具有键合面101。具体地,封装基板100包括相背设置的正面和背面,封装基板100的键合面101为封装基板100的正面。
本实施例中,封装基板100的键合面101用于实现与芯片300之间的键合,从而将芯片300装配于封装基板100的键合面101上,以获得具有相应功能的封装结构。
封装基板100可以包括同质或异质层的有机介电材料、以及金属线路。本实施例中,封装基板100为印刷电路板。
结合参考图9和图10,实现芯片300与封装基板100的键合面101之间的键合,并实现芯片300与封装基板100之间的电性连接。
本实施例中,芯片300包括相背设置的第一面和第二面,芯片300的第一面与封装基板100的键合面101相键合,芯片300的第二面与散热盖210相焊接。
相应地,实现芯片300与封装基板100的键合面101之间的键合,并实现芯片300与封装基板100之间的电性连接的步骤包括:如图9所示,在芯片300的第一面上形成第一导电连接结构350;如图10所示,采用第一导电连接结构350将芯片300键合于封装基板100的键合面101上,并实现芯片300与封装基板100之间的电性连接。
本实施例中,芯片300的第一面形成有芯片焊盘305。相应地,第一导电连接结构350形成于芯片300的芯片焊盘305上。
具体地,对初始散热盖210’和内部初始塑封层400’执行研磨工艺,使剩余的内部初始塑封层400’的顶部表面与剩余的初始散热盖210’的顶部表面2102相齐平,形成内部塑封层400和散热盖210的步骤中,内部塑封层400暴露出芯片300的芯片焊盘305的顶部表面,也即内部塑封层400包封芯片300及芯片焊盘305的侧壁。
相应地,对初始散热盖210’和内部初始塑封层400’执行研磨工艺,使剩余的内部初始塑封层400’的顶部表面与剩余的初始散热盖210’的顶部表面相齐平,形成内部塑封层400和散热盖210之后,在芯片300的芯片焊盘305上形成第一导电连接结构350。
在其他实施例中,还可以先在芯片焊盘上形成第一导电连接结构,然后再形成内部塑封层,形成内部塑封层之后,内部塑封层暴露出部分第一导电连接结构。换言之,根据实际需要,内部塑封层可以仅包封芯片及芯片焊盘的侧壁,或者可以进一步包封部分第一导电连接结构,在此不做限制。
本实施例中,第一导电连接结构350为导电凸块。具体地,第一导电连接结构350的材料为锡。
作为一种示例,第一导电连接结构350为可控塌陷连接。可控塌陷连接具有优良的电性能和热特性,且还适于批量生产,且有利于减小封装结构的尺寸和重量。
本实施例中,采用导电凸块工艺形成第一导电连接结构350。
结合参考图11,本实施例中,实现芯片300与封装基板100的键合面101之间的键合,并实现芯片300与封装基板100之间的电性连接之后,封装方法还包括:在芯片300、内部塑封层230及散热盖210与封装基板100之间形成底部填充层150,底部填充层150还填充于第一导电连接结构350之间的空隙。
底部填充层150能够保护芯片300免受外部环境的影响,能够减小芯片300、散热盖210与封装基板100之间热膨胀系数不适配的影响,可以进行应力和应变的再分配,避免倒装芯片凸起的失效,有助于提高芯片300的正面与封装基板100的键合面101之间键合的可靠性,进而有利于提高所获得的封装结构的可靠性。
本实施例中,底部填充层150为环氧树脂。在其他实施例中,底部填充层的材料还能够为其他的热固性材料,本领域技术人员可以根据实际需要选取,在此不做限制。
本实施例中,采用下填料(underfill)工艺形成底部填充层150。
结合参考图12,在封装基板100上形成外部塑封层400,外部塑封层400将散热结构200和芯片300密封于内。
外部塑封层400用于将散热结构200和芯片300密封于内,从而能够对散热结构200和芯片300起到密封的作用,可以减小散热结构200和芯片300受损、被污染或被氧化的概率。
外部塑封层400采用塑封材料制成,塑封材料的强度较大,相应能够提高外部塑封层400的强度,从而有利于提高封装结构的强度。
在本发明实施例中的封装结构的形成过程中,将芯片300贴装于所述封装基板100上所采用的回流焊工艺会导致封装基板100产生翘曲,相应地,通过选取具有相应材料特性的塑封材料形成外部塑封层400,所述外部塑封层400在固化的过程中使得封装基板100在回流焊工艺中产生的形变量减少,能够有效改善封装基板100的翘曲问题,从而有助于改善封装结构的翘曲问题。
本实施例中,外部塑封层400的材料为环氧树脂(Epoxy)。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点,因此被广泛用作电子器件和集成电路的封装材料。
在其他实施例中,外部塑封层的材料还能够为其他适宜的材料,如聚酰亚胺或硅胶等热固性材料等。
本实施例中,外部塑封层400将散热结构200密封于内,外部封装层400填充于散热结构200中的散热盖210的底部与封装基板100的键合面101之间,与现有的采用粘合剂将散热盖210的底部与封装基板100的键合面101相结合的方式相比,能够避免封装基板100发生翘曲所产生的形变通过散热盖210传导至散热片220导致散热片220与芯片300之间发生分层,能够提高散热片220与芯片300之间的贴合紧密度,相应有助于提高散热片220对芯片300的散热效果,从而有利于提高封装结构的散热效果。
本实施例中,外部塑封层400暴露出散热盖210的顶部表面2101。
外部塑封层400暴露出散热盖210的顶部表面2101,有利于散热盖210将芯片300工作过程中产生的热量快速传导至外界,有助于提高散热效率。
在其他实施例中,外部塑封层还能够覆盖散热盖的顶部表面,也即外部塑封层将散热盖全部密封于内。
本实施例中,封装方法还包括:实现芯片300与封装基板100的键合面101之间的键合,并实现芯片300与封装基板100之间的电性连接之后,在封装基板100的键合面101上贴装第一电子元件510;形成外部塑封层400之后,在封装基板100与键合面101相背设置的另一侧的表面上贴装第二电子元件520。
在其他实施例中,还能够实现芯片与封装基板的键合面之间的键合,并实现芯片与封装基板之间的电性连接的过程中,或实现芯片与封装基板的键合面之间的键合,并实现芯片与封装基板之间的电性连接之前,在封装基板的键合面上贴装第一电子元件。
本实施例中,形成外部塑封层400之后,外部塑封层400还将第一电子元件510密封于内,从而能够对第一电子元件510起到密封、防潮和绝缘作用。
本实施例中,第一电子元件510和第二电子元件520为无源器件。无源器件为在不需要外加电源的条件下即可显示其特性的电子元件,其主要包括电阻类器件、电感类器件和电容类器件,如电阻、电容、电感、转换器、渐变器、匹配网络、谐振器、滤波器、混频器和开关等中至少一者。
本实施例中,第一电子元件510焊接于封装基板100的键合面101上,第二电子元件520焊接于封装基板100与键合面101相背设置的另一侧的表面上。相应地,分别采用回流焊工艺在封装基板100的键合面101上贴装第一电子元件510,并在封装基板100与键合面101相背设置的另一侧的表面上贴装第二电子元件520。
在其他实施例中,封装结构还能够仅包括第一电子元件或第二电子元件,在此不做限制。
本实施例中,形成外部塑封层之后,封装方法还包括:在封装基板100与键合面101相背设置的另一侧的表面上形成第二导电连接结构160。
第二导电连接结构160用于实现封装结构与外部电路之间的电性连接。
本实施例中,第二导电连接结构160为导电凸块。
具体地,第二导电连接结构160的材料包括锡、铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。
本实施例中,第二导电连接结构160为球栅阵列(Ball Grid Array,BGA)结构。具体地,球栅阵列结构包括多个呈阵列排布的焊球。
本实施例中,根据封装基板100的键合面101上植入的元器件种类不同,对应的球栅阵列结构中的焊球的功能也各不相同。具体地,位于芯片300植入区域下方的焊球,用于芯片300的热传导及芯片300与外部电路之间的电性连接;位于无源器件植入区域下方的焊球,用于无源器件与外部电路之间的电性连接。
本实施例中,第二导电连接结构160的形成工艺包括导电凸块工艺。
图13示出了本发明封装方法另一实施例对应的示意图。参见图13,本实施例与前述实施例的相同之处,在此不再赘述。本实施例与前述实施例的不同之处在于:实现芯片300与封装基板100的键合面101之间的键合,并实现芯片300与封装基板100之间的电性连接之后,在封装基板100上形成外部塑封层400,外部塑封层400将散热结构200和芯片300密封于内,且外部塑封层400还位于芯片300、内部塑封层230及散热盖210与封装基板100之间,且还填充于第一导电连接结构350之间的空隙。
本实施例中,外部塑封层400还用于作为底部填充层使用,从而无需再采用额外的工艺形成底部填充层,有利于简化工艺步骤,节省工艺成本。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (22)
1.一种封装结构,其特征在于,包括:
封装基板,所述封装基板包括键合面;
散热结构,所述散热结构包括散热盖和位于所述散热盖内的散热片;
芯片,位于所述散热盖内,且与所述散热片固定安装,所述芯片与所述封装基板的键合面相键合,且与所述封装基板电性连接;
外部塑封层,所述外部塑封层将所述散热结构和所述芯片密封于内。
2.根据权利要求1所述的封装结构,其特征在于,还包括:内部塑封层,位于所述散热盖内,所述内部塑封层将所述芯片和所述散热片密封于所述散热盖内。
3.根据权利要求2所述的封装结构,其特征在于,所述内部塑封层的材料包括环氧树脂。
4.根据权利要求2所述的封装结构,其特征在于,还包括:第一导电连接结构,位于所述芯片与所述封装基板之间,用于将所述芯片键合于所述封装基板的键合面上,并用于实现所述芯片与所述封装基板之间的电性连接。
5.根据权利要求4所述的封装结构,其特征在于,还包括:底部填充层,位于所述芯片、所述内部塑封层及所述散热盖与所述封装基板之间,且还填充于所述第一导电连接结构之间的空隙。
6.根据权利要求4所述的封装结构,其特征在于,所述外部塑封层还位于所述芯片、所述内部塑封层及所述散热盖与所述封装基板之间,且还填充于所述第一导电连接结构之间的空隙。
7.根据权利要求4所述的封装结构,其特征在于,所述第一导电连接结构包括可控塌陷芯片连接。
8.根据权利要求2所述的封装结构,其特征在于,所述散热盖包括第一槽;
所述散热片焊接于所述第一槽内。
9.根据权利要求8所述的封装结构,其特征在于,所述散热盖还包括第二槽,所述第二槽位于所述第一槽上方且与所述第一槽相连通;
所述内部塑封层填充于所述第二槽内。
10.根据权利要求1所述的封装结构,其特征在于,所述外部塑封层的材料包括环氧树脂。
11.根据权利要求1所述的封装结构,其特征在于,所述外部塑封层暴露出所述散热盖的顶部表面。
12.根据权利要求1所述的封装结构,其特征在于,所述芯片包括相背设置的第一面和第二面,所述芯片的第一面与所述封装基板的键合面相键合,所述芯片的第二面与所述散热片相焊接。
13.根据权利要求1所述的封装结构,其特征在于,所述散热片的材料包括铟和银中至少一种。
14.一种封装方法,其特征在于,包括:
提供散热结构和与所述散热结构固定安装的芯片,所述散热结构包括散热盖和位于所述散热盖内的散热片,所述芯片位于所述散热盖内且与所述散热片固定安装;
提供封装基板,所述封装基板包括键合面;
实现所述芯片与所述封装基板的键合面之间的键合,并实现所述芯片与所述封装基板之间的电性连接;
在所述封装基板上形成外部塑封层,所述外部塑封层将所述散热结构和所述芯片密封于内。
15.根据权利要求14所述的封装方法,其特征在于,在提供散热结构和与所述散热结构固定安装的芯片的步骤中还包括:形成填充于所述散热盖内的内部塑封层,所述内部塑封层将所述芯片和所述散热片密封于所述散热盖内;
提供散热结构和与所述散热结构固定安装的芯片、及形成所述内部塑封层的步骤包括:提供初始散热盖、所述散热片和所述芯片;将所述散热片固定安装于所述初始散热盖内;将所述芯片固定安装于所述散热片上,将所述芯片安装于所述散热片上之后,所述芯片还位于所述初始散热盖内;形成填充于所述初始散热盖内的内部初始塑封层,所述内部初始塑封层将所述芯片、所述散热片密封于所述初始散热盖内,且所述内部初始塑封层还形成于所述初始散热盖上;对所述初始散热盖和所述内部初始塑封层执行研磨工艺,使剩余的所述内部初始塑封层的底部表面与剩余的所述初始散热盖的底部表面相齐平,形成所述内部塑封层和所述散热盖,所述散热盖和所述散热片形成所述散热结构。
16.根据权利要求15所述的封装方法,其特征在于,所述芯片包括相背设置的第一面和第二面,所述芯片的第一面与所述封装基板的键合面相键合,所述芯片的第二面与所述散热片相焊接;
实现所述芯片与所述封装基板的键合面之间的键合,并实现所述芯片与所述封装基板之间的电性连接的步骤包括:在所述芯片的第一面上形成第一导电连接结构;采用所述第一导电连接结构将所述芯片键合于所述封装基板的键合面上,并实现所述芯片与所述封装基板之间的电性连接。
17.根据权利要求16所述的封装方法,其特征在于,实现所述芯片与所述封装基板的键合面之间的键合,并实现所述芯片与所述封装基板之间的电性连接之后,且在所述封装基板上形成外部塑封层之前,所述封装方法还包括:
在所述芯片、所述内部塑封层及所述散热盖与所述封装基板之间形成底部填充层,所述底部填充层还填充于所述第一导电连接结构之间的空隙。
18.根据权利要求16所述的封装方法,其特征在于,所述芯片包括位于所述芯片的第一面的芯片焊盘;
对所述初始散热盖和所述内部初始塑封层执行研磨工艺,使剩余的所述内部初始塑封层的底部表面与剩余的所述初始散热盖的底部表面相齐平,形成所述内部塑封层和所述散热盖的步骤中,所述内部塑封层暴露出所述芯片焊盘的顶部表面;
形成所述第一导电连接结构的步骤包括:对所述初始散热盖和所述内部初始塑封层执行研磨工艺,使所述内部初始塑封层的顶部表面与所述初始散热盖的底部表面相齐平,形成内部塑封层和散热盖之后,在所述芯片焊盘上形成所述第一导电连接结构。
19.根据权利要求16所述的封装方法,其特征在于,实现所述芯片与所述封装基板的键合面之间的键合,并实现所述芯片与所述封装基板之间的电性连接之后,且对所述初始散热盖和所述内部初始塑封层执行研磨工艺,使所述内部初始塑封层的顶部表面与所述初始散热盖的底部表面相齐平,形成内部塑封层和散热盖之后,所述封装方法还包括:
在所述芯片、所述内部塑封层及所述散热盖与所述封装基板之间形成底部填充层,所述底部填充层还填充于所述第一导电连接结构之间的空隙。
20.根据权利要求16所述的封装方法,其特征在于,形成所述外部塑封层之后,所述外部塑封层还位于所述芯片、所述内部塑封层及所述散热盖与所述封装基板之间,且还填充于所述第一导电连接结构之间的空隙。
21.根据权利要求14所述的封装方法,其特征在于,所述外部塑封层暴露出所述散热盖的顶部表面。
22.根据权利要求14所述的封装方法,其特征在于,所述封装方法还包括以下至少一项:
实现所述芯片与所述封装基板的键合面之间的键合,并实现所述芯片与所述封装基板之间的电性连接过程中、之前或之后,在所述封装基板的键合面上形成第一电子元件;
形成所述外部塑封层之后,在所述封装基板与所述键合面相背设置的另一侧的表面上形成第二电子元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410042236.5A CN117954402A (zh) | 2024-01-10 | 2024-01-10 | 封装结构及封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410042236.5A CN117954402A (zh) | 2024-01-10 | 2024-01-10 | 封装结构及封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117954402A true CN117954402A (zh) | 2024-04-30 |
Family
ID=90802436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410042236.5A Pending CN117954402A (zh) | 2024-01-10 | 2024-01-10 | 封装结构及封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117954402A (zh) |
-
2024
- 2024-01-10 CN CN202410042236.5A patent/CN117954402A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6395582B1 (en) | Methods for forming ground vias in semiconductor packages | |
US7138706B2 (en) | Semiconductor device and method for manufacturing the same | |
EP3567628B1 (en) | Semiconductor package system | |
US7259457B2 (en) | Die-up ball grid array package including a substrate capable of mounting an integrated circuit die and method for making the same | |
US8847372B1 (en) | Exposed die overmolded flip chip package and fabrication method | |
EP1524690B1 (en) | Semiconductor package with heat spreader | |
US9214403B2 (en) | Stacked semiconductor package | |
US6020637A (en) | Ball grid array semiconductor package | |
US6756684B2 (en) | Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same | |
US6429513B1 (en) | Active heat sink for cooling a semiconductor chip | |
US20080093733A1 (en) | Chip package and manufacturing method thereof | |
US20100025810A1 (en) | Method and System for Secure Heat Sink Attachment on Semiconductor Devices with Macroscopic Uneven Surface Features | |
US7005320B2 (en) | Method for manufacturing flip chip package devices with a heat spreader | |
CN111508947A (zh) | 半导体封装和印刷电路板 | |
US20030030968A1 (en) | Microelectronic assembly with stiffening member | |
JP2016092300A (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI391084B (zh) | 具有散熱件之電路板結構 | |
CN112071821B (zh) | 半导体封装基板及其制法与电子封装件 | |
JP3569585B2 (ja) | 半導体装置 | |
US11482507B2 (en) | Semiconductor package having molding member and heat dissipation member | |
CN117954402A (zh) | 封装结构及封装方法 | |
KR100872125B1 (ko) | 반도체 패키지 및 그 제조방법 | |
CN217983329U (zh) | 半导体封装结构 | |
US20230063542A1 (en) | Semiconductor package and manufacturing method thereof | |
JP4349728B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination |