KR100619583B1 - 집적회로 캐리어 제조방법 - Google Patents

집적회로 캐리어 제조방법 Download PDF

Info

Publication number
KR100619583B1
KR100619583B1 KR1020037005531A KR20037005531A KR100619583B1 KR 100619583 B1 KR100619583 B1 KR 100619583B1 KR 1020037005531 A KR1020037005531 A KR 1020037005531A KR 20037005531 A KR20037005531 A KR 20037005531A KR 100619583 B1 KR100619583 B1 KR 100619583B1
Authority
KR
South Korea
Prior art keywords
substrate
carrier
integrated circuit
forming
mounting area
Prior art date
Application number
KR1020037005531A
Other languages
English (en)
Other versions
KR20030074608A (ko
Inventor
키아 실버브룩
Original Assignee
실버브룩 리서치 피티와이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실버브룩 리서치 피티와이 리미티드 filed Critical 실버브룩 리서치 피티와이 리미티드
Publication of KR20030074608A publication Critical patent/KR20030074608A/ko
Application granted granted Critical
Publication of KR100619583B1 publication Critical patent/KR100619583B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/4979—Breaking through weakened portion

Abstract

기판의 제공을 포함하는, 집적회로 캐리어(10)의 제조방법이 개시된다. 집적회로(14)를 위한 적어도 하나의 장착 영역(12)이 기판 상에 설정된다. 각 장착 영역(12)의 둘레에 복수의 아일랜드-정의 부분(16)이 배치된다. 기판으로부터 재료를 제거함으로써 스프링-유사 부재(22)가 인접하는 아일랜드-정의 부분(16) 사이에 생성된다.
집적회로, 캐리어, 아일랜드, 지그재그, 사형

Description

집적회로 캐리어 제조방법{METHOD OF MANUFACTURING AN INTEGRATED CIRCUIT CARRIER}
본 발명은 집적회로 패키지에 관한 것으로서, 보다 상세하게는 집적회로 패키지의 집적회로 캐리어 제조방법에 관한 것이다.
날로 증가하는 집적회로의 연결의 개수(핀 카운트)로 말미암아, 집적회로를 인쇄회로기판에 연결하는 볼그리드 어레이 패키지(ball grid array package)의 사용이 늘어나고 있다. 이는 인쇄회로기판(PCB)에 부착을 위한 집적회로의 플립-칩 범프 어레이의 매우 미세한 피치를 매우 큰 피치의 볼 그리드 어레이로 재분배하는 역할을 한다.
캐리어는 종종 인터포저(interposer)라 일컬어지며, 세라믹 또는 비스말레이미드 트리아진(bismaleimide triazine)(BT) 등의 플라스틱 재료와 같은, 상이한 재료로부터 제조될 수 있다.
캐리어는 또한 열전도에 의하여 집적회로로부터 열 에너지를 제거함으로써 히트싱크(heat sink)로서 동작한다. 따라서, 캐리어는 열변형되기 쉽다.
또한, 집적회로, 캐리어 및 PCB를 구비하는 전자 패키지 어셈블리(electronic package assembly)는 상이한 기계적 특성을 가지는 다수의 상 이한 재료를 포함한다. 불균일한 온도 분포, 지오메트리, 물질 구성 및 열팽창의 불일치로 말미암아 동작 중에 복잡한 열적 스트레스(thermal stress)가 패키지 내에서 발생할 수 있다.
전형적으로, 오늘날 집적회로는 금 또는 솔더 범프(solder bump)의 볼 그리드 어레이(ball grid array)에 의하여 캐리어 측에 전기적으로 접속된다. 마찬가지로, 캐리어는 한층 큰 솔더 볼의 볼 그리드 어레이에 의하여 PCB 측에 전기적으로 접속된다. 열역학적 스트레스(thermo-mechanical stress)는 전형적으로 PCB와 캐리어 사이를 인터페이스하는 솔더 볼에서 가장 극심하다. 이는 솔더 볼 접속의 단절을 초래할 수 있다. 캐리어의 엣지 길이(edge length)가 증가함에 따라, PCB와 캐리어 사이의 열적 긴장의 편차가 증가하므로 문제점이 심화된다. 캐리어의 엣지 길이의 증가는 전형적으로 집적회로 접속 및 솔더 볼의 개수의 증가와 관련된다.
현행 볼 그리드 어레이 설계는, 전형적인 집적회로 핀 카운트를 위한 신뢰성의 한계에 와 있다.
전형적으로, 솔더 볼은 대략 0.08%의 최대 탄성절단긴장계수(peak elastic strain value)를 가진다. 두께 500㎛의 솔리드 실리콘 캐리어와, 피치가 1mm인 직경 500㎛의 솔더 볼과, 두께 700㎛의 PCB 및 측면 치수 16mm의 실리콘 칩을 사용하여 본 출원인에 의하여 수행된 컴퓨터 실험에 따르면, 패키지의 최외측(outermost) 볼에서는 솔더 볼의 플라스틱 수율(plastic yield value)보다도 한층 높은 수치인, 1.476%의 최대 절단긴장계수를 나타내었다.
이러한 결과는, 패키지의 최외측 엣지에 있는 볼에 대량의 병진 절단(translational shear)이 일어나기 때문에 관측될 수 있다.
본 출원이 이루어지는 시점까지 입수할 수 있는 가장 최근 판인, 어셈블리 앤드 패키징 섹션 오브 디 인터내셔널 테크놀로지 로드 맵 포 세미컨덕터스 (Assembly and Packaging Section of the International Technology Road Map for Semiconductors) 1999년 판(사본 첨부)의 제 217쪽 표 59a에 나타난 바와 같이, 고성능 집적회로의 핀 카운트는 대략 1800 핀에 이른다. 가까운 미래, 즉 2005년까지의 기술적 요청으로는, 고성능 집적회로를 위하여 표에서 나타난 바와 같이 3,000개를 초과하는 핀 카운트가 필요하게 될 것이지만, 현재로서는 이를 위한 알려진 해법은 존재하지 않는다. 마찬가지로, 동 문헌의 제 219쪽 표 59b에서는, 보다 먼 미래, 즉 2014년까지는, 고성능 집적회로를 위하여 9,000개를 초과하는 핀 카운트가 필요하게 될 것이다. 또한, 표에서 나타난 바와 같이, 이러한 타입의 패키지를 위하여 알려진 해법은 없다.
이러한 측면이 본 발명의 초점이다.
본 발명에 따르면,
기판을 제공하는 공정과;
집적회로를 위한 적어도 하나의 장착 영역(receiving zone)을 상기 기판 상에 설정하고, 상기 적어도 하나의 장착 영역의 둘레에 배열된 복수의 아일랜드-정의 부분(island-defining portion)을 설정하는 공정; 및
상기 기판으로부터 재료를 제거함으로써 이웃하는 아일랜드-정의 부분 사이에 스프링-유사 부재들(spring-like members)을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 집적회로 캐리어 제조방법이 제공된다.
상기 방법은, 전기적 콘택트(electrical contact)를 상기 적어도 하나의 장착 영역 내에 형성하는 공정; 및 회로 층의 트랙을 경유하여 상기 전기적 콘택트 중 하나에 각각이 전기적으로 접속되는 전기적 단자(electrical terminal)를, 각각의 아일랜드-정의 부분 내에 형성하는 공정을 더 포함할 수 있다.
이에 따라 상기 방법은, 상기 기판 상에 금속층을 증착(deposit)시킴으로써 상기 기판의 표면 상에 상기 회로층을 형성하는 공정을 더 포함하여 이루어질 수 있다. 그 때, 상기 방법은 상기 금속층을 에칭하여 트랙을 형성하는 공정을 포함할 수 있다.
상기 방법은, 상기 적어도 하나의 장착 영역 및 상기 아일랜드-정의 부분들을 상기 기판의 표면에 형성된 마스크에 의해 설정하는 공정을 더 포함할 수 있다.
상기 방법은, 상기 마스크를 갖는 상기 기판을 빛에 노출시킨 후, 상기 기판을 에칭함으로써, 스프링-유사 부재들(spring-like members)을 생성하기 위해 상기 기판의 상기 재료를 제거하는 공정을 더 포함할 수 있다.
바람직하게는, 상기 방법은 오목한 에칭(re-entrant etch)으로써 상기 스프링-유사 부재들을 형성하여 상기 캐리어의 히트 싱크 능력을 개선하는 공정을 포함할 수 있다.
상기 방법은 상기 적어도 하나의 장착 영역에 접하는 상기 아일랜드-정의 부분의 각각과 상기 적어도 하나의 장착 영역과의 사이에 2차적 스프링-유사 부재들을 형성하는 공정을 포함할 수 있다.
상기 방법은, 절연층을 가지며, 도우핑되지 않은 실리콘(undoped silicon) 웨이퍼로부터 상기 기판을 형성하는 공정을 더 포함할 수 있다. 상기 절연층은 상기 에치(etch)를 위한 하드 마스크로서 사용될 수 있다.
상기 방법은, 상기 기판 내에 오목부(recess)를 형성함으로써, 상기 적어도 하나의 장착 영역을 설정하는 공정을 더 포함할 수 있다.
한편, 본 방법은 상기 기판을 관통하는 경로와, 상기 전기적 콘택트를 갖는 상기 경로를 둘러싸는 상기 기판의 영역을 형성함으로써, 상기 적어도 하나의 장착 영역을 설정하는 공정을 더 포함할 수 있다.
본 발명에 따르면,
기판;
상기 기판상에 집적회로를 장착하기 위한 최소한 하나의 장착 영역;
상기 최소한 하나의 장착 영역 주위로 배열된 복수개의 캐리어 부분들과;
인근의 캐리어 부분들 사이에 배열된 스프링-유사 부재들을 포함하는 집적회로 캐리어가 제공된다.
상기 최소한 하나의 장착 영역에서의 전기적 콘택트들은 상기 기판상에 형성된 회로층을 통해 각 캐리어 부분에서의 전기적 단자에 전기적으로 연결되도록 배열되는 집적회로 캐리어가 제공된다.
상기 최소한 하나의 장착 영역은 상기 기판을 관통하는 경로와, 상기 전기적 콘택트를 갖는 상기 경로를 둘러싸는 상기 기판의 영역에 의해 상기 기판상에 설정되는 집적회로 캐리어가 제공된다.
상기 스프링-유사 부재들은 사형 부재들인 집적회로 캐리어가 제공된다.
상기 기판은 절연층을 가지면서 도우핑되지 않은 웨이퍼로부터 형성되는 집적회로 캐리어가 제공된다.
상기 최소한 하나의 장착 영역은 오목부에 의해 상기 기판에 설정되는 집적회로 캐리어가 제공된다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
도 1은 개념적 집적회로 캐리어의 일부분의 평면 개략도,
도 2는 본 발명에 의한 집적회로 캐리어의 일부분의 평면도,
도 3은 집적회로 캐리어의 일 실시예의 일부분의 투시 단면도,
도 4는 집적회로 캐리어의 제2 실시예의 일부분의 투시 단면도,
도 5는 집적회로 캐리어의 제3 실시예의 일부분의 투시 단면도,
도 6은 집적회로 캐리어의 제4 실시예의 일부분의 투시 단면도,
도 7은 상용되는 집적회로 캐리어의 일 실시예의 측단면도,
도 8은 상용되는 집적회로 캐리어의 다른 실시예의 측단면도,
도 9는 도 8의 'A'로 표시된 원형 부분의 확대도,
도 10은 집적회로 캐리어의 일부분의 측단면도의 확대도,
도 11은 집적회로 캐리어의 다른 실시예의 측면도,
도 12는 집적회로 캐리어의 또 다른 실시예의 측단면도,
도 13은 집적회로 캐리어에 의거한 멀티칩 모듈,
도 14는 집적회로 캐리어에 의거한 멀티칩 모듈의 측단면도이다.
도면을 참조하면, 본 발명에서 집적회로 캐리어는 일반적으로 참조번호 10에 의하여 지정된다. 집적회로 캐리어가 본 도면의 도 2에서 더욱 상세하게 나타나 있다.
집적회로 캐리어(10)는 집적회로, 즉 칩(14)을 장착하기 위한 장착 영역(receiving zone)(12)을 가진다(도 7).
복수의 아일랜드 정의 부분(island defining portion), 즉 아일랜드(16)는 상기 장착 영역(12)을 둘러싼다. 각각의 아일랜드(16)는 솔더 볼(20)이 부착되거나 리플로우(reflow)되는 전기적 단자(electrical terminal)(18)를 가진다.
각각의 아일랜드(16)는 사형 부재(serpentine member)(22) 형상의 스프링-유사 부재(spring-like member)를 경유하여 이웃하는 아일랜드(들)(16)에 연결된다. 본 도면의 도 1에서 이를 매우 상세히 개념적으로 나타내고 있다. 도 1에 나타난 바와 같이, 각각의 사형 부재(22)는 스프링과 유사한 기능을 수행함으로써 각각의 아일랜드(16)가 그 이웃하는 아일랜드(16)와의 관계에서 운동 자유도를 가지도록 한다. 따라서, 인쇄회로기판(24)(도 7 내지 도 9)과 캐리어(10) 사이에서의 신장(extension) 편차는, 관련된 사형 부재(22)의 신장 또는 수축으로써 상쇄된다. 결과적으로, 아일랜드(16) 상의 솔더 볼(20)에 가해지는 절단 긴장(shear strain)이 상당히 경감되고, 이에 따라 솔더 볼(20)의 피로 파괴(fatigue failure) 또한 경감된다.
캐리어(10)의 다양한 실시예를 본 도면의 도 3 내지 도 6을 참조하여 이하 설명하기로 한다. 본 도면의 도 3에서, 캐리어(10)는 단일한 곡선형 암(26)을 가지는 사형 부재(22)에 의하여 그 이웃하는 아일랜드(16)와 연결된다.
본 도면의 도 4에 나타낸 본 발명의 실시예에서, 각각의 사형 부재(22)는 하나의 아일랜드(16)를 직교 가교 부분(orthogonal bridging portion)(30)에 의하여 상호 연결되는 한쌍의 평행 암(28)으로써 그 이웃하는 아일랜드(16)와 연결시킨다.
본 도면의 도 4에 나타낸 각각의 사형 부재(22)는 하나의 아일랜드(16)를 상호 간에 평행하게 신장되는 세 개의 암(34)을 가지는 배치를 경유하여 그 이웃하는 아일랜드(16)와 연결시킨다. 인접하는 암(34)은 직교 가교 부분(32)에 의하여 서로 연결된다.
본 도면의 도 6에 나타낸 실시예에서, 하나의 아일랜드(16)를 그 이웃하는 아일랜드(16)와 연결시키는 각각의 사형 부재(16)는, 인접하는 암(36)이 직교 가교 부분(38)에 의하여 연결되도록 5개의 평행 암(36)을 가진다.
설명의 용이성을 위하여, 본 도면의 도 3 내지 도 6에 나타낸 실시예를 각각 1암(26) 사형 부재(22), 2암(28) 사형 부재(22), 3암(34) 사형 부재(22) 및 5암(36) 사형 부재(22)라 칭하기로 한다.
본 도면의 도 7 내지 도 9에서 더욱 명확히 나타나는 바와 같이, 장착 영역(12)을 둘러싸고 있는 아일랜드(16)는, 솔더 볼(20)에 가해지는 긴장을 경감시키는 데에 더욱 기여하는 지그 재그 형상의 구성 요소(zigzag element)(40)인 제2 스프링-유사 부재(second spring-like member)에 의하여 장착 영역과 연결된다.
또한, 본 도면의 도 7 내지 도 9에 나타낸 바와 같이, 집적회로(14)는 장착 영역(12) 내에서 솔더 범프(44)를 통하여 전기적 콘택트(electrical contact)(42)(도 2)에 전기적으로 접속된다.
캐리어(10)는 집적회로(14)와 동일한 재료로 형성된다. 따라서, 캐리어(10)는 실리콘 다이옥사이드(silicon dioxide)의 절연층을 가지도록 실리콘으로 형성된다. 절연층은 또한 사형 부재(22)를 에칭하기 위한 하드 마스크(hard mask)로서 기능하는데, 이는 아래에서 더욱 상세하게 논의될 것이다.
집적회로 캐리어(10)의 제조에 있어서, 실리콘 웨이퍼(46)가 제공된다. 웨이퍼(46)는 단결정 실리콘(single crystal silicon) 또는 다결정 실리콘 (polycrysta -lline silicon)이 될 수 있다.
본 도면의 도 10에 나타난 형태의 캐리어(10)에서는, 장착 영역(12)이 본 도면의 도 7에 나타난 바와 같이 패드(18)와 동일한 캐리어(10)의 면 상에 있음을 주 목하여야 한다. 본 도면의 도 8에 나타난 바와 같이 장착 영역(12)이 캐리어(10)의 반대쪽 표면 상에 있으면, 회로층(circuitry layer)은 웨이퍼(46)의 양쪽 면에 적용된다. 본 도면의 도 9에서 이를 작은 스케일로 나타내고 있다. 이 실시예에서, 각각의 트랙(52)은 웨이퍼(46)를 관통하여 신장되는 도금 스루홀(plated through hole)(58)을 통하여 그 관련된 패드(18)와 전기적으로 접속된다.
본 도면의 도 11 및 도 12를 참조하면, 캐리어(10)의 두 개의 다른 실시예가 나타나 있다. 이전의 도면을 참조하여, 특별한 사유가 없는 한 동일한 구성요소에는 동일한 참조번호를 부여하기로 한다.
도시된 실시예에서, 장착 영역(12)은, 캐리어(10)의 표면 상에 설정되는 대신에, 캐리어(10)를 관통하여 정의되는 경로(60)가 된다. 집적회로(14)는 캐리어(10)의 한쪽 면에 접착된 금속 리드(metallic lid)(62)의 형태인 장착 수단(mounting means) 또는 유지 수단(retaining means)에 부착된다. 집적회로(14)의 반대면은 집적회로와 캐리어(10)를 전기적으로 접속시키기 위한 본드 패드(bond pad)를 가진다. 본 실시예에서, 전기적 콘택트는 캐리어(10)의 경로(60)를 둘러싸는 부분 상에 배치될 것으로 생각할 수 있다. 본 도면의 도 11에 나타낸 실시예에서, 상호 접속(interconnect)은 와이어 본드(wire bond)(64)로 이루어진다. 볼(ball)이나 웨지(wedge) 본드도 사용될 수 있다. 본 도면의 도 12에 나타낸 실시예에서, 상호 접속은 TAB(tape automated bond) 필름(66) 또는 기타 빔 리드(beam lead)와 같은 평면적 연결재로 이루어진다.
본 도면의 도 13을 참조하면, 발전된 형태의 집적회로 캐리어가 나타나 있으 며, 이는 일반적으로 참조번호 70으로 지정하기로 한다. 이전의 도면을 참조하여, 특별한 사유가 없는 한 동일한 구성요소에는 동일한 참조번호를 부여하기로 한다.
본 발명의 본 실시예에서, 캐리어(70)는 도 13에서 72, 74 및 76으로 표현된 것과 같은 복수의 집적회로, 즉 칩을 지지하는 멀티칩 모듈 기판(multi-chip module substrate)이 된다. 칩(72,74,76)은 캐리어(70)의 표면 상에서 지지될 수도 있고, 또는 도 10 및 도 11을 참조하여 설명하였듯이, 칩이, 본 도면의 도 14에 나타낸 바와 같이, 캐리어(70) 내에 함몰(recess)될 수도 있다.
앞에서 지시한 바와 같이, 사형 부재(22)는 1암(26) 구성, 2암(28) 구성, 3암(34) 구성 또는 5암(36) 구성과 같은 다양한 구성을 가질 수 있다. 4암이나 6암 또는 그 이상의 암을 가지는 것과 같은 기타 구성 또한 유한한 구성요소 분석을 사용하여 가능케 할 수 있으며, 상이한 사형 부재(22)의 형태 및 상이한 볼 어레이를 가지는 상이한 캐리어의 적용례에 대한 결과 도표를 생성하였다. 이하에 표시한 도표는, 1 내지 24 개의 볼을 포함하는 행(row)과, 고체 실리콘(solid silicon)인 캐리어와, 고체 Al2O3와, 고체 BT와, 1암(26) 사형 부재(22)와, 2암(28) 사형 부재(22)와, 3암(34) 사형 부재(22) 및 5암(36) 사형 부재를 가지는 볼 그리드 어 레이에 대한 결과를 포함하고 있다.
Figure 112003013944479-pct00001
앞에서 지시한 바와 같이, 솔더의 탄성긴장한계는 대략 0.08%이다. 솔더 볼의 열은 장착 영역(12)측 모서리로부터 캐리어(10)측 모서리까지로 정의된다.
결과에 따르면, PCB(24)와 캐리어(10) 사이의 열역학적 긴장의 누적효과로 말미암아, 솔더 볼(20)의 개수가 특정 개수까지 증가할수록 고체 캐리어에 대한 솔더 볼의 최대긴장계수가 증가한다. 실제로 솔더 볼의 긴장(solder ball strain)은 볼이 100개인 적용례에서 감소하는데, 이는 아마도 고체 실리콘 캐리어의 휜 형상의 변화에 기인하는 것으로 추측된다. 그러나, 감소에도 불구하고 최외측 볼에서는 최대 긴장이 여전히 발생하는데, 이는 캐리어와 PCB 사이의 팽창 편차가 최소화되기 때문이다. 또한, 고체 캐리어의 최대 긴장계수는, BT 캐리어는 별도로 하더라도, 여전히 솔더의 탄성긴장한계와는 거리가 멀다.
사형 부재(22) 적용례는 솔더 볼의 개수가 증가함에 따라 솔더 볼의 최대 긴장의 감소를 보여주고 있다. 이는, 열적 긴장 불일치(thermal strain mismatch)가 다수의 솔더 볼(20) 위에 분포함으로써, 휜 형상이 덜 심각한 기울기를 가지기 되기 때문이다. 즉, 열(row) 당 더욱 적은 볼을 가지는, 작은 볼 그리드 어레이(small ball grid array)는 최내측(innermost) 또는 최외측(outermost) 솔더 볼(20) 중 한 쪽으로의 부하 집중을 초래하는 한층 심각한 휨 기울기(deflection gradient)를 나타낸다.
따라서, 솔더 볼(20)의 개수가 증가함에 따라 최대 긴장이 경감됨으로써, 집적회로 핀 접속의 열역학적인 한계가 없어진다는 점은 본 발명의 특별한 장점이 된다. 장착 영역(12)의 모든 측면 상의 볼 100개로 이루어지는 라인은, 2014년 무렵의 예상 요건인 9,000개를 한층 넘어서는, 40,000개 이상의 볼 그리드 어레이에 상당한다. 구성요소의 계산값이 유한한 것은, 3개 또는 그 이상의 암 및 8열 또는 그 이상의 열의 볼을 가지는 사형 부재를 포함하는 캐리어를 위한 솔더 볼의 최대 긴장이 솔더의 탄성 한계보다 작음을 가리킨다. 장착 영역이 실리콘이며, 이에 따라 실리콘 집적회로와 동일한 열팽창계수를 가지므로, 집적회로(14)로부터 캐리어(10)로의 범프 접속에 가해지는 긴장이 최소화된다. 이는, 여기에서 설명되는 바와 같은 에칭된 유연 영역(etched compliant region)을 가지는 실리콘 BGA가, 볼 그리드 어레이를 사용하여 칩과 PCB 사이에 생성되는 접속의 개수를 제한하는 열 순환(thermal cycling)으로 인한 파괴라는 문제점에 대한 명확한 해답을 제공할 수 있음을 가리킨다. 또한, 상술한 바와 같이, 오목한 식각(re-entrant etch)(50)에 의하여 한층 개선된 사형 부재(22)를 적용함에 따라 더욱 넓은 표면 영역이 제공됨으로써, 캐리어(10)의 히트 싱크 능력이 더욱 개선되도록 할 수 있다. 이는, 어레이를 이루는 솔더 볼(20)의 개수를 증가시키는 데에도 기여하게 된다.
본 발명이 속하는 분야의 당업자라면, 광범위하게 기술된 본 발명의 정신 또는 범위를 벗어나지 않으면서도 상세한 설명에서 나타낸 바와 같은 본 발명에 대한 다양한 변형 및/또는 변경이 이루어질 수 있음을 예측할 수 있을 것이다. 따라서, 본 실시예들은 모든 측면에서 단지 예시적인 것에 불과할 뿐, 본 발명을 제한하는 의도가 아님을 고려하여야 한다.

Claims (17)

  1. 기판을 제공하는 공정과;
    집적회로를 위한 적어도 하나의 장착 영역(receiving zone)을 상기 기판 상에 설정하고, 상기 적어도 하나의 장착 영역의 둘레에 배열된 복수의 아일랜드-정의 부분(island-defining portion)을 설정하는 공정; 및
    상기 기판으로부터 재료를 제거함으로써 이웃하는 아일랜드-정의 부분 사이에 스프링-유사 부재들(spring-like members)을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 집적회로 캐리어 제조방법.
  2. 제 1항에 있어서,
    전기적 콘택트(electrical contact)를 상기 적어도 하나의 장착 영역 내에 형성하는 공정; 및
    회로 층의 트랙을 경유하여 상기 전기적 콘택트 중 하나에 각각이 전기적으로 접속되는 전기적 단자(electrical terminal)를, 각각의 아일랜드-정의 부분 내에 형성하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 집적회로 캐리어 제조방법.
  3. 제 2항에 있어서,
    상기 기판 상에 금속층을 증착(deposit)시킴으로써 상기 기판의 표면 상에 상기 회로층을 형성하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 집적회로 캐리어 제조방법.
  4. 제 1항에 있어서,
    상기 적어도 하나의 장착 영역 및 상기 아일랜드-정의 부분들을 상기 기판의 표면에 형성된 마스크에 의해 설정하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 집적회로 캐리어 제조방법.
  5. 제 4항에 있어서,
    상기 마스크를 갖는 상기 기판을 빛에 노출시킨 후, 상기 기판을 에칭함으로써, 스프링-유사 부재들(spring-like members)을 생성하기 위해 상기 기판의 상기 재료를 제거하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 집적회로 캐리어 제조방법.
  6. 삭제
  7. 제 1항에 있어서,
    절연층을 가지며, 도우핑되지 않은 실리콘(undoped silicon) 웨이퍼로부터 상기 기판을 형성하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 집적회로 캐리어 제조방법.
  8. 제 1항에 있어서,
    상기 기판 내에 오목부(recess)를 형성함으로써 상기 적어도 하나의 장착 영역을 설정하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 집적회로 캐리어 제조방법.
  9. 삭제
  10. 제 2항에 있어서,
    상기 기판을 관통하는 경로와, 상기 전기적 콘택트를 갖는 상기 경로를 둘러싸는 상기 기판의 영역을 형성함으로써, 상기 적어도 하나의 장착 영역을 설정하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 집적회로 캐리어 제조방법.
  11. 삭제
  12. 기판;
    상기 기판상에 집적회로를 장착하기 위한 최소한 하나의 장착 영역;
    상기 최소한 하나의 장착 영역 주위로 배열된 복수개의 캐리어 부분들과;
    인근의 캐리어 부분들 사이에 배열된 스프링-유사 부재들을 포함하는 집적회로 캐리어.
  13. 제12항에 있어서,
    상기 최소한 하나의 장착 영역에서의 전기적 콘택트들은 상기 기판상에 형성된 회로층을 통해 각 캐리어 부분에서의 전기적 단자에 전기적으로 연결되도록 배열되는 집적회로 캐리어.
  14. 제13항에 있어서,
    상기 최소한 하나의 장착 영역은 상기 기판을 관통하는 경로와, 상기 전기적 콘택트를 갖는 상기 경로를 둘러싸는 상기 기판의 영역에 의해 상기 기판상에 설정되는 집적회로 캐리어.
  15. 제12항에 있어서,
    상기 스프링-유사 부재들은 사형 부재들인 집적회로 캐리어.
  16. 제12항에 있어서,
    상기 기판은 절연층을 가지면서 도우핑되지 않은 웨이퍼로부터 형성되는 집적회로 캐리어.
  17. 제12항에 있어서,
    상기 최소한 하나의 장착 영역은 오목부에 의해 상기 기판에 설정되는 집적회로 캐리어.
KR1020037005531A 2000-10-20 2001-10-19 집적회로 캐리어 제조방법 KR100619583B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/693,484 2000-10-20
US09/693,484 US6775906B1 (en) 2000-10-20 2000-10-20 Method of manufacturing an integrated circuit carrier
PCT/AU2001/001334 WO2002034019A1 (en) 2000-10-20 2001-10-19 Method of manufacturing an integrated circuit carrier

Publications (2)

Publication Number Publication Date
KR20030074608A KR20030074608A (ko) 2003-09-19
KR100619583B1 true KR100619583B1 (ko) 2006-09-01

Family

ID=24784853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037005531A KR100619583B1 (ko) 2000-10-20 2001-10-19 집적회로 캐리어 제조방법

Country Status (11)

Country Link
US (10) US6775906B1 (ko)
EP (1) EP1410701B1 (ko)
JP (2) JP2004511920A (ko)
KR (1) KR100619583B1 (ko)
CN (1) CN1235452C (ko)
AT (1) ATE410042T1 (ko)
AU (2) AU1363702A (ko)
DE (1) DE60136014D1 (ko)
IL (2) IL155460A0 (ko)
WO (1) WO2002034019A1 (ko)
ZA (1) ZA200303174B (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221043B1 (en) * 2000-10-20 2007-05-22 Silverbrook Research Pty Ltd Integrated circuit carrier with recesses
US6775906B1 (en) * 2000-10-20 2004-08-17 Silverbrook Research Pty Ltd Method of manufacturing an integrated circuit carrier
US6890185B1 (en) * 2003-11-03 2005-05-10 Kulicke & Soffa Interconnect, Inc. Multipath interconnect with meandering contact cantilevers
JP2007053248A (ja) * 2005-08-18 2007-03-01 Tdk Corp フレキシブル基板、実装構造、表示ユニット、及び携帯用電子機器
WO2010042653A1 (en) 2008-10-07 2010-04-15 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
CA2780747C (en) * 2008-11-12 2020-08-25 Mc10, Inc. Extremely stretchable electronics
EP2356680B1 (en) * 2008-11-12 2015-04-08 Mc10, Inc. Extremely stretchable electronics
CN101909413A (zh) * 2009-06-03 2010-12-08 鸿富锦精密工业（深圳）有限公司 金属网孔板、盖板制造方法及电子设备
US8837159B1 (en) * 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
US8471387B2 (en) * 2010-05-12 2013-06-25 Monolithe Semiconductor Inc. Extendable network structure
US8531014B2 (en) * 2010-09-27 2013-09-10 Infineon Technologies Ag Method and system for minimizing carrier stress of a semiconductor device
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
US9226402B2 (en) 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
US9295842B2 (en) 2012-07-05 2016-03-29 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
KR20150031324A (ko) 2012-07-05 2015-03-23 엠씨10, 인크 유동 감지를 포함하는 카테터 장치
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
EP2906960A4 (en) 2012-10-09 2016-06-15 Mc10 Inc CONFORMING ELECTRONICS INTEGRATED WITH A DRESS
US9706647B2 (en) 2013-05-14 2017-07-11 Mc10, Inc. Conformal electronics including nested serpentine interconnects
CA2920485A1 (en) 2013-08-05 2015-02-12 Mc10, Inc. Flexible temperature sensor including conformable electronics
CN105705093A (zh) 2013-10-07 2016-06-22 Mc10股份有限公司 用于感测和分析的适形传感器系统
WO2015077559A1 (en) 2013-11-22 2015-05-28 Mc10, Inc. Conformal sensor systems for sensing and analysis of cardiac activity
CA2935372C (en) 2014-01-06 2023-08-08 Mc10, Inc. Encapsulated conformal electronic systems and devices, and methods of making and using the same
US10485118B2 (en) 2014-03-04 2019-11-19 Mc10, Inc. Multi-part flexible encapsulation housing for electronic devices and methods of making the same
US9402312B2 (en) 2014-05-12 2016-07-26 Invensas Corporation Circuit assemblies with multiple interposer substrates, and methods of fabrication
US9899330B2 (en) 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
US10297572B2 (en) 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits
USD781270S1 (en) 2014-10-15 2017-03-14 Mc10, Inc. Electronic device having antenna
CN107530004A (zh) 2015-02-20 2018-01-02 Mc10股份有限公司 基于贴身状况、位置和/或取向的可穿戴式设备的自动检测和构造
WO2016140961A1 (en) 2015-03-02 2016-09-09 Mc10, Inc. Perspiration sensor
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10653332B2 (en) 2015-07-17 2020-05-19 Mc10, Inc. Conductive stiffener, method of making a conductive stiffener, and conductive adhesive and encapsulation layers
US10709384B2 (en) 2015-08-19 2020-07-14 Mc10, Inc. Wearable heat flux devices and methods of use
CN107923081B (zh) 2015-08-20 2020-08-18 苹果公司 具有嵌入式电子部件的织物
CN107924906B (zh) 2015-08-20 2021-01-05 苹果公司 具有电子部件阵列的基于织物的物品
EP3356003A4 (en) 2015-10-01 2019-04-03 Mc10, Inc. METHOD AND SYSTEM FOR INTERACTION WITH A VIRTUAL ENVIRONMENT
EP3359031A4 (en) 2015-10-05 2019-05-22 Mc10, Inc. METHOD AND SYSTEM FOR NEUROMODULATION AND STIMULATION
EP3420732B8 (en) 2016-02-22 2020-12-30 Medidata Solutions, Inc. System, devices, and method for on-body data and power transmission
US10673280B2 (en) 2016-02-22 2020-06-02 Mc10, Inc. System, device, and method for coupled hub and sensor node on-body acquisition of sensor information
EP3445230B1 (en) 2016-04-19 2024-03-13 Medidata Solutions, Inc. Method and system for measuring perspiration
US10447347B2 (en) 2016-08-12 2019-10-15 Mc10, Inc. Wireless charger and high speed data off-loader
US10799403B2 (en) 2017-12-28 2020-10-13 Stryker Corporation Patient transport apparatus with controlled auxiliary wheel deployment
US10779403B2 (en) 2018-09-20 2020-09-15 Apple Inc. Shorting pattern between pads of a camera module

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723176A (en) * 1969-06-19 1973-03-27 American Lava Corp Alumina palladium composite
US3670409A (en) * 1970-11-19 1972-06-20 Gte Automatic Electric Lab Inc Planar receptacle
US4426773A (en) * 1981-05-15 1984-01-24 General Electric Ceramics, Inc. Array of electronic packaging substrates
JPH0654798B2 (ja) 1985-03-11 1994-07-20 沖電気工業株式会社 半導体集積回路装置の製造方法
US4802277A (en) * 1985-04-12 1989-02-07 Hughes Aircraft Company Method of making a chip carrier slotted array
JPS6169150A (ja) 1985-09-06 1986-04-09 Nec Corp 半導体集積回路装置
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US5086337A (en) * 1987-01-19 1992-02-04 Hitachi, Ltd. Connecting structure of electronic part and electronic device using the structure
JPH01144652A (ja) 1987-11-30 1989-06-06 Nec Corp 集積回路
JPH01258458A (ja) * 1988-04-08 1989-10-16 Nec Corp ウェーハ集積型集積回路
US4967260A (en) * 1988-05-04 1990-10-30 International Electronic Research Corp. Hermetic microminiature packages
US4989063A (en) * 1988-12-09 1991-01-29 The United States Of America As Represented By The Secretary Of The Air Force Hybrid wafer scale microcircuit integration
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
EP0482247A1 (en) 1990-10-26 1992-04-29 International Business Machines Corporation Method for producing an integrated circuit structure with a dense multilayer metallization pattern
US5379191A (en) * 1991-02-26 1995-01-03 Microelectronics And Computer Technology Corporation Compact adapter package providing peripheral to area translation for an integrated circuit chip
US5173055A (en) * 1991-08-08 1992-12-22 Amp Incorporated Area array connector
US6568073B1 (en) * 1991-11-29 2003-05-27 Hitachi Chemical Company, Ltd. Process for the fabrication of wiring board for electrical tests
JPH0685010A (ja) * 1992-09-02 1994-03-25 Toshiba Corp マルチチップモジュール
DE4342767A1 (de) * 1993-12-15 1995-06-22 Ant Nachrichtentech Verfahren zur Herstellung einer quaderförmigen Vertiefung zur Aufnahme eines Bauelementes in einer Trägerplatte
US5802699A (en) * 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US5632631A (en) * 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US6361959B1 (en) * 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US5983492A (en) * 1996-11-27 1999-11-16 Tessera, Inc. Low profile socket for microelectronic components and method for making the same
JP3294740B2 (ja) 1995-07-31 2002-06-24 富士通株式会社 半導体装置
US5810609A (en) * 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
DE19534590A1 (de) 1995-09-11 1997-03-13 Laser & Med Tech Gmbh Scanning Ablation von keramischen Werkstoffen, Kunststoffen und biologischen Hydroxylapatitmaterialien, insbesondere Zahnhartsubstanz
EP0802569B1 (en) 1996-04-15 2003-09-24 STMicroelectronics S.r.l. FLASH-EPROM integrated with EEPROM
AU3141297A (en) * 1996-05-24 1997-12-09 Tessera, Inc. Connectors for microelectronic elements
JP2755252B2 (ja) * 1996-05-30 1998-05-20 日本電気株式会社 半導体装置用パッケージ及び半導体装置
US5938452A (en) * 1996-12-23 1999-08-17 General Electric Company Flexible interface structures for electronic devices
US6064576A (en) * 1997-01-02 2000-05-16 Texas Instruments Incorporated Interposer having a cantilevered ball connection and being electrically connected to a printed circuit board
US5796050A (en) 1997-02-05 1998-08-18 International Business Machines Corporation Flexible board having adhesive in surface channels
US6114763A (en) * 1997-05-30 2000-09-05 Tessera, Inc. Semiconductor package with translator for connection to an external substrate
US6313402B1 (en) * 1997-10-29 2001-11-06 Packard Hughes Interconnect Company Stress relief bend useful in an integrated circuit redistribution patch
JPH11135675A (ja) * 1997-10-30 1999-05-21 Kawasaki Steel Corp 半導体装置及びその製造方法
DE19754874A1 (de) * 1997-12-10 1999-06-24 Siemens Ag Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
JP3398319B2 (ja) * 1997-12-16 2003-04-21 新光電気工業株式会社 半導体装置及びその製造方法
US5973394A (en) * 1998-01-23 1999-10-26 Kinetrix, Inc. Small contactor for test probes, chip packaging and the like
JPH11284029A (ja) 1998-03-27 1999-10-15 Denso Corp 電子部品の実装構造
JP3575324B2 (ja) 1998-03-31 2004-10-13 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
WO1999059206A2 (en) 1998-05-13 1999-11-18 Koninklijke Philips Electronics N.V. Semiconductor device and method for making the device
CN100419978C (zh) * 1998-06-12 2008-09-17 株式会社瑞萨科技 半导体装置及其制造方法
JP2000012732A (ja) 1998-06-24 2000-01-14 Rohm Co Ltd Ｂｇａ型半導体装置の構造
US6160715A (en) * 1998-09-08 2000-12-12 Lucent Technologies Inc. Translator for recessed flip-chip package
US6341071B1 (en) 1999-03-19 2002-01-22 International Business Machines Corporation Stress relieved ball grid array package
US6396143B1 (en) * 1999-04-30 2002-05-28 Mitsubishi Gas Chemical Company, Inc. Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
US6078505A (en) 1999-05-14 2000-06-20 Triquint Semiconductor, Inc. Circuit board assembly method
US6365967B1 (en) * 1999-05-25 2002-04-02 Micron Technology, Inc. Interconnect structure
JP3494593B2 (ja) * 1999-06-29 2004-02-09 シャープ株式会社 半導体装置及び半導体装置用基板
US6524115B1 (en) * 1999-08-20 2003-02-25 3M Innovative Properties Company Compliant interconnect assembly
JP2001094228A (ja) 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置の実装構造
US6393143B1 (en) * 1999-12-08 2002-05-21 The United States Of America As Represented By The Secretary Of The Navy Technique for estimating the pose of surface shapes using tripod operators
JP3772078B2 (ja) * 2000-09-29 2006-05-10 株式会社東芝 半導体装置及び半導体装置搭載用配線基板
US6710457B1 (en) * 2000-10-20 2004-03-23 Silverbrook Research Pty Ltd Integrated circuit carrier
US6507099B1 (en) * 2000-10-20 2003-01-14 Silverbrook Research Pty Ltd Multi-chip integrated circuit carrier
US6775906B1 (en) * 2000-10-20 2004-08-17 Silverbrook Research Pty Ltd Method of manufacturing an integrated circuit carrier

Also Published As

Publication number Publication date
US7402894B2 (en) 2008-07-22
AU1363702A (en) 2002-04-29
US20040255456A1 (en) 2004-12-23
EP1410701A1 (en) 2004-04-21
DE60136014D1 (de) 2008-11-13
US7247941B2 (en) 2007-07-24
US20080099932A1 (en) 2008-05-01
WO2002034019A1 (en) 2002-04-25
US6775906B1 (en) 2004-08-17
JP2004511920A (ja) 2004-04-15
EP1410701A4 (en) 2006-03-22
US20070228547A1 (en) 2007-10-04
US7767912B2 (en) 2010-08-03
US7154172B2 (en) 2006-12-26
US7307354B2 (en) 2007-12-11
US20090073668A1 (en) 2009-03-19
JP4658772B2 (ja) 2011-03-23
US7936063B2 (en) 2011-05-03
US20100202122A1 (en) 2010-08-12
KR20030074608A (ko) 2003-09-19
CN1471802A (zh) 2004-01-28
US20080247145A1 (en) 2008-10-09
US7705452B2 (en) 2010-04-27
US20060215382A1 (en) 2006-09-28
AU2002213637B2 (en) 2004-04-22
EP1410701B1 (en) 2008-10-01
IL155460A0 (en) 2003-11-23
US20050001308A1 (en) 2005-01-06
CN1235452C (zh) 2006-01-04
US7107674B2 (en) 2006-09-19
US20070045813A1 (en) 2007-03-01
JP2006080555A (ja) 2006-03-23
IL155460A (en) 2008-04-13
ATE410042T1 (de) 2008-10-15
ZA200303174B (en) 2003-11-06
US7479697B2 (en) 2009-01-20

Similar Documents

Publication Publication Date Title
KR100619583B1 (ko) 집적회로 캐리어 제조방법
AU2002213637A1 (en) Method of manufacturing an integrated circuit carrier
US7919872B2 (en) Integrated circuit (IC) carrier assembly with first and second suspension means
US20110226520A1 (en) Integrated circuit carrier assembly
JP2006054493A (ja) マルチチップ集積回路キャリヤ
AU2004203187B2 (en) Method of reducing rigidity of a substrate
AU2004202249B2 (en) Method of mounting an integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee