DE112021004524T5 - Substrat für Halbleiterbauelement - Google Patents

Substrat für Halbleiterbauelement Download PDF

Info

Publication number
DE112021004524T5
DE112021004524T5 DE112021004524.5T DE112021004524T DE112021004524T5 DE 112021004524 T5 DE112021004524 T5 DE 112021004524T5 DE 112021004524 T DE112021004524 T DE 112021004524T DE 112021004524 T5 DE112021004524 T5 DE 112021004524T5
Authority
DE
Germany
Prior art keywords
circuit pattern
ceramic substrate
semiconductor device
heat dissipation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021004524.5T
Other languages
English (en)
Inventor
Hiroaki Ichioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
NGK Electronics Devices Inc
Original Assignee
NGK Insulators Ltd
NGK Electronics Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd, NGK Electronics Devices Inc filed Critical NGK Insulators Ltd
Publication of DE112021004524T5 publication Critical patent/DE112021004524T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • H01L23/49844Geometry or layout for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Halbleiterbauelement-Substrat gemäß der vorliegenden Erfindung weist auf: ein Keramiksubstrat mit einer ersten Fläche und einer zweiten Fläche; ein Schaltungsmuster aus Metall, das mit der ersten Fläche des Keramiksubstrats gebondet ist; und eine Wärmeableitungsplatte aus Metall, die mit der zweiten Fläche des Keramiksubstrats gebondet ist. Das Schaltungsmuster ist aus einer Vielzahl von Teilen gebildet und wenn eine Anzahl an Hohlräumen mit einem Durchmesser von 1 mm oder weniger pro 1 cm2, die an einer Grenzfläche zwischen dem Keramiksubstrat und dem Schaltungsmuster vorhanden sind, als F und eine Anzahl an Hohlräumen mit einem Durchmesser von 1mm oder weniger pro 1 cm2, die an der Grenzfläche zwischen dem Keramiksubstrat und der Wärmeableitungsplatte vorhanden sind, als B definiert ist, ist F/B>1 erfüllt.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement-Substrat.
  • Technischer Hintergrund
  • Als Halbleiterbauelement-Substrat zur Verwendung in einem Leistungstransistormodul oder dergleichen sind DBOC-Substrate (Direct Bonding Of Copper) bekannt, bei denen ein Schaltungsmuster aus Metall und eine Wärmeableitungsplatte mit beiden Seiten eines Keramiksubstrats gebondet sind (siehe zum Beispiel Patentliteratur 1 bis 4). Die angeführte Patentliteratur offenbart eine Reduzierung der zwischen dem Keramiksubstrat und dem Schaltungsmuster und Kühlkörper entstehenden Hohlräume, um eine hohe Bondfestigkeit zwischen dem Keramiksubstrat und dem Schaltungsmuster und Kühlkörper zu gewährleisten.
  • Liste der Anführungen
  • Patentliteratur
    • Patentliteratur 1: JP H9-283671A
    • Patentliteratur 2: JP H10-154774A
    • Patentliteratur 3: JP 2001-48671A
    • Patentliteratur 4: JP 2013-207236A
  • Kurzdarstellung der Erfindung
  • Technisches Problem
  • Da die Schaltungsmuster auf den oben beschriebenen Halbleiterbauelement-Substraten aus einer Vielzahl von Teilen zusammengesetzt sind, weisen die Schaltungsmuster mehr Ecken, an denen sich thermische Spannung tendenziell konzentriert, als die Wärmeableitungsplatten auf. Folglich besteht das Problem, dass die Oberfläche eines Keramiksubstrats, auf dem das Schaltungsmuster gebondet ist, aufgrund von thermischer Spannung anfällig für ein Ablösen des Schaltungsmusters ist.
  • Die vorliegende Erfindung erfolgte, um das oben genannte Problem zu lösen, und eine Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines Halbleiterbauelement-Substrats, das ein Ablösen eines Schaltungsmusters unterbinden kann.
  • Lösung des Problems
  • Punkt 1. Ein Halbleiterbauelement-Substrat weist auf: ein Keramiksubstrat mit einer ersten Fläche und einer zweiten Fläche;
    ein Schaltungsmuster aus Metall, das mit der ersten Fläche des Keramiksubstrats gebondet ist; und
    eine Wärmeableitungsplatte aus Metall, die mit der zweiten Fläche des Keramiksubstrats gebondet ist,
    wobei das Schaltungsmuster aus einer Vielzahl von Teilen gebildet ist, und
    wenn eine Anzahl an Hohlräumen mit einem Durchmesser von 1 mm oder weniger pro 1 cm2, die an einer Grenzfläche zwischen dem Keramiksubstrat und dem Schaltungsmuster vorhanden sind, als F und eine Anzahl an Hohlräumen mit einem Durchmesser von 1mm oder weniger pro 1 cm2, die an der Grenzfläche zwischen dem Keramiksubstrat und der Wärmeableitungsplatte vorhanden sind, als B definiert ist, F/B>1 erfüllt ist.
  • Punkt 2. Das Halbleiterbauelement-Substrat nach Punkt 1, wobei 10≤F/B≤30 erfüllt ist.
  • Punkt 3. Das Halbleiterbauelement-Substrat nach Punkt 1 oder 2, wobei 0,2≤F≤2,5.
  • Punkt 4. Das Halbleiterbauelement-Substrat nach einem der Punkte 1 bis 3, wobei B≤0,1/cm2.
  • Vorteilhafte Wirkungen der Erfindung
  • Gemäß der vorliegenden Erfindung ist es möglich, ein Ablösen eines Schaltungsmusters zu unterbinden.
  • Figurenliste
    • 1 ist eine Querschnittsansicht zur Darstellung einer Ausführungsform eines Halbleiterbauelements, das ein Halbleiterbauelement-Substrat gemäß der vorliegenden Erfindung aufweist;
    • 2 zeigt ein Verfahren zur Definition eines Durchmessers eines Hohlraums;
    • 3A ist eine Draufsicht einer Schaltungsmusterseite von Halbleiterbauelement-Substraten gemäß Beispielen 1 bis 5;
    • 3B ist eine Draufsicht einer Wärmeableitungsplattenseite der Halbleiterbauelement-Substrate gemäß Beispielen 1 bis 5;
    • 4 ist ein Bild, das durch eine Ultraschall-Abbildungsvorrichtung aufgenommen wurde;
    • 5 zeigt Ergebnisse der Bewertung der Zuverlässigkeit von Beispiel 1; und
    • 6 zeigt Ergebnisse der Bewertung der Zuverlässigkeit von Beispiel 3.
  • Beschreibung von Ausführungsformen
  • Eine Ausführungsform eines Halbleiterbauelement-Substrats gemäß der vorliegenden Erfindung wird nun unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. 1 ist eine Querschnittsansicht eines Halbleiterbauelements, das ein Halbleiterbauelement-Substrat gemäß der vorliegenden Ausführungsform aufweist.
  • 1. Überblick über das Halbleiterbauelement
  • Das Halbleiterbauelement gemäß der vorliegenden Ausführungsform wird als Leistungsmodul in verschiedenen elektronischen Einrichtungen verwendet, einschließlich beispielsweise eines Automobils, einer Klimaanlage, eines Industrieroboters, eines gewerblichen Aufzugs, eines Mikrowellenherds für den Haushalt, eines Reiskochers mit Induktionserwärmung, eines Stromgenerators (wie etwa eines Windstromgenerators, eines Solarstromgenerators oder einer Brennstoffzelle), eines Elektrozugs und einer unterbrechungsfreien Stromversorgung (USV).
  • Wie in 1 dargestellt ist ein Halbleiterbauelement 1 gemäß der vorliegenden Ausführungsform mit einem Halbleiterbauelement-Substrat 2, einem ersten Bondmaterial 5, einem zweiten Bondmaterial 5', einem Halbleiterchip 6, Bonddrähten 7 und einem Kühlkörper 8 ausgestattet.
  • Das Halbleiterbauelement-Substrat 2 ist ein sogenanntes „DBOC“-Substrat (Direct Bonding of Copper), das mit einem plattenartigen Keramiksubstrat 3, das ein Isolator ist, einem Schaltungsmuster 4, das mit einer oberen Fläche (oder „ersten Fläche“) des Keramiksubstrats 3 gebondet ist, und einer Wärmeableitungsplatte 4' versehen ist, die mit einer unteren Fläche (oder „zweiten Fläche“) gebondet ist.
  • Das Keramiksubstrat 3 kann aus einer Keramik gebildet sein, beispielsweise Aluminiumoxidkeramik oder Aluminiumoxidkeramik, der Zirconiumoxid zugesetzt wurde. Es bestehen keine konkreten Beschränkungen für die Dicke des Keramiksubstrats 3, beispielsweise beträgt die Dicke jedoch vorzugsweise 0,20 bis 1,00 mm und ferner bevorzugt 0,25 bis 0,64 mm.
  • In dem Schaltungsmuster 4 ist zum Beispiel eine Übertragungsschaltung ausgebildet. Das heißt, das Schaltungsmuster 4 ist aus einer Vielzahl von Teilen zusammengesetzt, die elektrisch voneinander isoliert sind. Das Material, welches das Schaltungsmuster 4 bildet, kann beispielsweise ein Metall wie etwa Kupfer oder Aluminium sein. Es bestehen keine konkreten Beschränkungen für die Dicke des Schaltungsmusters 4, beispielsweise beträgt die Dicke jedoch vorzugsweise 0,10 bis 0,60 mm und ferner bevorzugt 0,20 bis 0,50 mm. Andererseits ist die Wärmeableitungsplatte 4' als flache Platte ausgebildet und ist mit nahezu der gesamten unteren Fläche des Keramiksubstrats 1 gebondet. Die Wärmeableitungsplatte 4' kann aus demselben Material und mit derselben Dicke wie das Schaltungsmuster 4 gebildet sein.
  • Der Halbleiterchip 6 ist vermittels des ersten Bondmaterials 5 mit der oberen Fläche des auf diese Weise gebildeten Halbleiterbauelement-Substrats 2, das heißt mit einem Teil der oberen Fläche des Schaltungsmusters 4 gebondet. Der Halbleiterchip 6 und das Schaltungsmuster 4 sind zudem durch die Bonddrähte 7 verbunden.
  • Andererseits ist der Kühlkörper 8 vermittels eines zweiten Bondmaterials 5' mit der unteren Fläche des Halbleiterbauelement-Substrats 2, das heißt mit der unteren Fläche der Wärmeableitungsplatte 4' gebondet. Der Kühlkörper 8 ist eine bekannte Konfiguration und kann beispielsweise aus einem Metall wie etwa Kupfer hergestellt sein.
  • Als nächstes wird ein Beispiel-Verfahren zur Herstellung des zuvor beschriebenen Halbleiterbauelement-Substrats 2 beschrieben. Im Folgenden wird ein Beispiel beschrieben, in dem Kupfer als das Metallmaterial zum Aufbau des Schaltungsmusters 4 und der Wärmeableitungsplatte 4' verwendet wird. Zunächst wird eine mehrschichtige Struktur gebildet, in der Kupferplatten als Metallplatten auf der oberen Fläche und der unteren Fläche des Keramiksubstrats 3 angeordnet sind. Die Oberflächen der hierbei verwendeten Kupferplatten sind oxidiert. Als nächstes wird diese mehrschichtige Struktur ungefähr 10 Minuten lang unter Bedingungen einer Stickstoffatmosphäre bei 1065 °C bis 1083 °C erhitzt. Dadurch wird an den Grenzflächen, an denen das Keramiksubstrat 3 und die jeweiligen Kupferplatten gebondet sind (im Folgenden zusammenfassend als die „Bond-Grenzflächen“ bezeichnet), eine eutektische Cu-O-Flüssigphase erzeugt, welche die jeweiligen Flächen des Keramiksubstrats 3 benetzt. Danach wird die eutektische Cu-O-Flüssigphase durch Abkühlen der mehrschichtigen Struktur verfestigt und die Kupferplatten werden mit beiden Flächen des Keramiksubstrats 3 gebondet.
  • Als nächstes wird das Schaltungsmuster 4 auf der Kupferplatte auf der oberen Fläche des Keramiksubstrats 2 zum Beispiel durch Ätzen gebildet. Andererseits wird die Kupferplatte auf der unteren Fläche die Wärmeableitungsplatte 4'. Auf diese Weise wird das Halbleiterbauelement-Substrat 2 gebildet.
  • 2. Hohlräume an den Keramiksubstratflächen
  • Wie oben beschrieben entstehen, obwohl Metallplatten wie etwa Kupferplatten mit beiden Seiten des Keramiksubstrats 2 gebondet werden, dabei Hohlräume (Luftblasen) an den Grenzflächen zwischen dem Keramiksubstrat 2 und den jeweiligen Metallplatten. Im Allgemeinen sinkt die Bondfestigkeit bei einer Zunahme der Anzahl an Hohlräumen, was nicht bevorzugt ist. Der vorliegende Erfinder hat jedoch herausgefunden, dass es bevorzugt ist, dass an der Grenzfläche zwischen dem Schaltungsmuster 4 und dem Keramiksubstrat 2 ein gewisses Maß an Hohlräumen entsteht.
  • Obwohl die Wärmeableitungsplatte 4' durch eine flache Platte gebildet ist, weist das Schaltungsmuster 4 mehr Ecken als die Wärmeableitungsplatte 4' auf, da das Schaltungsmuster 4 aus einer Vielzahl von Teilen zusammengesetzt ist (siehe zum Beispiel die nachstehend beschriebenen 3A und 3B). Thermische Spannung, die durch Unterschiede des Wärmeausdehnungskoeffizienten zwischen den Kupferplatten 4 und 4' und dem Keramiksubstrat 2 entsteht, konzentriert sich tendenziell an Ecken. Aus diesem Grund besteht das Problem, dass das Schaltungsmuster 4 aufgrund von thermischer Spannung, die in der Nähe der Bond-Grenzfläche zwischen dem Schaltungsmuster 4 und dem Keramiksubstrat 2 erzeugt wird, anfällig für ein Ablösen ist. Andererseits hat der vorliegende Erfinder herausgefunden, dass es möglich ist, ein Ablösen des Schaltungsmusters 4 zu unterbinden, wenn eine Anzahl an Hohlräumen F mit einem Durchmesser von 1 mm oder weniger pro 1 cm2 an der Grenzfläche zwischen dem Keramiksubstrat 2 und dem Schaltungsmuster 4 und eine Anzahl an Hohlräumen B mit einem Durchmesser von 1 mm oder weniger pro 1 cm2 an der Grenzfläche zwischen dem Keramiksubstrat 2 und der Wärmeableitungsplatte einen nachstehenden Ausdruck (1) erfüllen. Es sei angemerkt, dass F und B berechnet werden, indem Anzahlen an Hohlräumen, die auf jeder Fläche gemessen wird, durch den Flächeninhalt des Schaltungsmusters 4 bzw. den Flächeninhalt des Kühlkörpers 4' dividiert wird. F/B > 1
    Figure DE112021004524T5_0001
  • Das heißt, es war ersichtlich, dass dadurch, dass die Anzahl an Hohlräumen F auf der Seite des Schaltungsmusters 4 größer gestaltet wird als die Anzahl an Hohlräumen B auf der Seite der Wärmeableitungsplatte 4', thermische Spannung, die in der Nähe der Bond-Grenzfläche zwischen dem Schaltungsmuster 4 und der ersten Fläche des Keramiksubstrats 2 entsteht, abgebaut werden kann, was es ermöglicht, ein Ablösen des Schaltungsmusters 4 zu unterbinden. Es wird vermutet, dass dies darauf zurückzuführen ist, dass eine Bondschicht, die gebildet wird, indem sich die eutektische Cu-O-Flüssigphase an der Bond-Grenzfläche zwischen dem Schaltungsmuster 4 und dem Keramiksubstrat 2 verfestigt, aufgrund des Vorhandenseins von Hohlräumen leicht verformbar ist, was eine Wirkung des Abbauens der thermischen Spannung nach sich zieht. Andererseits ist es, wenn die Anzahl an Hohlräumen B auf der Seite der Wärmeableitungsplatte 4' gering ist, möglich, eine Reduzierung der Bondfestigkeit und eine Abnahme der Wärmeableitungsleistung zu unterbinden. Es ist bevorzugt, dass F/B größer ist, sodass 3 oder mehr bevorzugt ist, 5 oder mehr ferner bevorzugt ist, 8 oder mehr noch ferner bevorzugt ist und 10 oder mehr besonders bevorzugt ist. Andererseits ist, wenn F/B zu groß ist, die Anzahl an Hohlräumen F auf der Seite des Schaltungsmusters 4 zu groß. Daher ist es beispielsweise bevorzugt, dass F/B 30 oder kleiner und besonders bevorzugt 20 oder kleiner ist. Genauer gesagt ist es im Hinblick auf die Bondfestigkeit und die Wärmeableitung bevorzugt, dass F/B 30 oder kleiner und ferner bevorzugt 20 oder kleiner ist.
  • Genauer gesagt beträgt die Anzahl an Hohlräumen F vorzugsweise 0,2/cm2 oder mehr, ferner bevorzugt 0,5/cm2 oder mehr und besonders bevorzugt 1,0/cm2 oder mehr. Andererseits beträgt die Anzahl an Hohlräumen F vorzugsweise 2,5/cm2 oder weniger, ferner bevorzugt 2,0/cm2 oder weniger und noch ferner bevorzugt 1,5/cm2 oder weniger. Genauer gesagt beträgt im Hinblick auf die Bondfestigkeit und die Wärmeableitung die Anzahl an Hohlräumen F vorzugsweise 2,0/cm2 oder weniger und ferner bevorzugt 1,5/cm2 oder weniger. Andererseits wird, wenn die Anzahl an Hohlräumen F 2,5/cm2 übersteigt, das Schaltungsmuster 4 anfällig für ein Ablösen, was nicht bevorzugt ist. Im Hinblick auf die Bondfestigkeit und die Wärmeableitung ist die Anzahl an Hohlräumen B vorzugsweise so gering wie möglich und beträgt vorzugsweise 0,1/cm2 oder weniger, ferner bevorzugt 0,07/cm2 oder weniger und besonders bevorzugt 0,05/cm2 oder weniger.
  • Das Verfahren zur Messung der Anzahl an Hohlräumen kann zum Beispiel wie folgt erfolgen. Zunächst wird ein Bild der Bond-Grenzfläche zwischen der Kupferplatte und dem Keramiksubstrat mit einer Ultraschall-Abbildungsvorrichtung aufgenommen. Ein Beispiel einer Ultraschall-Abbildungsvorrichtung ist ein Scanning Acoustic Tomograph (SAT) (Ultraschalltomograph) FS100III, hergestellt durch Hitachi Power Solutions Co., Ltd. Dabei erfolgt ein Binarisierungsprozess des aufgenommenen Bilds, sodass Teile, in denen an der Bond-Grenzfläche zwischen der Kupferplatte und dem Keramiksubstrat Hohlräume entstehen, weiß werden. Die Anzahlen an Hohlräumen mit einem Durchmesser von 1 mm oder weniger auf der Schaltungsmusterseite und der Wärmeableitungsplattenseite wird dann gemessen und die Anzahlen an Hohlräumen pro Flächeneinheit werden als F und B festgelegt.
  • Die Durchmesser der Hohlräume werden wie folgt definiert. Zunächst wird die Bond-Grenzfläche zwischen der Kupferplatte und dem Keramiksubstrat mit einer Ultraschall-Abbildungsvorrichtung fotografiert. Ein Beispiel einer Ultraschall-Abbildungsvorrichtung ist ein Scanning Acoustic Tomograph (SAT) (Ultraschalltomograph) FS100III, hergestellt durch Hitachi Power Solutions Co., Ltd. Dabei erfolgt ein Binarisierungsprozess des aufgenommenen Bilds, sodass Teile, in denen an der Bond-Grenzfläche zwischen einer Kupferplatte und dem Keramiksubstrat Hohlräume entstehen, weiß werden. Die Formen der Hohlräume umfassen Kreise, Ellipsen und unregelmäßige Formen. Aus diesem Grund wird wie in 2 dargestellt ein kleinstes Rechteck 20 festgelegt, das einen Hohlraum 10 aufnehmen kann, und die Abmessung der langen Seite dieses Rechtecks wird als der Durchmesser festgelegt. Wenn ein Hohlraum 10 beispielsweise eine elliptische Form aufweist, stimmt die Abmessung der langen Seite mit der Abmessung der langen Achse der Ellipse überein.
  • Der Binarisierungsprozess, der weiße und schwarze Teile basierend auf dem aufgenommenen Bild identifiziert, erfolgte, indem ein Histogramm erzeugt wurde, in dem die Horizontalachse die Graustufe (Dichtewert) in 256 Stufen von 0 bis 255 ist und die Vertikalachse die Anzahl an Pixeln für jede Stufe ist, ein Graustufen-Schwellenwert auf 135 festgelegt wurde, Pixel mit einer Graustufe von unter 135 als schwarz eingestuft wurden und Pixel mit einer Graustufe von 135 oder mehr als weiß eingestuft wurden. Wenn eine große Anzahl an Hohlräumen an den Bond-Grenzflächen zwischen dem Keramiksubstrat 2 und dem Schaltungsmuster 4 und der Wärmeableitungsplatte 4' entstanden ist, beträgt die Anzahl an Pixeln mit einer Graustufe im Bereich von 0 bis 135 nahezu null und es wurde eine Spitze der Anzahl an Pixeln in dem Bereich beobachtet, in dem die Graustufe 135 bis 255 beträgt. Dementsprechend wurde nahezu das gesamte erfasste Bild weiß. Andererseits betrug, wenn kaum Hohlräume an den Bond-Grenzflächen zwischen dem Keramiksubstrat 2 und dem Schaltungsmuster 4 und der Wärmeableitungsplatte 4' entstanden sind, die Anzahl an Pixeln mit einer Graustufe in einem Bereich von 135 bis 255 nahezu null und es wurde eine Spitze der Anzahl an Pixeln in einem Bereich beobachtet, in dem die Graustufe 0 bis 135 beträgt. Dementsprechend wurde nahezu das gesamte aufgenommene Bild schwarz.
  • Es sei angemerkt, dass, um sicherzustellen, dass die Hohlraumanzahlen B und F den oben genannten Ausdruck (1) erfüllen, die folgenden Parameter in dem Bondschritt der Metallplatten (Kupferplatten) angepasst werden können.
    • • Oxidationsmenge der Oberfläche der Metallplatte (mg/cm2)
    • • Bondtemperatur (°C)
    • • Sauerstoffkonzentration (ppm) in der Stickstoffatmosphäre innerhalb des Ofens
    • • Material der Setzeinrichtung zur Montage des Keramiksubstrats, auf dem die Metallplatten montiert wurden (beispielsweise können Aluminiumoxid und SiC verwendet werden).
  • Beispiele
  • Im Folgenden werden Beispiele der vorliegenden Erfindung beschrieben. Es sei angemerkt, dass die vorliegende Erfindung nicht auf die nachstehend aufgeführten Beispiele beschränkt ist.
  • 1. Anfertigung der Beispiele
  • Die Halbleiterbauelement-Substrate gemäß Beispielen 1 bis 5 wurden unter Verwendung der folgenden Schaltungsmuster, Keramiksubstrate und Wärmeableitungsplatten wie folgt angefertigt. Das Gesamtverfahren zur Anfertigung eines Halbleiterbauelement-Substrats ist wie oben beschrieben.
  • Zunächst wurde ein großflächiges Halbleiterbauelement-Substrat angefertigt. Das heißt, große Kupferplatten von im Wesentlichen derselben Größe wurden mit beiden Flächen eines großen Keramiksubstrats gebondet. Eine Kupferplatte dient zur Verwendung als das Schaltungsmuster und die andere Kupferplatte dient zur Verwendung als die Wärmeableitungsplatte. Die konkreten Abmessungen waren wie folgt.
    • - Großes Keramiksubstrat: ein annähernd 127 mm x 178 mm großes Rechteck mit einer Dicke von 0,32 mm.
    Dieses große Keramiksubstrat enthält 80 Massen-% Aluminiumoxid und 20 Massen-% Zirconiumdioxid.
    • - Große Kupferplatten: annähernd 125 mm x 176 mm große Rechtecke mit einer Dicke von 0,30 mm.
  • Die Bondbedingungen für die Kupferplatten in den Halbleiterbauelement-Substraten gemäß Beispielen 1 bis 5 waren wie in Tabelle 1 nachstehend angegeben. Tabelle 1
    Bondbedingungen
    Oxidation der Kupferplatte (mg/cm2) Bondtemperatur (°C) Sauerstoffkonzentration in Stickstoffatmosphäre innerhalb des Ofens (ppm) Setzeinrichtung
    Beispiel 1 Schaltungsmusterseite 0,13 bis 0,18 1070 40 bis 80 Aluminiumoxid
    Wärmeableitungsplattenseite 0,10 bis 0,15 1070 40 bis 80 Aluminiumoxid
    Beispiel 2 Schaltungsmusterseite 0,13 bis 0,18 1075 20 bis 60 SiC
    Wärmeableitungsplattenseite 0,15 bis 0,20 1080 40 bis 80 Aluminiumoxid
    Beispiel 3 Schaltungsmusterseite 0,15 bis 0,20 1080 10 bis 50 SiC
    Wärmeableitungsplattenseite 0,13 bis 0,18 1070 10 bis 50 SiC
    Beispiel 4 Schaltungsmusterseite 0,18 bis 0,23 1080 20 bis 60 SiC
    Wärmeableitungsplattenseite 0,15 bis 0,20 1070 40 bis 80 SiC
    Beispiel 5 Schaltungsmusterseite 0,20 bis 0,25 1080 20 bis 60 SiC
    Wärmeableitungsplattenseite 0,15 bis 0,20 1075 60 bis 100 Aluminiumoxid
  • Als nächstes wurde die große Kupferplatte auf der Seite, die dem Schaltungsmuster entspricht, geätzt, um zwanzig Schaltungsmuster in einer Anordnung von fünf vertikalen mal vier horizontalen Mustern zu bilden. Danach wurden die Halbleiterbauelement-Substrate der nachstehend angegebenen individuellen Größe durch Vereinzelung produziert.
    • - Schaltungsmuster: die in 3A dargestellte Form mit einer Dicke von 0,3mm.
    Eine Außenform, die aus einem annähernd 24 mm x 43 mm großen Rechteck zusammengesetzt ist. Das heißt, wenn das aus den fünf Teilen zusammengesetzte Schaltungsmuster als einzelnes Rechteck betrachtet wird, beträgt die Außenform dieses Rechtecks annähernd 24 mm x 43 mm. Das Verhältnis des Gesamtflächeninhalts des Schaltungsmusters zu dem Flächeninhalt des Keramiksubstrats betrug 70 bis 80%.
    • - Keramiksubstrat: ein 25 mm x 44 mm großes Rechteck mit einer Dicke von 0,32 mm.
    • - Wärmeableitungsplatte: ein annähernd 24 mm x 43 mm großes Rechteck mit einer Dicke von 0,3 mm mit der in 3B dargestellten Form.
  • Das Keramiksubstrat enthält 80 Massen-% Aluminiumoxid und zu 20 Massen-% Zirconiumdioxid. Als Ergebnis der Messung wurde festgestellt, dass die Halbleiterbauelement-Substrate mit individueller Größe der Beispiele 1 bis 5 die nachstehend angegebenen Anzahlen an Hohlräumen F und B aufwiesen. Die Anzahlen an Hohlräumen F und B für die Beispiele 1 bis 5 in Tabelle 2 sind Durchschnittswerte für die Ergebnisse der Messung von 240 Halbleitersubstraten mit individueller Größe für jedes Beispiel. Tabelle 2
    Anzahl an Hohlräumen F (pro cm2) Anzahl an Hohlräumen B (pro cm2) F/B
    Beispiel 1 0,203 0,021 9,563
    Beispiel 2 0, 937 0,081 11,621
    Beispiel 3 1,269 0,067 18, 936
    Beispiel 4 1,635 0,078 20,903
    Beispiel 5 2,228 0,084 26,541
  • Der zuvor erwähnte Scanning Acoustic Tomograph (SAT) FS100III, hergestellt durch Hitachi Power Solutions Co., Ltd., wurde verwendet, um die Anzahlen an Hohlräumen F und B zu messen.
  • Für die Beispiele 1 bis 5 erfolgte beispielsweise wie in 4 dargestellt eine Messung für Hohlräume 11 mit einem Durchmesser von weniger als 0,2 mm, Hohlräume 12 mit einem Durchmesser von 0,2 mm oder mehr und 1 mm oder weniger und Hohlräume 13 mit einem Durchmesser von über 1 mm. Da es äußerst schwierig ist, mit einer Ultraschall-Abbildungsvorrichtung eine klare Abbildung und Binarisierung durchzuführen, wurden die Hohlräume 11 mit einem Durchmesser von weniger als 0,2 mm nicht in die Hohlraumanzahlen F und B einbezogen. Dementsprechend bezieht sich der Ausdruck „Hohlräume mit einem Durchmesser von 1 mm oder weniger“ in der vorliegenden Auslegeschrift auf die Hohlräume 12 mit einem Durchmesser von 0,2 mm oder mehr und 1 mm oder weniger. Die Anzahl an Hohlräumen 13 mit einem Durchmesser von über 1 mm lag bei mehreren Prozent der Anzahl an Hohlräumen 12 mit einem Durchmesser von 0,2 mm oder mehr und 1 mm oder weniger. Da ihr Einfluss auf die Wirkung der vorliegenden Erfindung als geringfügig eingeschätzt wird, wurden die Hohlräume 13 mit einem Durchmesser von über 1 mm nicht in die Anzahlen an Hohlräumen F und B einbezogen.
  • 2. Zuverlässigkeitsbewertungstests Zuverlässigkeitsbewertungstests erfolgten an fünfzig Proben jedes der Halbleiterbauelement-Substrate gemäß Beispielen 1 bis 5, die wie oben beschrieben angefertigt wurden. Bei den Zuverlässigkeitsbewertungstests wurden die Halbleiterbauelement-Substrate der Beispiele 1 bis 5 in einer Kammer mit konstanter Temperatur platziert, wurden 15 Minuten lang in einer Umgebung von -40 °C in Luft platziert und dann auf 150 °C erhitzt. Die Proben wurden 15 Minuten lang in dieser Umgebung belassen. Die Temperatur wurde dann wieder auf -40 °C gesenkt. Dies wurde für 1500 Zyklen wiederholt. Nach 0, 150, 300, 600, 900, 1200 und 1500 Zyklen wurde jede Probe aus der Kammer mit konstanter Temperatur entnommen und die Anzahl an Halbleiterbauelement-Substraten, bei denen ein Ablösen des Schaltungsmusters auftrat, wurde unter Verwendung eines Scanning Acoustic Tomograph (SAT) FS200III, hergestellt durch Hitachi Power Solutions Co., Ltd., gemessen. Bei diesem Test wurde das Substrat als Fall von Ablösen gezählt, wenn die abgelöste Fläche des Schaltungsmusters 1 mm2 oder größer war. In vielen Fällen begann ein Ablösen von den Rändern der Kupferplatte und insbesondere von den Ecken. Das heißt, in 3A begann ein Ablösen von den Rändern des aus einer Kupferplatte zusammengesetzten Schaltungsmusters 4. In vielen Fällen war insbesondere die Ecke 9 der Ausgangspunkt.
  • Die Ergebnisse sind in 5 und 6 angegeben. Wie in 5 dargestellt trat für Beispiel 1 in den ersten 150 Zyklen kein Ablösen des Schaltungsmusters auf und ein Ablösen wurde bei 300 Zyklen bestätigt. Genauer gesagt wurde ein Ablösen bei 300 Zyklen für zwei Proben bestätigt. Die Zuverlässigkeitsbewertung wurde dann für die übrigen 48 Proben fortgesetzt. Von diesem Zeitpunkt an wurde die Zuverlässigkeitsbewertung immer dann fortgesetzt, wenn ein Ablösen für Proben bestätigt wurde, wobei solche Proben ausgeschlossen wurden. Dies war auch für Beispiel 3 der Fall. Wie in 6 angegeben trat jedoch für Beispiel 3 in den ersten 900 Zyklen kein Ablösen des Schaltungsmusters auf und ein Ablösen wurde bei 1200 Zyklen bestätigt. Genauer gesagt wurde ein Ablösen bei 1200 Zyklen für sieben Proben bestätigt. Die Zuverlässigkeitsbewertung wurde dann für die übrigen 43 Proben fortgesetzt. Dementsprechend war ersichtlich, dass F/B>1 wirksam ist, da bei keinem der Beispiele 1 und 3 in den ersten 150 Zyklen ein Ablösen des Schaltungsmusters vorlag. Außerdem umfassten die 50 Proben für die beiden Beispiele 1 und 3 Proben, bei denen selbst nach 1500 Zyklen kein Ablösen des Schaltungsmusters vorlag. Genauer gesagt betrug die Anzahl an Proben, bei denen selbst nach 1500 Zyklen kein Ablösen des Schaltungsmusters vorlag, 7 für Beispiel 1 und 38 für Beispiel 3.
  • Aus den Ergebnissen in 5 und 6 war ersichtlich, dass mit zunehmendem F/B ein Ablösen des Schaltungsmusters abnahm. Es sei angemerkt, dass sich für Beispiel 2, in dem F/B einen Wert zwischen den Beispielen 1 und 3 beträgt, das Schaltungsmuster in den ersten 300 Zyklen nicht ablöste und ein Ablösen bei 600 Zyklen bestätigt wurde, wodurch dieselbe Tendenz wie in den Beispielen 1 und 3 bestätigt wurde. Außerdem wurde für die Beispiele 4 und 5, in denen F/B einen größeren Wert als in Beispiel 3 beträgt, wie in Beispiel 3 kein Ablösen des Schaltungsmusters in den ersten 900 Zyklen bestätigt und ein Ablösen wurde bei 1200 Zyklen bestätigt. Dementsprechend war, da für keines der Beispiele 1 bis 5 in den ersten 150 Zyklen ein Ablösen des Schaltungsmusters auftrat, ersichtlich, dass F/B>1 beim Verhindern eines Ablösens des Schaltungsmusters wirksam ist. Zudem war ersichtlich, dass bei 10≤F/B≤30 wie in den Beispielen 2 bis 5 ein Ablösen des Schaltungsmusters wirksamer verhindert wird.
  • Es sei angemerkt, dass die in 3A und 3B dargestellten Formen des Schaltungsmusters und der Wärmeableitungsplatte lediglich Beispiele sind, auf welche die vorliegende Erfindung nicht beschränkt ist. Das Schaltungsmuster kann aus einer größeren Anzahl an Teilen zusammengesetzt sein. Alternativ kann das Schaltungsmuster aus einer geringeren Anzahl an Teilen zusammengesetzt sein. Die Wärmeableitungsplatte ist nicht auf eine einzelne Platte beschränkt und kann aus einer Vielzahl von Teilen zusammengesetzt sein.
  • Bezugszeichenliste
  • 1
    Halbleiterbauelement
    2
    Halbleiterbauelement-Substrat
    3
    Keramiksubstrat
    4
    Schaltungsmuster
    4'
    Wärmeableitungsplatte
    5
    Erstes Bondmaterial
    5'
    Zweites Bondmaterial
    6
    Halbleiterchip
    7
    Bonddraht
    8
    Kühlkörper
    9
    Ecke
    10
    Hohlraum
    11
    Hohlraum, dessen Durchmesser weniger als 0,2 mm beträgt
    12
    Hohlraum, dessen Durchmesser 0,2 mm oder mehr und 1 mm oder weniger beträgt
    13
    Hohlraum, dessen Durchmesser über 1 mm liegt
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP H9283671 A [0002]
    • JP H10154774 A [0002]
    • JP 2001048671 A [0002]
    • JP 2013207236 A [0002]

Claims (4)

  1. Halbleiterbauelement-Substrat, aufweisend: ein Keramiksubstrat mit einer ersten Fläche und einer zweiten Fläche; ein Schaltungsmuster aus Metall, das mit der ersten Fläche des Keramiksubstrats gebondet ist; und eine Wärmeableitungsplatte aus Metall, die mit der zweiten Fläche des Keramiksubstrats gebondet ist, wobei das Schaltungsmuster aus einer Vielzahl von Teilen gebildet ist, und wenn eine Anzahl an Hohlräumen mit einem Durchmesser von 1 mm oder weniger pro 1 cm2, die an einer Grenzfläche zwischen dem Keramiksubstrat und dem Schaltungsmuster vorhanden sind, als F und eine Anzahl an Hohlräumen mit einem Durchmesser von 1mm oder weniger pro 1 cm2, die an der Grenzfläche zwischen dem Keramiksubstrat und der Wärmeableitungsplatte vorhanden sind, als B definiert ist, F/B>1 erfüllt ist.
  2. Halbleiterbauelement-Substrat nach Anspruch 1, wobei 10≤F/B≤30 erfüllt ist.
  3. Halbleiterbauelement-Substrat nach Anspruch 1 oder 2, wobei 0,2≤F≤2,5.
  4. Halbleiterbauelement-Substrat nach einem der Ansprüche 1 bis 3, wobei B≤0,1.
DE112021004524.5T 2020-10-29 2021-10-14 Substrat für Halbleiterbauelement Pending DE112021004524T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020181366 2020-10-29
JP2020-181366 2020-10-29
PCT/JP2021/038150 WO2022091808A1 (ja) 2020-10-29 2021-10-14 半導体装置用基板

Publications (1)

Publication Number Publication Date
DE112021004524T5 true DE112021004524T5 (de) 2023-07-06

Family

ID=81382565

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021004524.5T Pending DE112021004524T5 (de) 2020-10-29 2021-10-14 Substrat für Halbleiterbauelement

Country Status (4)

Country Link
JP (1) JP7544846B2 (de)
CN (1) CN116368610A (de)
DE (1) DE112021004524T5 (de)
WO (1) WO2022091808A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283671A (ja) 1996-04-12 1997-10-31 Dowa Mining Co Ltd セラミックス−金属複合回路基板
JPH10154774A (ja) 1996-11-26 1998-06-09 Hitachi Ltd 半導体モジュール
JP2001048671A (ja) 1999-08-13 2001-02-20 Dowa Mining Co Ltd 金属−セラミックス接合基板
JP2013207236A (ja) 2012-03-29 2013-10-07 Mitsubishi Materials Corp パワーモジュール用基板及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010114126A1 (ja) * 2009-04-03 2010-10-07 株式会社住友金属エレクトロデバイス セラミックス焼結体およびそれを用いた半導体装置用基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283671A (ja) 1996-04-12 1997-10-31 Dowa Mining Co Ltd セラミックス−金属複合回路基板
JPH10154774A (ja) 1996-11-26 1998-06-09 Hitachi Ltd 半導体モジュール
JP2001048671A (ja) 1999-08-13 2001-02-20 Dowa Mining Co Ltd 金属−セラミックス接合基板
JP2013207236A (ja) 2012-03-29 2013-10-07 Mitsubishi Materials Corp パワーモジュール用基板及びその製造方法

Also Published As

Publication number Publication date
JPWO2022091808A1 (de) 2022-05-05
CN116368610A (zh) 2023-06-30
JP7544846B2 (ja) 2024-09-03
WO2022091808A1 (ja) 2022-05-05

Similar Documents

Publication Publication Date Title
DE112006002451B4 (de) Keramisches mehrlagiges Substrat, keramisches mehrlagiges Modul und Verfahren zum Herstellen desselben
DE69117819T2 (de) Verfahren zur Herstellung einer Leiterplatte und durch besagtes Verfahren hergestellte Leiterplatte selbst
DE112016001142B4 (de) Leistungs-Halbleitervorrichtung
DE68927531T2 (de) Verfahren zum Herstellen einer Leiterplatte
DE69323823T2 (de) Halbleiterverbundelement mit reduzierter interner Induktanz
DE102015215133B4 (de) Halbleitervorrichtung
DE4325668A1 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE102011076886A1 (de) Leistungshalbleitervorrichtung
DE102017200256A1 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE112018000457T5 (de) Isoliertes wärmeableitungssubstrat
EP3419950B1 (de) Kupfer-keramik-verbund
DE102015114874A1 (de) Eine Lötformteilstruktur zum Löten einer Halbleiterchipanordnung, ein Verfahren zum Bilden einer Lötformteilstruktur für eine Halbleiterchipanordnung und ein Verfahren zum Löten einer Halbleiterchipanordnung
DE3837788C2 (de) Verfahren zur unmittelbaren Verbindung einer Kupferfolie mit einem Substrat aus elektrisch isolierendem Material
DE102022113414A1 (de) Verbundmaterial und Wärmeableitungsteil hieraus
EP3419952B1 (de) Kupfer-keramik-verbund
EP3210951B9 (de) Kupfer-keramik-verbund
EP3419949B1 (de) Kupfer-keramik-verbund
DE112021004524T5 (de) Substrat für Halbleiterbauelement
EP0322434B1 (de) Flacher körper, insbesondere zur verwendung als wärmesenke für elektronische leistungsbauelemente
DE102006011689B4 (de) Halbleitervorrichtung und isolierendes Substrat für dieselbe
EP3210956B1 (de) Kupfer-keramik-verbund
EP3958302A1 (de) Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte
DE102020110159A1 (de) Halbleitermodul
DE112020004962T5 (de) Leiterplatte und verfahren zur herstellung einer leiterplatte
DE112021004170T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed