JP4178787B2 - マルチチップモジュール - Google Patents

マルチチップモジュール Download PDF

Info

Publication number
JP4178787B2
JP4178787B2 JP2001345876A JP2001345876A JP4178787B2 JP 4178787 B2 JP4178787 B2 JP 4178787B2 JP 2001345876 A JP2001345876 A JP 2001345876A JP 2001345876 A JP2001345876 A JP 2001345876A JP 4178787 B2 JP4178787 B2 JP 4178787B2
Authority
JP
Japan
Prior art keywords
heat
tab
tab portion
lead
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001345876A
Other languages
English (en)
Other versions
JP2003152137A (ja
Inventor
靖夫 大曽根
守 飯塚
賢治 小山
典生 中里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2001345876A priority Critical patent/JP4178787B2/ja
Publication of JP2003152137A publication Critical patent/JP2003152137A/ja
Application granted granted Critical
Publication of JP4178787B2 publication Critical patent/JP4178787B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体モジュールに係り、特に、発熱量の異なる複数の半導体素子(チップともいう)を搭載したマルチチップモジュールなどの実装構造に関する。
【0002】
【従来の技術】
従来の半導体モジュールで、例えば、車載用パワー系半導体装置として用いられるような、発熱量の異なる複数の発熱素子を搭載したマルチチップモジュールの実装構造は、発熱素子と、該発熱素子を搭載するリードフレームと、該発熱素子およびリードフレームを封止するレジンなどのモールド樹脂と、該モールド樹脂が接続される放熱部材などにより構成されている。
【0003】
上記実装構造において、リードフレームは、発熱素子を搭載している領域であるタブ部(アイランド部ともいう)と、外部との信号のやり取りをするリード部とからなり、発熱素子とリード部は、それぞれ必要に応じボンディングワイヤにより電気的に接続されている。また、発熱素子ははんだ等のペレット付け材によりタブ部に接続されている。モールド樹脂と放熱部材の間は、絶縁層により電気的に絶縁されている場合もある。
【0004】
上記従来のマルチチップモジュールでは、例えば信号遅延等の問題の回避や、ボンディングワイヤを長く引き回すことを回避するため、なるべく実装密度を高くしたいという要請があった。そのため、タブ部の面積は発熱素子の搭載が困難にならない程度まで小さくすると共に、材料の使用容積を削減して材料コストを低減することが一般的であった。
【0005】
ところが、このように発熱素子を搭載するタブ部の面積を小さくすると、発熱素子で発生した熱が、発熱素子 → ペレット付け材 → タブ部というように、発熱素子の厚さ方向に流れる際の有効な断面積が拡大されていかないため、厚さ方向の熱流束が大きくなる。
【0006】
この場合、モールド樹脂の熱伝導率は、発熱素子、ペレット付け材、タブ部等の構成材料の熱伝導率と比較して非常に小さいため、モールド樹脂を厚さ方向に通過する放熱経路の熱抵抗が著しく大きくなってしまうという問題が存在した。
【0007】
また、通常はタブ部と同じ材料で形成されるリード部の熱伝導率も、モールド樹脂の熱伝導率と比較すると非常に大きいため、発熱素子で生じた熱は、放熱部材に逃げず、リード部が接続された配線基板に逃げてしまう割合が大きくなる。
【0008】
そのため、放熱部材を介して外部に放熱すべき所定の熱が配線基板に流れてしまうので、発熱素子の発熱量が大きい場合は、配線基板の材質の劣化や断線、あるいは、配線基板上に搭載された他の半導体モジュールへの悪影響などが懸念されるという問題点が存在した。
【0009】
さらに、例えば自動車のエンジン部近傍に配置されるようなマルチチップモジュールの場合、配線基板の温度が発熱素子の温度とほとんど変わらないか、あるいは高くなってしまうような場合、リードフレームを介して配線基板から放熱部材へ熱が流入してしまい、発熱素子で生じた熱を十分外部へ逃がすことができずに、発熱素子が破壊する恐れが生じるという問題点も存在した。
【0010】
このような問題を解決するため、特開平3−238852号公報において開示された発明では、発熱素子を搭載した基板リードを折り返して直接外部放熱部材に接続する手法を採用している。本例は、発熱素子で発生した熱を、モールド樹脂を経由せずに外部放熱部材に逃がすことができるため、熱抵抗を小さくできるという特徴がある。
【0011】
一方、特開平4−174547号公報には、発熱素子を搭載したリードフレームのアイランド部(タブ部)を厚くする構成が示されている。本例でも、発熱素子で発生した熱を、モールド樹脂を経由せずに外部放熱部材に逃がすことができるため、熱抵抗を小さくできるという特徴がある。
【0012】
また、特開平5−29539号公報には、小信号用IC搭載部とパワー素子搭載部とを搭載するリードフレームを、厚さの異なる部材で別々に構成して一体化するという構成が開示されている。本例では、発熱量の異なる複数の発熱素子からの放熱経路を適正化できるという特徴がある。
【0013】
さらに、特開平10−107197号公報には、リードフレームのタブ部を吊っているタブ吊り部の面積を大きくすることにより、タブ吊り部で熱を横に拡大して熱抵抗を小さくするという構成が開示されている。
【0014】
【発明が解決しようとする課題】
上記従来技術には、次のような問題点が存在する。まず、特開平3−238852号公報に開示された発明では、発熱素子で発生した熱をモールド樹脂を経由せずに外部放熱部材に逃がすことができるため、熱抵抗を小さくできるという特徴があるが、リード基板を折り返さなければならないために工程が複雑になる。
【0015】
また本例は、基板リード(タブ部)の厚さを極端に厚くすることが困難であることから、基板リードと外部放熱部材の間に介在するモールド樹脂の厚さが十分薄い場合、熱抵抗を低減する効果があまり大きくないという問題点がある。
【0016】
また、特開平4−174547号公報に開示されている発明も、リードフレームのアイランド部(タブ部)の厚さを厚くするために、工程や部品数を増やす必要があり、コスト的な問題がある。
【0017】
また、特開平5−29539号公報に開示されている発明も同様で、発熱量の異なる素子に別々のリードフレームを用いるため、工程や部品点数が増加し、コスト的にも問題がある。リードフレームの材質や厚さは均一のまま、熱抵抗を低減することにより、コストを上げずに課題を解決することがのぞましい。
【0018】
また、特開平10−107197号公報に開示されている発明では、タブ吊り部で熱が面方向に広がるため、タブ吊り部から放熱部への熱抵抗を小さくすることができるが、第一に、本例で図示されているような、タブ吊り部を挟む形で放熱部を配置できない場合が多い。
【0019】
また、発熱素子から、一旦タブ部に熱を逃して、タブ吊り部に伝導で熱を伝え、それから放熱部に放熱するという構成は、タブ吊り部と放熱部が直接接続されている場合は熱抵抗を小さくできるが、放熱部とタブ吊り部が直接接続できない場合、例えば、放熱部とタブ吊り部を電気的に絶縁しなければならないような場合は、熱抵抗を低減する効果が小さくなってしまうという問題点がある。
【0020】
本発明は、マルチチップモジュールのリードフレームを介して、配線基板と半導体素子との間で流出入する熱を抑えて半導体素子を保護することを課題とする。
【0021】
【課題を解決するための手段】
上記課題を解決するため、本発明のマルチチップモジュールは、放熱部材に直接もしくは絶縁材を介して設置されたリードフレームのタブ部に第一の発熱素子と第二の発熱素子とが搭載され、前記リードフレームのリード部は配線基板に接続され、前記発熱素子と前記タブ部及び前記リード部の一部がモールド樹脂によって封止されてなるマルチチップモジュールにおいて、前記モールド樹脂に接続された放熱部材を備え、前記タブ部は、第一のタブ部及びそれとは別の第二のタブ部を有し、前記第一の発熱素子は前記第一のタブ部に搭載され、前記第二の発熱素子は前記第二のタブ部に搭載され、前記第二の発熱素子は、前記第一の発熱素子よりも発熱量が大きく、前記第二の発熱素子を搭載したリードフレームのモールド樹脂により封止されたリード部に、その一部の断面積を小さくしたスロート部を備えたことを特徴とする。
【0022】
本発明によれば、発熱素子で発生した熱は、熱抵抗の小さい熱経路を流れるため、リード部を経て配線基板に至る熱経路ではなく、それより熱抵抗の小さい、タブ部からモールド樹脂を厚さ方向に貫通して放熱部材に至る熱経路を流れることになる。そのため、発熱素子で発生した熱を本来の放熱経路である放熱部材から効率的に放熱できる。
【0023】
特に、発熱量の大きい第二の発熱素子を搭載したリードフレームに、その一部の断面積を小さくしたスロート部を備えたことから、第二の発熱素子からリードフレームを介して配線基板に流出する熱を抑えることができ、配線基板を介してモジュールに組み込まれた第一の発熱素子に熱が伝わるのを低減できる。また、温度が高い環境で使用されるマルチチップモジュールの場合は、配線基板から熱が逆流して第二の発熱素子に流入することを抑えて、外部の熱による第二の発熱素子の故障を抑制できる。また、第一の発熱素子を搭載したリードフレームに、その一部の断面積を小さくしたスロート部を備えれば、外部から流入する熱による第一の発熱素子の故障を抑制できる。
【0024】
【発明の実施の形態】
本発明の実施の形態を、図面を参照して説明する。その基本構成は、マルチチップモジュールなどの半導体モジュールにおいて、半導体パッケージ内部の熱抵抗を低減するため、発熱素子4を搭載するタブ部3Bの面積および搭載面に平行な断面積を大きくして、モールド樹脂2を厚さ方向に貫通する熱経路の熱流束を小さくしたものである(図1参照)。
【0025】
特に、本発明の特徴は、上記構成に加えて、配線基板8からの熱の逆流を防ぐために、リード部3Aに断面積の小さいスロート部20を設けた(図7参照)。
【0026】
以下、本発明を、複数の発熱素子(発熱チップ)を搭載したマルチチップモジュールを例に説明する。図1は、本発明の基本構成のマルチチップモジュールのチップ搭載面を垂直に見た平面図である。本基本構成のマルチチップモジュールは、第一の発熱素子4Aもしくは第二の発熱素子4B等の発熱素子4を搭載するリードフレーム3をモールド樹脂2により封止し、このモールド樹脂2は放熱部材1に接続されている。
【0027】
上記実装構造において、リードフレーム3のうち、発熱素子4を搭載している領域をタブ部3B、外部との信号のやり取りをする部分をリード部3Aとする。リード部3Aは発熱素子4A、4Bと、それぞれ必要に応じボンディングワイヤ5により電気的に接続されている。図1はモールド樹脂2を透過する形でモジュールを厚さ方向に見た図である。
【0028】
図2は、本発明の比較例を示す図で、本例が図1に示した実施形態と相異する点は、発熱素子4を搭載するタブ部3Bの面積が、発熱素子の搭載が困難にならない程度まで小さいことである。これは、なるべく実装密度を高くしたいという要請と、材料の使用容積を削減して材料コストを低減するためである。
【0029】
しかしながら、タブ部3Bの面積を小さくすると、発熱素子4で発生した熱が、発熱素子4 → ペレット付け材6(図3参照)→ タブ部3Bと、発熱素子4の厚さ方向に流れる際の有効な断面積が拡大されていかないため、放熱方向である厚さ方向の熱流束が大きくなる。
【0030】
一方、モールド樹脂2の熱伝導率は、発熱素子4、ペレット付け材6、タブ部3B等の構成材料の熱伝導率と比較して非常に小さいため、モールド樹脂を厚さ方向に通過する放熱経路の熱抵抗が著しく大きくなってしまう。また、リード部3A(タブ部3Bと通常は同じ材料)の熱伝導率も、モールド樹脂2の熱伝導率を比較すると非常に大きいため、発熱素子4で生じた熱は、放熱部材1に逃げず、リード部3Aが接続された配線基板8に逃げてしまう割合が大きくなる。
【0031】
図3は、図1のA−A間の破線を通る線でモジュールを切った断面図である。発熱素子4は、はんだ等のペレット付け材6によりタブ部3Bに接続されている。また、場合によるが、本例では、モールド樹脂2と放熱部材1の間は、絶縁層7により電気的に絶縁されている。
【0032】
図4は、 1 マルチチップモジュールの上下および側面方向の外観を示す図で、図4(a)は図3のA−A矢視図、図4(b)は図4(a)のB−B矢視図、図4(c)は図4(a)のC−C矢視図、図4(d)は図3のD−D矢視図である。
【0033】
なお、図4(c)において、リード部3Aの先端は、モジュールの厚さ方向に伸びる形状で配線基板の端子用ソケットに挿入されるようになっているが、後述するように、リード部3Aが面方向に折り返されて配線基板にはんだ等で実装されていてもよい。
【0034】
図5および図6は、上記マルチチップモジュールを、配線基板8および外部放熱機構10に接続する場合の構成を示す図で、図5はマルチチップモジュールを配線基板8の端子用ソケットに挿入する場合を示し、図6は、リード部3Aが面方向に折り返されて、導電性のモジュール固定部材12により配線基板に接続されている場合を示す図である。
【0035】
図5では、外部放熱機構10と放熱部材1との間はサーマルコンパウンド9を介して固定ネジ11によりネジ止めされる場合を示したが、例えば接着剤などを用いて放熱部材1と外部放熱機構10を接続させてもよく、その接続方法に本発明が限定されることはない。
【0036】
また、放熱部材1が、外部放熱機構10の役割を果たしている場合も当然考えられる。外部放熱機構10の放熱形態としては、放熱フィンや、水冷モジュールなどが考えられるが、これも発熱素子4から生じる熱を効果的に放熱できるものであれば、どんな構成であっても構わない。
【0037】
上述したように本基本構成は、モジュール内部に搭載された発熱素子4から、ペレット付け材6、タブ部3B、モールド樹脂2を通って、放熱部材1へとつながる放熱経路の熱抵抗を小さくするため、タブ部3Bの面積を大きくしたことに特徴がある。
【0038】
ただし、タブを支持しているリード部3Aの面積を広げると、一旦タブ部からリード部へ熱が面方向に伝わる分の熱抵抗が加算されてしまうので、熱抵抗が増大してしまう。このため、タブ部3Bの面積を直接拡大することがのぞましい。
【0039】
リード部3Aではなく、タブ部3Bの面積を十分大きくすることにより、発熱素子4で生じた熱をまずタブ部3Bで面方向に拡大できる。この結果、タブ部3Bの面積を拡大しない場合よりも、モールド樹脂2を厚さ方向に貫通する熱の流れの有効な断面積を大きくすることができるため、同じ発熱量であれば、モールド樹脂2を貫通する熱流束を小さくでき、熱抵抗を低減できる。
【0040】
また、上記の厚さ方向の熱抵抗を、リード3Aを介して配線基板8に至る熱抵抗より小さくできるように、タブ部3Bの面積を拡大し、さらに、タブ部3Bと放熱部材1の間にあるモールド樹脂2の厚さを薄くすることにより、放熱部1から外部に逃げる熱の量を、発熱素子4で発生した熱の支配的な放熱経路とすることができ、放熱経路を最適化することができる。
【0041】
そして、マルチチップモジュール内に発熱量の異なる複数の発熱素子、例えば第一の発熱素子4Aと第二の発熱素子4Bがあり、第一の発熱素子4Aは、例えば制御用の小信号ICで発熱量が小さく、第二の発熱素子4Bは、例えばパワー素子で発熱量が大きい場合は、その発熱量応じて、各発熱素子4を搭載したタブ部3Bの面積を変化させる。
【0042】
発熱量の大きい場合ほど、タブ部3Bの面積の拡大率を高くすることにより、モールド樹脂2を厚さ方向に貫通する熱抵抗を小さくすることができるので、本来の放熱径路を経て放熱板(放熱部材)から熱を効果的に逃がすことができる。特に、複数の発熱素子4がマルチチップモジュール内に混載されている場合、実際にはその発熱密度に応じてタブ部3Bの面積を変化させることがのぞましい。
【0043】
例えば、発熱量が非常に大きい素子4であっても、その面積も十分大きければ、発熱密度が下がり、さらに厚さ方向に熱が通過する有効な断面積が大きくなるため、タブ部3Bの面積を素子4の面積と比べて、それほど大きくしなくても、モールド樹脂2を厚さ方向に貫通する熱流束を小さく保つことができる。
【0044】
一方、発熱量が小さい素子4であっても、その面積も十分小さい場合、発熱密度が上がるため、厚さ方向に熱が通過する有効な断面積も小さくなるため、タブ部3Bの面積を発熱素子4の面積と比べて相当大きくしなければ、モールド樹脂2を厚さ方向に貫通する熱流束が大きくなってしまう。
【0045】
マルチチップモジュールの支配的な放熱経路を、発熱素子4 → ペレット付け材6 → タブ部3B → モールド樹脂2 → 放熱部材1の厚さ方向の経路とする場合、モールド樹脂2を通過する際の熱伝導に起因する熱抵抗が最も大きくなるため、この部分を通過する熱流束を小さく保つことにより、目標とする熱抵抗の低減効果を得ることが可能となる。
【0046】
また、リード部3Aから配線基板8に至る放熱経路を、本来の主たる放熱径路に対して、予備的な放熱径路として確保できるというメリットもある。
【0047】
次に、本発明の実施形態を、図7を用いて説明する。図7は、図1と同様に、モールド樹脂2を透過する形でマルチチップモジュールを厚さ方向に見た図である。本実施形態においては、タブ部3Bの面積の拡大に加えて、リード部3Aの断面積の一部を小さくしたスロート部20を形成したことを特徴とする。
【0048】
例えば、自動車に搭載されるマルチチップモジュールの場合、環境温度が非常に高いため、放熱部材1と配線基板8の間の熱抵抗が小さいと、配線基板8からリード部3Aを介して熱が逆に流入し、放熱部材1や外部放熱フィン10などから放熱されてしまう場合が考えられる。
【0049】
装置寸法やコストの観点から、放熱部材1や外部放熱機構10に、余分な放熱能力を持たせることは一般的には考えられないため、このような場合は、発熱素子4で生じた熱を十分外部に放熱できない。そのため、発熱素子の温度が上昇し過ぎて、例えば、バイポーラの場合、熱暴走して配線が溶けたり焼き切れたりして破壊する恐れがあり、また、発熱素子の能力が低下してしまう可能性も多分にある。
【0050】
したがって、発熱素子の温度を所定温度以下に調整し保持する必要がある。本実施形態では、リード部の断面積の一部を小さくすることにより熱抵抗を大きくし、電気的な導通は保ちつつ、配線基板8からリード部3Bへの熱の逆流を防止し、発熱素子4から出る熱を、リード部からでなくタブ部からモールド樹脂を経由して放熱板1を介して効果的に放熱させることができる。
【0051】
なお、図8に示す本発明の他の実施形態のように、タブ部3Bの面積の拡大が必要ない場合も、リード部3Aに断面積の一部が小さいスロート部20を設けることにより、配線基板8からタブ部3Bへの熱の逆流を防止する効果を得ることが可能である。
【0052】
以上、本発明の各実施形態では、発熱量の異なる複数の発熱素子が搭載されたマルチチップモジュールの構成を用いて説明してきたが、タブ部の面積を拡大することにより、発熱素子、ペレット付け材(ハンダ、ペースト等)、タブ部、モールド樹脂(絶縁層)、放熱板に至る放熱径路を主たる放熱径路とし、発熱素子、ペレット付け材、タブ部、リード、配線基板に至る放熱径路を従たる放熱径路とする方法は、発熱素子が1つしか搭載されない場合や、全く同じ発熱素子が複数個搭載された場合も有効であり、半導体モジュール全体に適用できる。
【0053】
【発明の効果】
本発明によれば、マルチチップモジュールなどの半導体モジュールにおいて、発熱素子を搭載したタブ部の面積を拡大することにより、発熱素子で生じた熱について、モールド樹脂を厚さ方向に貫通する熱流束を低減できる。そのため、発熱素子から放熱部材に至る放熱経路の熱抵抗を低減することができる。
【0054】
また、発熱量や発熱密度に応じて、タブ部の面積の拡大率を変化させたり、リード部にスロート部の熱抵抗を設けることにより、発熱量の異なる半導体素子の放熱経路の熱抵抗を適正化することが可能となる。
【図面の簡単な説明】
【図1】本発明のマルチチップモジュールに係る基本構成を示す図。
【図2】マルチチップモジュールの参考例を示す図。
【図3】図1のA−A線における断面図
【図4】図1のマルチチップモジュールの外観を示す図。
【図5】本発明のマルチチップモジュールを外部放熱機構に取り付けた場合の構成の一例を示す図。
【図6】本発明のマルチチップモジュールを外部放熱機構に取り付けた場合の構成の他の一例を示す図。
【図7】本発明のマルチチップモジュールの実施形態を示す図。
【図8】本発明のマルチチップモジュールの他の実施形態を示す図。
【符号の説明】
1 放熱部材
2 モールド樹脂
3 リードフレーム
3A リード部
3B タブ部
4 発熱素子
4A 第一の発熱素子
4B 第二の発熱素子
5 ボンディングワイヤ
6 ペレット付け材
7 絶縁層
8 配線基板
9 サーマルコンパウンド
10 外部放熱機構
11 ネジ
12 モジュール固定部材
20 スロート部

Claims (5)

  1. 放熱部材に直接もしくは絶縁材を介して設置されたリードフレームのタブ部に第一の発熱素子と第二の発熱素子とが搭載され、前記リードフレームのリード部は配線基板に接続され、前記発熱素子と前記タブ部及び前記リード部の一部がモールド樹脂によって封止されてなるマルチチップモジュールにおいて、
    前記モールド樹脂に接続された放熱部材を備え、
    前記タブ部は、第一のタブ部及びそれとは別の第二のタブ部を有し、前記第一の発熱素子は前記第一のタブ部に搭載され、前記第二の発熱素子は前記第二のタブ部に搭載され、
    前記第二の発熱素子は、前記第一の発熱素子よりも発熱量が大きく、
    前記第二の発熱素子を搭載したリードフレームのモールド樹脂により封止されたリード部に、その一部の断面積を小さくしたスロート部を備えたことを特徴とするマルチチップモジュール。
  2. 請求項1において、
    前記第一の発熱素子を搭載したリードフレームのモールド樹脂により封止されたリード部に、その一部の断面積を小さくしたスロート部を備えたことを特徴とするマルチチップモジュール。
  3. 放熱部材に直接もしくは絶縁材を介して設置されたリードフレームのタブ部に制御用素子とパワー素子とが搭載され、前記リードフレームのリード部は配線基板に接続され、前記制御用素子と前記パワー素子と前記タブ部及び前記リード部の一部がモールド樹脂によって封止されてなるマルチチップモジュールにおいて、
    前記モールド樹脂に接続された放熱部材を備え、
    前記タブ部は、第一のタブ部及びそれとは別の第二のタブ部を有し、前記制御用素子は前記第一のタブ部に搭載され、前記パワー素子は前記第二のタブ部に搭載され、
    前記パワー素子を搭載したリードフレームのモールド樹脂により封止されたリード部に、その一部の断面積を小さくしたスロート部を備えたことを特徴とするマルチチップモジュール。
  4. 請求項3において、
    前記制御用素子を搭載したリードフレームのモールド樹脂により封止されたリード部に、その一部の断面積を小さくしたスロート部を備えたことを特徴とするマルチチップモジュール。
  5. 請求項1乃至4のいずれかにおいて、
    前記タブ部の面積を拡大することにより、前記タブ部からモールド樹脂を通って放熱部材に至る放熱経路の抵抗を小さくしたことを特徴とするマルチチップモジュール。
JP2001345876A 2001-11-12 2001-11-12 マルチチップモジュール Expired - Fee Related JP4178787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001345876A JP4178787B2 (ja) 2001-11-12 2001-11-12 マルチチップモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001345876A JP4178787B2 (ja) 2001-11-12 2001-11-12 マルチチップモジュール

Publications (2)

Publication Number Publication Date
JP2003152137A JP2003152137A (ja) 2003-05-23
JP4178787B2 true JP4178787B2 (ja) 2008-11-12

Family

ID=19159147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001345876A Expired - Fee Related JP4178787B2 (ja) 2001-11-12 2001-11-12 マルチチップモジュール

Country Status (1)

Country Link
JP (1) JP4178787B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03142862A (ja) * 1989-10-28 1991-06-18 Dainippon Printing Co Ltd リードフレーム
JPH10107200A (ja) * 1996-10-02 1998-04-24 Hitachi Ltd 半導体集積回路装置
JP2000150720A (ja) * 1998-11-05 2000-05-30 Fuji Electric Co Ltd 樹脂封止型半導体デバイス

Also Published As

Publication number Publication date
JP2003152137A (ja) 2003-05-23

Similar Documents

Publication Publication Date Title
US5151777A (en) Interface device for thermally coupling an integrated circuit to a heat sink
JP3333409B2 (ja) 半導体モジュール
JP2901835B2 (ja) 半導体装置
JPH09139461A (ja) 半導体パワーモジュール
EP0700086A2 (en) Integrated circuit package with improved heat dissipation
JP2003264265A (ja) 電力用半導体装置
JP2018133527A (ja) 半導体装置及び半導体装置の製造方法
US20030011053A1 (en) Semiconductor device
US20020100963A1 (en) Semiconductor package and semiconductor device
JP2001217363A (ja) 半導体装置とそのヒートシンク
JP2000332171A (ja) 発熱素子の放熱構造およびその放熱構造を有するモジュール
JPH10335521A (ja) 半導体装置
JP2007165426A (ja) 半導体装置
US4947237A (en) Lead frame assembly for integrated circuits having improved heat sinking capabilities and method
JP4375299B2 (ja) パワー半導体装置
JPH0982857A (ja) マルチチップパッケージ構造
JP2004253531A (ja) パワー半導体モジュールおよびその固定方法
JP4178787B2 (ja) マルチチップモジュール
JPH09213847A (ja) 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置
JP2004235175A (ja) パワー半導体モジュール
JPH07321471A (ja) 多層基板
TW202032874A (zh) 半導體雷射光源裝置
JP2004048084A (ja) 半導体パワーモジュール
JP2007157801A (ja) 半導体モジュールとその製造方法
JP2968704B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061030

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061206

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees