JP2000150720A - 樹脂封止型半導体デバイス - Google Patents

樹脂封止型半導体デバイス

Info

Publication number
JP2000150720A
JP2000150720A JP31383898A JP31383898A JP2000150720A JP 2000150720 A JP2000150720 A JP 2000150720A JP 31383898 A JP31383898 A JP 31383898A JP 31383898 A JP31383898 A JP 31383898A JP 2000150720 A JP2000150720 A JP 2000150720A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
die pad
lead frame
control terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31383898A
Other languages
English (en)
Inventor
Yoshinari Ikeda
良成 池田
Takao Maeda
孝夫 前田
Sumi Nagatomo
寿美 永友
Eiichi Yonezawa
栄一 米澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP31383898A priority Critical patent/JP2000150720A/ja
Publication of JP2000150720A publication Critical patent/JP2000150720A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】樹脂封止型半導体デバイスのパッケージ外形サ
イズを小さく抑えつつ、制御端子と封止樹脂との間で高
い接着強度が確保できるように改良する。 【解決手段】リードフレーム3を使ってパワー素子1,
制御素子2をマウントするとともに、リードフレームの
裏面側には放熱金属板4を配し、その周域を樹脂6にて
一体に封止した樹脂封止型半導体デバイスにおいて、制
御素子にワイヤ接続してパッケージから側方に引出した
制御端子3dのリード片をストレート形状となすととも
に、封止樹脂層内に埋没している制御端子のインナリー
ド部に切欠き凹所3d-1を形成して封止樹脂とアンカー
(投錨)結合させる。これにより、制御端子/樹脂間の
接着強度が高まり、外力Fが加わっても制御端子がパッ
ケージから簡単に抜けることがなくなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、家電用機器の電源
装置などに適用するインテリジェントパワーモジュール
を実施対象とした小通電容量の樹脂封止型半導体デバイ
スに関する。
【0002】
【従来の技術】昨今のエアコン,洗濯機など家電用機器
では、その電源にインバータ装置を搭載して運転制御を
行うようにしており、これに対応してパワー素子(IG
BTなど)と制御素子(IC)をリードフレームにマウ
ントしてその周囲を樹脂にて封止した樹脂封止型のイン
テリジェントパワーモジュールが製品化されている。
【0003】次に、前記したインテリジェントパワーモ
ジュールを例に、従来における樹脂封止型半導体デバイ
ス(マルチチップ形のデュアル・インライン・パッケー
ジ)の構造を図6(a),(b) に示す。図において、1はパ
ワー素子、2は制御素子、3はリードフレーム、4はリ
ードフレーム3の裏面側に絶縁間隔を隔てて配した放熱
金属板(ヒートシンク)、5はボンディングワイヤ、6
は封止樹脂であり、放熱金属板4は片方の面が外方に露
出している。
【0004】ここで、リードフレーム3には、パワー素
子1をマウントするダイパッド3a,制御素子2をマウ
ントするダイパッド3b,主端子3c,制御端子3dが
パターン形成されており、主端子3cと制御端子3cと
は互いに反対方向に引き出されている。なお、図示はリ
ードフレーム3のタイバーをカットした後のデバイス組
立て状態を表しており、デバイス組立前の状態ではリー
ドフレームが前記したダイパッド,端子の相互間をタイ
バー,サイドバーで連結した一枚の金属リボンで作られ
ていることは周知の通りである。
【0005】かかる構成の樹脂封止型半導体デバイス
は、リードフレーム3にパワー素子1,制御素子2をマ
ウントし、リードフレーム3との間をボンディングワイ
ヤ5で接続した状態で、放熱金属板4とともにトランス
ファ成形金型や液状射出成形金型にインサートし、金型
に封止樹脂(成形樹脂)を注入して一体成形する。
【0006】また、前記の主端子3c,および制御端子
3dについて、主端子3cは数十Aの電流が通電するこ
とからそのリード片は幅広な形状に設計されている。し
たがって、主端子3cと封止樹脂6と接着面積も大き
く、樹脂封止したデバイスの組立状態では主端子3c/
封止樹脂6間には大きな接着強度が確保できる。これに
対して、制御端子3dはパワー素子1をスイッチング制
御する微小な信号電流を流すだけであり、そのリード片
の幅はワイヤ5のボンディングが行える程度の狭い幅に
設計されており、このままでは封止樹脂6に対する接着
面積も小さくて十分な接着強度を確保することが困難で
ある。しかも、この半導体デバイスを家電用機器の電源
部に搭載する場合は、前記した主端子3c,制御端子3
dを折り曲げるなどして相手側のソケット,プリント板
などに接続するようにすることから、封止樹脂6との接
着強度が不十分であると、外力を加えた際に制御端子3
dが樹脂パッケージから抜けたりするおそれがある。
【0007】そこで、従来の構造では図示のようにダイ
パッド3bと分離して制御素子2とワイヤ接続した制御
端子3dを“く”字形に屈曲した形状にパターン形成し
ておき、樹脂6で封止した状態で制御端子3dに矢印方
向の引っ張り外力Fが加わっても簡単に抜け出ないよう
にしている。
【0008】
【発明が解決しようとする課題】ところで、前記した従
来構造の樹脂封止型半導体デバイスでは次に記すような
問題点がある。すなわち、 (1) リード片の途中を“く”形に屈曲した制御端子3d
は、そのリード片がストレート形状(直線状)であるも
のと比べて横幅の占有スペースが大となる。このため
に、パワー素子1が1〜2個組である半導体デバイスで
はさほど問題となることはないが、パワー素子1の数が
4,あるいは6個であるマルチチップデバイスでは、パ
ワー素子の数に対応して制御素子2,およびその制御端
子3cの数も大幅に増加するために、パッケージの外形
サイズLが大形化する。しかも、パッケージサイズが大
きくなると、封止樹脂の使用量も増えて半導体デバイス
がコストアップする。
【0009】(2) 家電用機器に使用するインテリジェン
トパワーモジュールに組み込んだパワー素子は、大容量
の電力用パワー素子に比べて発熱量が少ないが、特に樹
脂封止型半導体デバイスでは、パッケージ自身も小形で
あることから発熱を効率よくヒートシンクを介して外部
に放熱する必要がある。
【0010】かかる点、樹脂封止型半導体デバイスで
は、パワー素子を伝熱性の高いセラミックス基板などに
マウントした大容量の半導体モジュールとは異なり、パ
ワー素子1をマウントしたリードフレームのダイパッド
3aと放熱金属板(ヒートシンク)4との間の隙間に封
止樹脂6を充填して電気的に絶縁するようにしている。
しかも、通常の成形樹脂の熱伝導率は0.数W/mK程
度で、樹脂に熱伝導性の高いフィラーを混入してもその
熱伝導率は高々数W/mKが限界であり、セラミックス
基板の熱伝導率と比べて遙に劣る。そのために、樹脂封
止型半導体デバイスにおいて、セラミックス基板を採用
したものと同程度の放熱性を確保するには、図6の構造
でリードフレーム3とその裏面側に配した放熱金属板4
との間の樹脂層厚さを極端に薄く(200μm程度)に
して成形する必要がある。
【0011】しかしながら、図示構造の樹脂封止型半導
体デバイスで、パワー素子1に対する放熱性を高めるた
めにリードフレーム/放熱金属板間の樹脂層を極端に薄
くすると、一方では制御素子2が誤動作し易くなるとい
った新たな問題が派生する。すなわち、金属材料である
リードフレーム3,放熱金属板4とこの間に充填した樹
脂層とで一種のコンデンサ(漂遊容量)を形成し、制御
素子2のダイパッド3bと放熱金属板4との間が静電結
合される。そのために、外来ノイズなどで制御素子2が
誤動作するおそれがあり、それを防ぐにはリードフレー
ム/放熱金属板間の樹脂層の厚さを増して前記コンデン
サの静電容量を小さく(300pF以下)抑える必要が
あり、先記した放熱性と相反することになる。
【0012】本発明は上記の点に鑑みなされたものであ
り、その第1の目的はパッケージの外形サイズを小さく
抑えつつ制御端子と封止樹脂との間で高い接着強度が確
保できるようにし、第2の目的はパワー素子に対する高
い放熱性を確保しつつ放熱金属板との間の静電結合に起
因する制御素子の誤動作を効果的に抑制できるように改
良した樹脂封止型半導体デバイスを提供することにあ
る。
【0013】
【課題を解決するための手段】上記目的を達成するため
に本発明によれば、リードフレームのダイパッドにパワ
ー素子,および制御素子を個別にマウントするととも
に、リードフレームの裏面側には絶縁間隔を隔てて放熱
金属板を配し、その周域を樹脂にて一体に封止した樹脂
封止型半導体デバイスにおいて、 (1) 第1の目的の達成手段として、制御素子にワイヤ接
続したリードフレームの制御端子をストレート形状とし
て樹脂パッケージから側方に引出すとともに、封止樹脂
層内に埋没している制御端子のインナリード部に切欠き
部を形成して封止樹脂とアンカー結合させる(請求項
1)ものとし、具体的には制御端子の側縁に切欠き凹所
を形成する(請求項2)、あるいは制御端子の板面にそ
の幅方向に切欠き凹溝を形成する(請求項3)などの形
態で構成する。
【0014】上記構成によれば、リードフレームにパワ
ー素子,制御素子をマウントしてトランスファー成形
法,あるいは液状射出成形法により樹脂封止すると、樹
脂が制御端子の切欠部に入り込んで硬化し、樹脂と制御
端子とをアンカー(投錨)結合する。これにより樹脂/
制御端子間の接着強度が高まるので、制御端子を真っ直
ぐなストレート形状にしても、外力で制御端子が簡単に
樹脂パッケージから抜けることがない。しかも、制御端
子のリード片をストレートな形状とすることで、従来構
造のように制御端子を“く”字形に屈曲した場合と比べ
て制御端子の占有スペースが縮小してデバイスのパッケ
ージ外形を小形化できる。
【0015】(2) 第2の目的の達成手段として、制御素
子をマウントしたダイパッドの板厚をパワー素子を搭載
したダイパッドの板厚よりも肉薄に形成するとともに、
放熱金属板と対向するダイパッドの裏面側でパワー素子
のダイパッドとの間に段差を設定するものとし(請求項
4)、その具体的な形態として、制御素子,パワー素子
をマウントする各ダイパッドを1枚のリードフレームに
パターン形成するとともに、制御素子のダイパッドをそ
の裏面側から肉薄加工を施してパワー素子のダイパッド
の裏面との間に段差を設定する(請求項5)、あるいは
制御素子をマウントするダイパッドとパワー素子をマウ
ントするダイパッドを別々なリードフレームに形成し、
かつ制御素子用リードフレームの板厚をパワー素子用リ
ードフレームの板厚よりも肉薄にして双方のリードフレ
ームの裏面側に段差を設定した構成がある(請求項
6)。
【0016】上記構成によれば、パワー素子のダイパッ
ドとその裏面側に配した放熱金属板との間の隙間を極端
に狭めて両者間の伝熱抵抗を十分に低くめるようにして
も、パワー素子のダイパッドと制御素子のダイパッドと
の間には段差が設定されているので、制御素子のダイパ
ッドと放熱金属板との間には前記段差に相応して大きな
間隔が確保される。これにより、制御素子のダイパッド
と放熱金属板との間を静電結合するコンデンサ(漂遊容
量)の静電容量が小さくなって外来ノイズによる制御素
子の誤動作を効果的に抑止できる。つまり、パワー素子
に対する高い放熱性と、制御素子に対する耐ノイズ性を
両立させることができる。なお、制御素子の発熱量はパ
ワー素子に比べて遙に小さいので放熱金属板との間の間
隔が増しても放熱性の面で支障を来すおそれはない。
【0017】
【発明の実施の形態】以下、本発明の実施の形態を図示
実施例に基づいて説明する。なお、各実施例の図中で図
6に対応する同一部材には同じ符号を付してその説明は
省略する。
【0018】〔実施例1〕図1(a),(b) および図2(a),
(b) は本発明の請求項1〜3に対応した実施例の構成図
であり、その樹脂封止型半導体デバイスは図6に示した
ものと基本的に同じである。ここで、図1(a),(b) に示
す実施例においては、封止樹脂6(樹脂パッケージ)か
ら側方に引出したリードフレーム3の制御端子3cのう
ち、特に制御素子2をマウントしたダイパッド3bとワ
イヤ5で接続した制御端子については、そのリード片の
形状を真っ直ぐなストレート形状として引き出すととも
に、そのリード片のインナーリード部には切欠き部とし
てリード片の側縁に括れとなるU字,ないしV字状にな
る切欠き凹所3d-1が形成されている。なお、この切欠
き凹所3d-1はあらかじめリードフレーム3にパターン
形成しておく。
【0019】かかる構造のリードフレームにパワー素子
1,制御素子2をマウントした回路組立体をトランスフ
ァー成形法,あるいは液状射出成形法で樹脂封止する
と、図1(b) で表すように樹脂6が制御端子3dの切欠
き凹所3d-1に入り込んで硬化し、封止樹脂6と制御端
子3dとをアンカー(投錨)結合する。これにより樹脂
/制御端子間の接着強度が高まる。したがって、制御端
子3dを真っ直ぐなストレート形状にしてパッケージか
ら側方に引き出した構造で、制御端子3dに矢印方向の
外力Fを加えても簡単に樹脂パッケージから抜けること
がない。しかも、制御端子3dのリード片をストレート
な形状とすることで、制御端子を“く”字形に屈曲した
従来構造(図6参照)と比べて制御端子3dの占有スペ
ースが縮小してデバイスのパッケージ外形サイズを小形
化できる。なお、前記切欠き凹所3d-1の切込み深さ
は、制御端子3dの寸法幅とその断面強度,樹脂6との
アンカー結合強度,および信号電流の導電性確保を勘案
して適正な深さに決定するものとする。
【0020】一方、図2(a),(b) の実施例では、ストレ
ート形状として引出した制御端子3dに対し、そのイン
ナーリード部には切欠き部として制御端子の板面にその
幅方向に切欠き凹溝3d-2が形成されている。これによ
り、図1の切欠き凹所3d-1と同様に制御素子3dと封
止樹脂6との接着強度を高めることができる。
【0021】〔実施例2〕次に、本発明の請求項4〜6
に対応した実施例を図3〜図5に示す。図3において、
パワー素子1をマウントしたダイパッド3a,および主
端子3cの板厚Tに対して、制御素子2をマウントした
ダイパッド3b,および制御端子3dの板厚tは肉薄
(T>t)であり、両者の間にはリードフレームの裏面
側で段差Δhを設定して金属放熱板4と対向している。
また、ダイパッド3aと放熱金属板4との間の絶縁間隔
dはパワー素子1に対する放熱性を考慮して200μm
程度に設定されている。
【0022】かかる構成により、パワー素子1をマウン
トしたダイパッド3aと放熱金属板4との間の伝熱抵抗
を低く抑えつつ、一方では前記の段差Δhを設定した分
だけ制御素子2をマウントしたダイパッド3bと放熱金
属板4との間の間隔が広がって該部に形成される漂遊容
量(コンデンサ)が小さくなる。これにより、パワー素
子1に対する高い放熱性を確保しつつ、一方では外来ノ
イズに対する制御素子2の誤動作を効果的に防ぐことが
できる。なお、前記段差Δhは大であるほど好ましい
が、板厚Tのリードフレーム3に形成したダイパッド3
aと放熱金属板4との間の隙間を200μm程度とした
条件で、放熱金属板4と制御素子2をマウントするダイ
パッド3bとの間の漂遊容量が所定値,例えば300p
F以下となるように設定するものとする。
【0023】ここで、前記段差Δhを設定するリードフ
レーム3の実施例を図4(a),(b) および図5(a),(b) に
示す。先ず、図4(a),(b) の実施例では、リードフレー
ム3(板厚T)にパターン形成した制御端子のダイパッ
ド3b,および制御端子3dをその裏面側からスタンピ
ング加工,エッチング加工などを施してその肉厚をtに
薄肉化し、パワー素子のダイパッド3aの裏面との間に
段差Δhを設定するようにしている。なお、図中で3e
はリードフレーム3のタイバーである。
【0024】一方、図5(a),(b) の実施例では、リード
フレームがパワー素子用のリードフレーム3Aと、制御
素子用のリードフレーム3Bとの2枚のリードフレーム
に分けてある。ここでリードフレーム3Aは、その板厚
をTとしてダイパッド3a,主端子3cがパターン形成
されている。これに対して、リードフレーム3Bはその
板厚をt(T>t)としてダイパッド3b,制御端子3
dがパターン形成されている。そして、樹脂封止型半導
体デバイスを組立てるには、前記リードフレーム3Aと
3Bにそれぞれパワー素子1,制御素子2(図3参照)
をマウントし、さらにワイヤ5を接続した上で、リード
フレーム3Aと3Bの上面を揃えてトランスファー成形
金型,あるいは液状射出成形金型にインサートして樹脂
封止する。これにより、前記した板厚Tとtとの差に対
応してダイパッド3aと3bとの間にはその裏面側で前
記した段差Δhが確保される。
【0025】
【発明の効果】以上述べたように本発明の構成によれば
次記の効果を奏することができる。 (1) 請求項1〜3の構成により、組立状態でパッケージ
の封止樹脂が制御端子の切欠部に入り込ん制御端子と樹
脂との間をアンカー(投錨)結合する。これにより樹脂
/制御端子間の接着強度が高まるので、制御端子を真っ
直ぐなストレート形状にしても、外力で制御端子が簡単
に樹脂パッケージから抜けることがない。しかも、制御
端子のリード片をストレートな形状とすることで、従来
構造のように制御端子を“く”字形に屈曲した構造と比
べて半導体デバイスのパッケージ外形を小形化できる。
【0026】(2) 請求項4〜6の構成により、パワー素
子のダイパッドとその裏面側に配した放熱金属板との間
の隙間を極端に狭めて両者間の伝熱抵抗を十分に低くめ
るようにしつつ、一方では制御素子のダイパッドと放熱
金属板との間には漂遊容量を低く抑えて外来ノイズによ
る制御素子の誤動作を効果的に抑止でき、これによりパ
ワー素子に対する高い放熱性と、制御素子に対する耐ノ
イズ性を両立させることができる。
【図面の簡単な説明】
【図1】本発明の実施例1に対応する樹脂封止型半導体
デバイスの構成図であり、(a)はその平面図、(b) は(a)
における制御端子部と封止樹脂とのアンカー結合状態
を表した拡大図
【図2】本発明の実施例1に対応する応用実施例の構成
図であり(a) は樹脂封止型半導体デバイスの平面図、
(b) は(a) の矢視X−X断面図
【図3】本発明の実施例2に対応する樹脂封止型半導体
デバイスの構成断面図
【図4】図3の半導体デバイスに採用するリードフレー
ムの構成図であり、(a) はその平面図、(b) は(a) の矢
視X−X断面図
【図5】図4と異なる実施例のリードフレームの構成図
であり、(a) はその平面図、(b) は(a) の矢視X−X断
面図
【図6】マルチチップのインテリジェントパワーモジュ
ールを対象とした従来の樹脂封止型半導体デバイスの組
立構造図であり、(a) はその平面図、(b) は(a) の矢視
X−X断面図
【符号の説明】
1 パワー素子 2 制御素子 3,3A,3B リードフレーム 3a パワー素子をマウントするダイパッド 3b 制御素子をマウントするダイパッド 3c 主端子 3d 制御端子 3d-1 切欠き凹所 3d-2 切欠き凹溝 4 金属放熱板 5 ボンディングワイヤ 6 封止樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 永友 寿美 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内 (72)発明者 米澤 栄一 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内 Fターム(参考) 4M109 AA01 BA01 CA21 DB02 FA04 GA02 GA05 5F067 AA01 AA03 AA04 AB02 BB04 BD08 CA01 CD01

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】リードフレームのダイパッドにパワー素
    子,および制御素子を個別にマウントするとともに、リ
    ードフレームの裏面側には絶縁間隔を隔てて放熱金属板
    を配し、その周域を樹脂にて一体に封止した樹脂封止型
    半導体デバイスにおいて、制御素子にワイヤ接続したリ
    ードフレームの制御端子をストレート形状として樹脂パ
    ッケージから側方に引出すとともに、封止樹脂層内に埋
    没している制御端子のインナリード部に切欠き部を形成
    して封止樹脂とアンカー結合させたことを特徴とする樹
    脂封止型半導体デバイス。
  2. 【請求項2】請求項1記載の樹脂封止型半導体デバイス
    において、切欠き部として制御端子の側縁に切欠き凹所
    を形成したことを特徴とする樹脂封止型半導体デバイ
    ス。
  3. 【請求項3】請求項1記載の樹脂封止型半導体デバイス
    において、切欠き部として制御端子の板面にその幅方向
    に切欠き凹溝を形成したことを特徴とする樹脂封止型半
    導体デバイス。
  4. 【請求項4】リードフレームのダイパッドにパワー素
    子,および制御素子を個別にマウントするとともに、リ
    ードフレームの裏面側には絶縁間隔を隔てて放熱金属板
    を配し、その周域を樹脂にて一体に封止した樹脂封止型
    半導体デバイスにおいて、制御素子をマウントしたダイ
    パッドの板厚をパワー素子を搭載したダイパッドの板厚
    よりも肉薄に形成するとともに、放熱金属板と対向する
    ダイパッドの裏面側でパワー素子のダイパッドとの間に
    段差を設定して樹脂封止したことを特徴とする樹脂封止
    型半導体デバイス。
  5. 【請求項5】請求項4記載の樹脂封止型半導体デバイス
    において、制御素子,パワー素子をマウントする各ダイ
    パッドを1枚のリードフレームにパターン形成するとと
    もに、制御素子のダイパッドをその裏面側から肉薄加工
    を施してパワー素子のダイパッドの裏面との間に段差を
    設定したことを特徴とする樹脂封止型半導体デバイス。
  6. 【請求項6】請求項4記載の樹脂封止型半導体デバイス
    において、制御素子をマウントするダイパッドとパワー
    素子をマウントするダイパッドを別々なリードフレーム
    に形成し、かつ制御素子用リードフレームの板厚をパワ
    ー素子用リードフレームの板厚よりも肉薄にして双方の
    リードフレームの裏面側に段差を設定したことを特徴と
    する樹脂封止型半導体デバイス。
JP31383898A 1998-11-05 1998-11-05 樹脂封止型半導体デバイス Pending JP2000150720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31383898A JP2000150720A (ja) 1998-11-05 1998-11-05 樹脂封止型半導体デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31383898A JP2000150720A (ja) 1998-11-05 1998-11-05 樹脂封止型半導体デバイス

Publications (1)

Publication Number Publication Date
JP2000150720A true JP2000150720A (ja) 2000-05-30

Family

ID=18046129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31383898A Pending JP2000150720A (ja) 1998-11-05 1998-11-05 樹脂封止型半導体デバイス

Country Status (1)

Country Link
JP (1) JP2000150720A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152137A (ja) * 2001-11-12 2003-05-23 Hitachi Ltd 半導体モジュール
EP1187197A3 (en) * 2000-08-31 2004-03-17 NEC Compound Semiconductor Devices, Ltd. Package for a semiconductor chip with a thermally conductive base and resin walls
WO2004054089A1 (ja) * 2002-12-10 2004-06-24 Seiko Epson Corporation 圧電発振器およびその製造方法並びに携帯電話装置および電子機器
US7123107B2 (en) 2002-12-10 2006-10-17 Seiko Epson Corporation Piezoelectric oscillator, manufacturing method thereof, and electronic device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1187197A3 (en) * 2000-08-31 2004-03-17 NEC Compound Semiconductor Devices, Ltd. Package for a semiconductor chip with a thermally conductive base and resin walls
US7429791B2 (en) 2000-08-31 2008-09-30 Nec Corporation Semiconductor device in a resin sealed package with a radiating plate and manufacturing method thereof
JP2003152137A (ja) * 2001-11-12 2003-05-23 Hitachi Ltd 半導体モジュール
WO2004054089A1 (ja) * 2002-12-10 2004-06-24 Seiko Epson Corporation 圧電発振器およびその製造方法並びに携帯電話装置および電子機器
US7123107B2 (en) 2002-12-10 2006-10-17 Seiko Epson Corporation Piezoelectric oscillator, manufacturing method thereof, and electronic device
US7408291B2 (en) 2002-12-10 2008-08-05 Seiko Epson Corporation Piezoelectric oscillator, manufacturing method thereof, and electronic device

Similar Documents

Publication Publication Date Title
US5767573A (en) Semiconductor device
US5440169A (en) Resin-packaged semiconductor device with flow prevention dimples
JP2642548B2 (ja) 半導体装置およびその製造方法
US6566164B1 (en) Exposed copper strap in a semiconductor package
CN101548377A (zh) 具有增强散热功能的封装集成电路
WO1996013855A1 (en) A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
JPH09260550A (ja) 半導体装置
JP4075204B2 (ja) 積層型半導体装置
JPH0492462A (ja) 半導体装置
KR100602847B1 (ko) 방열판이 장착된 인쇄회로기판과 이 회로기판을 이용한발광다이오드 패캐지 및 그 제조방법
JPH11243166A (ja) 樹脂封止型半導体装置
JP2000150720A (ja) 樹脂封止型半導体デバイス
JP2004303854A (ja) 半導体装置
CN214176033U (zh) 半导体封装结构
KR102016019B1 (ko) 고열전도성 반도체 패키지
JP2004335493A (ja) 半導体装置の実装構造
JP2845488B2 (ja) 半導体集積回路装置
JP3107385U (ja) チップの封入構造
KR100479913B1 (ko) 피지에이패키지
JPH046860A (ja) 半導体装置
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method
KR200314765Y1 (ko) 비.지.에이반도체패키지
JPH07161872A (ja) 半導体集積回路装置
JPH04320052A (ja) 半導体装置
JPS60110145A (ja) 樹脂封止型半導体装置