JPS60154547A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60154547A JPS60154547A JP1117584A JP1117584A JPS60154547A JP S60154547 A JPS60154547 A JP S60154547A JP 1117584 A JP1117584 A JP 1117584A JP 1117584 A JP1117584 A JP 1117584A JP S60154547 A JPS60154547 A JP S60154547A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pad
- contact hole
- insulating film
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置にかかシ、とくに半導体チップ上に
金属配線によシ形成されたポンディングパッド部の構造
に関するものである。
金属配線によシ形成されたポンディングパッド部の構造
に関するものである。
従来、ポンディングパッド部にはアルミニウムが用いら
れ、該ポンディングパッドの下層には層間絶縁膜とフィ
ールド絶縁膜があるだけであった。
れ、該ポンディングパッドの下層には層間絶縁膜とフィ
ールド絶縁膜があるだけであった。
半導体装置のうち、特にモールド樹脂を刺止する事で形
成されるモールドケースを用いた半導体装置では、外気
中の水分がそ−ルド樹脂を通して浸透して半導体チップ
表面にまで達し、主に金属配線材料であるアルミニムラ
を浸蝕する。こ９アルミニウムの浸蝕が種々の特性劣化
や、特性不良を起し、該半導体装置′の信頼性上の問題
点となる。
成されるモールドケースを用いた半導体装置では、外気
中の水分がそ−ルド樹脂を通して浸透して半導体チップ
表面にまで達し、主に金属配線材料であるアルミニムラ
を浸蝕する。こ９アルミニウムの浸蝕が種々の特性劣化
や、特性不良を起し、該半導体装置′の信頼性上の問題
点となる。
半導体装置の外部から浸透して来る水分のうちの大部分
はモールドケースの外部端子とモールド樹脂が密着して
いる部分にあるすき間を伝い、更に外部端子に接続され
ているボンディング線トモールド樹脂のすき間を辿りて
半導一体チップ表面に至る。半導体チップ表面に浸透し
て味た水分は半導体チップ中のリン、特に半導体チップ
表面に保静膜として形成されているＰＳＧ膜中のリンと
反応してリン酸を生成１°る。このリン酸の大部分は、
水分の主要浸入経路であるポンディング線に連なるポン
ディングパッド近傍に生成される為、ポンディングパッ
ド部のアルミニウムか非常に腐蝕し易い。
はモールドケースの外部端子とモールド樹脂が密着して
いる部分にあるすき間を伝い、更に外部端子に接続され
ているボンディング線トモールド樹脂のすき間を辿りて
半導一体チップ表面に至る。半導体チップ表面に浸透し
て味た水分は半導体チップ中のリン、特に半導体チップ
表面に保静膜として形成されているＰＳＧ膜中のリンと
反応してリン酸を生成１°る。このリン酸の大部分は、
水分の主要浸入経路であるポンディング線に連なるポン
ディングパッド近傍に生成される為、ポンディングパッ
ド部のアルミニウムか非常に腐蝕し易い。
パ以上説明した過程により、従来のパッド部構造では、
ポンディングパッド部がアルミニウムー要分のみで形成
されている為に、水分の浸入により主にポンディングパ
ッド部に於て不導通状態が起とルやすいという欠点がめ
った。。
ポンディングパッド部がアルミニウムー要分のみで形成
されている為に、水分の浸入により主にポンディングパ
ッド部に於て不導通状態が起とルやすいという欠点がめ
った。。
本発明の目的は半導体装置の耐湿性の向上を目指し、信
頼性の高い半導体装ｊを提伊する事である。
頼性の高い半導体装ｊを提伊する事である。
本発明はこの目的を達成する為に、半導付チッグ上に会
心配線によシ形歇されたポンディングパッド化の下層ｅ
仁コンタクト穴を介して活を層を１゜慟゛シ該ボンデイ
ンクパッド部を多Ｍｌ造にする事によってポンディング
パッド部を弘・化するように構成したものである。
心配線によシ形歇されたポンディングパッド化の下層ｅ
仁コンタクト穴を介して活を層を１゜慟゛シ該ボンデイ
ンクパッド部を多Ｍｌ造にする事によってポンディング
パッド部を弘・化するように構成したものである。
第１図に従来のポンディングパッド部の平面図、第２図
に該パッド部のＡ−Ａ 断面図を示す。第１図、第２図
に於いて半導体基板３上にフィールド絶縁膜４、層間絶
縁膜５，６を形成する１、更にアルミニウム層１を形成
し、ＰＳＧカバ一層７で覆った後ポンディングパッド開
孔部２を設りる。
に該パッド部のＡ−Ａ 断面図を示す。第１図、第２図
に於いて半導体基板３上にフィールド絶縁膜４、層間絶
縁膜５，６を形成する１、更にアルミニウム層１を形成
し、ＰＳＧカバ一層７で覆った後ポンディングパッド開
孔部２を設りる。
この従来のポンディングパッド構造ではパッド部の厚き
がアルミニウム一層分しかなく一般に１μｍ位である故
にバット部のアルミニウムＵ勢４１に浸蝕されてしまう
１、 次に本発明の実に例に於けるポンディングパッド部の平
面図を第３図に該バット部のＢＢ 断面図を第４図に示
す。
がアルミニウム一層分しかなく一般に１μｍ位である故
にバット部のアルミニウムＵ勢４１に浸蝕されてしまう
１、 次に本発明の実に例に於けるポンディングパッド部の平
面図を第３図に該バット部のＢＢ 断面図を第４図に示
す。
第３図、第４図に於いて、半導体基板３上にフィールド
給Ｉ＃Ｗ１４、層間絶縁膜５を形成する。次に第一のア
ルミニウム層９を形成し、ＮＩＶＩＮ！Ｉ＃！脚６で撥
り九伊第−のアルミニウム層と第二のアルミニウム層間
のコンタクト穴８を設ける。更に第二のアルミニウム層
１０を形成し、ＰＳＧカバ一層７で覆った彼、ポンディ
ングパッド開孔部２を設ける。
給Ｉ＃Ｗ１４、層間絶縁膜５を形成する。次に第一のア
ルミニウム層９を形成し、ＮＩＶＩＮ！Ｉ＃！脚６で撥
り九伊第−のアルミニウム層と第二のアルミニウム層間
のコンタクト穴８を設ける。更に第二のアルミニウム層
１０を形成し、ＰＳＧカバ一層７で覆った彼、ポンディ
ングパッド開孔部２を設ける。
第３図及び第４図よシ、第一のアｆｉｚ ミニラム脣９
と第二のアルミニウム層１０とのコンタクト穴８は、ポ
ンディングパッド開孔部２の下層にあシ、更に咳コンタ
クト範囲はパッド開孔部の疹１囲を包含しているので、
パッド部の厚さが事実上増加し、耐浸触性が向上する。
と第二のアルミニウム層１０とのコンタクト穴８は、ポ
ンディングパッド開孔部２の下層にあシ、更に咳コンタ
クト範囲はパッド開孔部の疹１囲を包含しているので、
パッド部の厚さが事実上増加し、耐浸触性が向上する。
第一のアルミニウムの厚さが０．５μｍであるとすわば
パッド部の厚さは従来と比軸じで、アルミニウムー要分
の約１μｍから５０−右！！増加する事になシ、この増
加に伴う耐浸蝕針の向上が得られる。冑、この導電層と
して他にタングステン、モリブデン等が使用回診である
ことは筈うまでもない。
パッド部の厚さは従来と比軸じで、アルミニウムー要分
の約１μｍから５０−右！！増加する事になシ、この増
加に伴う耐浸蝕針の向上が得られる。冑、この導電層と
して他にタングステン、モリブデン等が使用回診である
ことは筈うまでもない。
以上述べた様に、本発明によれば従来のｐｔに“ 比べ
て耐湿性が著しく向上１−１信頼性の高い半導体装置を
形成する亭ができるという効果がめる４゜
て耐湿性が著しく向上１−１信頼性の高い半導体装置を
形成する亭ができるという効果がめる４゜
第１図は従来の半導体装置に於けるポンディングパッド
部の平面図、第２図は、第１図に示されるパッド部のＡ
Ａ’ 断面図、第３図は本発明の実施例の平面図、第
４図は第３図に示される部分のＢ Ｂ’断簡図である。 伺、図において、１・・・・・・アルミニウム層、２・
・・・・・ポンディングパッド開孔部、３・・・・・・
半導体基板、４・・・・・・フィールド絶Ｉ＃膜、５，
６・・・・・・層間ＩＰ緻膜、７・・・・・・Ｐ８Ｇカ
バ一層、８・・・・・・第一のアルミニウム層と第二の
アルミニウムル１間のコンタクト穴、９・・・・・・第
一のアルミニウム層、１０・・・・・・１二のアルミニ
ウム勉。 乃ｌ圀 も？閃 躬３閃
部の平面図、第２図は、第１図に示されるパッド部のＡ
Ａ’ 断面図、第３図は本発明の実施例の平面図、第
４図は第３図に示される部分のＢ Ｂ’断簡図である。 伺、図において、１・・・・・・アルミニウム層、２・
・・・・・ポンディングパッド開孔部、３・・・・・・
半導体基板、４・・・・・・フィールド絶Ｉ＃膜、５，
６・・・・・・層間ＩＰ緻膜、７・・・・・・Ｐ８Ｇカ
バ一層、８・・・・・・第一のアルミニウム層と第二の
アルミニウムル１間のコンタクト穴、９・・・・・・第
一のアルミニウム層、１０・・・・・・１二のアルミニ
ウム勉。 乃ｌ圀 も？閃 躬３閃
Claims (1)
- 半導体チップ上に金属配線によシ形成されたポンディン
グパッド部に於て、該ボンデインクパッド部の下層にコ
ンタクト穴を介して導電場配置し、ボンティングパッド
部を多層１１１婚にする事を％命とした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1117584A JPS60154547A (ja) | 1984-01-24 | 1984-01-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1117584A JPS60154547A (ja) | 1984-01-24 | 1984-01-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60154547A true JPS60154547A (ja) | 1985-08-14 |
Family
ID=11770716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1117584A Pending JPS60154547A (ja) | 1984-01-24 | 1984-01-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60154547A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100773289B1 (ko) | 2003-11-04 | 2007-11-05 | 가부시키가이샤 도요다 지도숏키 | 반도체 장치 |
| CN103065974A (zh) * | 2011-10-24 | 2013-04-24 | 北大方正集团有限公司 | 一种制作芯片压焊块的方法及芯片 |
| CN103094134A (zh) * | 2011-10-31 | 2013-05-08 | 北大方正集团有限公司 | 一种增加芯片压焊块区域的金属层厚度的方法及芯片 |
-
1984
- 1984-01-24 JP JP1117584A patent/JPS60154547A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100773289B1 (ko) | 2003-11-04 | 2007-11-05 | 가부시키가이샤 도요다 지도숏키 | 반도체 장치 |
| CN103065974A (zh) * | 2011-10-24 | 2013-04-24 | 北大方正集团有限公司 | 一种制作芯片压焊块的方法及芯片 |
| CN103094134A (zh) * | 2011-10-31 | 2013-05-08 | 北大方正集团有限公司 | 一种增加芯片压焊块区域的金属层厚度的方法及芯片 |
| CN103094134B (zh) * | 2011-10-31 | 2015-07-15 | 北大方正集团有限公司 | 一种增加芯片压焊块区域的金属层厚度的方法及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4060828A (en) | Semiconductor device having multi-layer wiring structure with additional through-hole interconnection | |
| US20010054753A1 (en) | Semiconductor package and mount board, and mounting method using the same | |
| JPH1092817A (ja) | 半導体装置及びその製造方法 | |
| JP3397689B2 (ja) | マルチチップ半導体装置およびその製造方法 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| US9941236B2 (en) | Semiconductor device having wire bonding connection and method for manufacturing the same | |
| JPS60154547A (ja) | 半導体装置 | |
| JP2956647B2 (ja) | 半導体装置用キャリヤ及びそれを用いた半導体装置 | |
| JPH0555322A (ja) | 半導体装置 | |
| US20200137883A1 (en) | Thin film capacitor and circuit board incorporating the same | |
| JP2000332016A (ja) | 半導体装置および半導体製造方法 | |
| JP2674169B2 (ja) | 半導体集積回路装置 | |
| JPH0462176B2 (ja) | ||
| JP2932824B2 (ja) | 磁気抵抗センサ | |
| JPH06283611A (ja) | 半導体集積回路 | |
| JPH08167634A (ja) | 半導体装置 | |
| JPS6010763A (ja) | 半導体装置 | |
| JPH11289043A (ja) | 半導体集積回路装置 | |
| JPH05251497A (ja) | 半導体装置 | |
| JP2937336B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS6232636A (ja) | 半導体装置 | |
| JPH0794548A (ja) | 半導体装置及びその製造方法 | |
| JPH0122989B2 (ja) | ||
| JPS63164447A (ja) | 半導体装置およびその製造方法 | |
| CN107611036A (zh) | 封装基板及其制作方法、封装结构 |