JPH0555322A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0555322A JPH0555322A JP3218204A JP21820491A JPH0555322A JP H0555322 A JPH0555322 A JP H0555322A JP 3218204 A JP3218204 A JP 3218204A JP 21820491 A JP21820491 A JP 21820491A JP H0555322 A JPH0555322 A JP H0555322A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor chip
- semiconductor device
- wiring
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
Abstract
(57)【要約】
【目的】 半導体装置のモニタの確度を向上さことを目
的とする。 【構成】 半導体チップ１上に複数のモニタ用トランジ
スタ２が形成される。これらの複数のモニタ用トランジ
スタ２は並列に、多層配線５ａ，５ｂを介して測定用パ
ッド３に接続される。モニタ用トランジスタ２の特性の
測定は、測定用パッド３に測定器の探針電極を当てて実
施する。 【効果】 半導体チップ１上に複数のモニタ用トランジ
スタ２を備えているのでモニタを行うときに確度の高い
評価が可能となる。
的とする。 【構成】 半導体チップ１上に複数のモニタ用トランジ
スタ２が形成される。これらの複数のモニタ用トランジ
スタ２は並列に、多層配線５ａ，５ｂを介して測定用パ
ッド３に接続される。モニタ用トランジスタ２の特性の
測定は、測定用パッド３に測定器の探針電極を当てて実
施する。 【効果】 半導体チップ１上に複数のモニタ用トランジ
スタ２を備えているのでモニタを行うときに確度の高い
評価が可能となる。
Description
【０００１】
【産業上の利用分野】この発明は、多層配線を有して構
成された半導体装置に関し、特に半導体装置のモニタの
確度向上とモニタに使用する測定用パッド等のパッドか
らの水分浸入防止に関する。
成された半導体装置に関し、特に半導体装置のモニタの
確度向上とモニタに使用する測定用パッド等のパッドか
らの水分浸入防止に関する。
【０００２】
【従来の技術】従来の半導体装置について、図４乃至図
６を用いて説明する。図４は、半導体チップ上に形成さ
れたモニタ用トランジスタを示す半導体チップの平面図
である。図において、１は集積回路が形成された半導体
チップ、２は半導体チップ１上に形成されたモニタ用ト
ランジスタ、３はモニタ用トランジスタの特性を評価す
るための測定を行う測定用パッドである。この図で本来
の集積回路等は省略している。
６を用いて説明する。図４は、半導体チップ上に形成さ
れたモニタ用トランジスタを示す半導体チップの平面図
である。図において、１は集積回路が形成された半導体
チップ、２は半導体チップ１上に形成されたモニタ用ト
ランジスタ、３はモニタ用トランジスタの特性を評価す
るための測定を行う測定用パッドである。この図で本来
の集積回路等は省略している。
【０００３】図５は、図４に示したモニタ用トランジス
タと測定用パッドの部分を拡大した平面図である。図５
には、ＮＰＮトランジスタをモニタ用トランジスタとし
た場合を示している。図において、３は測定用パッド、
４ａは斜線で示した部分で測定用パッド３のうちガラス
コートのない部分、５はアルミ配線、Ｂはベース領域、
Ｅはエミッタ領域、Ｃはコレクタ領域、８はコンタクト
ホールである。
タと測定用パッドの部分を拡大した平面図である。図５
には、ＮＰＮトランジスタをモニタ用トランジスタとし
た場合を示している。図において、３は測定用パッド、
４ａは斜線で示した部分で測定用パッド３のうちガラス
コートのない部分、５はアルミ配線、Ｂはベース領域、
Ｅはエミッタ領域、Ｃはコレクタ領域、８はコンタクト
ホールである。
【０００４】モニタ用トランジスタ２のコレクタＣ、エ
ミッタＥ、ベースＢはそれぞれコンタクトホール８によ
ってアルミ配線５に接続し、アルミ配線５は測定用パッ
ド３に接続している。モニタ用トランジスタ２の特性評
価は、測定用パッド３のガラスコートのない部分４ａに
測定器の探針電極を当てて実施する。
ミッタＥ、ベースＢはそれぞれコンタクトホール８によ
ってアルミ配線５に接続し、アルミ配線５は測定用パッ
ド３に接続している。モニタ用トランジスタ２の特性評
価は、測定用パッド３のガラスコートのない部分４ａに
測定器の探針電極を当てて実施する。
【０００５】図４および図５に示したモニタ用トランジ
スタ２は、半導体装置を量産するときに、製造された半
導体装置の評価を行うことにより製造中の量産ラインの
管理をするため、及び集積回路のピンからは測定できな
い種々の特性評価に使用される。
スタ２は、半導体装置を量産するときに、製造された半
導体装置の評価を行うことにより製造中の量産ラインの
管理をするため、及び集積回路のピンからは測定できな
い種々の特性評価に使用される。
【０００６】図６は、図４および図５に示した測定用パ
ッド３の断面を示した断面図である。図において、３は
測定用パッド、４はガラスコート、５はアルミ配線、７
は層間絶縁膜、Ｗは層間絶縁膜７とガラスコート４の隙
間に侵入した水分である。測定するときは、測定用パッ
ド３のガラスコートのない部分に測定器の探針電極を当
てて実施する。
ッド３の断面を示した断面図である。図において、３は
測定用パッド、４はガラスコート、５はアルミ配線、７
は層間絶縁膜、Ｗは層間絶縁膜７とガラスコート４の隙
間に侵入した水分である。測定するときは、測定用パッ
ド３のガラスコートのない部分に測定器の探針電極を当
てて実施する。
【０００７】また、実際に半導体装置を使用するときに
は、モニタ用トランジスタ２は必要ないので、測定用パ
ッド３はリード端子にワイヤーボンドしないダミーパッ
ドとなる。そのため、ガラスコート４とアルミ配線５と
の隙間から内部に水分Ｗが浸入し、アルミ配線腐食の原
因となる。
は、モニタ用トランジスタ２は必要ないので、測定用パ
ッド３はリード端子にワイヤーボンドしないダミーパッ
ドとなる。そのため、ガラスコート４とアルミ配線５と
の隙間から内部に水分Ｗが浸入し、アルミ配線腐食の原
因となる。
【０００８】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、一つの半導体チップ１
に一つのモニタ用トランジスタ２しか形成されておら
ず、集積回路の集積度の増加に伴いチップサイズの増大
した半導体装置おいて、半導体チップ全体の特性を的確
に評価するには限界がある。
上のように構成されているので、一つの半導体チップ１
に一つのモニタ用トランジスタ２しか形成されておら
ず、集積回路の集積度の増加に伴いチップサイズの増大
した半導体装置おいて、半導体チップ全体の特性を的確
に評価するには限界がある。
【０００９】また、従来の測定用パッドはダミーパッド
であるため、ガラスコート４とアルミ配線５との隙間か
ら内部に水分が浸入し、アルミ配線が腐食する原因とな
るという問題点があった。
であるため、ガラスコート４とアルミ配線５との隙間か
ら内部に水分が浸入し、アルミ配線が腐食する原因とな
るという問題点があった。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、半導体装置のモニタの確度を向
上できるとともに、モニタに使用する測定用パッドから
の水分の浸入を防止することができる半導体装置を得る
ことを目的とする。
ためになされたもので、半導体装置のモニタの確度を向
上できるとともに、モニタに使用する測定用パッドから
の水分の浸入を防止することができる半導体装置を得る
ことを目的とする。
【００１１】
【課題を解決するための手段】第１の発明に係る半導体
装置は、半導体チップと、前記半導体チップ上に形成さ
れた複数の同種類のモニタ用素子と、前記複数のモニタ
用素子に接続した多層配線と、前記多層配線に接続した
パッドとを備えて構成されている。
装置は、半導体チップと、前記半導体チップ上に形成さ
れた複数の同種類のモニタ用素子と、前記複数のモニタ
用素子に接続した多層配線と、前記多層配線に接続した
パッドとを備えて構成されている。
【００１２】第２の発明に係る半導体装置は、半導体チ
ップと、前記半導体チップ上に形成されたパッドと、前
記パッドと接続した多層配線と、前記パッド近傍で該パ
ッドと前記多層配線を接続するスルーホールとを備えて
構成されている。
ップと、前記半導体チップ上に形成されたパッドと、前
記パッドと接続した多層配線と、前記パッド近傍で該パ
ッドと前記多層配線を接続するスルーホールとを備えて
構成されている。
【００１３】第３の発明に係る半導体装置は、半導体チ
ップと、前記半導体チップ上に形成された少なくとも２
つのパッドと、前記半導体チップ上に形成された多層配
線とを備え、複数のスルーホールを介して前記多層配線
により前記パッド間を接続したことを特徴とする。
ップと、前記半導体チップ上に形成された少なくとも２
つのパッドと、前記半導体チップ上に形成された多層配
線とを備え、複数のスルーホールを介して前記多層配線
により前記パッド間を接続したことを特徴とする。
【００１４】
【作用】第１の発明における半導体装置は、半導体チッ
プ上に形成された複数の同種類のモニタ用素子を備えて
いるので、チップサイズの増大した半導体装置おいて
も、半導体チップ全体の特性を推定することが容易にな
る。また、前記複数のモニタ用素子に接続した多層配線
と該多層配線に接続したパッドとを備えているので、モ
ニタに必要なパッドや配線等の占有面積を少なくするこ
とができる。
プ上に形成された複数の同種類のモニタ用素子を備えて
いるので、チップサイズの増大した半導体装置おいて
も、半導体チップ全体の特性を推定することが容易にな
る。また、前記複数のモニタ用素子に接続した多層配線
と該多層配線に接続したパッドとを備えているので、モ
ニタに必要なパッドや配線等の占有面積を少なくするこ
とができる。
【００１５】第２の発明における半導体装置は、パッド
近傍で該パッドと多層配線を接続するスルーホールを備
えているので、多層配線部分へは水分が浸入し難くな
る。
近傍で該パッドと多層配線を接続するスルーホールを備
えているので、多層配線部分へは水分が浸入し難くな
る。
【００１６】第３の発明における半導体装置は、複数の
スルーホールを介して多層配線により測定用パッド間を
接続しているので、測定用パッド間の電気的特性を測る
ことにより、スルーホールの特性を知ることができる。
スルーホールを介して多層配線により測定用パッド間を
接続しているので、測定用パッド間の電気的特性を測る
ことにより、スルーホールの特性を知ることができる。
【００１７】
【実施例】以下、この発明の第１実施例について図１を
用いて説明する。図１は第１の発明の一実施例による半
導体装置の半導体チップの概略を示す平面図である。図
において、１は半導体チップ、２はモニタ用素子である
モニタ用トランジスタ、３は測定用パッド、５ａは第１
層アルミ配線、５ｂは第２層アルミ配線である。アルミ
配線５ａ，５ｂにより２層からなる多層配線を構成して
いる。この図で本来の集積回路等は省略している。図１
の半導体装置では一つの半導体チップ１の中の５カ所に
モニタ用トランジスタ２が設けられている。各モニタ用
トランジスタ２は、多層配線５ａ，５ｂにより半導体チ
ップ１上に形成された本来の集積回路の配線に影響しな
いように並列に接続されている。３つの測定用パッド３
は、多層配線５ａ，５ｂを介して、モニタ用トランジス
タ２のエミッタ、ベース及びコレクタの各端子にそれぞ
れ接続されている。
用いて説明する。図１は第１の発明の一実施例による半
導体装置の半導体チップの概略を示す平面図である。図
において、１は半導体チップ、２はモニタ用素子である
モニタ用トランジスタ、３は測定用パッド、５ａは第１
層アルミ配線、５ｂは第２層アルミ配線である。アルミ
配線５ａ，５ｂにより２層からなる多層配線を構成して
いる。この図で本来の集積回路等は省略している。図１
の半導体装置では一つの半導体チップ１の中の５カ所に
モニタ用トランジスタ２が設けられている。各モニタ用
トランジスタ２は、多層配線５ａ，５ｂにより半導体チ
ップ１上に形成された本来の集積回路の配線に影響しな
いように並列に接続されている。３つの測定用パッド３
は、多層配線５ａ，５ｂを介して、モニタ用トランジス
タ２のエミッタ、ベース及びコレクタの各端子にそれぞ
れ接続されている。
【００１８】モニタ用トランジスタ２の特性評価は、測
定用パッド３に測定器の探針電極を当てて実施する。
定用パッド３に測定器の探針電極を当てて実施する。
【００１９】モニタ用トランジスタ２の数が５個あるの
で従来の半導体装置に比べて半導体チップ１全体の集積
回路の評価が的確に行え、モニタの確度が向上する。ま
た、モニタ用素子を並列に接続しているので測定用パッ
ドの数は従来と変わらず、トランジスタのベース，エミ
ッタ，コレクタに対応した一組のパッドでよく、モニタ
のために必要な面積の増加を少なくすることができる。
また、そのため、例えばモニタ用トランジスタ２の数に
対応して五組のパッドを設ける場合に比べてパッドから
水分が浸入する等の不具合の発生する危険性を５分の１
に抑えることができる。
で従来の半導体装置に比べて半導体チップ１全体の集積
回路の評価が的確に行え、モニタの確度が向上する。ま
た、モニタ用素子を並列に接続しているので測定用パッ
ドの数は従来と変わらず、トランジスタのベース，エミ
ッタ，コレクタに対応した一組のパッドでよく、モニタ
のために必要な面積の増加を少なくすることができる。
また、そのため、例えばモニタ用トランジスタ２の数に
対応して五組のパッドを設ける場合に比べてパッドから
水分が浸入する等の不具合の発生する危険性を５分の１
に抑えることができる。
【００２０】次に、この発明の第２実施例について図２
を用いて説明する。図２は、第２の発明の一実施例によ
るモニタに用いられる測定用パッドとその近傍の断面図
である。図において、３は測定用パッド、４はガラスコ
ート、５ａは第１層アルミ配線、５ｂは第２層アルミ配
線、７は層間絶縁膜、９はスルーホールである。測定用
パッド３はその近傍でスルーホール９により層間絶縁膜
７の下に形成された第１層アルミ配線５ａに接続されて
いる。そして、第１層アルミ配線５ａは第２層アルミ配
線５ｂにスルーホールを介して接続している。従って、
ガラスコート４とアルミ配線５ａ，５ｂの間に測定用パ
ッド３に続く隙間は存在せず、水分がアルミ配線に沿っ
て内部に浸入することを防ぐことができる。
を用いて説明する。図２は、第２の発明の一実施例によ
るモニタに用いられる測定用パッドとその近傍の断面図
である。図において、３は測定用パッド、４はガラスコ
ート、５ａは第１層アルミ配線、５ｂは第２層アルミ配
線、７は層間絶縁膜、９はスルーホールである。測定用
パッド３はその近傍でスルーホール９により層間絶縁膜
７の下に形成された第１層アルミ配線５ａに接続されて
いる。そして、第１層アルミ配線５ａは第２層アルミ配
線５ｂにスルーホールを介して接続している。従って、
ガラスコート４とアルミ配線５ａ，５ｂの間に測定用パ
ッド３に続く隙間は存在せず、水分がアルミ配線に沿っ
て内部に浸入することを防ぐことができる。
【００２１】次に、この発明の第３実施例について図３
を用いて説明する。図３は、第３の発明の一実施例によ
るスルーホールをモニタするための２つの測定用パッド
とその間の配線を示す断面図である。図において、３は
測定用パッド、４はガラスコート、５ａは第１層アルミ
配線、５ｂは第２層アルミ配線、７は層間絶縁膜、９は
スルーホールである。複数のスルーホール９を介して多
層配線５ａ，５ｂにより２つの測定用パッド３をつない
でいる。スルーホール９は半導体チップ上で評価の必要
な場所に設けられる。
を用いて説明する。図３は、第３の発明の一実施例によ
るスルーホールをモニタするための２つの測定用パッド
とその間の配線を示す断面図である。図において、３は
測定用パッド、４はガラスコート、５ａは第１層アルミ
配線、５ｂは第２層アルミ配線、７は層間絶縁膜、９は
スルーホールである。複数のスルーホール９を介して多
層配線５ａ，５ｂにより２つの測定用パッド３をつない
でいる。スルーホール９は半導体チップ上で評価の必要
な場所に設けられる。
【００２２】スルーホール９の特性、例えばスルーホー
ル９が正しく開口しているかどうかの評価は測定用パッ
ド３のガラスコートのない部分に測定器の探針電極を当
てて実施する。例えば、２つの測定用パッド３の間の抵
抗を測定することによってスルーホールの評価をするこ
とができる。
ル９が正しく開口しているかどうかの評価は測定用パッ
ド３のガラスコートのない部分に測定器の探針電極を当
てて実施する。例えば、２つの測定用パッド３の間の抵
抗を測定することによってスルーホールの評価をするこ
とができる。
【００２３】なお、第１、第２、第３実施例では２層配
線における例を示したが、多層配線であれば何層であっ
てもよく、これらの実施例と同様の効果を奏する。
線における例を示したが、多層配線であれば何層であっ
てもよく、これらの実施例と同様の効果を奏する。
【００２４】また、第１実施例では、モニタ用素子を並
列に接続した例を示したが、例えば、抵抗などは直列に
接続してもよく、第１実施例と同様の効果を奏する。
列に接続した例を示したが、例えば、抵抗などは直列に
接続してもよく、第１実施例と同様の効果を奏する。
【００２５】更に、第２実施例において、実際に半導体
装置を使用するときには、モニタ用トランジスタ２は必
要ないので、測定用パッド３はリード端子にワイヤーボ
ンドしないダミーパッドとなるが、ダミーパッドとなる
ワイヤーボンドされないパッドは測定用のパッドに限ら
れず、第２の発明の適用されるパッドはワイヤーボンド
されないパッドであればよく、第２実施例と同様の効果
を奏する。
装置を使用するときには、モニタ用トランジスタ２は必
要ないので、測定用パッド３はリード端子にワイヤーボ
ンドしないダミーパッドとなるが、ダミーパッドとなる
ワイヤーボンドされないパッドは測定用のパッドに限ら
れず、第２の発明の適用されるパッドはワイヤーボンド
されないパッドであればよく、第２実施例と同様の効果
を奏する。
【００２６】
【発明の効果】以上のように、請求項１に係る発明によ
れば、半導体装置が半導体チップ上に形成された複数の
同種類のモニタ用素子と、前記複数のモニタ用素子に接
続した多層配線とを備えているので、前記複数のモニタ
用素子により半導体チップ全体の評価を的確に行え、半
導体装置のモニタの確度を向上することができるという
効果がある。
れば、半導体装置が半導体チップ上に形成された複数の
同種類のモニタ用素子と、前記複数のモニタ用素子に接
続した多層配線とを備えているので、前記複数のモニタ
用素子により半導体チップ全体の評価を的確に行え、半
導体装置のモニタの確度を向上することができるという
効果がある。
【００２７】また、請求項２に係る発明によれば、半導
体装置が測定用パッド近傍で該測定用パッドと多層配線
を接続するスルーホールを備えているので、多層配線部
分への水分浸入を防止して、配線の腐食を防止すること
ができるという効果がある。
体装置が測定用パッド近傍で該測定用パッドと多層配線
を接続するスルーホールを備えているので、多層配線部
分への水分浸入を防止して、配線の腐食を防止すること
ができるという効果がある。
【００２８】また、請求項３に係る発明によれば、半導
体装置が複数のスルーホールを介して多層配線により測
定用パッド間を接続しているので、測定用パッド間の電
気的特性を測ることにより、スルーホールの評価を行う
ことができるという効果がある。
体装置が複数のスルーホールを介して多層配線により測
定用パッド間を接続しているので、測定用パッド間の電
気的特性を測ることにより、スルーホールの評価を行う
ことができるという効果がある。
【図１】第１の発明の一実施例による半導体装置の半導
体チップの概略を示す平面図である。
体チップの概略を示す平面図である。
【図２】第２の発明の一実施例によるモニタに用いられ
る測定用パッドとその近傍の断面図である。
る測定用パッドとその近傍の断面図である。
【図３】第３の発明の一実施例によるスルーホールをモ
ニタするための２つの測定用パッドとその間の配線を示
す断面図である。
ニタするための２つの測定用パッドとその間の配線を示
す断面図である。
【図４】半導体チップ上に形成されたモニタ用トランジ
スタを示す半導体チップの概略図である。
スタを示す半導体チップの概略図である。
【図５】図４に示したモニタ用トランジスタと測定用パ
ッドの部分を拡大した平面図である。
ッドの部分を拡大した平面図である。
【図６】図４および図５に示した測定用パッド３の断面
を示した断面図である。
を示した断面図である。
１ 半導体チップ ２ モニタ用トランジスタ ３ 測定用パッド ４ ガラスコート ５ａ 第１層アルミ配線 ５ｂ 第２層アルミ配線 ７ 層間絶縁膜 ８ コンタクトホール ９ スルーホール
Claims (3)
- 【請求項１】 半導体チップと、 前記半導体チップ上に形成された複数の同種類のモニタ
用素子と、 前記複数のモニタ用素子に接続した多層配線と、 前記多層配線に接続したパッドと、 を備えた半導体装置。 - 【請求項２】 半導体チップと、 前記半導体チップ上に形成されたパッドと、 前記パッドと接続した多層配線と、 前記パッド近傍で該パッドと前記多層配線を接続するス
ルーホールと、 を備えた半導体装置。 - 【請求項３】 半導体チップと、 前記半導体チップ上に形成された少なくとも２つのパッ
ドと、 前記半導体チップ上に形成された多層配線とを備え、 複数のスルーホールを介して前記多層配線により前記パ
ッド間を接続したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218204A JPH0555322A (ja) | 1991-08-29 | 1991-08-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218204A JPH0555322A (ja) | 1991-08-29 | 1991-08-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555322A true JPH0555322A (ja) | 1993-03-05 |
Family
ID=16716257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3218204A Pending JPH0555322A (ja) | 1991-08-29 | 1991-08-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555322A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0947359A2 (en) | 1998-04-02 | 1999-10-06 | Sumitomo Rubber Industries Limited | Method for alarming decrease in tyre air-pressure and apparatus therefor |
| US6362641B2 (en) | 1998-08-25 | 2002-03-26 | Nec Corporation | Integrated circuit device and semiconductor wafer having test circuit therein |
| US6774776B2 (en) | 2002-07-30 | 2004-08-10 | Sumitomo Rubber Industries, Ltd. | Method and apparatus for alarming decrease in tire air-pressure |
| US8494704B2 (en) | 2007-03-16 | 2013-07-23 | Nira Dynamics Ab | Tire pressure classification based tire pressure monitoring |
| US8554498B2 (en) | 2007-03-16 | 2013-10-08 | Nira Dynamics Ab | Method, system and computer program for estimation of the pressure |
| US9079462B2 (en) | 2007-03-16 | 2015-07-14 | Nira Dynamics Ab | System, method and computer program of estimating tire pressure deviations |
-
1991
- 1991-08-29 JP JP3218204A patent/JPH0555322A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0947359A2 (en) | 1998-04-02 | 1999-10-06 | Sumitomo Rubber Industries Limited | Method for alarming decrease in tyre air-pressure and apparatus therefor |
| US6034595A (en) * | 1998-04-02 | 2000-03-07 | Sumitomo Rubber Industries, Ltd. | Method for alarming decrease in tire air-pressure and apparatus therefor |
| US6362641B2 (en) | 1998-08-25 | 2002-03-26 | Nec Corporation | Integrated circuit device and semiconductor wafer having test circuit therein |
| US6774776B2 (en) | 2002-07-30 | 2004-08-10 | Sumitomo Rubber Industries, Ltd. | Method and apparatus for alarming decrease in tire air-pressure |
| US8494704B2 (en) | 2007-03-16 | 2013-07-23 | Nira Dynamics Ab | Tire pressure classification based tire pressure monitoring |
| US8554498B2 (en) | 2007-03-16 | 2013-10-08 | Nira Dynamics Ab | Method, system and computer program for estimation of the pressure |
| US9079462B2 (en) | 2007-03-16 | 2015-07-14 | Nira Dynamics Ab | System, method and computer program of estimating tire pressure deviations |
| US9145033B2 (en) | 2007-03-16 | 2015-09-29 | Nira Dynamics Ab | Tire pressure classification based tire pressure monitoring |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100356637B1 (ko) | 시스템 ｌｓｉ 칩 및 그 제조 방법 | |
| JPH0555322A (ja) | 半導体装置 | |
| JPH07135242A (ja) | 半導体装置 | |
| JP3763664B2 (ja) | テスト回路 | |
| KR100638042B1 (ko) | 캘빈 저항 검사용 패턴 및 이 패턴이 형성된 반도체 장치 | |
| JPH03268441A (ja) | 半導体集積回路基板 | |
| US6500685B2 (en) | Method for evaluating molding material with dams formed on a semiconductor substrate to define slits for capturing fillers contained in the molding material | |
| JP2927267B2 (ja) | 半導体装置 | |
| JP2665075B2 (ja) | 集積回路チェックパターンおよびそのチェック方法 | |
| JP2985525B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPS60154547A (ja) | 半導体装置 | |
| JP3466289B2 (ja) | 半導体装置 | |
| JP2855884B2 (ja) | 半導体装置 | |
| JP2814722B2 (ja) | プリント配線基板 | |
| JPH0766263A (ja) | 多層金属配線の接触抵抗測定方法並びに半導体装置及び半導体ウェハ | |
| JPH01319956A (ja) | 半導体集積回路 | |
| US8653669B2 (en) | Semiconductor package | |
| JPH06283611A (ja) | 半導体集積回路 | |
| JPH03116751A (ja) | 半導体集積回路 | |
| JPH04129240A (ja) | 半導体装置 | |
| JPH04369849A (ja) | 半導体集積回路装置 | |
| JPH01160031A (ja) | 半導体集積回路 | |
| JPH09232314A (ja) | 半導体装置 | |
| JPH02297993A (ja) | 膜回路装置の製造方法 | |
| JP2000100881A (ja) | 評価テスト用チップ |