JPH03116751A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03116751A JPH03116751A JP25416589A JP25416589A JPH03116751A JP H03116751 A JPH03116751 A JP H03116751A JP 25416589 A JP25416589 A JP 25416589A JP 25416589 A JP25416589 A JP 25416589A JP H03116751 A JPH03116751 A JP H03116751A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- layers
- external
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000008188 pellet Substances 0.000 claims abstract description 12
- 238000005259 measurement Methods 0.000 abstract description 9
- 239000000872 buffer Substances 0.000 abstract description 4
- 239000011347 resin Substances 0.000 abstract description 4
- 229920005989 resin Polymers 0.000 abstract description 4
- 230000002950 deficient Effects 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 18
- 239000010408 film Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000013039 cover film Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 241000252233 Cyprinus carpio Species 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003938 response to stress Effects 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に係り、特にモールド封入され
た半導体集積回路のモールド応力によって故障する配線
パターンを電気的特性によシ外部端子から評価できる応
力解析用回路を有する半導体集積回路。
た半導体集積回路のモールド応力によって故障する配線
パターンを電気的特性によシ外部端子から評価できる応
力解析用回路を有する半導体集積回路。
従来では、モールド封入されたＩＣペレットに温度サイ
クルテストを実施し、機能試験により不具合が発見され
ると、モールドを開封してＩＣＣペアトの配線パターン
を外観調査やＳＥＭ解析により詳細に調査し、応力に対
する故障箇所を発見し、その結果から配線パターンの不
備、プロセスの不備がある程度わかるものであった。
クルテストを実施し、機能試験により不具合が発見され
ると、モールドを開封してＩＣＣペアトの配線パターン
を外観調査やＳＥＭ解析により詳細に調査し、応力に対
する故障箇所を発見し、その結果から配線パターンの不
備、プロセスの不備がある程度わかるものであった。
前述したモールド応力によシ半導体集積回路に故障発生
した場合、故障発生数は極小数であり、また故障箇所が
小規模であるため、応力破壊の原因が、組立時にＩＣＣ
ベアト表面に付着したゴイなどの偶発的な原因によるも
のか、配線パターン形状や製造プロセス構造の設計強度
が不足しているなど設計が不十分なことによるものか、
はっきりと区別できない。また、開封して詳細に調査し
ないとシーートや断線などの故障箇所がわからず、解析
に時間がかかる欠点がある。加えて、応力に対して故障
が発生したかしないかという結果が得られるだけで、具
体的な設計基準など定量的なデータを評価結果から導出
することが困難である。
した場合、故障発生数は極小数であり、また故障箇所が
小規模であるため、応力破壊の原因が、組立時にＩＣＣ
ベアト表面に付着したゴイなどの偶発的な原因によるも
のか、配線パターン形状や製造プロセス構造の設計強度
が不足しているなど設計が不十分なことによるものか、
はっきりと区別できない。また、開封して詳細に調査し
ないとシーートや断線などの故障箇所がわからず、解析
に時間がかかる欠点がある。加えて、応力に対して故障
が発生したかしないかという結果が得られるだけで、具
体的な設計基準など定量的なデータを評価結果から導出
することが困難である。
従って、高集積度化に伴うＩＣベレットサイズの拡大に
より、応力に対する考慮が増々設計時に必要な開発動向
にあって、必要なデータを得るためには多くの水準の試
料を用意して、試験を行なわなければならないという欠
点がある。
より、応力に対する考慮が増々設計時に必要な開発動向
にあって、必要なデータを得るためには多くの水準の試
料を用意して、試験を行なわなければならないという欠
点がある。
本発明の目的は、ベレット内の配線層不良を、開封せず
に、調べることができるようにした半導体集積回路を提
供することにある。
に、調べることができるようにした半導体集積回路を提
供することにある。
本発明の半導体集積回路の構成は、半導体ベレ、トに少
なくとも２層以上の配線層が使用され、前記配線層のう
ち第１の配線層と絶縁層を介して第２の配線層とが重ね
られ、前記第１及び第２の配線層に隣接され、かつ前記
各々の配線層と同層の配線パターンが形成され、前記配
線パターンを選択して信号を印加する手段が形成されて
いることを特徴とする。
なくとも２層以上の配線層が使用され、前記配線層のう
ち第１の配線層と絶縁層を介して第２の配線層とが重ね
られ、前記第１及び第２の配線層に隣接され、かつ前記
各々の配線層と同層の配線パターンが形成され、前記配
線パターンを選択して信号を印加する手段が形成されて
いることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の半導体集積回路の応力解析
用配線パターン・を示す平面図でおる。第２図は第１図
のＡ−Ａ’線に沿って切断しで見た断面図でアリ、３層
配線構造になっている。第３図は第１図のＢ−Ｂ／線に
旧って切断して見た断面図である。
用配線パターン・を示す平面図でおる。第２図は第１図
のＡ−Ａ’線に沿って切断しで見た断面図でアリ、３層
配線構造になっている。第３図は第１図のＢ−Ｂ／線に
旧って切断して見た断面図である。
第１図、第２図、第３図において、本実施例の半導体集
積回路は、三層からなる配線１，２．３と、配線を選択
するトライステートバッファ１１と、セレクタ回路９と
、外部入力端子８と、外部測定端子１０，１２，１３，
１４とを含み、構成される。
積回路は、三層からなる配線１，２．３と、配線を選択
するトライステートバッファ１１と、セレクタ回路９と
、外部入力端子８と、外部測定端子１０，１２，１３，
１４とを含み、構成される。
１層配線ｌ上にスルホール４を介し、２層配線２．３層
配線３を接続しである。樹脂封入されたＩＣＣベアトに
温度サイクル試験のようなストレスを加えると、ベレッ
ト自体の膨張率と封入樹脂の膨張率とが異なるため、両
者の弁面であるＩＣＣペアト配線層に応力が生じ、特に
遠心的な膨張距離の大きなベレットコーナ部がストレス
が大きいと推測される。今、第１図に示す矢印り方向り
に樹脂応力が加わる場合、方向りに垂直な向きなＡ−人
′間の配線に第３図よシも応力が加わシやすく、長期に
渡り温度サイクルテスト試験を行なうと、応力によｆｉ
Ａ−Ａ／間にクラ、りが生じ、断線することが予想され
る。断線した場合、第１図のセレクト外部入力端子８よ
シセレクタ回路９をコントロールし、測定したい配線パ
ターンのトライステードパ、ファ１１を選択する。選択
した配線パターンは測定外部端子ｌＯと各配線層の測定
端子１２．１３．１４との導通を評価することが可能で
ある。
配線３を接続しである。樹脂封入されたＩＣＣベアトに
温度サイクル試験のようなストレスを加えると、ベレッ
ト自体の膨張率と封入樹脂の膨張率とが異なるため、両
者の弁面であるＩＣＣペアト配線層に応力が生じ、特に
遠心的な膨張距離の大きなベレットコーナ部がストレス
が大きいと推測される。今、第１図に示す矢印り方向り
に樹脂応力が加わる場合、方向りに垂直な向きなＡ−人
′間の配線に第３図よシも応力が加わシやすく、長期に
渡り温度サイクルテスト試験を行なうと、応力によｆｉ
Ａ−Ａ／間にクラ、りが生じ、断線することが予想され
る。断線した場合、第１図のセレクト外部入力端子８よ
シセレクタ回路９をコントロールし、測定したい配線パ
ターンのトライステードパ、ファ１１を選択する。選択
した配線パターンは測定外部端子ｌＯと各配線層の測定
端子１２．１３．１４との導通を評価することが可能で
ある。
第４図（Ａ）は第１図のＣ−Ｃ／線の断面図である。
必要ならば、第４図（Ｂ）に示すように、パターン間隔
を広げたベレットが使用される。また、第４図（Ｃ）に
示すように第４図（Ｂ）の層間膜の厚さを薄くしたベレ
ットが使用されてよい。いずれにしても、ベレットを開
封せずとも、直ちに試験を行うことができ、良不良の必
要なデータを得ることができる。
を広げたベレットが使用される。また、第４図（Ｃ）に
示すように第４図（Ｂ）の層間膜の厚さを薄くしたベレ
ットが使用されてよい。いずれにしても、ベレットを開
封せずとも、直ちに試験を行うことができ、良不良の必
要なデータを得ることができる。
尚、配線層１，２．３層間には、層間膜５，６が設けら
れ、配線層３上にはカバー膜７が形成される。
れ、配線層３上にはカバー膜７が形成される。
以上説明し次ように、本発明は、配線幅や、形状などの
種類を分けてＩＣＣベアト上に配置することにより、Ｉ
Ｃベレット表面のモールド応力が最も受けやすい所、モ
ールド樹脂種類による応力の強さ、特にアルミニウム層
間膜、あるいはカバー工程等のプロセス変更による応力
対策等を、配線パターンの電気的特性変化により外部よ
り効率的に評価できるという効果がある。
種類を分けてＩＣＣベアト上に配置することにより、Ｉ
Ｃベレット表面のモールド応力が最も受けやすい所、モ
ールド樹脂種類による応力の強さ、特にアルミニウム層
間膜、あるいはカバー工程等のプロセス変更による応力
対策等を、配線パターンの電気的特性変化により外部よ
り効率的に評価できるという効果がある。
第１図は本発明の一実施例の半導体集積回路のＩＣパタ
ーン形状を示す平面図、第２図は第１図のＡ −Ａ’線
に沿って切断して見た断面図、第３図は第１図のＢ−Ｂ
／線にｆｅ−ｚて切断して見た断面図、第４図（Ａ）は
第１図のＣ−Ｃ’線に沿って切断して見た断面図、第４
図（Ｂ）は第４図（Ａ）のパターン間隔を広げた場合を
示す断面図、第４図（Ｃ）は第４図（Ｂ）の層間膜厚を
薄くした場合を示す断面図である。 １．２．３・・・・・・配線層、４・・・・・・スルー
ホール、５．６・・・・・・層間膜、７・・・・・・カ
バー膜、８・・・・・・測定配線パターン選択外部入力
端子、９・・・・・・セレクタ回路、１０・・・・・・
測定外部端子、１１・・・・・・双方向信号バッファ、
１２，１３，１４”・・・・・配線パターン測定外部端
子。
ーン形状を示す平面図、第２図は第１図のＡ −Ａ’線
に沿って切断して見た断面図、第３図は第１図のＢ−Ｂ
／線にｆｅ−ｚて切断して見た断面図、第４図（Ａ）は
第１図のＣ−Ｃ’線に沿って切断して見た断面図、第４
図（Ｂ）は第４図（Ａ）のパターン間隔を広げた場合を
示す断面図、第４図（Ｃ）は第４図（Ｂ）の層間膜厚を
薄くした場合を示す断面図である。 １．２．３・・・・・・配線層、４・・・・・・スルー
ホール、５．６・・・・・・層間膜、７・・・・・・カ
バー膜、８・・・・・・測定配線パターン選択外部入力
端子、９・・・・・・セレクタ回路、１０・・・・・・
測定外部端子、１１・・・・・・双方向信号バッファ、
１２，１３，１４”・・・・・配線パターン測定外部端
子。
Claims (1)
- 半導体ペレットに少なくとも２層以上の配線層が使用さ
れ、前記配線層のうち第１の配線層と絶縁層を介して第
２の配線層とが重ねられ、前記第１及び第２の配線層に
隣接され、かつ前記各々の配線層と同層の配線パターン
が形成され、前記配線パターンを選択して信号を印加す
る手段が形成されていることを特徴とする半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25416589A JPH03116751A (ja) | 1989-09-28 | 1989-09-28 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25416589A JPH03116751A (ja) | 1989-09-28 | 1989-09-28 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03116751A true JPH03116751A (ja) | 1991-05-17 |
Family
ID=17261137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25416589A Pending JPH03116751A (ja) | 1989-09-28 | 1989-09-28 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03116751A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100133395A (ko) | 2008-03-31 | 2010-12-21 | 후지필름 가부시키가이샤 | 감활성광선성 또는 감방사선성 수지 조성물 및 그것을 사용한 패턴 형성 방법 |
-
1989
- 1989-09-28 JP JP25416589A patent/JPH03116751A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100133395A (ko) | 2008-03-31 | 2010-12-21 | 후지필름 가부시키가이샤 | 감활성광선성 또는 감방사선성 수지 조성물 및 그것을 사용한 패턴 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448783B1 (en) | Method of inspecting semiconductor chip with projecting electrodes for defects | |
| US6061814A (en) | Test circuitry for determining the defect density of a semiconductor process as a function of individual metal layers | |
| US7939936B2 (en) | Semiconductor package having semiconductor device featuring externally-accessible endless ring-shaped resistance circuit | |
| JP4873635B2 (ja) | 半導体装置の製造方法 | |
| JPH07135242A (ja) | 半導体装置 | |
| JPH07193108A (ja) | 半導体チップ及びそのクラック検出方法 | |
| JPH03116751A (ja) | 半導体集積回路 | |
| US5085084A (en) | Method and apparatus for testing lead bonds and detecting failure | |
| JP2536419B2 (ja) | 半導体集積回路装置 | |
| US6548881B1 (en) | Method and apparatus to achieve bond pad crater sensing and stepping identification in integrated circuit products | |
| KR100295916B1 (ko) | 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법 | |
| JPH0555322A (ja) | 半導体装置 | |
| US6818986B2 (en) | Semiconductor device and method of inspecting the same | |
| JPH02184043A (ja) | 半導体装置の製造方法 | |
| KR20130016765A (ko) | 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법 | |
| US6184569B1 (en) | Semiconductor chip inspection structures | |
| JPH02284439A (ja) | 半導体装置およびその検査方法 | |
| JPS58161336A (ja) | 半導体集積回路装置 | |
| JPH05326850A (ja) | 半導体装置 | |
| JPS61102050A (ja) | 半導体メモリ装置 | |
| JPS60167344A (ja) | 半導体ウエ−ハの検査装置 | |
| JPH0519010A (ja) | 樹脂封止半導体評価用チツプ | |
| JP2985525B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH1167862A (ja) | パッケージ評価用の半導体素子 | |
| JPS60107853A (ja) | 集積回路ペレットおよび集積回路装置 |