JP5732955B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5732955B2
JP5732955B2 JP2011067769A JP2011067769A JP5732955B2 JP 5732955 B2 JP5732955 B2 JP 5732955B2 JP 2011067769 A JP2011067769 A JP 2011067769A JP 2011067769 A JP2011067769 A JP 2011067769A JP 5732955 B2 JP5732955 B2 JP 5732955B2
Authority
JP
Japan
Prior art keywords
semiconductor element
conductive plate
bus bar
electrode
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011067769A
Other languages
English (en)
Other versions
JP2012204600A (ja
Inventor
今井 誠
誠 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011067769A priority Critical patent/JP5732955B2/ja
Publication of JP2012204600A publication Critical patent/JP2012204600A/ja
Application granted granted Critical
Publication of JP5732955B2 publication Critical patent/JP5732955B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置に関する。
半導体素子の主電極と外部配線(例えば、バスバー)を電気的に接続するために、ワイヤボンディングが通常用いられている。この技術では、ワイヤの一端を主電極の表面にボンディングし、ワイヤの他端を外部配線にボンディングする。これによって、半導体素子の主電極と外部配線とが電気的に接続される。
この技術では、ワイヤの断面積によってワイヤに流れる電流量が制限される。このため、電力用のスイッチング素子のように半導体素子に大電流が流れる場合は、複数本のワイヤが必要になる。複数本のワイヤをボンディングするためには、主電極の表面の面積を大きくしなければならないという問題がある。
このため、主電極と外部配線をワイヤ以外で接続する方法が提案されている(特許文献1)。特許文献1に開示された半導体装置では、半導体素子の表面に形成されたドレイン電極に、導電膜で覆われた出力用回路基板の一部が直接接続されている。この半導体装置では、出力用基板の一部を覆う導電膜を利用することで、導電膜と主電極との接触面積を増大し、大電流を流すことを可能としている。
特開平11−121663号
特許文献1の技術のように、半導体素子と外部配線とを剛性の高い導電性の板材によって接続すると、大電流は流せるものの下記の問題が生じる。すなわち、半導体素子に大電流が流れると、半導体素子が発熱する。このため、半導体素子と導電性の板材の温度も上昇する。半導体素子の線膨張率と導電性の板材の線膨張率とは相違する。導電性の板材は、一端が半導体素子の主電極に接合され、他端が外部配線に接合されている。そのため、半導体素子が発熱すると、半導体素子と導電膜とを接合する接合材料に対して大きな熱応力が発生し、接合材料の信頼性が低下するおそれがある。
本明細書では、信頼性の低下を抑制し得る半導体装置を開示する。
本明細書が開示する半導体装置は、表面に主電極が形成されている半導体素子と、主電極の上面に接合される導電板材と、を有している。導電板材は、主電極と対向する第1面と、第1面と反対側であって、第1ワイヤがボンディングされる領域を有する第2面とを備える。第2面の面積は第1面の面積より大きい。
上記の半導体装置では、半導体素子の主電極に接合された導電板材とバスバーとが第1ワイヤで接続される。そのため、半導体素子が高温になり、導電板材の温度が上昇する場合であっても、導電板材の熱変形に伴って大電流用ワイヤが撓むこととなる。その結果、半導体素子(主電極)と導電板材とを接合する接合材料(例えば、はんだ、Ag等)に対して大きな熱応力が作用することが抑制される。その結果、半導体装置の信頼性が低下することを抑制することができる。
また、上記の半導体装置では、導電板材の第2面の面積は第1面の面積より大きい。そのため、半導体素子の主電極に直接ワイヤをボンディングする構成と比較して、より多数のワイヤをボンディングすることができる。このため、半導体素子の主電極を大きくすることなく、半導体素子に大電流を流すことができる。
上記の半導体装置は、半導体素子と並んで配置されるバスバーをさらに有していてもよい。第1ワイヤは、一端が第2面にボンディングされるとともに、他端がバスバーにボンディングされていてもよい。導電板材は、一端縁が第1面の周縁に接続されると共に他端縁が第2面の周縁に接続される外周面を有しており、その外周面のうちバスバー側の第1外周面が、半導体素子から離れるに従ってバスバーに近づくように形成されていてもよい。例えば、半導体装置を封止材(例えば、シリコンゲル等)で封止する場合、半導体素子と導電板材との間に気泡がトラップされると、半導体素子と導電板材との間の絶縁性が低下する場合がある。上記の構成では、バスバー側の第1外周面が、半導体素子から離れるに従ってバスバーに近づくように形成されているため、半導体装置を封止材で封止する場合において、半導体素子と導電板材との間に気泡がトラップされ難くなる。そのため、半導体素子と導電板材との間の絶縁性が低下することを抑制できる。
半導体素子の表面には、第2ワイヤがボンディングされる領域を有する信号電極がさらに形成されていてもよい。その信号電極は、信号電極とバスバーの間に主電極が位置するように配置されていてもよい。導電板材の外周面のうち信号電極側の第2外周面が、半導体素子から離れるに従ってバスバーに近づくように形成されていてもよい。この構成によると、例えば、半導体素子の表面に形成された信号電極に第2ワイヤをボンディングする場合に、ボンディングツールが導電板材に当り難くなる。そのため、信号電極の近傍の主電極に導電板材を接合しても、導電板材がボンディング作業の妨げになることを抑制できる。
実施例の半導体装置を模式的に示す正面図。 半導体素子を模式的に示す平面図。 半導体素子と導電板材とを模式的に示す平面図。 図3の半導体素子と導電板材の正面図。 図3の半導体素子と導電板材の右側面図。
図1に示すように、本実施例の半導体装置2は、放熱板10と、信号端子20と、半導体素子40と、導電板材50と、ハウジング70と、バスバー80を備えている。信号端子20と半導体素子40とバスバー80は、信号端子20とバスバー80の間に半導体素子が位置するように、放熱板10上に配置されている。信号端子20と半導体素子40の信号電極42とは、小電流用ワイヤ30(請求項の第2ワイヤに相当)で接続されている。導電板材50の上面104とバスバー80とは、大電流用ワイヤ60(請求項の第1ワイヤに相当)で接続されている。
放熱板10は、熱伝導率の高い材料によって形成されている。放熱板10は、半導体素子40が発生する熱を放熱する。放熱板10には、半導体素子40の裏面(詳細には、裏面電極(図示省略))が、はんだ12を介して接合されている。信号端子20は、絶縁層14を介して放熱板10に固定されている。バスバー80は、電気絶縁性を備えるハウジング70を介して放熱板10に固定されている。このため、信号端子20及びバスバー80は、放熱板10と絶縁されている。
半導体素子40は、電力用のスイッチング素子であり、本実施例では、縦型のIGBT(Insulated Gate Bipolar Transistor)が用いられている。半導体素子40は、Si、SiC、GaN等により形成することができる。図2に示すように半導体素子40は、平面視すると略矩形状となるように形成されており、その表面には、信号電極42と表面電極44(請求項の主電極に相当)が形成されている。信号電極42及び表面電極44は、Al等の導電材料によって形成されている。信号電極42は、半導体素子40の非セル領域(IGBTが形成されていない領域)の上方に配置されている。信号電極42は、外部の駆動回路から出力されるゲート信号(小電流の信号)の入力や、半導体素子40に形成された温度検出素子(図示省略)からの検出信号を出力するため等に用いられる。信号電極42は、半導体素子40の上面の3箇所に形成されている。3つの信号電極42は、半導体素子40の表面のうち、信号端子20寄りの周縁に沿って並んで形成されている。各信号電極42は、小電流用ワイヤ30の一端をボンディングするためのボンディング領域を備える。一方、表面電極44は、半導体素子40のセル領域(IGBTが形成されている領域)の上方に配置されている。具体的には、半導体素子40の上面のうち、バスバー80寄りの位置に表面電極44が形成されている。半導体素子40に電流を流す場合は、表面電極44を接地線に接続し、半導体素子40の裏面電極(図示省略)を電源線に接続する。この状態で半導体素子40をオンすると半導体素子40を電流(大電流)が流れ、半導体素子40をオフすると半導体素子40を流れていた電流が遮断される。半導体素子40の上面のうち、表面電極44と信号電極42の周囲には絶縁層45が形成されている。
信号端子20には、小電流用ワイヤ30の他端がボンディングされる。これによって、信号端子20は、半導体素子40の信号電極42と電気的に接続される。半導体素子40に入力する信号は、信号端子20及び小電流用ワイヤ30を介して信号電極42に入力される。一方、半導体素子40から出力される信号は、小電流用ワイヤ30及び信号端子20を介して出力される。上述したように、信号端子20は、絶縁層14を介して放熱板10上に固定されている。
バスバー80は、半導体素子40を流れる大電流を流すための配線である。バスバー80は、放熱板10上に形成されたハウジング70上に配置されている。上述の通り、ハウジング70は電気絶縁性を備えるため、放熱板10とバスバー80は電気的に絶縁されている。
導電板材50は、例えばCu等の導電材料で形成されている。図3〜図5から明らかなように、導電板材50は、略角錐台形状に形成されている。導電板材50の底面102(請求項の「第1面」に相当)は、半導体素子4の表面電極44上に配置され、はんだ90を介して表面電極44に接合されている。導電板材50の上面104(請求項の「第2面」に相当)には、大電流用ワイヤ60の一端をボンディングするためのボンディング領域が形成されている。導電板材50の底面102の形状及び面積は、半導体素子40の表面電極44の表面形状及び表面積以上となるように形成されている。また、導電板材50の上面104の面積は、底面102の面積より大きくなるように形成されている。従って、導電板材50の上面104は、表面電極44の上面より面積が大きく、表面電極44と比較して、より多数の大電流用ワイヤ60をボンディングすることができる。図3及び図5に示すように、本実施例では、導電板材50の上面104には、7本の大電流用ワイヤ60の一端をボンディングすることができる。
導電板材50の4つの外周面106、108、110、112は、いずれも底面102から上面104に向かって傾斜している。このうち、バスバー80側の第1外周面106は、底面102から上面104に向かって先拡がりになる方向(即ち、面積が広がる方向)に傾斜している。即ち、第1外周面106は、半導体素子40から離れるに従ってバスバー80との距離が小さくなるように形成されている。一方、第1外周面106の反対面である、信号電極42側の第2外周面110は、底面102から上面104に向かって先細りになる方向(即ち、面積が狭くなる方向)に傾斜している。即ち、第2外周面110も、半導体素子40から離れるに従ってバスバー80との距離が小さくなるように形成されている。なお、本実施例では、第1外周面106と隣合う第3外周面108及び第4外周面112も、底面102から上面104に向かって先拡がりになる方向に傾斜している。
上述の通り、本実施例では、導電板材50の上面104と、バスバー80とは、7本の大電流用ワイヤ60によって電気的に接続されている。即ち、各大電流用ワイヤ60の一端は導電板材50の上面104にボンディングされ、他端はバスバー80にボンディングされる。これにより、半導体素子40の表面電極44とバスバー80とが7本の大電流用ワイヤによって電気的に接続される。半導体素子40を流れる電流は、導電板材50及び7本の大電流用ワイヤ60を介してバスバー80に供給される。
以上、本実施例の半導体装置2について説明した。上述の通り、本実施例の半導体装置2では、導電板材50とバスバー80とが大電流用ワイヤ60によって接続される。そのため、半導体素子40が高温になり、導電板材50及び放熱板10が熱膨張する場合であっても、大電流用ワイヤ60を撓ませることができる。このため、半導体素子40と導電板材50とを接合するはんだ90に対して大きな熱応力が作用することが抑制される。その結果、はんだ90にクラックが発生することを抑制し、半導体装置2の信頼性が低下することを抑制することができる。
また、本実施例の半導体装置2では、導電板材50の上面104の面積は底面102の面積より大きい。即ち、導電板材50の上面104の面積は半導体素子40の表面電極44の面積より大きい。そのため、半導体素子40の表面電極44に直接大電流用ワイヤを接続する構成と比較して、より多数本の大電流用ワイヤ60を接続することができる。このため、表面電極44を大きくすることなく、半導体素子40に大電流を流すことができる。
また、本実施例の半導体装置2では、導電板材50の第1外周面106が、半導体素子40から離れるに従ってバスバー80に近づくように形成されている。そのため、半導体装置2を封止材(例えば、シリコンゲル等)で封止する場合において、表面電極44の周囲に形成された絶縁層45と導電板材50との間に気泡がトラップされ難くなる。そのため、半導体装置2を封止材で封止する場合においても、絶縁層45と導電板材50との間の絶縁性が低下することを抑制できる。
また、本実施例の半導体装置2では、導電板材50の第2外周面108が、半導体素子40から離れるに従ってバスバー80に近づくように形成されている。そのため、導電板材50を半導体素子40の表面電極44の全体に接合したとしても(すなわち、導電板材50を表面電極44の信号電極42と近接した位置にまで接合したとしても)、信号電極42に小電流用ワイヤ30をボンディングする際に、ボンディングツールが導電板材50に当り難くなる。そのため、導電板材50と表面電極44との接合面積を広くしながら、導電板材50がボンディング作業の妨げになることを抑制できる。
上記の実施例の変形例を以下に列挙する。
(1)上記の実施例では、導電板材50の各外周面106、108、110、112がいずれも底面102から上面104に向かう方向に傾斜している。これに代えて、導電板材50の各外周面106、108、110、112のうち少なくとも1面を傾斜させずに半導体素子40に対して鉛直になるように形成してもよい。このようにしても、他の外周面を傾斜させることで、導電板材50の上面104の面積を底面102の面積より大きくすることができる。
(2)導電板材50の材料は、Cuに限らず、CuMo、Mo等、他の材料であってもよい。また、導電板材50と表面電極44とを接続する接合材料も、Ag等、他の材料であってもよい。
(3)半導体素子40には、IGBTに限らず、MOSFETやダイオード等の他のパワー半導体素子が用いられていてもよい。また、半導体素子40は、SiC材料製のものに限られず、Si材料製のものであってもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:半導体装置
10:放熱板
12:はんだ
14:絶縁層
20:信号端子
30:小電流用ワイヤ
40:半導体素子
42:信号電極
44:表面電極
45:絶縁層
50:導電板材
60:大電流用ワイヤ
70:ハウジング
80:バスバー
102:底面
104:上面
106:第1外周面
108:第3外周面
110:第2外周面
112:第4外周面

Claims (1)

  1. 半導体装置であって、
    表面に主電極が形成されている半導体素子と、
    前記主電極の上面に接合される導電板材と、
    前記半導体素子と並んで配置されるバスバーと、
    を有しており、
    前記導電板材は、前記主電極と対向する第1面と、前記第1面と反対側であって、第1ワイヤがボンディングされる領域を有する第2面とを備え、
    前記半導体素子の表面には、第2ワイヤがボンディングされる領域を有する信号電極がさらに形成されており、その信号電極は、前記信号電極と前記バスバーの間に前記主電極が位置するように配置されており、
    前記第1ワイヤは、一端が前記第2面にボンディングされるとともに、他端が前記バスバーにボンディングされ、
    前記導電板材は、一端縁が前記第1面の周縁に接続されると共に他端縁が前記第2面の周縁に接続される外周面を有しており、前記外周面のうち前記バスバー側の第1外周面が、前記半導体素子から離れるに従って前記バスバーに近づくように形成されており、前記外周面のうち前記信号電極側の第2外周面が、前記半導体素子から離れるに従って前記バスバーに近づくように形成されており、前記第2面の面積は前記第1面の面積より大きい、
    半導体装置。
JP2011067769A 2011-03-25 2011-03-25 半導体装置 Active JP5732955B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011067769A JP5732955B2 (ja) 2011-03-25 2011-03-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011067769A JP5732955B2 (ja) 2011-03-25 2011-03-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2012204600A JP2012204600A (ja) 2012-10-22
JP5732955B2 true JP5732955B2 (ja) 2015-06-10

Family

ID=47185245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011067769A Active JP5732955B2 (ja) 2011-03-25 2011-03-25 半導体装置

Country Status (1)

Country Link
JP (1) JP5732955B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016171122A1 (ja) * 2015-04-21 2016-10-27 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2865099B1 (ja) * 1997-10-15 1999-03-08 日本電気株式会社 半導体装置
JP3559468B2 (ja) * 1999-03-29 2004-09-02 京セラ株式会社 薄膜配線基板の製造方法

Also Published As

Publication number Publication date
JP2012204600A (ja) 2012-10-22

Similar Documents

Publication Publication Date Title
US7547964B2 (en) Device packages having a III-nitride based power semiconductor device
JP7060104B2 (ja) 半導体装置
US11127662B2 (en) Semiconductor device
US9433075B2 (en) Electric power semiconductor device
US20190051636A1 (en) Semiconductor device
JPWO2014097798A1 (ja) 半導体装置
KR102586458B1 (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
JP7099115B2 (ja) 半導体装置
KR101734712B1 (ko) 파워모듈
WO2021002132A1 (ja) 半導体モジュールの回路構造
KR20170024254A (ko) 파워 반도체 모듈 및 이의 제조 방법
WO2019235146A1 (ja) 半導体モジュール
JP6272213B2 (ja) 半導体装置
JP6684996B2 (ja) 半導体装置
EP2178117A1 (en) Power semiconductor module with double side cooling
JP5732955B2 (ja) 半導体装置
JP6156131B2 (ja) 半導体装置
JP4695041B2 (ja) 半導体装置
KR101897639B1 (ko) 파워 모듈
JP2007288044A (ja) 半導体装置
JP6316221B2 (ja) 半導体装置
JP2006294729A (ja) 半導体装置
JP2014041876A (ja) 電力用半導体装置
JP2013157485A (ja) 半導体装置とその製造方法
JP5724415B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150330

R151 Written notification of patent or utility model registration

Ref document number: 5732955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250