JP7207611B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP7207611B2
JP7207611B2 JP2022532354A JP2022532354A JP7207611B2 JP 7207611 B2 JP7207611 B2 JP 7207611B2 JP 2022532354 A JP2022532354 A JP 2022532354A JP 2022532354 A JP2022532354 A JP 2022532354A JP 7207611 B2 JP7207611 B2 JP 7207611B2
Authority
JP
Japan
Prior art keywords
case
external terminal
opposing wall
semiconductor module
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022532354A
Other languages
English (en)
Other versions
JPWO2021256092A1 (ja
Inventor
太一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2021256092A1 publication Critical patent/JPWO2021256092A1/ja
Application granted granted Critical
Publication of JP7207611B2 publication Critical patent/JP7207611B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain

Description

本発明は、半導体モジュールに関する。
半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子が設けられた基板を有し、インバータ装置等に利用されている。
この種の半導体モジュールにおいて、所定の基板上に配置された半導体素子は、例えば樹脂製のケース部材に収容される。ケース部材の外周には、ブスバー等に接続するための外部端子が設けられている。外部端子は、金属板で形成され、ケースの上面から鉛直方向に突出するように配置される。また、突出した外部端子の先端は、ケースの上面に沿って直角に折り曲げられる（例えば特許文献１－３参照）。
特開平９－４５８３１号公報 特開２０１５－５３３０１号公報 特開２０１５－２２０１８８号公報
ところで、上記のような外部端子を直角に折り曲げた際、外部端子の先端から外力を取り除くと、外部端子の弾性によるスプリングバックによって外部端子の先端が僅かに押し戻される。この結果、外部端子の端面がケース上面と平行にならず、ブスバー等の部品の取り付け性に影響を及ぼすおそれがあった。
そこで、例えば特許文献１では、外部端子である電極端子がケース上面から突出しており、その基端部に突起部が形成されている。突起部は、ケースの上面から所定の高さで突出しており、電極端子の曲げ支点となっている。突起部の高さは、折り曲げた後のスプリングバックにより外部端子の先端が戻る距離に等しくなるように設定されている。これにより、電極端子の曲げ角度を略直角にコントロールすることが可能となっている。
しかしながら、上記した突起部は樹脂等で形成されたケースの一部である。このため、外部端子が折り曲げられた際に、その支点となる突起部に応力が集中して破損するおそれがある。
本発明はかかる点に鑑みてなされたものであり、外部端子の曲げ角度を確保しつつ、ケースの破損を防止することが可能な半導体モジュールを提供することを目的の１つとする。
本発明の一態様の半導体モジュールは、半導体素子と、前記半導体素子を収容するケースと、前記半導体素子の主電極と外部導体とを電気的に接続する外部端子と、を備え、前記外部端子は、前記ケースの上面から突出して当該ケースの上面に沿って直角に折り曲げられ、前記ケースは、前記ケースの上面から所定高さで突出して前記外部端子の曲げ支点となる突起部と、前記突起部の突出方向に交差する方向で前記突起部を分断するスリット部と、を有する。
本発明によれば、外部端子の曲げ角度を確保しつつ、ケースの破損を防止することが可能である。
本実施の形態に係る半導体モジュールの斜視図である。 本実施の形態に係る半導体モジュールの平面図である。 図２に示す半導体モジュールからケースを取り外した平面図である。 本実施の形態に係る外部端子周辺の平面図である。 図４に示す外部端子周辺の部分断面図である。 外部端子の曲げ工程の一例を示す動作遷移図である。 参考例に係る外部端子周辺の構造図である。 本実施の形態に係る外部端子周辺の構造図である。 変形例に係る外部端子周辺の構造図である。 変形例に係る外部端子周辺の構造図である。 変形例に係る外部端子周辺の構造図である。 変形例に係る外部端子周辺の構造図である。 変形例に係る外部端子周辺の構造図である。 変形例に係る外部端子周辺の構造図である。 変形例に係る外部端子周辺の構造図である。
以下、本発明を適用可能な半導体モジュールについて説明する。図１は、本実施の形態に係る半導体モジュールの斜視図である。図２は、本実施の形態に係る半導体モジュールの平面図である。図３は、図２に示す半導体モジュールからケースを取り外した平面図である。なお、以下に示す半導体モジュールはあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。
また、以下の図において、半導体モジュールの長手方向（複数の積層基板が並ぶ方向）をＸ方向、半導体モジュールの短手方向をＹ方向、高さ方向（基板の厚み方向）をＺ方向と定義することにする。図示されたＸ、Ｙ、Ｚの各軸は互いに直交し、右手系を成している。また、場合によっては、Ｘ方向を左右方向、Ｙ方向を前後方向、Ｚ方向を上下方向と呼ぶことがある。これらの方向（前後左右上下方向）は、説明の便宜上用いる文言であり、半導体モジュールの取付姿勢によっては、ＸＹＺ方向のそれぞれとの対応関係が変わることがある。例えば、半導体モジュールの放熱面側（冷却器側）を下面側とし、その反対側を上面側と呼ぶことにする。また、本明細書において、平面視は、半導体モジュールの上面をＺ方向正側からみた場合を意味する。また、本明細書において、方向や角度の表記は、概ねその方向や角度であればよく、±１０度以内は許容されてよいものとする。
本実施の形態に係る半導体モジュールは、例えばパワーモジュール等の電力変換装置に適用されるものであり、インバータ回路を構成するパワーモジュールである。図１－３に示すように、半導体モジュール１は、ベース板１０と、ベース板１０上に配置される複数の積層基板２と、積層基板２上に配置される複数の半導体素子３、４と、積層基板２及び複数の半導体素子を収容するケース部材１１と、ケース部材１１内に充填される封止樹脂（不図示）と、を含んで構成される。
ベース板１０は、上面と下面を有する長方形の板である。ベース板１０は、放熱板として機能する。また、ベース板１０は、Ｘ方向に長辺、Ｙ方向に短辺を備える平面視矩形状を有している。ベース板１０は、例えば銅、アルミニウム又はこれらの合金等からなる金属板であり、表面にメッキ処理が施されてもよい。
ベース板１０の上面には、平面視矩形状のケース部材１１が配置される。ケース部材１１は、ケース部材１１は、ベース板１０の上方及び複数の半導体素子を覆うように下方が開口された箱型に形成されている。ケース部材１１は、積層基板２、半導体素子、封止樹脂等を収容する空間を画定する。
また、ケース部材１１には、外部端子が設けられている。具体的に外部端子は、正極端子１２（Ｐ端子）と、負極端子１３（Ｎ端子）と、出力端子１４（Ｍ端子）と、によって構成される。更に、外部端子には、複数の制御端子１５が含まれてよい。それぞれの外部端子は、ケース部材１１に設けられた貫通孔（後述する貫通穴１１ｃ）に挿入されている。外部端子の一端は、ケース部材１１の内部で所定の回路板に接続され、他端がケース部材１１の上面から外部に露出されている。
また、ケース部材１１を構成する樹脂は、熱可塑性樹脂である。このような樹脂として、ポリフェニレンスルファイド（ＰＰＳ）樹脂、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等がある。また、ケース１１は、樹脂にフィラーが添加されていてもよい。フィラーは、例えばセラミックスである。このようなフィラーとして、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウム等がある。
具体的にケース部材１１の上面中央には、端子配置部１１ａが形成されている。端子配置部１１ａには、正極端子１２、負極端子１３、及び出力端子１４が配置されている。また、ケース部材１１の外周側には、制御端子１５が配置された複数の端子配置部１１ｂが形成されている。端子配置部１１ａ、１１ｂは、ケース部材１１の一部で構成される。端子配置部１１ａは、Ｘ方向に長い直方体形状を有している。端子配置部１１ａの上面には、Ｘ方向負側から順に出力端子１４、正極端子１２、負極端子１３のそれぞれの端部が並んで配置されている。
各外部端子は、板形状を有している。各外部端子は、銅素材、銅合金系素材、アルミニウム合金系素材、鉄合金系素材等の金属板をプレス加工等して形成されている。具体的に正極端子１２は、一端である第１端部１２ａと、他端である第２端部１２ｂと、第１端部１２ａと第２端部１２ｂとの間の中間部１２ｃと、を有している。
第１端部１２ａは、積層基板２に対応して複数（６つ）設けられている。６つの第１端部１２ａは、ケース部材１１内に配置され、封止樹脂に埋め込まれている。第１端部１２ａは、ケース部材１１内において所定の回路板（後述する回路板２１）に接続されている。
中間部１２ｃは、封止樹脂に埋め込まれた側で複数の第１端部１２ａと繋がっている。そして、中間部１２ｃは、ケース部材１１内でＸ方向に延びる長尺体で形成される。また、中間部１２ｃは、ケース部材１１の上面に向かって延び、ケース部材１１に設けられた貫通孔（後述する貫通穴１１ｃ）を通って、ケース部材１１の上面で第２端部１２ｂと繋がっている。
第２端部１２ｂは、ケース部材１１外に配置される。第２端部１２ｂは、ケース部材１１の上面から突出して、先端がケース部材１１（端子配置部１１ａ）の上面に沿って略直角に折り曲げられている。すなわち、正極端子１２は、その主面が端子配置部１１ａの内壁面（後述する対向壁部１１ｆ）及び上面に沿って配置されている。第２端部１２ｂは、Ｘ方向に並んで２つ設けられている。各第２端部１２ｂの中央には、厚み方向に貫通する貫通穴１２ｄが形成されている。
また、中間部１２ｃと第２端部１２ｂの接続部分である屈曲部の主面に、溝や突起が形成されていてもよい。こうすることで折り曲げやすくなると共に、端子のクラックを抑制することができる。
同様に、負極端子１３は、一端である第１端部１３ａと、他端である第２端部１３ｂと、第１端部１３ａと第２端部１３ｂとの間の中間部１３ｃと、を有している。第１端部１３ａは、積層基板２に対応して複数（６つ）設けられている。６つの第１端部１３ａは、ケース部材１１内に配置され、封止樹脂に埋め込まれている。ケース部材１１内において所定の回路板（後述する回路板２３）に接続されている。
中間部１３ｃは、封止樹脂に埋め込まれた側で複数の第１端部１３ａと繋がっている。そして、中間部１３ｃは、ケース部材１１内でＸ方向に延びる長尺体で形成される。また、中間部１３ｃは、ケース部材１１の上面に向かって延び、ケース部材１１に設けられた貫通孔（後述する貫通穴１１ｃ）を通って、ケース部材１１の上面で第２端部１３ｂと繋がっている。第２端部１３ｂは、ケース部材１１外に配置される。
第２端部１３ｂは、ケース部材１１外に配置される。第２端部１３ｂは、ケース部材１１の上面から突出して、先端がケース部材１１（端子配置部１１ａ）の上面に沿って略直角に折り曲げられている。すなわち、負極端子１３は、その主面が端子配置部１１ａの内壁面（後述する対向壁部１１ｆ）及び上面に沿って配置されている。第２端部１３ｂは、Ｘ方向に並んで２つ設けられている。各第２端部１３ｂの中央には、厚み方向に貫通する貫通穴１３ｄが形成されている。
また、中間部１３ｃと第２端部１３ｂの接続部分である屈曲部の主面に、溝や突起が形成されていてもよい。こうすることで折り曲げやすくなると共に、端子のクラックを抑制することができる。
また、出力端子１４は、一端である第１端部１４ａと、他端である第２端部１４ｂと、第１端部１４ａと第２端部１４ｂとの間の中間部１４ｃと、を有している。第１端部１４ａは、積層基板２に対応して複数（６つ）設けられている。６つの第１端部１４ａは、ケース部材１１内に配置され、封止樹脂に埋め込まれている。ケース部材１１内において所定の回路板（後述する回路板２２）に接続されている。
中間部１４ｃは、封止樹脂に埋め込まれた側で複数の第１端部１４ａと繋がっている。そして、中間部１４ｃは、ケース部材１１内でＸ方向に延びる長尺体で形成される。また、中間部１４ｃは、ケース部材１１の上面に向かって延び、ケース部材１１に設けられた貫通孔（後述する貫通穴１１ｃ）を通って、ケース部材１１の上面で第２端部１４ｂと繋がっている。第２端部１４ｂは、ケース部材１１外に配置される。
第２端部１４ｂは、ケース部材１１外に配置される。第２端部１４ｂは、ケース部材１１の上面から突出して、先端がケース部材１１（端子配置部１１ａ）の上面に沿って略直角に折り曲げられている。すなわち、出力端子１４は、その主面が端子配置部１１ａの内壁面（後述する対向壁部１１ｆ）及び上面に沿って配置されている。第２端部１４ｂは、Ｘ方向に並んで２つ設けられている。各第２端部１４ｂの中央には、厚み方向に貫通する貫通穴１４ｄが形成されている。
また、中間部１４ｃと第２端部１４ｂの接続部分である屈曲部の主面に、溝や突起が形成されていてもよい。こうすることで折り曲げやすくなると共に、端子のクラックを抑制することができる。
また、制御端子１５の一端側は、ケース部材１１内において所定の回路板に接続されている。制御端子１５の他端側は、ケース部材１１の上面から突出して、先端がケース部材１１（端子配置部１１ｂ）の上面に沿って略直角に折り曲げられている。
詳細は後述するが、これらの外部端子には、ボルト６を用いてブスバー等の外部導体７が固定される（図５参照）。また、各外部端子の第２端部の下方には、ボルト６の先端がねじ込まれるナット８が配置される（図５参照）。ナット８は、各端子配置部に形成されたナット収容部１６（図４参照）に収容される。
また、ケース部材１１の内側において、ベース板１０の上面には、６つの積層基板２が配置されている。積層基板２は、例えば平面視矩形状に形成されている。６つの積層基板２は、Ｘ方向に並んで配置されている。積層基板２は、金属層と絶縁層とを積層して形成され、例えば、ＤＣＢ（Direct Copper Bonding）基板やＡＭＢ（Active Metal Brazing）基板、あるいは金属ベース基板で構成される。具体的に積層基板２は、絶縁板２０と、絶縁板２０の下面に配置された放熱板（不図示）と、絶縁板２０の上面に配置された回路板２１、２２、２３と、を有する。
絶縁板２０は、Ｚ方向に所定の厚みを有し、上面と下面を有する平板状に形成される。絶縁板２０は、例えばアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料、エポキシ等の樹脂材料、又はセラミックス材料をフィラーとして用いたエポキシ樹脂材料等の絶縁材料によって形成される。なお、絶縁板２０は、絶縁層又は絶縁フィルムと呼ばれてもよい。
放熱板は、Ｚ方向に所定の厚みを有し、絶縁板の下面の略全体を覆うように形成される。放熱板は、例えば銅やアルミニウム等の熱伝導性の良好な金属板によって形成される。
絶縁板２０の上面（主面）には、３つの回路板２１、２２、２３が、電気的に互いに絶縁された状態で、独立して島状に形成されている。また、３つの回路板２１、２２、２３の他に、制御用の回路板として、２つの回路板２４が配置されている。２つの回路板２４は、斜めで対向する絶縁板２０の一対の角部に設けられている。これらの回路板は、銅箔等によって形成される所定厚みの金属層で構成される。
これらの回路板の上面には、上記した外部端子の端部が接続される。具体的に回路板２１の上面には、正極端子１２の第１端部１２ａが配置されている。また、回路板２１の上面には、後述する半導体素子３、４が配置されている。回路板２２の上面には、出力端子１４の第１端部１４ａが配置されている。また、回路板２２の上面には、後述する半導体素子３、４が配置されている。回路板２３の上面には、負極端子１３の第１端部１３ａが配置されている。これらの外部端子は、それぞれの第１端部が所定の回路板の上面に、超音波接合やレーザ接合等で直接接続、又は、半田や焼結金属等の接合材を介して接続されている。これにより、外部端子の各第１端部１２ａ、１３ａ、１４ａが、回路板２１、２３、２２に導電接続される。
複数の半導体素子３、４は、半田等の接合材を介して回路板２１、２２の上面に配置されている。これにより、半導体素子３、４の各下面電極が回路板２１、２２に導電接続される。そうすることで、各外部端子と各半導体素子が導電接続されている。
半導体素子３、４は、例えばシリコン（Ｓｉ）、炭化けい素（ＳｉＣ）、窒化ガリウム（ＧａＮ）等の半導体基板によって平面視方形状に形成される。なお、半導体素子３、４としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子、ＦＷＤ（Free Wheeling Diode）等のダイオードが用いられる。以下、本実施の形態では、一方の半導体素子３をＩＧＢＴ素子とし、他方の半導体素子４をダイオード素子とする。また、半導体素子として、ＩＧＢＴとＦＷＤを一体化したＲＣ（Reverse Conducting）－ＩＧＢＴ素子、又はパワーＭＯＳＦＥＴ素子、逆バイアスに対して十分な耐圧を有するＲＢ（Reverse Blocking）－ＩＧＢＴ等が用いられてもよい。また、半導体素子の形状、配置数、配置箇所等は適宜変更が可能である。なお、本実施の形態における半導体素子は、半導体基板にトランジスタなどの機能素子を形成した、縦型のスイッチング素子である。
本実施の形態では、回路板２１の上面に半導体素子３、４が１つずつＹ方向に並んで配置されている。回路板２１では、Ｙ方向正側に半導体素子３が位置し、Ｙ方向負側に半導体素子４が位置している。回路板２２の上面にも同様に、半導体素子３、４が１つずつＹ方向に並んで配置されている。回路板２２では、Ｙ方向正側に半導体素子４が位置し、Ｙ方向負側に半導体素子３が位置している。本実施の形態では、回路板２１上の半導体素子３、４が上アームを構成し、回路板２２上の半導体素子３、４が下アームを構成する。
また、Ｙ方向に並んだ半導体素子３、４は、配線部材によって電気的に接続される。また半導体素子４と所定の回路板とは、配線部材によって電気的に接続される。また、半導体素子３のゲート電極と回路板２４とは、配線部材によって電気的に接続される。
これらの配線部材には、導体ワイヤ（ボンディングワイヤ）が用いられる。導体ワイヤの材質は、金、銅、アルミニウム、金合金、銅合金、アルミニウム合金のいずれか１つ又はそれらの組み合わせを用いることができる。また、配線部材として導体ワイヤ以外の部材を用いることも可能である。例えば、配線部材としてリボンを用いることができる。また、配線部材は、ワイヤ等に限らず、銅素材、銅合金系素材、アルミニウム合金系素材、鉄合金系素材等の金属板によって形成されてもよい。
次に、図４及び図５を参照して本実施の形態に係る外部導体の固定構造について詳細に説明する。図４は、本実施の形態に係る外部端子周辺の平面図である。図５は、図４に示す外部端子周辺の部分断面図である。なお、図４は、実線でケース部材１１を示し、二点鎖線で外部端子１２の外形位置を示している。図５は、実線でケース部材１１、外部端子１２及びナット８を示し、二点鎖線でボルト６及び外部導体７の外形位置を示している。図４、５においては、便宜上、正極端子１２の周辺構造を例にして説明するが、これに限定されない。負極端子１３や出力端子１４の周辺においても同様の構造を有するものとする。また、制御端子１５において同様の構造を採用してもよい。
図４、５に示すように、ケース部材１１（端子配置部１１ａ）の上面には、ケース部材１１の内側の空間と外側とを貫通する貫通穴１１ｃが形成されている。貫通穴１１ｃは、正極端子１２の第１端部１２ａと第２端部１２ｂの間で、Ｚ方向に立ち上がった中間部１２ｃが挿入されている。このような貫通穴１１ｃは、Ｘ方向に長い扁平形状を有している。貫通穴１１ｃは、好ましくは平面視で長方形であり、更に好ましくは、挿通される正極端子１２の中間部１２ｃの断面の幅、厚さよりわずかに大きい。
また、貫通穴１１ｃの短手方向隣側には、Ｚ方向上方に向かって突出した突起部１１ｄが形成されている。突起部１１ｄは、貫通穴１１ｃよりもＹ方向正側において、貫通穴１１ｃの内壁面（後述する対向壁部１１ｆ）の長辺に沿ってＸ方向に延びた長尺体で形成される。突起部１１ｄは、直方体形状あるいは上面にフィレットが形成された直方体形状、さらには半円筒形状であってよい。
突起部１１ｄの高さ（Ｚ方向の長さ）は、第２端部１２ｂの厚さの１０％以上、１５０％以下でよい。突起部１１ｄの幅（Ｙ方向の長さ）は、第２端部１２ｂの厚さの１０％以上、１５０％以下でよい。高さ、幅をこの範囲にすることで、後述するスプリングバックを考慮した端子曲げか可能になる。
また、突起部１１ｄの長さ（Ｘ方向の長さ）は、第２端部１２ｂの幅の７０％以上、１５０％以下でよい。好ましくは、突起部１１ｄの長さは、第２端部１２ｂの幅の８０％以上、１２０％以下である。また、突起部１１ｄの長さ（Ｘ方向の長さ）は、貫通穴１１ｃの長さの７０％以上、１５０％以下である。好ましくは、突起部１１ｄの長さ（Ｘ方向の長さ）は、貫通穴１１ｃの幅の１００％以上、１２０％以下であり、突起部１１ｄの２つの端部（Ｘ方向の端部）は貫通穴１１ｃの２つの端部（Ｘ方向の端部）の外側にある。そうすることで、突起部１１ｄの２つの端部（Ｘ方向の端部）にかかる応力集中を抑制することができる。
また、詳細は後述するが、貫通穴１１ｃの内側面（後述する対向壁部１１ｆ）及び突起部１１ｄには、Ｚ方向に延びるスリット部１１ｅが形成されている。更に、貫通穴１１ｃの内側面（対向壁部１１ｆ）の両端部には、フィレット１１ｇ（図８参照）が形成されてもよい。
上記したように第２端部１２ｂは、ケース部材１１の上面から突出して、先端がケース部材１１（端子配置部１１ａ）の上面に沿ってＹ方向正側に向かって略直角に折り曲げられている。このとき、突起部１１ｄは、第２端部１２ｂの曲げ支点となっており、端子配置部１１ａの上面と第２端部１３ｂの下面との間には、僅かな隙間Ｃ１が設けられている。隙間Ｃ１は、突起部１１ｄの高さの８０％以上、１２０％以下の大きさである。好ましくは、突起部の高さと同じ大きさである。
また、端子配置部１１ａの上面には、ナット８を収容するためのナット収容部１６が形成されている。ナット８は、いわゆる六角ナットであり、中央にネジ穴８ａが形成されている。ナット８は、例えば六角柱の軸中心にネジ穴８ａを貫通形成して構成される。
ナット収容部１６は、貫通穴１１ｃに対応して設けられている。具体的にナット収容部１６は、貫通穴１１ｃの近傍において、貫通穴１１ｃよりもＹ方向負側の所定位置に形成されている。ナット収容部１６は、ナット８を収容する第１凹部１６ａと、ボルト６のネジ部６１先端を収容する第２凹部１６ｂと、を有している。
第１凹部１６ａは、端子配置部１１ａの上面に開口し、ナット８の外形と同じか僅かに長い長さで－Ｚ方向に延伸し、底面を有する凹みである。なお、底面には、上面に形成された開口と同心で、ナット８の外形よりも小さく、ボルト６のネジ部６１の外径よりも僅かに大きい円形状の開口を有している。第１凹部１６ａは、貫通穴１１ｃからＹ方向正側に離間した位置に形成されている。つまり、正極端子１２のＺ方向に立ち上がる中間部と対向して形成されている。第１凹部１６ａは、ナット８の形状に対応した平面視で正六角形状を有している。第１凹部１６ａは、六角形状を規定する一対の対向面が対向する方向がＹ方向に向けられるように形成される。言い換えると、第１凹部１６ａの六角形状を規定する一対の対向面の対向する方向が、Ｚ方向に立ち上がる正極端子１２と対向する方向と一致している。第１凹部１６ａの一側面と正極端子１２の中間部の主面とは、平行に対向している。また、第１凹部１６ａの深さは、ナット８の厚みに対応して形成されている。
第１凹部１６ａの底面には、さらに、第２凹部１６ｂがあってもよい。第２凹部１６ｂは、第１凹部１６ａの底面中央から所定深さで形成された穴で構成される。第２凹部１６ｂは、第１凹部１６ａと同心で、第１凹部１６ａの内径よりも小さく、ボルト６のネジ部６１の外径よりも僅かに大きい円形状を有している。
第２凹部１６ｂは、ケース部材１１内部まで貫通せず、底部がケース部材１１で閉じられていてよい。この場合、第２凹部１６ｂの深さは、ナット８にねじ込まれたネジ部６１の下端よりも深く形成されている。または、第２凹部１６ｂは、空隙１７に貫通していてよい。また、ナット収容部１６（第２凹部１６ｂ）の中心は、第２端部１２ｂの貫通穴１２ｃの中心と一致している。すなわち、第２端部１２ｂとナット収容部１６は、Ｚ方向で対向している。
端子配置部１１ａの厚さ（Ｚ方向の長さ）は、第１凹部１６ａと第２凹部１６ｂとを合わせた深さより大きくてよい。また、貫通穴１１ｃの深さ（Ｚ方向の長さ）は、端子配置部１１ａの厚さと同じである。そのため、貫通穴１１ｃの深さは、第１凹部１６ａと第２凹部１６ｂとを合わせた深さより、大きくてよい。逆に、端子配置部１１ａの厚さ（Ｚ方向の長さ）は、第１凹部１６ａと第２凹部１６ｂとを合わせた深さより小さくてよい。また、貫通穴１１ｃの深さ（Ｚ方向の長さ）は、端子配置部１１ａの厚さと同じである。そのため、貫通穴１１ｃの深さは、第１凹部１６ａと第２凹部１６ｂとを合わせた深さより、小さくてよい。
端子配置部１１ａは、肉厚部分をなくすため、ナット収容部１６および貫通穴の１１ｃの他に空隙１７が形成されている。空隙１７は、外部空間、ナット収容部１６及び貫通穴１１ｃとの間に規定の厚さを残して、ケースの内側に形成されている。例えば、図５のように、第２凹部１６ｂと貫通穴の１１ｃとの間に空隙１７が形成されていてよい。
次に、図６から図８を参照して、本実施の形態に係る外部端子の曲げ構造について説明する。図６（図６Ａ－Ｃ）は、外部端子の曲げ工程の一例を示す動作遷移図である。図７は、参考例に係る外部端子周辺の構造図である。図８は、本実施の形態に係る外部端子周辺の構造図である。図７、８において、Ａ図は外部端子周辺の平面図であり、Ｂ図は貫通穴１１ｃ近傍の斜視図である。
ところで、上記した半導体モジュールにおいては、ケース部材１１の上面から外部端子が突出している。半導体モジュールの製造工程において、ケース部材１１の上面から突出した外部端子の端部は、ケース部材１１の上面に沿って主面が直角に折り曲げられる。その際、外部端子の先端から外力を取り除くと、外部端子の弾性によるスプリングバックによって外部端子の先端が僅かに押し戻される。この結果、外部端子の端面がケース上面と平行にならず、ブスバー等の部品の取り付け性に影響を及ぼすおそれがあった。
そこで、例えば図６Ａに示すように、外部端子（第２端部１２ｂ）の曲げ支点となる箇所に突起部１１ｄを設けることが考えられる。突起部１１ｄが設けられていることにより、突起部１１ｄを支点に９０度以上第２端部１２ｂを折り曲げることが可能である（図６Ｂ参照）。突起部１１ｄの高さは、折り曲げた後のスプリングバックにより外部端子の先端が戻る距離に等しくなるように設定されている。すなわち、突起部１１ｄの高さは、折り曲げ時の外力を取り除いた際のスプリングバック分を考慮して設定されている。これにより、外部端子の曲げ角度を略直角にコントロールすることが可能となっている（図６Ｃ参照）。
しかしながら、図７Ａに示すように、上記した突起部１１ｄは、樹脂等で形成されたケース部材１１の一部である。このため、第２端部１２ｂが折り曲げられた際に、その支点となる突起部１１ｄに応力が集中して破損するおそれがある。具体的には、突起部１１ｄの上端から貫通穴１１ｃの内側面に沿って下方に力が働き、その下端でＸ方向両側に広がり、貫通穴１１ｃのエッジ部分に応力が集中する。
このように、本件発明者は、外部端子の曲げ角度をコントロールするための突起部１１ｄを設けた際の応力集中箇所に着目し、本発明に想到した。具体的に本実施の形態では、図４、５、８に示すように、外部端子（正極端子１２）の第２端部１２ｂは、ケース部材１１の上面から突出して当該ケース部材１１の上面に沿って直角に折り曲げられている。ケース部材１１は、端子配置部１１ａ上面から所定高さで突出して第２端部１２ｂの曲げ支点となる突起部１１ｄと、突起部１１ｄの突出方向（Ｚ方向）に交差する方向（Ｘ方向）で突起部１１ｄを分断するスリット部１１ｅと、を有している。
また、ケース部材１１は、Ｚ方向に立ち上がる正極端子１２の一方の面が対向する対向壁部１１ｆを有している。突起部１１ｄは、対向壁部１１ｆに沿って形成されている。すなわち、突起部１１ｄの端面は、対向壁部１１ｆに滑らかに連なっている。
スリット部１１ｅは、突起部１１ｄの突出方向であるＺ方向に沿って上下に延びている。また、スリット部１１ｅの下端は、対向壁部１１ｆの下端に至るまで形成されている。対向壁部１１ｆに対するスリット部１１ｅの深さ（Ｙ方向の長さ）は、突起部１１ｄの幅（Ｙ方向の長さ）以上で、対向壁部１１ｆからナット収納部１６までの長さ以下である。つまり、スリット部１１ｅは、突起部１１ｄを分断する深さ以上であればよい。スリット部１１ｅは、突起部１１ｄの長さ方向（Ｘ方向）の中心部に形成されている。
これらの構成によれば、スリット部１１ｅによって対向壁部１１ｆがＸ方向で２つに分断される。これにより、外部端子を折り曲げた際に突起部１１ｄの上端に加わった力が、分断された複数の対向壁部１１ｆに沿って伝播する。すなわち、一か所に集中していた力が複数の対向壁部１１ｆに沿って分散される。したがって、ケース部材１１の角部に応力が集中することを抑制することが可能である。よって、突起部１１ｄの破損やケース角部の破損を防止することが可能である。すなわち、外部端子の曲げ角度を確保しつつ、ケース部材１１の破損を防止することが可能である。
また、スリット部１１ｅは、対向壁部１１ｆに対する深さ方向（Ｙ方向）の底部が円弧状に形成されている。すなわち、スリット部１１ｅの端面は、平面視で円弧となるように円弧面で形成されている。この構成によれば、スリット部１１ｅの端面に応力が集中することを防止でき、スリット部１１ｅからクラックが発生することを抑制することが可能である。
また、図８に示すように、貫通穴１１ｃの内側面（対向壁部１１ｆ）の両端部には、所定半径のフィレット１１ｇが形成されてもよい。更に、貫通穴１１ｃの下端部に所定半径のフィレット１１ｈが形成されてもよい。このように、貫通穴１１ｃの角部にフィレット形状が設けられることで、当該角部の応力集中を抑制することが可能である。
また、上記実施の形態では、スリット部１１ｅが対向壁部１１ｆの下端に至るまで形成される場合、すなわち、対向壁部１１ｆが完全にＸ方向で複数に分断される場合について説明したが、この構成に限定されない。例えば、図９に示す変形例のように、スリット部１１ｅが突起部１１ｄにのみ形成されてもよい。この場合、突起部１１ｄは、スリット部１１ｅによって複数（図９では２つ）に分断される。このような構成であっても、スリット部１１ｅに対する応力集中を防止してクラックの発生を抑制することが可能である。
また、図１１に示す構成も可能である。図１１Ａは別の変形例に係る外部端子周辺の構造であり、図１１Ｂは図１１ＡのＡ－Ａ戦に沿って切断した断面図である。図１１の変形例のように、スリット部１１ｅの下端は、突起部１１ｄの上端からＺ方向の途中の高さまで形成されてもよい。この場合、スリット部１１ｅのＺ方向の下端は、円弧状に形成されている。この構成によれば、スリット部１１ｅの下端のエッジに応力が集中することを防止でき、スリット部１１ｅからクラックが発生することを抑制することが可能である。
また、図１１では、スリット部１１ｅの下端に対応する箇所に肉厚部１８が形成されている。この肉厚部１８は、スリット部１１ｅの周辺の対向壁部１１ｆの剛性を高める補強部として機能する。肉厚部１８は、対向壁部１１ｆの内側（裏面側）において、空隙１７側に膨らんだ凸形状を有している。また、肉厚部１８は、第２凹部に対向する箇所に設けられている。スリット部１１ｅの下端に対応する対向壁部１１ｆの裏面を厚くすることで、スリット部１１ｅの下端から対向壁部１１ｆの裏面に抜けるクラックの発生を抑制することが可能である。
また、図１０に示す構成も可能である。図１０では、対向壁部１１ｆの下端のエッジ部分にスリット部１１ｋ（第２のスリット部）を２つ設けている。スリット部１１ｋは、対向壁部１１ｆの下端がＲ形状（フィレット形状）を成すように形成されている。こうすることで、対向壁部１１ｆの下端のエッジや対向壁部１１ｆの下端中央におけるクラックの発生を抑制することが可能である。
また、図１２に示す変形例のように、スリット部１１ｅの下端は、複数に分岐してもよい。図１２Ａでは、スリット部１１ｅの下端が２つに分岐して、略Ｙ字形状を成している。この場合、スリット部１１ｅのＺ方向の下端は途中で終わっており、その端部が円弧状に形成されている。また、図１１のように、スリット部１１ｅの下端の対向壁部１１ｆに補強部として肉厚部１８が形成されてもよい。例えば、補強部１８は、スリット部１１ｅの下端に対応する対向壁部１１ｆの裏面を厚くすることで形成することができる。
また、図１２Ｂに示すように、複数に分岐したスリット部１１ｅは、対向壁部１１ｆの下端に至るまで形成されてもよい。
また、図１３Ａに示すように、スリット部１１ｅは、突起部１１ｄの突出方向（Ｚ方向）に交差する方向（Ｘ方向）で複数並んで形成されてもよい。更に、図１３Ｂに示すように、複数のスリット部１１ｅは、対向壁部１１ｆの下端に至るまで形成されてもよい。
また、上記実施の形態では、スリット部１１ｅがＹ方向にナット収納部まで繋がってなく、ナット収納部までの途中で止まっている場合、すなわちＹ方向で対向壁部１１ｆの途中で止まっている場合について説明したが、この構成に限定されない。例えば、図１４、１５に示す構成も可能である。図１４、１５では、スリット部１１ｅが、ナット収納部１６まで繋がっている場合を表している。図１４、１５では、第１凹部１６ａを貫通するまでスリット部１１ｅが形成されている。なお、スリット部１１ｅは、第２凹部１６ｂを貫通するまで形成されてもよい。スリット部１１ｅは、更に、その下の空隙１７まで繋がっていてもよい。こうすることで、スリット部１１ｅのＹ方向端部からのクラック発生を抑制することが可能である。
また、上記実施の形態では、スリット部１１ｅが対向壁部１１ｆのＸ方向中央で、第１凹部１６ａの一辺と対向する位置に形成される場合について説明したが、この構成に限定されない。スリット部１１ｅは、Ｘ方向の一方側に偏って配置されてもよい。
また、上記実施の形態では、スリット部１１ｅが鉛直方向（Ｚ方向）にまっすぐ延びる場合について説明したが、この構成に限定されない。スリット部１１ｅは、斜めに傾斜してもよい。この場合、スリット部１１ｅの下端が上端よりも外側に向くように傾斜することが好ましい。
また、上記実施の形態では、ケース部材１１に外部端子を挿入するための貫通穴１１ｃが形成される場合について説明したが、この構成に限定されない。貫通穴１１ｃは必ずしも形成される必要はなく、外部端子がケース部材１１に一体的に埋め込まれる構成であってもよい。また、ケース部材１１は、ケース枠とケース蓋との組み合わせであってもよく、その場合、貫通穴１１ｃは、ケース枠とケース蓋との境界によって形成されたものであってもよい。
また、上記実施の形態において、回路板の個数及びレイアウトは、上記構成に限定されず、適宜変更が可能である。
また、上記実施の形態では、積層基板２や半導体素子が平面視矩形状又は方形状に形成される構成としたが、この構成に限定されない。積層基板２や半導体素子は、上記以外の多角形状に形成されてもよい。
また、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
下記に、上記実施の形態における特徴点を整理する。
上記実施の形態に記載の半導体モジュールは、半導体素子と、前記半導体素子を収容するケースと、前記半導体素子の主電極と外部導体とを電気的に接続する外部端子と、を備え、前記外部端子は、前記ケースの上面から突出して当該ケースの上面に沿って直角に折り曲げられ、前記ケースは、前記ケースの上面から所定高さで突出して前記外部端子の曲げ支点となる突起部と、前記突起部の突出方向に交差する方向で前記突起部を分断するスリット部と、を有する。
また、上記実施の形態に記載の半導体モジュールにおいて、前記ケースは、前記外部端子の一方の面が対向する対向壁部を有し、前記突起部は、前記対向壁部の上端に沿って形成され、前記スリット部は、前記突起部の突出方向に沿って上下に延びており、その下端が前記対向壁部に至るまで形成されている。
また、上記実施の形態に記載の半導体モジュールにおいて、前記スリット部は、下端が前記対向壁部の下端に至るまで形成されている。
また、上記実施の形態に記載の半導体モジュールにおいて、前記スリット部は、下端が前記対向壁部の途中まで形成され、下端が円弧状に形成されている。
また、上記実施の形態に記載の半導体モジュールにおいて、前記スリット部は、前記対向壁部に対する深さ方向の底部が円弧状に形成されている。
また、上記実施の形態に記載の半導体モジュールにおいて、ナットを収容するための凹部を貫通するまで形成されている。
また、上記実施の形態に記載の半導体モジュールにおいて、前記スリット部は、前記突起部の突出方向に交差する方向で複数並んで形成されている。
また、上記実施の形態に記載の半導体モジュールにおいて、前記スリット部の下端は、複数に分岐している。
また、上記実施の形態に記載の半導体モジュールにおいて、前記ケースは、前記外部端子を挿通可能な貫通穴を更に有し、前記貫通穴は、平面視で長方形であり、前記外部端子の断面の幅及び厚さよりわずかに大きく形成されており、前記外部端子は、前記ケースの内部から前記貫通穴に挿通されて前記ケースの上面から突出している。
また、上記実施の形態に記載の半導体モジュールにおいて、前記ケースは、前記スリット部の下端に対応する箇所に補強部を更に有する。
また、上記実施の形態に記載の半導体モジュールにおいて、前記ケースは、前記外部端子の一方の面が対向する対向壁部を有し、前記補強部は、前記対向壁部の裏面側で膨らんだ肉厚部によって形成されている。
また、上記実施の形態に記載の半導体モジュールにおいて、前記ケースは、前記外部端子の一方の面が対向する対向壁部を有し、前記対向壁部の下端に第２のスリット部が形成されている。
また、上記実施の形態に記載の半導体モジュールにおいて、前記ケースは、前記外部端子の一方の面が対向する対向壁部を有し、前記対向壁部の内側面にフィレットが形成されている。
また、上記実施の形態に記載の半導体モジュールにおいて、前記ケースの上面には、折り曲げられた前記外部端子に対向する箇所にナットを収容するための凹部が形成されており、前記外部端子には、前記凹部に対向する箇所に貫通穴が形成されている。
以上説明したように、本発明は、外部端子の曲げ角度を確保しつつ、ケースの破損を防止することができるという効果を有し、特に、半導体モジュールに有用である。
本出願は、２０２０年６月１６日出願の特願２０２０－１０３８１４に基づく。この内容は、すべてここに含めておく。

Claims (14)

  1. 半導体素子と、
    前記半導体素子を収容するケースと、
    前記半導体素子の主電極と外部導体とを電気的に接続する外部端子と、を備え、
    前記外部端子は、前記ケースの上面から突出して当該ケースの上面に沿って直角に折り曲げられ、
    前記ケースは、
    前記ケースの上面から所定高さで突出して前記外部端子の曲げ支点となる突起部と、
    前記突起部の突出方向に交差する方向で前記突起部を分断するスリット部と、を有する、半導体モジュール。
  2. 前記ケースは、前記外部端子の一方の面が対向する対向壁部を有し、
    前記突起部は、前記対向壁部の上端に沿って形成され、
    前記スリット部は、前記突起部の突出方向に沿って上下に延びており、その下端が前記対向壁部に至るまで形成されている、請求項１に記載の半導体モジュール。
  3. 前記スリット部は、下端が前記対向壁部の下端に至るまで形成されている、請求項２に記載の半導体モジュール。
  4. 前記スリット部は、下端が前記対向壁部の途中まで形成され、下端が円弧状に形成されている、請求項２に記載の半導体モジュール。
  5. 前記スリット部は、前記対向壁部に対する深さ方向の底部が円弧状に形成されている、請求項２から請求項４のいずれかに記載の半導体モジュール。
  6. 前記スリット部は、前記対向壁部に対する深さ方向において、ナットを収容するための凹部を貫通するまで形成されている、請求項２から請求項４のいずれかに記載の半導体モジュール。
  7. 前記スリット部は、前記突起部の突出方向に交差する方向で複数並んで形成されている、請求項１から請求項６のいずれかに記載の半導体モジュール。
  8. 前記スリット部の下端は、複数に分岐している、請求項１から請求項７のいずれかに記載の半導体モジュール。
  9. 前記ケースは、前記外部端子を挿通可能な貫通穴を更に有し、
    前記貫通穴は、平面視で長方形であり、前記外部端子の断面の幅及び厚さよりわずかに大きく形成されており、
    前記外部端子は、前記ケースの内部から前記貫通穴に挿通されて前記ケースの上面から突出している、請求項１から請求項８のいずれかに記載の半導体モジュール。
  10. 前記ケースは、前記スリット部の下端に対応する箇所に補強部を更に有する、請求項１から請求項９のいずれかに記載の半導体モジュール。
  11. 前記ケースは、前記外部端子の一方の面が対向する対向壁部を有し、
    前記補強部は、前記対向壁部の裏面側で膨らんだ肉厚部によって形成されている、請求項１０に記載の半導体モジュール。
  12. 前記ケースは、前記外部端子の一方の面が対向する対向壁部を有し、
    前記対向壁部の下端に第２のスリット部が形成されている、請求項１から請求項１１のいずれかに記載の半導体モジュール。
  13. 前記ケースは、前記外部端子の一方の面が対向する対向壁部を有し、
    前記対向壁部の内側面にフィレットが形成されている、請求項１から請求項１２のいずれかに記載の半導体モジュール。
  14. 前記ケースの上面には、折り曲げられた前記外部端子に対向する箇所にナットを収容するための凹部が形成されており、
    前記外部端子には、前記凹部に対向する箇所に貫通穴が形成されている、請求項１から請求項１３のいずれかに記載の半導体モジュール。
JP2022532354A 2020-06-16 2021-04-26 半導体モジュール Active JP7207611B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020103814 2020-06-16
JP2020103814 2020-06-16
PCT/JP2021/016651 WO2021256092A1 (ja) 2020-06-16 2021-04-26 半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2021256092A1 JPWO2021256092A1 (ja) 2021-12-23
JP7207611B2 true JP7207611B2 (ja) 2023-01-18

Family

ID=79267718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022532354A Active JP7207611B2 (ja) 2020-06-16 2021-04-26 半導体モジュール

Country Status (5)

Country Link
US (1) US20220301954A1 (ja)
JP (1) JP7207611B2 (ja)
CN (1) CN114730742A (ja)
DE (1) DE112021000173T5 (ja)
WO (1) WO2021256092A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3481735B2 (ja) * 1995-07-26 2003-12-22 株式会社東芝 半導体装置
JPH11126842A (ja) * 1997-10-22 1999-05-11 Toshiba Corp 半導体装置
JP6299120B2 (ja) 2013-09-05 2018-03-28 富士電機株式会社 半導体モジュール
JP6275544B2 (ja) 2014-05-21 2018-02-07 株式会社日立産機システム 端子固定構造及び回路遮断機
JP6775838B2 (ja) 2018-12-28 2020-10-28 株式会社七匠 遊技機

Also Published As

Publication number Publication date
DE112021000173T5 (de) 2022-08-04
JPWO2021256092A1 (ja) 2021-12-23
WO2021256092A1 (ja) 2021-12-23
CN114730742A (zh) 2022-07-08
US20220301954A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
CN110915312B (zh) 电路结构体及电气连接箱
JP6907931B2 (ja) 半導体モジュール
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
US20230352453A1 (en) Semiconductor module
WO2021002132A1 (ja) 半導体モジュールの回路構造
JP7207611B2 (ja) 半導体モジュール
US10903149B2 (en) Semiconductor module, electric vehicle, and power control unit
JP2015122453A (ja) パワーモジュール
JP7396118B2 (ja) 半導体モジュール
WO2013105456A1 (ja) 回路基板および電子デバイス
JP7456292B2 (ja) 半導体モジュール
JP2021180234A (ja) 半導体モジュール
JP7433562B1 (ja) 半導体装置
US20230335450A1 (en) Semiconductor device
US20230063723A1 (en) Semiconductor apparatus and manufacturing method for semiconductor apparatus
US20210288016A1 (en) Wiring structure and semiconductor module
US20220375845A1 (en) Semiconductor device
US20220328665A1 (en) Semiconductor module and semiconductor apparatus
JP7067103B2 (ja) 半導体装置および半導体装置の製造方法
WO2023157482A1 (ja) 半導体モジュール、半導体装置、及び半導体装置の製造方法
WO2023062972A1 (ja) 半導体モジュール及び半導体装置
JP6884723B2 (ja) 半導体装置
JP6274380B1 (ja) 半導体モジュール
CN116913904A (zh) 半导体模块
CN115117048A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221219

R150 Certificate of patent or registration of utility model

Ref document number: 7207611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150