JP7496821B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7496821B2
JP7496821B2 JP2021525939A JP2021525939A JP7496821B2 JP 7496821 B2 JP7496821 B2 JP 7496821B2 JP 2021525939 A JP2021525939 A JP 2021525939A JP 2021525939 A JP2021525939 A JP 2021525939A JP 7496821 B2 JP7496821 B2 JP 7496821B2
Authority
JP
Japan
Prior art keywords
chip
lead frame
semiconductor chip
semiconductor device
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021525939A
Other languages
English (en)
Other versions
JPWO2020250592A1 (ja
Inventor
嘉蔵 大角
太郎 西岡
登茂平 菊地
常久 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2020250592A1 publication Critical patent/JPWO2020250592A1/ja
Application granted granted Critical
Publication of JP7496821B2 publication Critical patent/JP7496821B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本実施形態は、樹脂封止される半導体装置に関する。
絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）や金属／酸化物／半導体接合電界効果トランジスタ（ＭＯＳＦＥＴ）などのスイッチング素子を駆動させるための半導体装置が広く知られている。スイッチング素子を駆動させる半導体装置は、「ゲートドライバ」とも称される。ゲートドライバには、相対的に低い電源電圧で動作する半導体チップ（以下、「低電圧側チップ」という。）と、スイッチング素子を駆動する相対的に高い電源電圧で動作する半導体チップ（以下、「高電圧側チップ」という。）を有するものがある。
例えば、接地電位に対して５Ｖ程度の電源電圧で動作する低電圧側チップと、接地電位に対して１０００Ｖ程度の電源電圧で動作し、低電圧側チップに制御されてスイッチング素子を駆動する高電圧側チップを含むゲートドライバが使用されている。このようなゲートドライバに、低電圧側チップの出力する電気信号を磁力に変換し、この磁力を電気信号に変換して高電圧側チップに出力するトランスチップを含む構成が採用されている（特許文献１参照。）。低電圧側チップと高電圧側チップとの間で電気信号を直接に伝搬させないことにより、低電圧側チップが絶縁破壊されることを防止できる。
特開２０１０－８０７７４号公報
半導体装置は、モールド成型などにより樹脂封止される。モールド成型の工程において、異物が封止樹脂の内部に混入するおそれがある。このとき、低電圧側チップが配置されたリードフレームと高電圧側チップが配置されたリードフレームとを跨いで異物が混入することにより、低電圧側チップの絶縁破壊が生じるおそれがある。また、低電圧側チップや低電圧側チップに接続するボンディングワイヤと高電圧側チップに接続するボンディングワイヤとの間に異物が混入した場合などにも、低電圧側チップの絶縁破壊が生じるおそれがある。
本実施形態は、供給される電源電圧が異なる複数の半導体チップが樹脂封止された半導体装置の絶縁破壊を抑制することを目的とする。
本実施形態の一態様によれば、供給される電源電圧が異なる第１半導体チップ及び第２半導体チップと、第１半導体チップが搭載される第１リードフレームと、第２半導体チップが搭載される第２リードフレームと、第１半導体チップと第２半導体チップを電気的に接続する接続ボンディングワイヤと、第１半導体チップ及び第２半導体チップを覆う封止樹脂と、第１リードフレームと第２リードフレームの相互に対向する領域の表面を近接領域に限り覆う、封止樹脂よりも絶縁破壊電圧が高い材料からなり、接続ボンディングワイヤを除いた第１半導体チップに接続するボンディングワイヤの接続ボンディングワイヤと対向する領域を覆う絶縁保護膜を備える半導体装置が提供される。
本実施形態によれば、供給される電源電圧が異なる複数の半導体チップが樹脂封止された半導体装置の絶縁破壊を抑制することができる。
実施形態に係る半導体装置の構成を示す模式的な側面図である。 実施形態に係る半導体装置の構成を示す模式的な平面図である。 異物の混入の例を示す模式図である。 実施形態に係る半導体装置における異物の例を示す模式図である。 異物の混入の他の例を示す模式図である。 異物の混入の他の例を示す模式図である。 実施形態に係る半導体装置の製造方法を説明するための模式図である（その１）。 実施形態に係る半導体装置の製造方法を説明するための模式図である（その２）。 実施形態に係る半導体装置の製造方法を説明するための模式図である（その３）。 実施形態に係る半導体装置のリードフレームの形状の例を示す模式図である。 実施形態に係る半導体装置のリードフレームの形状の他の例を示す模式図である。 実施形態に係る半導体装置を用いた回路例である。 実施形態に係る半導体装置のトランスチップの構成を示す模式的な断面図である。 トランスチップの上部コイルの構成を示す模式的な平面図である。 トランスチップの下部コイルの構成を示す模式的な平面図である。 トランスチップの電極の配置を示す模式的な平面図である。
次に、図面を参照して実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の厚みの比率などは現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施形態は、技術的思想を具体化するための装置や方法を例示するものであって、構成部品の形状、構造、配置などを下記のものに特定するものでない。この実施形態は、請求の範囲において種々の変更を加えることができる。
実施形態に係る半導体装置１は、図１に示すように、第１の電源電圧が供給されて動作する第１半導体チップ１１と、第１の電源電圧よりも電位が高い第２の電源電圧が供給されて動作する第２半導体チップ１２を備える。第１半導体チップ１１は、例えば接地電位に対して５Ｖ～２０Ｖ程度の電源電圧で動作する低電圧側チップである。一方、第２半導体チップ１２は、例えば接地電位に対して６００Ｖ～１０００Ｖ程度の電源電圧で動作する高電圧側チップである。以下において、相対的に電位の低い第１の電源電圧が印加される領域を「低電圧側領域」という。また、相対的に電位の高い第２の電源電圧が印加される領域を「高電圧側領域」という。
図１に示した半導体装置１は、第１半導体チップ１１として制御チップ１１１とトランスチップ１１２を有する。トランスチップ１１２は、制御チップ１１１から出力された電気信号を磁力に変換した後、その磁力を電気信号に変換する。そして、トランスチップ１１２は、磁力から変換した電気信号を第２半導体チップ１２に出力する。第２半導体チップ１２は、制御チップ１１１の出力する電気信号により動作を制御され、高い電源電圧で動作するスイッチング素子を駆動する。つまり、半導体装置１は、第２半導体チップ１２がスイッチング素子を駆動する駆動チップとして動作するゲートドライバである。
トランスチップ１１２は、図１に示すように制御チップ１１１と第２半導体チップ１２に挟まれた位置に配置されている。トランスチップ１１２は、接続ボンディングワイヤ３０によって第２半導体チップ１２と電気的に接続されている。
トランスチップ１１２には、例えば、制御チップ１１１の出力する電気信号を磁力に変換する受信側インダクタと、この磁力を第２半導体チップ１２に出力する電気信号に変換する送信側インダクタを有する構造などが採用される。制御チップ１１１と第２半導体チップ１２との間で電気信号を直接に伝搬させないことにより、第２半導体チップ１２に供給される高い電圧によって制御チップ１１１が絶縁破壊されることが防止される。
第１半導体チップ１１は、第１リードフレーム２１のチップ搭載面に搭載されている。制御チップ１１１及びトランスチップ１１２は、ダイアタッチ６０によって第１リードフレーム２１に固着されている。第２半導体チップ１２は、第２リードフレーム２２のチップ搭載面に搭載されている。第２半導体チップ１２は、ダイアタッチ６０によって第２リードフレーム２２に固着されている。ダイアタッチ６０の材料には、銀ペーストなどが好適に使用される。
制御チップ１１１から出力された電気信号は、連結ボンディングワイヤ３１５を介してトランスチップ１１２に入力される。そして、トランスチップ１１２から出力される電気信号が、接続ボンディングワイヤ３０を介して第２半導体チップ１２に伝送される。
図１に示す半導体装置１は、封止樹脂４０によって樹脂封止されている。封止樹脂４０は、第１リードフレーム２１と第２リードフレーム２２の間を埋め込んで、第１半導体チップ１１、第２半導体チップ１２、及び、第１リードフレーム２１と第２リードフレーム２２のチップ搭載面の周囲を覆っている。また、制御チップ１１１と第１リードフレーム２１を電気的に接続する第１ボンディングワイヤ３１１、及び、第２半導体チップ１２と第２リードフレーム２２を電気的に接続する第２ボンディングワイヤ３２１が、封止樹脂４０によって樹脂封止されている。以下において、低電圧側領域において第１半導体チップ１１との電気的接続に使用されるボンディングワイヤ（連結ボンディングワイヤ３１５、第１ボンディングワイヤ３１１など）を、「低電圧側ボンディングワイヤ３１」という。また、高電圧側領域において第２半導体チップ１２との電気的接続に使用されるボンディングワイヤ（接続ボンディングワイヤ３０、第２ボンディングワイヤ３２１など）を、「高電圧側ボンディングワイヤ３２」という。
図１に示した近接領域Ａは、低電圧側領域と高電圧側領域が対向して近接する領域である。半導体装置１では、第１リードフレーム２１と第２リードフレーム２２の相互に対向する領域の表面が、封止樹脂４０の内部で絶縁保護膜５０によって覆われている。即ち、近接領域Ａにおいて、第１リードフレーム２１の第２リードフレーム２２と対向する領域の表面と、第２リードフレーム２２の第１リードフレーム２１と対向する領域の表面が、絶縁保護膜５０によって覆われている。更に、近接領域Ａにおいて、第１半導体チップ１１及び第１リードフレーム２１と接続ボンディングワイヤ３０との相互に対向する領域の表面が、絶縁保護膜５０によって覆われている。このように、半導体装置１では、近接領域Ａにおいて導電性の部材の表面が絶縁保護膜５０によって覆われている。絶縁保護膜５０は、封止樹脂４０よりも絶縁破壊電圧が高い材料からなる。
封止樹脂４０には、例えば、エポキシ系樹脂やシリコーン系樹脂などを採用可能である。一方、絶縁保護膜５０には、例えば、基本分子構造に芳香族炭化水素を含む熱可塑性芳香族ポリエーテルアミドイミドなどを採用可能である。半導体装置の封止樹脂として一般的に使用されるエポキシ系樹脂の絶縁破壊電圧が４０Ｖ／ｍｍ程度であるのに対し、熱可塑性芳香族ポリエーテルアミドイミドの絶縁破壊電圧は２３０ｋＶ／ｍｍ程度である。
また、封止樹脂４０にフィラーが混入した樹脂を採用し、絶縁保護膜５０にフィラーが混入していない樹脂若しくは封止樹脂４０よりもフィラーの含有率が少ない樹脂を採用してもよい。フィラーと樹脂の界面に電荷が蓄積することにより、フィラーを含有する樹脂の絶縁破壊電圧が低下する。このため、封止樹脂４０よりフィラーの含有率が相対的に低い樹脂を絶縁保護膜５０に採用することにより、絶縁保護膜５０を封止樹脂４０よりも絶縁破壊電圧が高い材料とすることができる。
更に、絶縁保護膜５０には、封止樹脂４０よりも硬度が低い、柔らかい材料が好ましい。更に、封止樹脂４０との密着性の高い材料を絶縁保護膜５０に使用することが好ましい。
図２に、実施形態に係る半導体装置１の平面図を示す。図２に示す半導体装置１は、封止樹脂４０の内部に一方の端部が配置され、他方の端部が封止樹脂４０から露出する低電圧側リード端子７１及び高電圧側リード端子７２を有する。複数の低電圧側リード端子７１が、第１接続ボンディングワイヤ３１２を介して制御チップ１１１とそれぞれ電気的に接続されている。また、複数の高電圧側リード端子７２が、第２接続ボンディングワイヤ３２２を介して第２半導体チップ１２とそれぞれ電気的に接続されている。
第１リードフレーム２１、第２リードフレーム２２、低電圧側リード端子７１、高電圧側リード端子７２の材料には、例えば銅（Ｃｕ）などが使用される。また、ボンディングワイヤの材料には、例えば金（Ａｕ）やアルミニウム（Ａｌ）などが使用される。
封止樹脂４０は、モールド成型などにより形成される。このとき、封止樹脂４０の内部に異物が混入されることがある。例えば、図３に示すように導電性の異物１００が封止樹脂４０の内部に混入し、低電圧側領域の第１リードフレーム２１と高電圧側領域の第２リードフレーム２２が異物１００によって短絡される。その場合、第２リードフレーム２２に高い電源電圧が供給されると、第１リードフレーム２１に搭載された第１半導体チップ１１が絶縁破壊されるおそれがある。
しかし、実施形態に係る半導体装置１では、図４に示すように、封止樹脂４０よりも絶縁破壊電圧が高い材料からなる絶縁保護膜５０が、第１リードフレーム２１と第２リードフレーム２２の相互に対向するそれぞれの領域の表面を覆っている。このため、第１リードフレーム２１と第２リードフレーム２２を跨いで導電性の異物１００が封止樹脂４０の内部に混入しても、第１半導体チップ１１が絶縁破壊されることが抑制される。
なお、低電圧側領域と高電圧側領域が異物１００によって完全に短絡されない場合でも、低電圧側領域と高電圧側領域の間に異物１００が混入することにより、低電圧側領域と高電圧側領域の距離が狭くなり第１半導体チップ１１が絶縁破壊されるおそれがある。しかし、低電圧側領域と高電圧側領域の対向するそれぞれの表面が絶縁保護膜５０によって覆われていることにより、第１半導体チップ１１の絶縁破壊が抑制される。
また、異物１００が導電体ではなくとも、第１リードフレーム２１や第２リードフレーム２２に異物１００が付着することにより、第１リードフレーム２１や第２リードフレーム２２と封止樹脂４０との密着性が低下する。密着性が低下することにより絶縁性も低下する。しかし、第１リードフレーム２１や第２リードフレーム２２の表面を絶縁保護膜５０で覆うことにより、第１半導体チップ１１の絶縁破壊が抑制される。
なお、第１リードフレーム２１と第２リードフレーム２２の間だけでなく、図５に示すように、接続ボンディングワイヤ３０と第１半導体チップ１１の間に異物１００が混入した場合にも、第１半導体チップ１１が絶縁破壊されるおそれがある。
しかし、半導体装置１では、第１半導体チップ１１と接続ボンディングワイヤ３０との相互に対向する領域の表面が、絶縁保護膜５０に覆われている。更に、第１半導体チップ１１と同様に、近接領域Ａにおいてはダイアタッチ６０の表面も絶縁保護膜５０に覆われている。このため、第１半導体チップ１１と接続ボンディングワイヤ３０が異物１００を介して短絡することが防止される。その結果、第１半導体チップ１１の絶縁破壊が抑制される。
また、図６に示すように、接続ボンディングワイヤ３０と第１半導体チップ１１に接続する低電圧側ボンディングワイヤ３１の間に異物１００が混入した場合にも、第１半導体チップ１１が絶縁破壊されるおそれがある。
しかし、半導体装置１では、接続ボンディングワイヤ３０を除いた第１半導体チップ１１に接続するその他のボンディングワイヤと接続ボンディングワイヤ３０との相互に対向する領域の表面が、絶縁保護膜５０に覆われている。つまり、近接領域Ａにおいて、連結ボンディングワイヤ３１５の接続ボンディングワイヤ３０に近接する領域、及び、接続ボンディングワイヤ３０の連結ボンディングワイヤ３１５に近接する領域が、絶縁保護膜５０に覆われている。このため、異物１００の混入に起因する接続ボンディングワイヤ３０と低電圧側ボンディングワイヤ３１の短絡が防止され、第１半導体チップ１１の絶縁破壊が抑制される。
また、封止樹脂４０の形成工程においてボンディングワイヤが屈曲し、ボンディングワイヤが相互に接触することも考えられる。半導体装置１によれば、接続ボンディングワイヤ３０と低電圧側ボンディングワイヤ３１が変形して接触した場合にも短絡することを抑制できる。
以下に、図１に示した半導体装置１の製造方法を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能である。
先ず、図７に示すように、ダイアタッチ工程とワイヤボンディング工程を実施する。即ち、ダイアタッチ工程により、第１リードフレーム２１のチップ搭載面に、制御チップ１１１とトランスチップ１１２をダイアタッチ６０により固着する。また、第２リードフレーム２２のチップ搭載面に、第２半導体チップ１２をダイアタッチ６０により固着する。そして、ワイヤボンディング工程により、第１リードフレーム２１と制御チップ１１１を第１ボンディングワイヤ３１１で接続し、第２リードフレーム２２と第２半導体チップ１２を第２ボンディングワイヤ３２１で接続する。更に、制御チップ１１１とトランスチップ１１２を連結ボンディングワイヤ３１５で接続し、トランスチップ１１２と第２半導体チップ１２を接続ボンディングワイヤ３０で接続する。
次に、図８に示すように、近接領域Ａに含まれる所定の部材の表面に絶縁保護膜５０を形成する。即ち、第１リードフレーム２１と第２リードフレーム２２の相互に対向する領域の表面や、第１半導体チップ１１及び第１リードフレーム２１と接続ボンディングワイヤ３０の相互に対向する領域の表面を覆うように、絶縁保護膜５０を形成する。例えば、液状の絶縁保護膜５０を近接領域Ａに滴下した後、絶縁保護膜５０を硬化させる。
次いで、図９に示すように、モールド成型により半導体装置１の所定の領域に封止樹脂４０を形成する。即ち、第１リードフレーム２１と第２リードフレーム２２の間を埋め込んで、第１半導体チップ１１、第２半導体チップ１２、及び、第１リードフレーム２１と第２リードフレーム２２のチップ搭載面の周囲を覆うように、封止樹脂４０を形成する。以上により、図１に示した半導体装置１が完成する。
なお、図１０に示すように、第１リードフレーム２１と第２リードフレーム２２の相互に対向するそれぞれの対向側面と、対向側面と連結する他の側面とがなすコーナー部が、チップ搭載面の面法線方向から見てＲ面取りされていることが好ましい。第１リードフレーム２１と第２リードフレーム２２のコーナー部を曲面とすることにより、コーナー部での電界の集中が緩和される。これにより、半導体装置の絶縁耐圧を向上させることができる。なお、第１リードフレーム２１と第２リードフレーム２２のコーナー部がＣ面取りされてもよい。
また、図１１に示すように、第１リードフレーム２１と第２リードフレーム２２の相互に対向するそれぞれの対向側面と、対向側面に連結する主面とがなすコーナー部が、Ｒ面取りされていることが好ましい。つまり、半導体チップが搭載される上面と対向側面とがなすコーナー部がＲ面取りされ、上面に対向する下面と対向側面とがなすコーナー部がＲ面取りされていることが好ましい。これにより、第１リードフレーム２１と第２リードフレーム２２のコーナー部での電界の集中が緩和され、半導体装置の絶縁耐圧を向上させることができる。
実施形態に係る半導体装置１を用いた回路例を図１２に示す。図１２に示した回路例では、第１トランジスタＴ１と第２トランジスタＴ２が電源電圧Ｖｇｔと接地電位の間で縦続接続されている。第１トランジスタＴ１に接続する電源電圧Ｖｇｔは、６００Ｖ～１０００Ｖである。第１トランジスタＴ１と第２トランジスタＴ２のオンオフ状態により、第１トランジスタＴ１と第２トランジスタＴ２の接続点である出力端子の電位Ｖｏｕｔが設定される。第１トランジスタＴ１及び第２トランジスタＴ２は、例えばＩＧＢＴやＭＯＳＦＥＴである。
第２トランジスタＴ２の動作は、半導体装置２によって制御される。半導体装置２の第２基準電位Ｖｓ２は接地電位であり、第２電源電圧Ｖｇ２が半導体装置２に供給される。第２電源電圧Ｖｇ２の電位は、５Ｖ～２０Ｖ程度である。
半導体装置１は、第１トランジスタＴ１の動作を制御する。半導体装置１は、第１基準電位Ｖｓ１が出力端子の電位Ｖｏｕｔに設定されて、第１電源電圧Ｖｇ１が供給される。第１基準電位Ｖｓ１と第１電源電圧Ｖｇ１の電位差は、例えば５Ｖ～２０Ｖ程度である。第２トランジスタＴ２がオン動作し、第１トランジスタＴ１がオフ状態であるときの第１基準電位Ｖｓ１は低い。一方、第１トランジスタＴ１がオン動作して第２トランジスタＴ２がオフ状態であるときの第１基準電位Ｖｓ１は、電源電圧Ｖｇｔに応じて６００Ｖ～１０００Ｖ程度の高い電位である。このように、第１トランジスタＴ１を駆動する第２半導体チップ１２に供給される電源電圧は高い。
図１２に示した回路例において、半導体装置１により、例えば１０００Ｖの電源電圧Ｖｇｔに接続された第１トランジスタＴ１が駆動される。このとき、電気信号と磁力を変換するトランスチップ１１２を介して、第１半導体チップ１１と第２半導体チップ１２の間での電気信号の伝送が行われる。このため、第１半導体チップ１１の絶縁破壊を抑制することができる。
トランスチップ１１２には、受信側インダクタと送信側インダクタからなる一対のインダクタ（コイル）を誘導結合させることで、絶縁状態による電気信号の伝送を行うインダクタ結合型絶縁素子が好適に使用される。インダクタ結合型絶縁素子では、受信側インダクタにより電気信号を磁力に変換し、この磁力を送信側インダクタにより電気信号に変換する。
図１３に、トランスチップ１１２の構成例を示す。トランスチップ１１２は、半導体基板２００に複数の絶縁層２１０が積層された構成を有する。半導体基板２００は、例えばシリコン基板や炭化ケイ素基板である。図１３では、半導体基板２００に１２層の絶縁層２１０が積層された例を示した。ただし、絶縁層２１０の層数は１２層に限られない。絶縁層２１０の層数は、トランスチップ１１２に要求される絶縁耐圧などに応じて設定される。
絶縁層２１０のそれぞれは、エッチングストッパ膜２１１を下層とし層間膜２１２を上層として、エッチングストッパ膜２１１と層間膜２１２を積層した構成である。エッチングストッパ膜２１１は、例えば窒化ケイ素（ＳｉＮ）膜や炭化ケイ素（ＳｉＣ）膜などである。層間膜２１２は、例えば二酸化ケイ素（ＳｉＯ2）膜である。ただし、最下層の絶縁層２１０は、エッチングストッパ膜２１１がなく、層間膜２１２が直接に半導体基板２００の主面に配置されている。ＳｉＮ膜からなるエッチングストッパ膜２１１は引張応力を有する。ＳｉＯ2膜からなる層間膜２１２は圧縮応力を有する。また、エッチングストッパ膜２１１により、後述するＣｕ配線材料に含まれるＣｕが層間膜２１２に拡散することが防止される。
トランスチップ１１２の内部には、図１３に示すように、上部コイル２２１と下部コイル２２２を一組としたコイル２２０が配置されている。上部コイル２２１と下部コイル２２２とは、複数層の絶縁層２１０を介して対向している。上部コイル２２１及び下部コイル２２２は導電体からなり、平面視で楕円状の渦巻き形状に形成されている。
図１４に示すように、上部コイル２２１の中心に、上部コイル２２１の内側の端部に接続する上部コイル内側配線２２１Ａが配置されている。上部コイル２２１の外側に、上部コイル２２１の外側の端部に接続する上部コイル外側配線２２１Ｂが配置されている。また、図１５に示すように、下部コイル２２２の中心に、下部コイル２２２の内側の端部に接続する下部コイル内側配線２２２Ａが配置されている。下部コイル２２２の外側に、下部コイル２２２の外側の端部に接続する下部コイル外側配線２２２Ｂが配置されている。
図１３に示すように、上部コイル２２１及び下部コイル２２２は、絶縁層２１０の一つの層を膜厚方向に貫通している。図１３に示した例では、半導体基板２００側から数えて４層目の絶縁層２１０に下部コイル２２２が配置され、１１層目の絶縁層２１０に上部コイル２２１が配置されている。上部コイル２２１及び下部コイル２２２には、例えばＣｕを主成分とするＣｕ配線材料が使用される。上部コイル２２１及び下部コイル２２２の側面に、タンタル（Ｔａ）／窒化タンタル（ＴａＮ）／タンタル（Ｔａ）の積層膜などをバリアメタル層として形成してもよい。バリアメタル層により、Ｃｕ配線材料に含まれるＣｕが層間膜２１２に拡散することが防止される。
下部コイル２２２が配置された絶縁層２１０の下方の絶縁層２１０に低電圧電極層２４１が配置されている。下部コイル内側配線２２２Ａと低電圧電極層２４１は、中間に位置する絶縁層２１０を貫通する柱状の第１低電圧配線２５１により電気的に接続されている。低電圧電極層２４１は、接地配線２６０を介して半導体基板２００と電気的に接続されている。
また、下部低電圧配線２４２が、下部コイル２２２が配置された絶縁層２１０に配置されている。低電圧電極層２４１と下部低電圧配線２４２は、中間に位置する絶縁層２１０を貫通する柱状の第２低電圧配線２５２により電気的に接続されている。また、上部低電圧配線２４３が、上部コイル２２１が配置された絶縁層２１０に配置されている。下部低電圧配線２４２と上部低電圧配線２４３は、中間に位置する絶縁層２１０を貫通する柱状の第３低電圧配線２５３により電気的に接続されている。
トランスチップ１１２の上面には、保護絶縁膜２９０が配置されている。保護絶縁膜２９０は、パッシベーション膜２９１の上面にコイル保護膜２９２を配置した積層構造である。保護絶縁膜２９０に設けた開口部に露出した最上層の絶縁層２１０の表面に、低電圧電極２４０Ａと高電圧電極２５０Ａが相互に離間して配置されている。低電圧電極２４０Ａ及び高電圧電極２５０Ａの材料には、例えばアルミニウム（Ａｌ）が用いられる。パッシベーション膜２９１には、例えば二酸化ケイ素膜／窒化ケイ素膜の積層構造である。コイル保護膜２９２は、例えばポリイミド膜である。コイル保護膜２９２はコイル２２０の上方に配置され、平面視でコイル２２０はコイル保護膜２９２によって覆われている。
低電圧電極２４０Ａは、下方に配置された上部低電圧配線２４３と、中間に位置する絶縁層２１０を貫通する柱状の第４低電圧配線２５４により電気的に接続されている。つまり、低電圧電極２４０Ａは、上部低電圧配線２４３、下部低電圧配線２４２及び低電圧電極層２４１と、第１低電圧配線２５１～第４低電圧配線２５４を介して、下部コイル内側配線２２２Ａと電気的に接続されている。
一方、高電圧電極２５０Ａは、下方に配置された上部コイル内側配線２２１Ａと、中間に位置する絶縁層２１０を貫通する柱状の高電圧配線２６１により電気的に接続されている。
また、図１３に示すように、シールド層２７０が、コイル２２０、及びコイル２２０と低電圧電極２４０Ａや高電圧電極２５０Ａを接続する配線を囲んで配置されている。シールド層２７０の下端と半導体基板２００は、シールド接地配線２７５によって電気的に接続されている。トランスチップ１１２の内部に配置された配線やシールド層２７０は、例えばコイル２２０と同様にＣｕとバリアメタル層の積層構造を用いる。
図１６は、トランスチップ１１２の電極の配置例を示す平面図である。図１６に示した低電圧電極２４０Ｂは、図示を省略するが、下部コイル内側配線２２２Ａと低電圧電極２４０Ａを接続するのと同様に、トランスチップ１１２の内部に配置された配線を介して、下部コイルと電気的に接続する。また、高電圧電極２５０Ｂは、図示を省略するが、上部コイル内側配線２２１Ａと高電圧電極２５０Ａを接続するのと同様に、トランスチップ１１２の内部に配置された配線を介して、上部コイルと電気的に接続する。
半導体装置１の動作時に、トランスチップ１１２の低電圧電極２４０Ａ及び低電圧電極２４０Ｂに、制御チップ１１１から出力される電気信号が入力される。この電気信号は、トランスチップ１１２の内部に形成された下部コイル２２２によって磁力に変換される。この磁力は、下部コイル２２２に対向して配置された上部コイル２２１によって電気信号に変換される。変換された電気信号は、トランスチップ１１２の高電圧電極２５０Ａ及び高電圧電極２５０Ｂを介して、第２半導体チップ１２に出力される。
このように、トランスチップ１１２において、下部コイル２２２が受信側インダクタとして機能し、上部コイル２２１が送信側インダクタとして機能する。したがって、制御チップ１１１と第２半導体チップ１２との間で電気信号が直接に伝搬しない。これにより、第２半導体チップ１２に供給される高い電圧により制御チップ１１１が絶縁破壊されることを防止できる。
上記のように、本実施形態によって記載したが、この開示の一部をなす論述及び図面は本実施形態を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。本実施形態はここでは記載していない様々な実施形態などを含む。

Claims (8)

  1. 第１の電源電圧が供給される第１半導体チップと、
    前記第１の電源電圧よりも電位が高い第２の電源電圧が供給される第２半導体チップと、
    前記第１半導体チップが搭載されるチップ搭載面を有する第１リードフレームと、
    前記第２半導体チップが搭載されるチップ搭載面を有する第２リードフレームと、
    前記第１半導体チップと前記第２半導体チップを電気的に接続する接続ボンディングワイヤと、
    前記第１リードフレームと前記第２リードフレームの間を埋め込んで、前記第１半導体チップ、前記第２半導体チップ、及び、前記第１リードフレームと前記第２リードフレームそれぞれの前記チップ搭載面の周囲を覆って配置された封止樹脂と、
    前記封止樹脂よりも絶縁破壊電圧が高い材料からなり、前記第１リードフレームと前記第２リードフレームの相互に対向する領域の表面を、前記第１の電源電圧が印加される低電圧側領域と前記第２の電源電圧が印加される高電圧側領域が対向して近接する近接領域に限り前記封止樹脂の内部で覆い、前記接続ボンディングワイヤを除いた前記第１半導体チップに接続するボンディングワイヤの前記接続ボンディングワイヤと対向する領域を前記近接領域に限り覆う絶縁保護膜と
    を備える、半導体装置。
  2. 前記絶縁保護膜が、前記封止樹脂の内部で前記第１半導体チップ及び前記第１リードフレームと前記接続ボンディングワイヤの相互に対向する領域の表面を前記近接領域に限り更に覆う、請求項１に記載の半導体装置。
  3. 前記絶縁保護膜の材料が、前記封止樹脂の材料の樹脂よりもフィラーの含有率が相対的に低い樹脂である、請求項１又は２に記載の半導体装置。
  4. 前記絶縁保護膜が、前記封止樹脂よりも硬度が低い材料である、請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記第１リードフレームと前記第２リードフレームが相互に対向するそれぞれの対向側面と、前記対向側面と連結する他の側面とがなすコーナー部が、Ｒ面取りされている、請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記第１リードフレームと前記第２リードフレームが相互に対向するそれぞれの対向側面と、前記対向側面に連結する主面とがなすコーナー部が、Ｒ面取りされている、請求項１乃至４のいずれか１項に記載の半導体装置。
  7. 制御チップ、及び前記制御チップが出力する電気信号を内部で磁力に変換した後に前記磁力を電気信号に変換して出力するトランスチップを前記第１半導体チップとして有し、 前記トランスチップの出力する電気信号が入力する前記第２半導体チップが、前記制御チップに制御されてスイッチング素子を駆動する駆動チップとして動作する、
    請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 前記制御チップと前記駆動チップに挟まれた位置に前記トランスチップが配置され、 前記トランスチップの前記駆動チップと対向する表面、及び、前記トランスチップと前記駆動チップを電気的に接続する前記接続ボンディングワイヤの表面が、前記絶縁保護膜に覆われている、請求項７に記載の半導体装置。
JP2021525939A 2019-06-11 2020-04-28 半導体装置 Active JP7496821B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019108677 2019-06-11
JP2019108677 2019-06-11
PCT/JP2020/018144 WO2020250592A1 (ja) 2019-06-11 2020-04-28 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020250592A1 JPWO2020250592A1 (ja) 2020-12-17
JP7496821B2 true JP7496821B2 (ja) 2024-06-07

Family

ID=73781761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021525939A Active JP7496821B2 (ja) 2019-06-11 2020-04-28 半導体装置

Country Status (5)

Country Link
US (1) US20220068776A1 (ja)
JP (1) JP7496821B2 (ja)
CN (1) CN114026683A (ja)
DE (1) DE112020002828T5 (ja)
WO (1) WO2020250592A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116783700A (zh) * 2020-12-18 2023-09-19 罗姆股份有限公司 半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005638A (ja) 2003-04-15 2005-01-06 Fuji Electric Fa Components & Systems Co Ltd 半導体モジュールおよびその製造方法
JP2015050222A (ja) 2013-08-30 2015-03-16 株式会社デンソー 半導体装置
JP2016207714A (ja) 2015-04-16 2016-12-08 ローム株式会社 半導体装置
JP2017183695A (ja) 2016-03-24 2017-10-05 富士電機株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112370A (ja) * 1992-09-29 1994-04-22 Nec Corp 半導体装置
US20120153444A1 (en) * 2009-06-18 2012-06-21 Rohm Co., Ltd Semiconductor device
CN102543937B (zh) * 2011-12-30 2014-01-22 北京工业大学 一种芯片上倒装芯片封装及制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005638A (ja) 2003-04-15 2005-01-06 Fuji Electric Fa Components & Systems Co Ltd 半導体モジュールおよびその製造方法
JP2015050222A (ja) 2013-08-30 2015-03-16 株式会社デンソー 半導体装置
JP2016207714A (ja) 2015-04-16 2016-12-08 ローム株式会社 半導体装置
JP2017183695A (ja) 2016-03-24 2017-10-05 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN114026683A (zh) 2022-02-08
JPWO2020250592A1 (ja) 2020-12-17
DE112020002828T5 (de) 2022-02-24
WO2020250592A1 (ja) 2020-12-17
US20220068776A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
USRE41719E1 (en) Power MOSFET with integrated drivers in a common package
US12002785B2 (en) Semiconductor device
US8796827B2 (en) Semiconductor device including a DC-DC converter
US10720411B2 (en) Semiconductor device
US20220208674A1 (en) Insulating chip
US20230395454A1 (en) Insulation module and gate driver
US20240047438A1 (en) Semiconductor equipment
JP7496821B2 (ja) 半導体装置
US20240029949A1 (en) Insulating transformer
US20230402353A1 (en) Semiconductor device
US20240014201A1 (en) Insulating transformer
WO2023176370A1 (ja) 半導体素子および半導体装置
US20240186309A1 (en) Signal transmitting device and insulating chip
US20240222232A1 (en) Semiconductor device
WO2023095659A1 (ja) 半導体装置
US20230335529A1 (en) Semiconductor device
US20240021599A1 (en) Isolation transformer
CN116195062A (zh) 半导体装置以及半导体模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240528

R150 Certificate of patent or registration of utility model

Ref document number: 7496821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150