KR20220046487A - 반도체 모듈 - Google Patents

반도체 모듈 Download PDF

Info

Publication number
KR20220046487A
KR20220046487A KR1020210132060A KR20210132060A KR20220046487A KR 20220046487 A KR20220046487 A KR 20220046487A KR 1020210132060 A KR1020210132060 A KR 1020210132060A KR 20210132060 A KR20210132060 A KR 20210132060A KR 20220046487 A KR20220046487 A KR 20220046487A
Authority
KR
South Korea
Prior art keywords
side switch
switch
low
pad
semiconductor module
Prior art date
Application number
KR1020210132060A
Other languages
English (en)
Inventor
로버트 펠러
안젤라 케슬러
게르하르트 노에바우어
페테리 팜
세르게이 유페레브
Original Assignee
인피니언 테크놀로지스 오스트리아 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 오스트리아 아게 filed Critical 인피니언 테크놀로지스 오스트리아 아게
Publication of KR20220046487A publication Critical patent/KR20220046487A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

로우측 스위치, 하이측 스위치 및 제어 칩을 포함하는 반도체 모듈이 제공된다. 로우측 스위치와 하이측 스위치는 횡방향으로 서로 인접하게 배열되고, 스위치 노드 커넥터에 의해 결합되어 하프 브리지 회로를 형성한다. 스위치 노드 커넥터는, 로우측 스위치 및 하이측 스위치에 대한 배열을 가지며 단면적을 각각 갖는 둘 이상의 브랜치를 포함한다. 둘 이상의 브랜치의 배열 및 단면적은 스위치 노드 커넥터 내의 전류 밀도 분포를 균일화하도록 선택된다.

Description

반도체 모듈{SEMICONDUCTOR MODULE}
전력 전자 애플리케이션에 사용되는 트랜지스터는 일반적으로 실리콘(Si) 반도체 재료로 제조된다. 전력 애플리케이션을 위한 일반적인 트랜지스터 소자는 Si CoolMOS®, Si Power MOSFET 및 Si 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor: IGBT)를 포함한다. 이들 트랜지스터 소자는 함께 연결되어 회로 또는 회로부를 제공할 수 있다. 예를 들어, 2개의 트랜지스터 소자가 전기적으로 연결되어 하프 브리지 회로(half-bridge circuit)를 형성할 수 있다. 이러한 회로는 일반적으로 트랜지스터를 스위칭하는 데 사용될 수 있는 게이트 드라이버 회로를 포함하는 제어 회로를 필요로 한다.
하프 브리지 회로를 형성하도록 결합된 2개의 트랜지스터 소자 및 제어 회로를 갖는 소자는 파워 스테이지로 지칭될 수 있는 단일 반도체 패키지 내에 수용될 수 있다. 패키지 또는 모듈에서 소자들 사이를 접속하는 데에는 패키지 내 사용 가능한 공간이 제한되어 있기 때문에 몇 가지 문제가 있다. EP 2 463 904 A2는 패키지의 리드프레임이 전기적 상호접속을 위해 활용되는 멀티칩 파워 쿼드 플랫 노-리드(Power Quad Flat No-lead) 패키지를 개시한다. 그러나, 하나 이상의 반도체 소자를 포함하는 패키지에 대한 개선이 바람직하다.
본 발명에 따르면, 반도체 모듈은 로우측 스위치, 하이측 스위치 및 제어 칩을 포함한다. 로우측 스위치와 하이측 스위치는 횡방향으로 서로 인접하게 배열되고, 스위치 노드 커넥터에 의해 결합되어 하프 브리지 회로를 형성한다. 스위치 노드 커넥터는, 로우측 스위치 및 하이측 스위치에 대한 배열을 가지며 단면적을 각각 갖는 둘 이상의 브랜치를 포함한다. 둘 이상의 브랜치의 배열 및 단면적은 스위치 노드 커넥터 내의 전류 밀도 분포를 균일화하도록 선택된다.
브랜치의 배열은 모듈 내에서의 횡방향 형상 및 라우팅, 예를 들어 브랜치가 로우측 스위치와 하이측 스위치 사이에 직접 경로 또는 간접 경로를 갖는지 여부를 포함하고, 결과적으로, 이들의 길이 및 로우측 스위치 및 하이측 스위치의 위치와 관련한 모듈 내에서의 이들의 위치, 예컨대 로우측 스위치 및 하이측 스위치에 대한 각 브랜치의 두 단부의 위치를 포함한다.
이들 둘 이상의 브랜치의 사용으로, 반도체 모듈은 2개의 트랜지스터 소자 사이의 스위치 노드 접속에서 보다 균일한 전류 흐름을 갖는 파워 스테이지를 제공한다. 또한, 이로 인해 전력 손실 및 패키지 저항이 감소될 수 있다. 전류 흐름을 균질화하고 보다 균일하게 하기 위해, 2개의 브랜치의 사용을 통해 스위치 노드 커넥터의 저 전류 밀도 영역이 추가적인 "브리지" 또는 2차 전류 경로에 의해 접속된다. 2개의 경로 및 브랜치는, 전류 흐름을 밸런싱하고 전력 손실 밀도 분포를 보다 균일하게 하기 위해, 스위치 노드 커넥터 내의 개구에 의해 분리될 수 있다. 트랜지스터 소자의 상이한 영역들 사이의 둘 이상의 브랜치 또는 전도성 경로는 하이측 스위치가 온으로 전환되고 로우측이 오프로 전환될 때 발행할 수 있는 스위치 노드 커넥터의 비균일 DC 전류 분포를 밸런싱하고 평활화하는 것과 DC 전력 손실 밀도 분포에서 핫스팟을 제거하는 것에 도움이 된다. 전류 밀도 분포의 불균일성은 와전류의 발생으로 인해 스위칭 주파수의 증가에 따라 증가하는 경향이 있으므로, 반도체 모듈은 MHz 범위의 드라이버 주파수를 갖는 소자에 특히 유용할 수 있다.
일부 실시예에서, 스위치 노드 커넥터는 로우측 스위치 상에 배열되는 제1 부분과, 하이측 스위치 상에 배열되는 제2 부분과, 제1 부분과 상기 제2 부분 사이에서 연장되는 둘 이상의 브랜치를 포함한다. 둘 이상의 브랜치는 서로 이격된다. 이 실시예에서, 제1 및 제2 브랜치는 공통의 제1 및 제2 부분 사이에서 연장되며, 이는 스위치 노드 커넥터의 반대편 말단부들을 제공하고, 제1 및 제2 부분 사이 및 로우측 스위치 및 하이측 스위치 사이에 상이한 경로를 갖는 2개의 개별 도체를 제공한다.
일부 실시예에서, 제2 브랜치가 제1 브랜치의 단면적보다 더 작은 단면적을 가지며/갖거나, 제2 브랜치가 제1 브랜치의 길이보다 더 긴 길이를 갖는다. 브랜치의 단면적 및 길이 중 하나는 스위치 노드 커넥터 내의 전류 밀도 분포를 균일화하도록 조정될 수 있다.
로우측 스위치 및 하이측 스위치는 각각 트랜지스터 소자에 의해 제공될 수 있다. 일부 실시예에서, 로우측 스위치 및 하이측 스위치는 각각 수직형 트랜지스터 소자에 의해 제공된다. 일부 실시예에서, 스위치 노드 커넥터는 로우측 스위치의 드레인 패드와 하이측 스위치의 소스 패드 사이에서 연장되고, 둘 이상의 브랜치는 로우측 스위치의 드레인 패드와 하이측 스위치의 소스 패드 사이에 위치한다. 따라서, 브랜치는 모듈 내에 위치하며, 로우측 스위치의 드레인 패드와 하이측 스위치의 소스 패드 사이에서 횡방향으로 연장된다.
일부 실시예에서, 스위치 노드 커넥터는, 물리적으로 서로 이격된 제1 브랜치 및 제2 브랜치를 형성하는 적어도 하나의 개구를 포함하는 전도성 층의 형태를 갖는다.
전도성 층은, 로우측 스위치, 하이측 스위치 및 제어 칩이 코어 절연층에 매립되게 하는, 임베디드 칩 기술에 기초한 반도체 모듈에 사용될 수 있다. 전도성 층은 증착된 층일 수도 있고, 절연층 상에서 지지되는 금속 포일 층에 의해 제공될 수도 있는데, 예컨대 코어 층은 강화된 열경화성 수지를 포함한다.
일부 실시예에서, 스위치 노드 커넥터는, 물리적으로 서로 이격된 제1 브랜치 및 제2 브랜치를 형성하는 적어도 하나의 개구를 포함하는 접촉 클립의 형태를 갖는다. 접촉 클립은, 리드프레임 또는 재배선 기판을 포함하는 반도체 모듈에 사용될 수 있는데, 여기서 로우측 스위치, 하이측 스위치 및 제어 칩이 기판의 리드프레임 또는 재배선 구조의 일부분 상에 실장된다.
일부 실시예에서, 제어 칩 위에 적어도 부분적으로 개구가 위치한다. 제어 칩의 전체 측면 영역이 개구 내에 위치할 수도 있고, 또는 스위치 노드 커넥터의 영역이 제어 칩 위에 위치해서 이와 중첩될 수 있다. 이 구성은, 예를 들어 제어 칩이 본딩 와이어에 의해 재배선 층에 접속되어 본딩 와이어의 추가 높이가 개구 내에 위치하는 경우 및/또는 제어 칩이 로우측 스위치 및 하이측 스위치보다 더 두꺼운 두께를 갖는 경우에 유용할 수 있다.
일부 실시예에서, 제1 및 제2 브랜치는 제어 칩의 반대편 측면들 주위로 연장된다.
일부 실시예에서, 로우측 스위치 및 하이측 스위치 각각은 실질적으로 직육면체 형태를 가지며 L자 형상으로 횡방향으로 서로 인접하게 배열된다. 이 구성은 작은 횡방향 크기의 모듈을 제공하는 데 유용할 수 있는데, 이는 직육면체의 긴 쪽이 모듈의 두 인접하는 면을 따라 정렬될 수 있기 때문이다. 제어 칩은 나머지 코너에 배열될 수 있다.
일부 실시예에서, 로우측 스위치, 하이측 스위치 및 제어 칩은 실질적으로 동일 평면에 위치하도록 횡방향으로 서로 인접하게 배열된다.
일부 실시예에서, 로우측 스위치, 하이측 스위치 및 제어 칩은, 로우측 스위치, 하이측 스위치 및 제어 칩 각각의 주 표면이 실질적으로 동일 평면에 위치하도록 횡방향으로 서로 인접하게 배열된다.
일부 실시예에서, 둘 이상의 브랜치는 하나 이상의 전도성 접속부에 의해 접속되는 적어도 두 개의 층 내에서 연장된다. 전도성 접속부는, 예를 들면 솔더 접속 또는 전도성 비아일 수 있다. 2개의 층이 사용되는 경우, 이들 2개의 층은 제어 칩의 반대편에 또는 제어 칩의 동일 면에, 즉 제어 칩 위 또는 아래에 배열될 수 있다.
일부 실시예에서, 제어 칩은 게이트 드라이버 회로를 포함하며, 로우측 스위치의 게이트 및 하이측 스위치의 게이트에 결합된다.
일부 실시예에서, 반도체 모듈은 Vhigh 패드, Vlow 패드, 스위치 노드 패드 및 하나 이상의 로직 패드를 포함하는 풋프린트를 포함하고, 스위치 노드 커넥터는 반도체 모듈의 스위치 노드 패드에 결합된다.
일부 실시예에서, 로우측 스위치 및 하이측 스위치는 스위치 노드 커넥터에 의해 반도체 모듈의 Vlow 패드 및 Vhigh 패드 사이에 직렬로 연결되고, 스위치 노드 커넥터는 모듈 내에 위치한다.
일부 실시예에서, 로우측 스위치 및 하이측 스위치는 각각 수직형 트랜지스터 소자에 의해 제공된다. 일부 실시예에서, 로우측 스위치는 Vlow 패드를 향하는 제1 면 상의 소스 패드 및 제1 면 반대편의 제2 면 상의 드레인 패드를 포함하고, 드레인 패드는 스위치 노드 커넥터에 접속된다. 하이측 스위치는 제1 면 상의 소스 패드 및 제1 면 반대편의 제2 면 상의 드레인 패드를 포함하고, 하이측 스위치의 드레인 패드는 Vhigh 패드를 향하고, 소스 패드는 스위치 노드 커넥터에 접속된다.
Vhigh 패드, Vlow 패드, 스위치 노드 패드 및 하나 이상의 로직 패드는 리드프레임의 부분에 의해 제공될 수 있다. 이들 실시예에서, 로우측 스위치의 소스 패드는 Vlow 패드 상에 실장되고, 하이측 스위치의 드레인 패드는 리드프레임의 Vhigh 패드 상에 실장된다.
임베디드 칩 기술을 이용하여 제조된 반도체 모듈에서, Vhigh 패드, Vlow 패드, 스위치 노드 패드 및 하나 이상의 로직 패드는 로우측 스위치, 하이측 스위치 및 제어 칩을 덮는 모듈의 절연층 상에 형성될 수 있다. 로우측 스위치의 소스 패드는 하나 이상의 전도성 비아에 의해 Vlow 패드에 접속될 수 있고, 하이측 스위치의 드레인 패드는 하나 이상의 전도성 비아에 의해 Vhigh 패드에 접속될 수 있다.
일부 실시예에서, 수직 트랜지스터 소자는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 소자, IGBT(Insulated Gate Bipolar Transistor) 소자 또는 BJT(Bipolar Junction Transistor)일 수 있다.
트랜지스터 소자의 전극 또는 단자는 여기에서 소스, 드레인 및 게이트로 지칭된다. 본 명세서에 사용된 바와 같이, 이들 용어는 또한 절연 게이트 바이폴라 트랜지스터(IGBT)와 같은 다른 유형의 트랜지스터 소자의 기능적으로 등가인 단자를 포함한다. 예를 들어, 여기서 사용된 "소스"란 용어는 MOSFET 소자 및 초접합 소자의 소스뿐만 아니라 절연 게이트 바이폴라 트랜지스터(IGBT) 소자의 에미터 및 바이폴라 접합 트랜지스터(BJT)의 에미터도 포함하고, "드레인"이란 용어는 MOSFET 소자 또는 초접합 소자의 드레인뿐만 아니라 절연 게이트 바이폴라 트랜지스터(IGBT) 소자의 콜렉터 및 BJT 소자의 콜렉터도 포함하며, "게이트"란 용어는 MOSFET 소자 또는 초접합 소자의 게이트뿐만 아니라 절연 게이트 바이폴라 트랜지스터(IGBT) 소자의 게이트와 BJT 소자의 베이스도 포함한다.
일부 실시예에서, 반도체 모듈은 인덕터를 더 포함한다. 일부 실시예에서, 인덕터는 스위치 노드 커넥터와 출력 패드(Vout) 사이에 전기적으로 연결되는 출력 인덕터이다. 이들 실시예에서, 반도체 모듈은 Vhigh 패드, Vlow 패드, Vout 패드 및 하나 이상의 로직 패드를 포함하는 풋프린트를 포함한다.
당업자는 다음의 상세한 설명을 읽고 첨부 도면을 살펴보면 추가적인 특징 및 이점을 이해할 수 있을 것이다.
도면의 예들은 반드시 서로에 대해 축척되지는 않는다. 유사한 참조 번호는 상응하는 유사한 부분을 나타낸다. 도시된 다양한 실시예의 특징들은 이들이 서로를 배제하지 않는 한 결합될 수 있다. 실시예들은 도면에 도시되고, 다음의 설명에서 상세하게 설명된다.
도 1은 일 실시예에 따른 반도체 모듈의 개략적인 평면도이다.
도 2는 일 실시예에 따른 반도체 모듈의 개략적인 평면도이다.
도 3은 도 3a 및 3b를 포함하며, 일 실시예에 따른 반도체 모듈의 평면도 및 단면도이다.
도 4는 일 실시예에 따른 반도체 모듈의 개략적인 평면도이다.
도 5은 도 5a 내지 5c를 포함하며, 일 실시예에 따른 반도체 모듈의 투시도, 단면도 및 투명한 평면도이다.
도 6은 일 실시예에 따른 반도체 모듈의 투시도이다.
다음의 상세한 설명에서는, 본 명세서의 일부를 이루는 첨부 도면을 참조하며, 이들 도면은 본 발명을 실시하는데 이용될 수 있는 특정 실시예를 예시로서 보여준다. 이와 관련하여, "상부", "하부", "전방", "후방", "선행", "후행" 등과 같은 방향 용어는 도면(들)의 방향을 참조하여 사용된다. 실시예의 구성요소들은 다수의 상이한 방향으로 위치할 수 있기 때문에, 방향 용어는 예시를 위해 사용되며 어떤 식으로든 제한하는 것은 아니다. 다른 실시예가 이용될 수 있고 본 발명의 범위를 벗어나지 않고 구조적 또는 논리적 변경이 이루어질 수 있음을 이해해야 한다. 다음의 상세한 설명은 제한적인 의미로 받아들여서는 안 되며, 본 발명의 범위는 첨부된 청구범위에 의해 정의된다.
다수의 실시예가 아래에서 설명될 것이다. 이 경우, 동일한 구조적 특징은 도면에서 동일 또는 유사한 참조 기호로 식별된다. 본 설명의 맥락에서, "측면" 또는 "측면 방향"은 반도체 재료 또는 반도체 캐리어의 측 방향 범위에 일반적으로 평행한 방향 또는 범위를 의미하는 것으로 이해해야 한다. 따라서, 측면 방향은 일반적으로 이들 표면 또는 측면에 평행하게 연장된다. 반면에, "수직" 또는 "수직 방향"이라는 용어는 일반적으로 이들 표면 또는 측면에, 즉 측면 방향에 직교하는 방향을 의미하는 것으로 이해된다. 따라서, 수직 방향은 반도체 재료 또는 반도체 캐리어의 두께 방향이다.
본 명세서에서, 층, 영역 또는 기판과 같은 요소가 다른 요소 "위에" 있거나 "위로" 연장되는 것으로 언급되는 경우, 그 요소가 다른 요소 바로 위에 위치하거나 또는 그 바로 위로 연장될 수도 있고, 또는 중간 요소들이 존재할 수도 있다. 반면에, 요소가 다른 요소 "바로 위에" 있거나 또는 "바로 위로" 연장되는 것으로 언급될 경우에는, 중간 요소가 존재하지 않는다.
본 명세서에서, 한 요소가 다른 요소에 "연결된" 또는 "결합된" 것으로 언급되는 경우, 다른 요소에 직접 연결되거나 결합될 수도 있고, 중간 요소가 존재할 수도 있다. 반면에, 한 요소가 다른 요소에 "직접 연결"되거나 또는 "직접 결합"되는 것으로 언급될 경우에는, 중간 요소가 존재하지 않는다.
본 발명은 전기적 성능의 개선을 위해, 통합 전력 변환기라고도 하는 통합 파워 스테이지에서 전류 흐름의 균형을 맞추는 문제를 해결한다. 통합 파워 스테이지는 일반적으로 로우측 스위치와 하이측 스위치를 포함하는 하프 브리지(half-bridge) 회로와, 일반적으로는 하이측 스위치와 로우측 스위치를 구동하기 위한 드라이버 회로를 갖는 제어 칩을 포함한다. 파워 스테이지는 일반적으로 반도체 모듈로 제공된다.
전력 반도체 기술의 지속적인 개발로 로우측 스위치와 하이측 스위치를 제공하는 트랜지스터 소자의 Rdson이 감소하였고, 이는 전반적인 효율을 향상시키기 위해 파워 스테이지 패키지의 저항을 더욱 감소시키려는 요구로 이어지는데, 이는 통합 파워 스테이지의 전기 저항은 전도 손실에 영향을 미치며, 따라서 파워 스테이지의 총 손실에 영향을 미치기 때문이다. 일부 파워 스테이지 모듈은, 예를 들어, 두 트랜지스터 소자 사이의 스위치 노드 접속에서 균일하지 않은 전류 흐름을 가지며, 이는 다시 전력 손실과 패키지 저항을 증가시킬 수 있다. 일부 파워 스테이지 모듈은 두 트랜지스터 소자의 비대칭 상호 위치를 갖는다. 이러한 비대칭 상호 위치는 특히 두 트랜지스터 소자 사이의 스위치 노드 접속에서 비균질 전류 흐름을 유발할 수 있다. 전류 밀도 분포의 불균일성은 와전류의 발생으로 인해 주파수가 증가함에 따라 증가하는 경향이 있으므로, 이러한 부정적인 영향은 MHz 범위의 드라이버 주파수를 갖는 소자에 특히 강하다.
본 발명에 따르면, 전류 흐름을 균일하게 하고 파워 스테이지 내에서 보다 균일하게 만들기 위해, 1차 전류 경로 외에 "브리지" 또는 2차 전류 경로에 의해 트랜지스터 소자의 저전류 밀도 영역들을 접속하는 것이 제안된다. 1차 경로는 일반적으로 두 트랜지스터 사이의 최단 경로이다. 이것은 전류 흐름을 밸런싱하고 전력 손실 밀도 분포가 더 균일해질 수 있도록 스위치 노드 접속에 두 개의 경로를 생성한다. 트랜지스터 소자의 서로 다른 영역 사이의 두 브랜치 또는 전도성 경로는, 하이측 온-로우측 오프 스위칭을 위한 스위치 노드 커넥터의 비균일 DC 전류 분포를 밸런싱하고 평활화하는 것과 스위치 노드 커넥터에서의 DC 전력 손실 밀도 분포에서 핫스팟을 제거하는 것에 도움이 된다.
이 밸런싱 접근 방식은 더 높은 주파수 범위에서 증가할 것으로 예상되는 스위칭으로 인한 와전류의 영향을 완화하는 데 중점을 둔다. 또한, 제안된 설계 변경에서 루프 인덕턴스의 증가는 발견되지 않았다.
이 접근 방식은 임베디드 칩 기술을 사용하여 제작된 모듈 및 PQFN 패키지와 같은 리드프레임 기반 기술에 적합하다.
추가적인 프로세스 단계나 모듈의 기본 구조에 대한 변경 없이 2차 전류 경로가 제공될 수 있다. 설계에 따라, 전류 흐름에 대한 2차 전류 경로가 다른 층에 형성될 수 있다. 한 가지 옵션은 1차 전류 경로와 동일한 층에서 2차 전류 경로를 라우팅하는 것이다. 동일한 층에서 두 경로 모두에 대한 라우팅을 제공하기에 공간이 충분하지 않은 경우, 라우팅은 1차 전류 경로 위의 층에서 또는 1차 전류 경로 아래의 층, 예컨대 임베디드 칩 패키지의 코어 층 또는 다이 반대편의 층에서 적어도 부분적으로 수행될 수도 있다. 모듈 및 모듈을 사용하는 시스템의 성능과 신뢰성이 모두 향상된다. 또한, 모듈 풋프린트를 변경할 필요가 없다. 파워 스테이지의 전기적 성능, 특히 전기 저항 감소로 인한 효율성 증가가 제공된다.
도 1은 일 실시예에 따른 반도체 모듈(10)의 개략적인 평면도이다. 반도체 모듈(10)은 Q2로도 표시되는 로우측 스위치(11), Q1으로도 표시되는 하이측 스위치(12), 및 DR로도 표시되는 제어 칩(13)을 포함한다. 로우측 스위치(11)와 하이측 스위치(12)는 횡방향으로 서로 인접하게 배열된 층이며 스위치 노드 커넥터(14)에 의해 결합되어 하프 브리지 회로를 형성한다. 스위치 노드 커넥터(14)는 2개의 브랜치(15, 16)를 포함하고, 이들 2개의 브랜치는 로우측 스위치(11) 및 하이측 스위치(12)에 대한 배열을 가지며 단면적 A1, A2를 각각 갖는다. 2개의 브랜치(15, 16)의 배열 및 단면적 A1, A2는 스위치 노드 커넥터(14) 내의 전류 밀도 분포를 균일화하도록 선택된다. 스위치 노드 커넥터(14)는, 도 1에서 화살표(17)로 표시된 바와 같이 하이측 스위치(12)와 로우측 스위치(11) 사이에 전류를 운반하는데 사용된다.
브랜치(15, 16)의 배열은 모듈(10) 내에서의 횡방향 형상 및 라우팅, 예를 들어 브랜치가 로우측 스위치(11)와 하이측 스위치(12) 사이에 직접 경로 또는 간접 경로를 갖는지 여부를 포함하고, 결과적으로, 이들의 길이 및 로우측 스위치(11) 및 하이측 스위치(12)의 위치와 관련한 모듈(10) 내에서의 이들의 위치, 예컨대 로우측 스위치(11) 및 하이측 스위치(12)에 대한 각 브랜치(15, 16)의 두 단부의 위치를 포함한다.
도 1에 도시된 반도체 모듈(10)에서, 로우측 스위치(11) 및 하이측 스위치(12)는 각각 대략 직육면체 형태를 가지며 횡방향으로 서로 인접하게 배열되고 서로 이격되어 L 형상을 이룬다. 로우측 스위치(11)의 장변(28) 및 하이측 스위치의 장변(29)은, 서로에 대해 실질적으로 수직인 모듈(10)의 두 인접 변(18)에 대해 실질적으로 평행하다. 이 L 형상은 로우측 스위치(11)와 하이측 스위치(12)의 상호 비대칭 배열로 생각할 수 있다. 추가 조치를 취하지 않으면, 서로 마주하는 로우측 스위치(11)와 하이측 스위치(12)의 측면(26, 26')에 바로 인접한 영역(19) 내의 스위치 노드 커넥터(14)의 전류 밀도는, 이 경계로부터 더 멀리, 예컨대, 도 1에서 타원(19, 20)으로 개략적으로 표시된 바와 같이, 로우측 스위치(11)의 반대 측면(27) 및 하이측 스위치(12)의 반대 측면(27')에 위치하는 스위치 노드 커넥터(14)의 영역(20)에서보다 훨씬 더 높을 것이다.
최대 전류 밀도 영역(19)과 최소 전류 밀도 영역(20) 사이의 차이가 감소되거나 심지어 제거되도록, 전류를 균일화하고 스위치 노드 커넥터(14) 내에 보다 균일한 전류 밀도 분포를 제공하기 위해, 스위치 노드 커넥터(14)에 물리적으로 서로 분리된 2개의 브랜치(15, 16)가 제공되며, 따라서 하이측 스위치(12)와 로우측 스위치(11) 사이에 전류를 운반하기 위한 2개의 개별 경로(17)를 제공한다. 제1 브랜치(15)에 의해 제공되는 더 높은 전류 밀도 영역들(19) 사이의 경로(17)는 1차 경로로 표시될 수 있고, 제2 브랜치(16)에 의해 제공되는 경로(17)는 2차 경로로 표시될 수 있다.
도 1에 도시된 실시예에서, 제어 칩(13)은 로우측 스위치(11) 및 하이측 스위치(12)의 긴 변에 인접하지만 이격되게 위치하도록 로우측 스위치(11) 및 하이측 스위치(12)에 횡방향으로 인접하게 위치한다. 스위치 노드 커넥터(14)의 제1 브랜치(15)는 제어 칩(13)의 한 측면에 인접하게 연장되고 제2 브랜치(16)는 제어 칩(13)의 2개의 대향 측면 에지 둘레로 연장된다.
스위치 노드 커넥터(14)는 로우측 스위치(11) 상에 배열된 제1 부분(21) 및 하이측 스위치(12) 상에 배열된 제2 부분(22)을 포함한다. 2개의 브랜치(15, 16)는 제1 부분(21)과 제2 부분(22) 사이에서 연장되며, 따라서 스위치 노드 커넥터(14)는 물리적으로 분리된 브랜치(15, 16)에 의해 제공된 별도의 경로에 의해 결합되는 말단부(21, 22)를 갖는다. 이 실시예에서, 제1 브랜치(15) 및 제2 브랜치(16)는, 제어 칩(13)이 스위치 노드 커넥터(14)에 의해 덮이지 않도록 제어 칩(13) 둘레로 연장된다.
제1 브랜치(15)는 2개의 더 높은 전류 밀도 영역(19) 사이에서 연장되고 제2 브랜치(16)는 2개의 더 낮은 전류 밀도 영역(20) 사이에서 연장된다. 이 실시예에서, 제2 브랜치(16)는 제1 브랜치(15)의 단면적(A1)보다 더 작은 단면적(A2)을 갖는다. 두 브랜치(15, 16)의 단면적(A1, A2)과 각 브랜치(15, 16)의 단면적(A1/A2) 사이의 비율은, 로우측 스위치(11) 및 하이측 스위치(12) 바로 위에 위치하는 제1 및 제2 부분(21, 22)뿐만 아니라 2개의 브랜치(15, 16) 내의 전류 밀도를 균일화하도록 선택될 수 있다. 대안적으로 또는 추가로, 제2 브랜치(16)는 제1 브랜치(15)의 길이보다 긴 길이를 갖는다.
일부 실시예에서, 로우측 스위치(11) 및 하이측 스위치는 각각 수직 드리프트 경로를 갖는 수직 트랜지스터 소자인 트랜지스터 소자에 의해 제공된다. 수직 트랜지스터 소자에서, 드레인 전극은 후면의 드레인 영역에 의해 형성된다. 소스 전극과 게이트 전극은 반대편 전면에 형성된다. 트랜지스터 소자는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 소자, IGBT(Insulated Gate Bipolar Transistor) 소자 또는 BJT(Bipolar Junction Transistor)일 수 있다.
트랜지스터 소자의 전극 또는 단자는 여기에서 소스, 드레인 및 게이트로 지칭된다. 본 명세서에 사용된 바와 같이, 이들 용어는 또한 절연 게이트 바이폴라 트랜지스터(IGBT)와 같은 다른 유형의 트랜지스터 소자의 기능적으로 등가인 단자를 포함한다. 예를 들어, 여기서 사용된 "소스"란 용어는 MOSFET 소자 및 초접합 소자의 소스뿐만 아니라 절연 게이트 바이폴라 트랜지스터(IGBT) 소자의 에미터 및 바이폴라 접합 트랜지스터(BJT)의 에미터도 포함하고, "드레인"이란 용어는 MOSFET 소자 또는 초접합 소자의 드레인뿐만 아니라 절연 게이트 바이폴라 트랜지스터(IGBT) 소자의 콜렉터 및 BJT 소자의 콜렉터도 포함하며, "게이트"란 용어는 MOSFET 소자 또는 초접합 소자의 게이트뿐만 아니라 절연 게이트 바이폴라 트랜지스터(IGBT) 소자의 게이트와 BJT 소자의 베이스도 포함한다.
스위치 노드 커넥터(14)는 로우측 스위치(11)의 드레인 패드(23)와 하이측 스위치(12)의 소스 패드(24) 사이에서 연장되어 로우측 스위치(11)와 하이측 스위치(12)를 직렬로 연결한다. 결과적으로, 스위치 노드 커넥터(14)의 제1 부분(21)은 드레인 패드(23) 상에 위치하고, 제2 부분(22)은 소스 패드(24) 상에 위치하며, 2개의 브랜치(15, 14)는 모듈(10) 내에서 로우측 스위치(11)의 드레인 패드(23)와 하이측 스위치(12)의 소스 패드(24) 사이에서 연장된다.
일부 실시예에서, 스위치 노드 커넥터(14)는 제1 브랜치(15) 및 제2 브랜치(16)를 형성하는 적어도 하나의 개구(25)를 포함하는 전도성 층의 형태를 갖는다. 도 1에 도시된 실시예에서, 개구(25)는 횡방향 크기 및 형상을 가지며 제어 칩(13)이 개구(25) 내에 완전히 위치하도록 배치된다. 전도성 층 형태의 스위치 노드 커넥터(14)는, 임베디드 칩 기술에 기반하며 로우측 스위치(11), 하이측 스위치(12) 및 제어 칩(13)이 절연층 내에 내장되고 횡방향으로 서로 인접한 공통 절연층 내에 배열된 적층 구조를 갖는 반도체 모듈에 유용하게 사용될 수 있다.
일부 실시예에서, 스위치 노드 커넥터(14)는, 물리적으로 서로 이격된 제1 브랜치(15) 및 제2 브랜치(16)를 형성하는 적어도 하나의 개구(25)를 포함하는 접촉 클립의 형태를 갖는다. 접촉 클립 형태의 스위치 노드 커넥터(14)는, 예를 들어 리드프레임 기반 기술을 사용하는 반도체 모듈에 유용할 수 있다.
도 2는 일 실시예에 따른 반도체 모듈(30)의 개략적인 평면도이다. 이 실시예는 제어 칩(13)의 위치와 관련하여 스위치 노드 커넥터(14)의 제2 브랜치(16)의 위치가 변한다. 이 실시예에서, 도 1을 참조하여 설명된 실시예에서와 같이 모듈(20)의 대각으로 반대편의 코너에 위치하며 저밀도 영역(20)에 인접한 로우측 스위치(11) 및 하이측 스위치(12)의 측면들(27, 27') 사이에서 연장되는 L자형 제2 브랜치(16)가 제공된다. 제2 브랜치(16) 및 스위치 노드 커넥터(14)는, 제어 칩(13)의 코너만 제2 브랜치(16) 및 스위치 노드 커넥터(14)에 의해 덮이지 않은 채로 남고 스위치 노드 커넥터(14) 및 특히 제2 브랜치(16)는 제어 칩(13)과 부분적으로 겹치도록, 제어 칩(13)의 두 인접한 가장자리 위에 부분적으로 위치한다. 스위치 노드 커넥터(14) 내의 개구(25)는 제어 칩(13) 영역의 일부분 위에만 위치한다. 이 실시예에서, 제2 브랜치(16)는 도 1에 도시된 실시예에서보다 더 큰 단면적(A2)을 갖는 것으로 도시된다. 따라서, 도 2의 실시예의 브랜치(15, 16)의 단면적의 비율, 즉 A1/A2는 도 2에 도시된 실시예보다 더 낮다.
반도체 모듈(30)에서, 제어 칩(13)은 점선(31)으로 표시된 반도체 모듈(30)의 주변 가장자리에 위치한다.
도 3은 도 3a 및 3b를 포함하며, 이들 도면은 제각기 일 실시예에 따른 반도체 모듈(40)의 평면도 및 단면도이다. 반도체 모듈(40)은 로우측 스위치(11), 하이측 스위치(12) 및 제어 칩(13)을 포함한다. 로우측 스위치(11), 하이측 스위치(12) 및 제어 칩(13)은 횡방향으로 서로 인접하게 배열된다. 로우측 스위치(11) 및 하이측 스위치(12)는 각각 실질적으로 직육면체 형태를 가지며, 로우측 스위치(11)의 긴 변(28)과 하이측 스위치(12)의 긴 변(29)이 모듈(18)의 인접 변(18)과 실질적으로 평행하게 위치하고 하이측 스위치(12)의 짧은 변(26')이 로우측 스위치(11)의 긴 변(28')과 실질적으로 평행하도록 배치되어, 평면에서 볼 때 L자형이 형성된다.
로우측 스위치(11) 및 하이측 스위치(12)는 각각 수직형 트랜지스터 소자에 의해 형성된다. 로우측 스위치(11)는 그 하부면(42)에 소스 패드(41)를 포함하고, 또한 그 하부면(42)에 도 3b의 단면도에서는 볼 수 없는 게이트 패드를 포함하며, 그 상부면(44)의 드레인 패드(43)를 포함한다. 하이측 스위치(12)는 그 하부면(46)에 드레인 패드(45)를 포함하고, 그 상부면(48)에 소스 패드(47) 및 단면도에서는 볼 수 없는 게이트 패드를 포함한다. 로우측 스위치(11) 및 하이측 스위치(12)는 하부면들(42, 46)이 반도체 모듈(40)의 하부면(70)을 향하도록 서로 실질적으로 동일 평면에 배열된다. 하부면(70)은 반도체 모듈(40)의 외부 접촉 표면(49)을 포함하는 풋프린트를 제공한다.
반도체 모듈(40)은, 로우측 스위치(11), 하이측 스위치(12) 및 제어 칩(13)이 코어 절연층(50)에 매립되도록 하는 임베디드 칩 기술을 사용하여 제조된 적층 구조를 갖는다. 반도체 모듈(40)은, 절연 코어층(50)의 하부면(52)에 위치하는 제1 재배선층(51)을 포함한다. 제1 재배선층(51)은 절연층, 측면 도전층(49) 및 절연층을 통해 연장되는 전도성 비아(53)를 포함한다. 전도성 층은 외부 접촉 표면(49)을 제공한다. 제1 재배선 층은, 전도성 비아(53)를 포함하고 반도체 모듈(40)의 드레인 패드(45)와 Vhigh 패드(54) 사이에서 연장되는 제1 전도성 재배선 구조(52)를 포함한다. 제1 재배선층(51)은 또한, 전도성 비아(53)를 포함하고 제1 재배선층(51)의 하부면 상의 Vlow 접촉 패드(56)와 소스 패드(42) 사이에서 연장되는 제2 재배선 구조(55)를 포함한다. 제1 재배선층(51)은 또한 각각의 게이트 패드를 위한 추가적인 전도성 재배선 구조와, 제어 칩(13)과 모듈(40)의 로직 패드(63) 사이에 추가적인 전도성 재배선 구조를 포함한다.
반도체 모듈(40)은 또한 절연 코어 층(50)의 상부면(58)에 위치하는 제2 재배선 층(57)을 포함하며, 이는 하이측 스위치(12)의 소스 패드(47)와 로우측 스위치(11)의 드레인 패드(43) 사이에서 연장되는 스위치 노드 커넥터(14)를 형성하는 데 사용된다. 제2 재배선층(57)은 절연층, 측면 전도성 층(60) 및 절연층을 통해 연장되는 전도성 비아(59)를 포함한다. 이 실시예에서, 스위치 노드 커넥터(14)는 또한 하이측 스위치(12)의 소스 패드(47)와 로우측 스위치(11)의 드레인 패드(43)를 전기적으로 결합하기 위해 제2 재배선층(57)을 통해 그리고 실질적으로 평면인 전도성 층(60) 사이에서 연장되는 전도성 비아(59)를 포함한다. 스위치 노드 커넥터(14)는 또한, 제1 및 제2 재배선층(51, 57) 및 절연 코어층(50)을 통해 전도성 층들(60) 사이에서 연장되는 하나 이상의 전도성 비아에 의해 반도체 모듈(40)의 하부면(70)에 위치하는 스위치 노드 패드(Vsw)(61)에 접속된다.
반도체 모듈(40)은 또한 모듈(40)의 하부면에 위치하며 제어 칩(13)에 전기적으로 접속되는 복수의 로직 패드(63)를 포함한다. 로직 패드(63) 중 일부는 또한 로우측 스위치(11) 및/또는 하이측 스위치(12)를 위한 감지 기능을 제공할 수 있다.
일부 실시예에서, 제1 및 제2 재배선층(51, 57) 중 하나 또는 둘 모두는 하나보다 많은 수평 측면 전도성 층을 포함하는 다층 재배선 구조를 갖는다.
도 3a의 평면도에서 볼 수 있는 바와 같이, 스위치 노드 커넥터(14)의 평면 전도성 층(60)은, 제어 칩(13) 위에 위치하는 개구(25)의 양쪽 주위로 연장되는 2개의 브랜치(15, 16)를 포함한다. 제어 칩(13)은 이 실시예에서 스위치 노드 커넥터(14)에 의해 부분적으로 노출된다. 제1 및 제2 브랜치(15, 16)는 하이측 스위치(12) 상에 위치하는 공통 제2 부분(22)과 로우측 스위치(11)에 접속된 공통 제1 부분(21) 사이에서 연장된다. 제2 브랜치(16)의 폭 및 단면적은 제1 브랜치(15)의 폭 및 단면적보다 더 작다. 이 실시예에서, 스위치 노드 커넥터(14) 및 전도성 층(60)은 또한 인덕터가 배치될 수 있는 추가 개구(64)를 포함한다.
일부 실시예에서, 외부 접촉 패드(49)와 로우측 스위치(11), 하이측 스위치(12) 및 스위치 노드 커넥터(14) 사이의 재배선 구조의 일부는 절연 코어 층(50) 상에 형성된다. 절연 코어층(50)은 인쇄 회로 기판의 코어층에 일반적으로 사용되는 강화된 열경화성 수지에 의해 제공될 수 있으며, 이는 두 개의 대향 표면(52, 58) 상에 위치하는 금속 포일로 형성된 전도성 층(65, 66)을 포함한다. 이들 전도성 층(65, 66)은, 예를 들어 로우측 스위치(11)의 소스 패드(41)와 Vlow 패드(56) 사이 및 하이측 스위치(12)의 드레인 패드(45)와 Vhigh 패드(54) 사이에 재배선 구조의 일부를 형성하도록 패터닝될 수 있다. 추가적인 전도성 비아(67)는 이 전도성 층(65)과 로우측 스위치(11) 및 하이측 스위치(12)의 제각기의 패드(41, 45) 사이에 위치한다. 마찬가지로, 절연 코어 층(50)의 반대 표면(58) 상에 위치하는 전도성 층(66)은 스위치 노드 커넥터(14)의 전도성 재배선 구조의 일부를 형성할 수 있고, 추가 전도성 비아(68)가 이 측면 전도성 층(66)과 하이측 스위치(12)의 소스 패드(47) 사이에 그리고 전도성 층(66)과 로우측 스위치(11)의 드레인 패드(43) 사이에 위치할 수 있다.
2개의 브랜치(15, 16)는 소스 패드(47)와 드레인 패드(43) 사이에서 전류를 운반하기 위한 2개의 경로를 제공한다. 제1 경로는 서로 마주하는 하이측 스위치(12)와 로우측 스위치(11)의 측면들(26, 26') 사이에서 직접 연장되는 제1 브랜치(15)에 의해 제공된다. 제2 브랜치(16)는, 처음에는 하이측 스위치(12)로부터 로우측 스위치(11)로부터 멀어지는 방향으로 연장되고, 제어 칩(13)의 주변 둘레에 루프를 형성하여 하이측 스위치(12)와 로우측 스위치(11)의 두 대각으로 반대편 단부 사이에 전도성 접속을 제공하는 제2 경로를 제공한다. 2개의 브랜치(15, 16)의 이러한 배열은 스위치 노드 커넥터(14) 내의 전류 분포를 균일화하는 데 사용된다.
스위치 노드 패드(61)와 Vhigh 패드(54) 사이의 제2 브랜치(16)에 의해 제공되는 2차 전류 경로는 전류 밀도 분포를 밸런싱하고 소자의 전도 손실 및 전체 저항을 감소시키는 데 사용된다. 이러한 유형의 모듈(40)에 대해, 시뮬레이션은 2MHz 드라이버 주파수 및 15% 듀티 사이클에서의 전도 손실이, 제2 브랜치(16)가 없고 제1 브랜치(15)에 의해 제공되는 단일 전류 경로만 갖는 배열에 비해 2.3% 및 3.4% 감소될 수 있음을 나타낸다.
인덕터용 개구(64)는 로우측 스위치(11)와 제어 칩(13) 사이에 횡방향으로 위치할 수 있고 제어 칩(13) 위에 위치하는 개구(25)로부터 이격된다. 따라서, 이 실시예에서 스위치 노드 커넥터(14)는, 세 개의 브랜치(15, 16, 69) 모두에 공통이며 하이측 스위치(12) 상에 위치하는 제2 부분(21)과 세 개의 브랜치(15, 16, 69) 모두에 공통인 로우측 스위치(11) 상에 위치하는 제1 부분(21) 사이에서 연장되는 제3 브랜치(69)를 포함하는 것으로 고려될 수 있다. 하이측 스위치(12)의 소스 패드(47)와 로우측 스위치(11)의 드레인 패드(43) 사이에 서로 다른 방향으로 연장되는 3개의 전도성 경로(17)가 제공된다.
도 4는 일 실시예에 따른 반도체 모듈(80)의 개략적인 평면도이다. 이 실시예에서, 스위치 노드 커넥터(14)는, 하이측 스위치(12) 및 로우측 스위치(11)에 횡방향으로 인접하게 위치하며 각각 커패시터용 접촉 패드를 노출시키는 2개의 개구(81, 82)을 포함한다. 이 실시예에서, 스위치 노드 커넥터(14), 특히 측면 전도성 층(60)은, 제어 칩(13)의 일부 또는 전부가 스위치 노드 커넥터(14)의 주변부(84)에 측면으로 인접하게 위치하도록, 측면 형태를 갖는다.
제2 브랜치(16)는 제2 개구(82)와 전도성 층(60)의 주변부(84) 사이에 형성된다. 제2 브랜치(16)는 제어 칩(13) 위에 그리고 제어 칩(13)과 로우측 스위치(11) 및 하이측 스위치(12) 사이에 부분적으로 위치한다. 제2 브랜치(16)는 도 1 내지 3에 도시된 실시예에서와 같이 제어 칩(13)의 반대편에 위치하는 것이 아니라 하이측 스위치(12) 및 로우측 스위치(11)와 제어 칩(13)의 동일한 쪽에 위치한다.
스위치 노드 커넥터(14)는 하이측 스위치(12)의 소스 패드(47)에 위치한 제2 부분(22)과 로우측 스위치(11)의 드레인 패드(43)에 위치한 제1 부분(21) 사이에 3개의 브랜치(15, 16, 83)를 포함한다. 제2 브랜치(16)는 하이측 스위치(12)와 로우측 스위치(11)의 2개의 대각선 가장 바깥쪽 부분들, 즉 측면들(27, 27') 사이에서 연장되고, 따라서, 서로 마주보는 하이측 스위치(12)와 로우측 스위치(11)의 측면들(26, 26') 사이에서 직접 연장되는 제1 브랜치(15)의 최단 경로(17)에 더하여 추가 경로(17)를 제공한다. 제3 브랜치(83)는 2개의 개구(81, 82) 사이에서 그리고 하이측 스위치(12)의 소스 패드(47) 상에 위치하는 제2 부분(22)과 로우측 스위치(11)의 드레인 패드(43) 상에 위치하는 제1 부분(21)으로부터 연장된다. 제3 브랜치(83)는 제1 및 제2 브랜치(15, 16)의 경로(17) 사이에 위치되는 추가 경로(17)를 제공한다.
도 5는 도 5a 내지 5c를 포함하며, 일 실시예에 따른 반도체 모듈(80)의 투시도, 단면도 및 부분적으로 투명한 평면도이다.
반도체 모듈(90)은 횡방향으로 서로 인접하게 배열된 로우측 스위치(11), 하이측 스위치(12) 및 제어 칩(13)과, 하이측 스위치(12)와 로우측 스위치(11) 사이에서 연장되는 스위치 노드 커넥터(14)를 포함한다.
일부 실시예에서, 2개 이상의 브랜치를 갖는 스위치 노드 커넥터(14)를 포함하는 반도체 모듈은 로우측 스위치(11), 하이측 스위치(12) 및 제어 칩(13)을 패키징하기 위한 임베딩 기법을 사용하여 제조된다. 그러나, 반도체 모듈은 또한 리드프레임 기반 기법과 같은 다른 패키징 기법을 사용하여 제작될 수도 있다.
도 5에 도시된 반도체 모듈(90)은 리드프레임(97) 설계를 기반으로 하며, 리드프레임(97)의 일부는 Vhigh 패드(54), Vlow 패드(56), 스위치 노드 패드(61) 및 하나 이상의 로직 패드(63)를 제공한다. 로우측 스위치(11)의 소스는, 예를 들어 솔더 또는 전기 전도성 접착제를 사용하여, Vlow 패드(56) 상에 실장되어 전기 접속되고, 하이측 스위치(12)의 드레인은 Vhigh 패드(54) 상에 실장되어 전기 접속된다. 제어 스위치(13)는, 모듈의 외부 패드를 제공하거나 모듈 내에 위치할 수 있는 다이 패드에 실장된다.
이 실시예에서, 반도체 모듈(90)은 접촉 클립(91)에 의해 제공되는 스위치 노드 커넥터(14)를 포함한다. 접촉 클립(91)은 금속 또는 합금, 통상적으로는 구리 또는 구리 기반 합금으로 형성된 독립 부재로 형성된다. 접촉 클립(91) 형태의 스위치 노드 커넥터(14)는, 모듈(90)에 실장될 때 개구(92)가 제어 칩(13) 위에 적어도 부분적으로 위치하도록 배치된 개구(92)를 포함하고, 하이측 스위치(12)와 로우측 스위치(11) 사이에서 연장되는 2개의 브랜치(15, 16)를 제공한다. 제1 브랜치(15)는 하이측 스위치(12)와 로우측 스위치(11)의 측면들(26, 26') 사이에서 직접 연장되고, 제2 브랜치(16)는 모듈(90)의 대각으로 반대측 코너에 배열된 대향 측면들(27, 27') 사이의 개구(92)의 대향면 상의 개구(92) 주위로 연장된다.
이 실시예에서, 제어 칩(13)에 대한 접속부(93)는 스위치 노드 커넥터(14)의 개구 내에 위치한다. 전도성 클립(91)은 또한 연장부(94)를 포함하는데, 이 연장부의 반대편은 제2 브랜치(16)의 일부분이 반도체 모듈(90)의 다른 구성요소 위에 위치할 수 있도록, 돌출된 레그를 갖는다. 일부 실시예에서, 스위치 노드 커넥터(14)는 스위치 노드 패드에 접속된다. 일부 실시예에서, 모듈(90)은 또한 스위치 노드 커넥터(14)와 Vout 패드 사이에 결합되는 출력 인덕터를 포함한다.
반도체 모듈(90)은 도 5에 도시되지 않은 출력 인덕터가 실장될 수 있는 패드(95, 96)를 더 포함한다. 패드(95)는 스위치 노드 커넥터(14)를 제공하는 접촉 클립(91)의 상부면 상에 위치하고 연장부(94) 상에 위치한다. 패드(96)는 로우측 스위치(11)의 바깥쪽을 향한 긴 측면에 인접하게 배열된 받침대(99) 상에 위치한다. 받침대(99)는 Vout 패드(98) 상에 배열된다. 실장 위치에서, 출력 인덕터의 한 단부는 스위치 노드 커넥터(14) 상의 패드(95)에 접속되고 다른 단부는 Vout 패드(98)에 접속된다. Vout 패드(98)는 반도체 모듈(90)로부터 전력을 수신하는 부하에 접속될 수 있다. 받침대(99) 및 연장부(94)는 출력 인덕터가 하이측 스위치(12), 로우측 스위치(11) 및 제어 칩(11) 위체 실장될 수 있게 한다.
도 6은 일 실시예에 따른 반도체 모듈(100)의 투시도이다. 반도체 모듈(100)은 도 1 및 2에 도시된 것과 유사한 로우측 스위치(11), 하이측 스위치(12) 및 제어 칩(13)의 배열을 갖는다. 이 실시예에서, 스위치 노드 커넥터(14)는, 별도의 개별 요소에 의해 제공되며 두 개의 서로 다른 층으로 연장되는 2개의 브랜치(15, 16)를 구비한다. 이들 층은 리드프레임(97)의 주 표면으로부터 상이한 수직 거리에 배열된다. 각각의 브랜치(15, 16)는, 예를 들어, 전도성 층 또는 금속 포일에 의해 제공될 수 있다.
제1 브랜치(15)는 L자 형태를 가지며 2개의 층 중 아래에 위치한다. 제1 브랜치(15)는 제1 말단부(distal end)에서 하이측 칩(12)의 소스 상에 위치하여 전기접속되고, 제2 말단부에서 로우측 스위치의 드레인에 전기적으로 접속된다. 제2 브랜치(16)는 또한 L 형상을 갖고 제1 브랜치(15)에 대해 횡방향으로 위치하여, 제어 칩(13) 위에 적어도 부분적으로 위치하는 2개의 L 형상 사이에 개구(25)가 형성된다. 제 2 브랜치(16)는 제 1 브랜치(15) 위에 위치한다. 제 2 브랜치(16)의 제 1 말단부는 하이측 스위치(12) 위의 제 1 브랜치(15) 상에 위치하고, 제 2 브랜치(16)의 제 2 말단부는 로우측 스위치(11) 위의 제1 브랜치(15) 상에 위치한다.
따라서, 제2 브랜치(16)는 제1 브랜치(15) 위에 위치하여, 제1 브랜치(15)가 스위치와 제2 브랜치(16) 사이에 위치하도록 스택을 형성한다. 다른 실시예에서 브랜치(15, 16)의 수직 배열은 역전되어 제2 브랜치(16)가 스위치와 제1 브랜치(15) 사이에 배열될 수도 있다. 스위치 노드 커넥터(14)의 브랜치(15 및 6) 모두는 제어 칩(13)의 동일한 쪽에 배열되지만 제어 칩(13)의 수직 위 상이한 평면에 있다. 도시되지 않은 다른 실시예에서, 2개의 브랜치(15, 16)는 제어 칩(13)의 반대편, 즉, 제어 칩(13)의 위아래에 위치하는 평면에 배열될 수 있다.
2개의 브랜치(15, 16)는 2개의 층 사이에서 수직으로 연장되는 전도성 접속부(101, 102)에 의해 접속된다. 전도성 접속부(101, 102)는, 예를 들면 솔더 또는 하나 이상의 전도성 비아에 의해 형성될 수 있다. 리드프레임 기반 패키징 기술을 사용하여 제조된 반도체 모듈에 솔더 접속이 사용될 수 있고, 임베딩 패키징 기술을 사용하여 제조된 반도체 모듈에 전도성 비아가 사용될 수 있다. L자형 제2 브랜치(16)의 암은 L자형 제1 브랜치(17)의 암보다 폭이 작아서, 제2 브랜치(16)는 제2 전류 전달 경로(17')를 제공하고 제1 브랜치(15)는 스위치 노드 커넥터(14) 내에 1차 전류 전달 경로(17)를 제공한다.
"하", "아래", "하부", "위", "상부" 등과 같이 공간과 관련된 용어는, 다른 요소에 대한 한 요소의 위치를 설명하기 쉽게 하기 위해 사용된다. 이들 용어는 도면에 도시된 것과 다른 방향들 외에 장치의 다른 방향들을 포함하도록 의도된다. 또한, "제1", "제2" 등과 같은 용어는 다양한 요소, 영역, 섹션 등을 설명하기 위해 사용되며 또한 제한하고자 하는 것은 아니다. 유사한 용어들은 설명 전체에서 유사한 요소를 나타낸다.
본 명세서에서 사용된 바와 같이, "갖는", "구비하는", "포함하는" 등의 용어는 언급된 요소 또는 특징의 존재를 나타내지만 추가 요소 또는 특징을 배제하지 않는 개방 종결형 용어(open ended terms)이다. 단수형 용어는 문맥에서 명확하게 달리 지시하지 않는 한, 복수형을 포함하고자 한다. 본 명세서에 설명된 다양한 실시예의 특징들은 특별히 달리 언급하지 않는 한 서로 결합될 수 있음을 이해해야 한다.
본 명세서에서 특정 실시예가 예시되고 설명되었지만, 당업자는 다양한 다른 및/또는 등가의 구현이 본 발명의 범위를 벗어나지 않으면서 도시되고 설명된 특정 실시예에 대해 대체될 수 있다는 것을 이해할 수 있을 것이다. 본 출원은 본 명세서에서 논의된 특정 실시예의 임의의 수정 또는 변형을 포함하고자 한다. 따라서, 본 발명은 청구범위 및 그 균등물에 의해서만 제한하고자 한다.

Claims (15)

  1. 반도체 모듈(10, 30, 40, 80, 90)로서,
    로우측 스위치(11)와,
    하이측 스위치(12)와,
    제어 칩(13)을 포함하되,
    상기 로우측 스위치(11)와 상기 하이측 스위치(12)는 횡방향으로 서로 인접하게 배열되고 스위치 노드 커넥터(14)에 의해 결합되어 하프 브리지 회로(half-bridge circuit)를 형성하며,
    상기 스위치 노드 커넥터(14)는, 상기 로우측 스위치(11) 및 상기 하이측 스위치(12)에 대한 배열을 가지며 단면적을 각각 갖는 둘 이상의 브랜치(15, 16)를 포함하고, 상기 둘 이상의 브랜치(15, 16)의 상기 배열 및 상기 단면적은 상기 스위치 노드 커넥터(14) 내 전류 밀도 분포를 균일화하도록 선택되는,
    반도체 모듈.
  2. 제1항에 있어서,
    상기 스위치 노드 커넥터(14)는 상기 로우측 스위치(11) 상에 배열되는 제1 부분(21)과, 상기 하이측 스위치(12) 상에 배열되는 제2 부분(22)과, 상기 제1 부분(21)과 상기 제2 부분(22) 사이에서 연장되는 상기 둘 이상의 브랜치(15, 16)를 포함하고, 상기 둘 이상의 브랜치(15, 16)는 서로 이격되는,
    반도체 모듈.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 브랜치(16)가 상기 제1 브랜치(15)의 단면적보다 더 작은 단면적을 갖거나, 상기 제2 브랜치(16)가 상기 제1 브랜치(15)의 길이보다 더 긴 길이를 갖거나, 또는, 상기 제2 브랜치(16)가 상기 제1 브랜치(15)의 단면적보다 더 작은 단면적을 갖고 상기 제2 브랜치(16)가 상기 제1 브랜치(15)의 길이보다 더 긴 길이를 갖는,
    반도체 모듈.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 스위치 노드 커넥터(14)는 상기 로우측 스위치(11)의 드레인 패드(23, 43)와 상기 하이측 스위치(12)의 소스 패드(24, 47) 사이에서 연장되고, 상기 둘 이상의 브랜치(15, 16)는 상기 로우측 스위치(11)의 상기 드레인 패드(23, 43)와 상기 하이측 스위치(12)의 상기 소스 패드(24, 47) 사이에 위치하는,
    반도체 모듈.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 스위치 노드 커넥터(14)는, 물리적으로 서로 이격되는 제1 브랜치(15) 및 제2 브랜치(16)를 형성하는 적어도 하나의 개구(25)를 포함하는 전도성 층(60)의 형태를 갖는,
    반도체 모듈.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 스위치 노드 커넥터(14)는, 물리적으로 서로 이격된 제1 브랜치(15) 및 제2 브랜치(16)를 형성하는 적어도 하나의 개구(92)를 포함하는 접촉 클립(91)의 형태를 갖는,
    반도체 모듈.
  7. 제5항 또는 제6항에 있어서,
    상기 개구(25, 92)는 상기 제어 클립(13) 위에 적어도 부분적으로 위치하는,
    반도체 모듈.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1 및 제2 브랜치(15, 16)는 상기 제어 클립(13)의 반대편 주위로 연장되는,
    반도체 모듈.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 로우측 스위치(11)와 상기 하이측 스위치(12) 각각은 실질적으로 직육면체 형태를 가지며 L자 형상으로 횡방향으로 서로 인접하게 배열되는,
    반도체 모듈.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 둘 이상의 브랜치(15, 16)는 단일 층 내에 형성되거나, 또는
    상기 둘 이상의 브랜치(15, 16)는 하나 이상의 전도성 접속부에 의해 접속되는 적어도 두 개의 층 내에서 연장되는,
    반도체 모듈.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 제어 칩(13)은 상기 로우측 스위치(11)의 게이트 및 상기 하이측 스위치(12)의 게이트에 결합되는,
    반도체 모듈.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 반도체 모듈(10, 30, 40, 80, 90)은 Vhigh 패드(54), Vlow 패드(56), 스위치 노드 패드(61) 및 하나 이상의 로직 패드(63)를 포함하는 풋프린트를 포함하고, 상기 스위치 노드 커넥터(14)는 상기 반도체 모듈(10, 30, 40, 80, 90)의 상기 스위치 노드 패드(61)에 결합되는,
    반도체 모듈.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 로우측 스위치(11) 및 상기 하이측 스위치(12)는 상기 스위치 노드 커넥터(14)에 의해 상기 반도체 모듈(10, 30, 40, 80, 90)의 Vlow 패드(56) 및 Vhigh 패드(54) 사이에 직렬로 연결되고, 상기 스위치 노드 커넥터(14)는 상기 모듈(10, 30, 40, 80, 90) 내에 위치하는,
    반도체 모듈.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 로우측 스위치(11) 및 상기 하이측 스위치(12)는 각각 수직 트랜지스터 소자에 의해 제공되는,
    반도체 모듈.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 로우측 스위치(11)는 Vlow 패드(56)를 향하는 제1 면(42) 상의 소스 패드(41) 및 상기 제1 면(42) 반대편의 제2 면(44) 상의 드레인 패드(43)를 포함하고, 상기 드레인 패드(43)는 상기 스위치 노드 커넥터(14)에 접속되며,
    상기 하이측 스위치(12)는 제1 면(48) 상의 소스 패드(47) 및 상기 제1 면(48) 반대편의 제2 면(46) 상의 드레인 패드(45)를 포함하고, 상기 하이측 스위치(12)의 상기 드레인 패드(45)는 Vhigh 패드(54)를 향하고, 상기 소스 패드(47)는 상기 스위치 노드 커넥터(14)에 접속되는,
    반도체 모듈.
KR1020210132060A 2020-10-07 2021-10-06 반도체 모듈 KR20220046487A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20200625.0 2020-10-07
EP20200625.0A EP3982404A1 (en) 2020-10-07 2020-10-07 Semiconductor module

Publications (1)

Publication Number Publication Date
KR20220046487A true KR20220046487A (ko) 2022-04-14

Family

ID=72811611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210132060A KR20220046487A (ko) 2020-10-07 2021-10-06 반도체 모듈

Country Status (4)

Country Link
US (2) US11664304B2 (ko)
EP (1) EP3982404A1 (ko)
KR (1) KR20220046487A (ko)
CN (1) CN114300435A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE212019000115U1 (de) 2018-11-08 2020-03-31 Rohm Co., Ltd. Leistungswandler
CN112997394A (zh) * 2018-11-08 2021-06-18 罗姆股份有限公司 电力变换装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683593B2 (en) * 2006-11-30 2010-03-23 Fairchild Semiconductor Corporation Current sensing in a power converter
US7960997B2 (en) * 2007-08-08 2011-06-14 Advanced Analogic Technologies, Inc. Cascode current sensor for discrete power semiconductor devices
JP5267616B2 (ja) * 2010-07-29 2013-08-21 株式会社デンソー 駆動制御装置
US8587101B2 (en) 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US9806051B2 (en) * 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US9496168B2 (en) * 2014-03-18 2016-11-15 Infineon Technologies Americas Corp. Semiconductor package with via-coupled power transistors
US9543940B2 (en) * 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
EP2988328B1 (en) * 2014-08-19 2021-05-12 ABB Schweiz AG Power semiconductor module and method of manufacturing the same
US20160172279A1 (en) * 2014-12-10 2016-06-16 Infineon Technologies Americas Corp. Integrated Power Assembly with Reduced Form Factor and Enhanced Thermal Dissipation
DE102016109853B4 (de) * 2016-05-30 2021-08-12 Infineon Technologies Ag Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur
US9966341B1 (en) * 2016-10-31 2018-05-08 Infineon Technologies Americas Corp. Input/output pins for chip-embedded substrate
EP3534538A1 (en) * 2018-02-28 2019-09-04 LEM Intellectual Property SA Electronic power switch drive module

Also Published As

Publication number Publication date
US20220108945A1 (en) 2022-04-07
US12009290B2 (en) 2024-06-11
US20230253304A1 (en) 2023-08-10
CN114300435A (zh) 2022-04-08
EP3982404A1 (en) 2022-04-13
US11664304B2 (en) 2023-05-30

Similar Documents

Publication Publication Date Title
US7271477B2 (en) Power semiconductor device package
US9881856B1 (en) Molded intelligent power module
JP2022079670A (ja) 半導体パワーモジュール
US7274092B2 (en) Semiconductor component and method of assembling the same
US12009290B2 (en) Semiconductor module having a multi-branch switch node connector
US20220122906A1 (en) Stacked transistor chip package with source coupling
US8035222B2 (en) Semiconductor device
WO2023065602A1 (zh) 功率模块及电机控制器
US11876028B2 (en) Package with electrically insulated carrier and at least one step on encapsulant
US20230225044A1 (en) Stray inductance reduction in power semiconductor device modules
CN114256222A (zh) 半导体模块
US11979096B2 (en) Multiphase inverter apparatus having half-bridge circuits and a phase output lead for each half-bridge circuit
US10410996B2 (en) Integrated circuit package for assembling various dice in a single IC package
US20220199563A1 (en) High thermal dissipation, packaged electronic device and manufacturing process thereof
CN215988741U (zh) 用于表面安装的功率器件、安装式电子设备和电路装置
CN114267655A (zh) 半导体封装、半导体模块以及其制造方法
US11145629B2 (en) Semiconductor device and power conversion device
CN114284228A (zh) 半导体封装和制造半导体封装的方法
WO2021015050A1 (ja) 電気回路装置
US20240030111A1 (en) Semiconductor package and method for fabricating a semiconductor package for upright mounting
US20230317685A1 (en) Packaged electronic device comprising a plurality of power transistors
CN216389358U (zh) 功率模块及电机控制器
US20210287964A1 (en) Semiconductor devices including parallel electrically conductive layers
EP4057341A1 (en) Packaged half-bridge circuit
CN116779576A (zh) 一种半导体组件及半导体器件