CN114267655A - 半导体封装、半导体模块以及其制造方法 - Google Patents

半导体封装、半导体模块以及其制造方法 Download PDF

Info

Publication number
CN114267655A
CN114267655A CN202111086095.XA CN202111086095A CN114267655A CN 114267655 A CN114267655 A CN 114267655A CN 202111086095 A CN202111086095 A CN 202111086095A CN 114267655 A CN114267655 A CN 114267655A
Authority
CN
China
Prior art keywords
semiconductor
die
lead
semiconductor die
power electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111086095.XA
Other languages
English (en)
Inventor
S·于费雷夫
J·赫格劳尔
G·纳鲍尔
庄昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN114267655A publication Critical patent/CN114267655A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本公开涉及半导体封装、半导体模块以及其制造方法。在实施例中，半导体封装包括：半导体管芯，包括相对的第一和第二主表面、第一主表面上的第一功率电极和第二主表面上的第二功率电极；第一引线，包括附着到半导体管芯的第一功率电极的内表面和包括基本上垂直于半导体管芯的第一主表面延伸的第一突出侧面的远端；第二引线，包括附着到半导体管芯的第二功率电极的内表面和包括基本上垂直于半导体管芯的第二主表面延伸的第二突出侧面的远端；以及模制化合物，包围半导体管芯的至少一部分以及第一引线和第二引线的至少一部分。第一引线包括位于内表面的边缘中的凹部，并且第二引线包括位于内表面的边缘中的凹部。

Description

半导体封装、半导体模块以及其制造方法
背景技术
通常在具有衬底或引线框和外壳的半导体封装中提供半导体器件。衬底或引线框包括用于将该封装安装在诸如印刷电路板的重分布板上的外接触。半导体器件安装在衬底或引线框上，并通过诸如接合线或焊料的内部电连接而电连接到衬底或引线框。外壳可以由覆盖半导体器件和内部电连接的塑料模制化合物形成。
半导体器件形成在半导体管芯或芯片中，该半导体管芯或芯片通常具有相对的主表面，每个主表面具有大于管芯或芯片的厚度的宽度和广度（breadth）。封装通常安装在重分布板的表面上，使得半导体管芯的主表面基本上平行于重分布板的表面。因此，半导体封装在重分布板上占据的面积至少部分地由半导体管芯主表面的面积确定。
US2007/0138503A1公开了一种半导体封装结构，其包括多个直立夹片用于将封装垂直安装到更高级别的组装件（例如重分布板）。半导体管芯关于板的水平表面垂直地布置。这种布置节省了（save on）水平的板空间，这允许更多的组件被集成到允许更小的板上。
然而，期望进一步提高半导体封装的可靠性，同时将封装在重分布板上占据的水平空间保持为小。
发明内容
根据本发明，半导体封装包括半导体管芯，该半导体管芯包括相对的第一和第二主表面、在第一主表面上的第一功率电极和在第二主表面上的第二功率电极。半导体封装还包括第一引线，该第一引线包括内表面和远端，该内表面附着到半导体管芯的第一功率电极，该远端包括第一突出侧面，该第一突出侧面基本上垂直于半导体管芯的第一主表面延伸。半导体封装还包括第二引线，该第二引线包括内表面和远端，该内表面附着到半导体管芯的第二功率电极，该远端包括第二突出侧面，该第二突出侧面基本上垂直于半导体管芯的第二主表面延伸。半导体封装还包括包围半导体管芯的至少一部分以及第一和第二引线的至少一部分的模制化合物。第一引线包括位于内表面的边缘中的凹部，并且第二引线包括位于内表面的边缘中的凹部。
提供一种半导体封装，其中，第一和第二突出侧面提供第一和第二外接触表面，通过该第一和第二外接触表面，半导体封装可以以使得半导体管芯的第一和第二主表面以及第一和第二功率电极被布置为基本上垂直于重分布板的表面的方式安装到诸如重分布板的衬底。半导体封装可以被描述为具有垂直布置。这些第一和第二突出侧面提供半导体封装的第一和第二外接触焊盘，并且因此从模制化合物暴露。
第一和第二引线的远端延伸或突出超过第一和第二主表面，并且超过半导体管芯的在第一和第二主表面之间延伸的侧面。所述凹部位于内表面的在相应引线的远端处的边缘中。第一和第二引线的内表面的边缘中的凹部导致其中第一和第二引线中的每个具有邻近半导体管芯的分别比第一和第二引线的远端的厚度大的厚度的布置。
位于第一和第二引线两者的内表面的边缘中的凹部的布置形成到相应引线的远端，该远端具有的厚度小于引线的附着到第一和第二功率电极的部分的厚度。
基本上垂直于半导体管芯的第一和第二主表面延伸的第一和第二突出侧面具有由远端的突出部分的厚度确定的宽度。该宽度小于引线在与半导体管芯的主表面相邻的点处的厚度。因此，第一和第二突出侧面之间的最小距离大于半导体管芯的厚度，并且还大于在横向邻近半导体管芯的第一和第二功率电极的位置处第一和第二引线的内表面之间的距离。
引线的这种设计可以用于增加器件的可靠性。首先，引线的在引线附着到半导体管芯的区处的厚度更大，使得增加引线的散热效果。同时，增加在提供半导体器件的外接触区域或焊盘的第一和第二突出侧面之间的距离，使得增加外接触区域之间的电隔离并且会增加第一和第二突出侧面之间的爬电距离，这可以用于帮助提高封装的可靠性。
引线的内表面和半导体管芯的侧面嵌入在模制化合物中。模制化合物还可以布置在位于第一和第二引线的内表面的边缘中的凹部的至少一部分之间。这使得能够增加在由第一和第二侧面提供的外接触表面之间的电绝缘，这可以用于帮助提高封装的可靠性。
在一些实施例中，第一引线由引线框的管芯焊盘提供，而第二引线由导电夹片提供。
在一些实施例中，第一引线通过管芯附着材料而附着到半导体管芯的第一功率电极，并且第二引线通过管芯附着材料而附着到第二功率电极。
在一些实施例中，第一突出侧面与第二突出侧面之间的爬电距离大于半导体管芯和管芯附着材料的总厚度。
第一和第二引线每个具有与引线的相应内表面相对的外表面。在一些实施例中，第一和第二引线的第一和第二突出侧面布置在由模制化合物和/或第一和第二引线的外表面限定的半导体封装的覆盖区（footprint）内。例如，第一和第二引线的外表面中的一个或两个可以从模制化合物暴露以便提供：暴露的金属表面，用于提高耗散；以及暴露的金属表面，在所述暴露的金属表面上可能使用焊料附着其他热沉或散热。在这些实施例中，半导体封装的覆盖区不大于由模制化合物、第一和第二引线的外表面和侧面在第一和第二引线附着到半导体管芯的主表面的位置处限定的封装的区域。半导体封装可以具有基本上长方体形状。
在其他实施例中，第一和第二引线中的每个都具有L形。第一和第二引线的L的基底在相反的方向上延伸，使得第一和第二突出侧面横向延伸到由模制化合物和/或第一和第二引线的外表面在与半导体管芯的第一和第二主表面横向相邻的位置处限定的半导体器件封装的区域之外。这种布置可以用于增加提供封装的外接触表面的第一和第二突出侧面的面积。这可以用于减小第一和第二突出侧面与重分布板之间的连接的接触电阻和/或增加半导体封装在其垂直安装状态下的机械稳定性。
在一些实施例中，第一和第二突出侧面还包括可焊接层。可焊接层可以用于提供比使用引线材料可实现的焊料润湿更好的焊料润湿。例如，如果第一和第二引线由铜或铜合金形成，则可焊接层可以包括钛、镍和银中的一种或多种。
在一些实施例中，半导体管芯包括二极管，并且第一功率电极是阳极，而第二功率电极是阴极。
在一些实施例中，半导体管芯包括晶体管器件。在这些实施例中，第一功率电极是源电极，而第二功率电极是漏电极。半导体管芯还包括在第一主表面上的栅电极。因此，半导体封装还包括具有附着到栅电极的内表面的第三引线。第三引线也具有包括第三突出侧面的远端，该第三突出侧面提供第三外接触表面，突出的第三突出侧面基本上垂直于半导体管芯的第一主表面延伸。
第三引线被布置在与第一引线共同的平面中，由此共同的平面基本上平行于第一主表面延伸。因此，第一和第二引线可以被认为布置成行，使得第一和第三突出侧面布置成基本上平行于第二突出侧面延伸的行。
在一些实施例中，第三引线定位成与第一引线横向相邻，使得第三突出侧面布置在半导体器件的覆盖区的拐角中。
在一些实施例中，第一引线是U形的，并且第三引线在三个侧面上被第一引线围绕。在这些实施例中，所述覆盖区包括被分成两个部分的第一突出侧面，其中所述第三突出侧面布置在所述两个部分之间并且与所述两个部分间隔开。所述两个部分和第三突出侧面布置成行并且布置在基本上平行于半导体管芯的第一主表面延伸的共同平面中。
半导体管芯的侧面以及第一引线的凹部、第二引线的凹部和第三引线的凹部（如果存在的话）的至少部分嵌入在模制化合物中。第一和第二引线中的一个或两个的外表面至少部分地从模制化合物暴露，或者可以完全被模制化合物覆盖。例如，对于晶体管器件，连接到漏电极的第二引线可以完全被模制化合物覆盖，而连接到源电极的第一引线可以至少部分地从模制化合物暴露。连接到栅电极的第三引线可以完全被模制化合物覆盖。
根据本发明，提供一种半导体模块，该半导体模块包括两个或更多个半导体管芯。半导体模块可以包括两个或更多个子组装件，每个子组装件包括本文描述的实施例中的任一个的半导体封装。在一些实施例中，半导体模块包括单对子组装件。两个子组装件的半导体管芯被电耦合。在一些实施例中，两个子组装件的半导体管芯被并联电耦合。
在一些实施例中，两个子组装件具有关于半导体模块的中心平面的镜像对称布置，该中心平面平行于相应半导体管芯的第一和第二主表面延伸。这个实施例可以例如用于每个包括晶体管器件的两个子组装件，以便使得两个子组装件中的每个子组装件的、耦合到源电极的第一引线和耦合到栅电极的第三引线能够通过面向彼此而电连接。在这种布置中，第一和第三引线布置在半导体模块的中心，并且两个子组装件的第二引线布置在半导体模块的相对侧并且与半导体模块的中心平面基本上等距。因此，第一外接触焊盘布置在半导体模块的中心平面中，并且第二外接触焊盘布置在中心平面的相对侧上。在半导体管芯是晶体管器件的实施例中，第三外接触焊盘与第一外接触焊盘成行地布置在半导体模块的中心平面中。
第一子组装件的第一引线可以通过导电粘合剂或通过焊料电连接到第二子组装件的第一引线，并且（如果存在的话）第一组件的第三引线通过导电粘合剂或通过焊料电连接到第二子组装件的第三引线。
根据本发明，提供一种用于制造半导体封装的方法。该方法包括提供包括多个组件位置的引线框，每个组件位置包括管芯焊盘；提供多个半导体管芯，每个半导体管芯包括相对的第一和第二主表面以及在第一和第二主表面之间并基本上垂直于第一和第二主表面延伸的侧面、在第一主表面上的第一功率电极和在第二主表面上的第二功率电极。该方法还包括将相应半导体管芯安装到引线框的相应组件位置的管芯焊盘上，使得第一功率电极附着到管芯焊盘；将夹片安装到半导体管芯上，使得夹片附着到相应第二功率电极；施加模制化合物，并且将至少半导体管芯的侧面以及引线框和夹片的内表面嵌入在模制化合物中以形成子组装件；以及在相邻组件位置之间的位置处切穿夹片和引线框，从而暴露管芯焊盘和夹片的基本上垂直于半导体管芯的第一主表面延伸的表面以形成半导体封装的第一和第二外接触表面。
夹片可以以分离的单独夹片的形式提供，所述夹片单独地布置在每个组成位置中。在一些实施例中，可以提供包括多个夹片的条带，所述多个夹片通过凸出部（tab）和/或连接部分在条带中保持在一起。将条带施加到半导体管芯，使得在每个相应组成组件中的半导体管芯上安装一个夹片。
在一些实施例中，多个夹片可以以其他引线框的形式提供。
在一些实施例中，在相邻组件位置之间的位置处切穿夹片、模制化合物和引线框，使得从子组装件完全单片化半导体封装。
在一些实施例中，夹片和模制化合物在相邻组件位置之间被切穿且彼此完全分离，并且引线框被部分单片化。因此，形成中间产品，其中相邻组件位置通过引线框的剩余未切割部分而在子组装件中保持在一起。该实施例可以用于制造包括两个或更多个子组装件的模块，因为两个子组装件的引线框可以被堆叠以形成包括多个组成位置的布置，每个组成位置包括半导体管芯的堆叠。
在一些实施例中，例如，如果以条带的形式提供夹片，则在相邻组件位置之间切穿夹片和模制化合物，使得在所述布置的周边处的模制化合物的区和/或条带未被切割或被部分单片化，并且引线框被部分单片化。因此，形成中间产品，其中相邻组件位置通过引线框的剩余未切割部分以及通过条带的剩余未切割部分和模制化合物而在子组装件中保持在一起。该实施例还可以用于通过堆叠两个子组装件的引线框来制造包括两个或更多个子组装件的模块。
在一些实施例中，在相邻组件位置之间的位置处切穿第一和第二引线框包括：选择性地单片化管芯焊盘和夹片的部分以形成第一和第二外接触焊盘，将可焊接涂层施加到管芯焊盘和夹片的第一和第二外焊盘，以及然后单片化引线框的剩余部分以从子组装件形成多个半导体封装。
在一些实施例中，半导体管芯包括晶体管器件，第一功率电极是源电极，第二功率电极是漏电极，并且半导体管芯还包括在第一主表面上的栅电极。引线框还包括在每个组件位置中的栅极引线，并且该方法还包括将半导体管芯的栅电极附着到栅极引线。
在一些实施例中，形成两个子组装件，并且两个子组装件的第二夹片的外表面嵌入在模制化合物中，并且两个子组装件的引线框的外表面从模制化合物暴露。堆叠所述两个子组装件的引线框的暴露外表面，使得两个子组装件的引线框的管芯焊盘彼此附着。此后，在相邻组件位置之间的位置处切穿两个堆叠子组装件的夹片和引线框，从而暴露两个堆叠子组装件的管芯焊盘和夹片的表面以形成第一和第二外接触焊盘。
在一些实施例中，形成两个子组装件，并且两个子组装件的夹片的外表面嵌入在模制化合物中，并且两个子组装件的引线框的外表面从模制化合物暴露。
在一些实施例中，改变所述方法的次序，使得在相邻组件位置之间的位置处切穿两个堆叠子组装件的夹片和引线框并且暴露管芯焊盘和夹片的表面以形成第一和第二外接触表面之后，堆叠所述两个子组装件的引线框的至多部分单片化的暴露外表面，使得两个子组装件的引线框的管芯焊盘彼此附着。通过完成沿组件位置之间的单片化线穿过堆叠的引线框的切割，可以从所述堆叠单片化半导体模块。
在一些实施例中，堆叠两个子组装件的引线框，使得在每个组件位置中两个子组装件的管芯焊盘彼此电连接并且两个半导体管芯并联电耦合。
在一些实施例中，两个单独的单片化封装可以被堆叠并被电连接以形成模块。
在一些实施例中，所述堆叠的第一子组装件和第二子组装件具有关于子组装件的中心平面的镜像对称布置，该中心平面平行于半导体管芯的第一主表面和第二主表面延伸。
在一些实施例中，该方法还包括从夹片或者包括多个夹片的条带或其他引线框的外表面去除模制化合物。模制化合物可以通过研磨来去除。
在用于制造半导体封装的一些实施例中，该方法还包括将管芯焊盘的远端和夹片的远端弯曲远离半导体管芯以形成L形的第一和第二夹片。
在用于制造半导体模块的一些实施例中，该方法还包括将第一子组装件的夹片的远端和第二子组装件的远端夹片弯曲远离中心平面以形成L形的第一夹片和第二夹片。
在一些实施例中，管芯焊盘包括附着到半导体管芯的第一功率电极的内表面和与内表面相对的外表面。凹部位于内表面的边缘中以将突出侧面与半导体管芯的第一主表面间隔开。夹片包括附着到半导体管芯的第二功率电极的内表面和与内表面相对的外表面。凹部位于内表面的边缘中以将突出侧面与半导体管芯的第二主表面间隔开。管芯焊盘的凹部的至少部分和夹片的凹部的至少部分嵌入在模制化合物中。
本领域技术人员在阅读以下详细描述并查看附图时将认识到附加特征和优点。
附图说明
附图中的元件不一定相对于彼此成比例。相似的附图标记指代相应的类似部件。各种示出的实施例的特征可以组合，除非它们彼此排斥。在附图中描绘示例性实施例并且在随后的描述中详述示例性实施例。
图1包括图1A至1D，示出根据实施例的半导体封装。
图2包括图2A至2D，示出根据实施例的半导体模块。
图3包括图3A和3B，示出根据实施例的半导体封装。
图4包括图4A至4E，示出根据实施例的半导体封装。
图5包括图5A至图5D，示出根据实施例的半导体模块。
图6包括图6A和6B，示出根据实施例的半导体模块。
图7包括图7A至7H，示出根据实施例的制造半导体模块的方法。
图8包括图8A至8G，示出根据实施例的制造半导体模块的方法。
图9包括图9A至9F，示出根据实施例的用于制造半导体模块的方法。
图10包括图10A至图10H，示出根据实施例的制造半导体模块的方法。
图11包括图11A和11B，示出根据实施例的半导体封装和根据实施例的半导体模块。
图12包括图12A至12G，示出根据实施例的用于制造半导体模块的方法。
具体实施方式
在以下详细描述中，参考附图，附图形成了详细描述的一部分并且在附图中作为说明示出了可以实践本发明的特定实施例。在这方面，参考所描述的（一个或多个）附图的取向使用诸如“顶部”、“底部”、“前面”、“后面”、“在前”、“拖尾”等的方向术语。由于实施例中的组件可以以多个不同的取向定位，所以方向术语用于说明目的而绝不是限制。要理解，在不脱离本发明范围的情况下，可以利用其他实施例并且可以进行结构或逻辑的改变。下面的详细描述由此不要以限制性意义被理解，并且本发明的范围由所附权利要求限定。
下面将解释多个示例性实施例。在这种情况下，在附图中，相同的结构特征由相同或相似的附图标记来标识。在本描述的上下文中，“横向”或“横向方向”应当被理解为表示大致平行于半导体材料或半导体载板的横向范围延展的方向或范围。因此，横向方向大致平行于这些表面或侧面延伸。与此相对，术语“垂直”或“垂直方向”被理解为表示大致垂直于这些表面或侧面并因此垂直于横向方向延展的方向。因此，垂直方向是在半导体材料或半导体载板的厚度方向上延展。
如本说明书中所采用的，当诸如层、区或衬底的元件被称为在另一元件“上”或延伸到另一元件“上”时，它可以直接在另一元件上或直接延伸到另一元件上，或者也可以存在中间元件。相反，当元件被称为“直接在”另一元件上或“直接延伸到”另一元件上时，则不存在中间元件。
如在本说明书中所采用的，当元件被称为“连接”或“耦合”到另一元件时，它可以直接连接或耦合到另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接耦合”到另一元件时，则不存在中间元件。
图1包括了图1A至图1D，示出了根据实施例的半导体封装20。图1A示出了半导体封装20的侧视图，图1B示出了半导体封装20的部分透明的透视图，图1C示出了半导体封装20的透视图，而图1D示出了半导体封装20的下表面的另一透视图。
半导体封装20包括半导体管芯21，所述半导体管芯21包括第一主表面22和与第一主表面22相对的第二主表面23。第一功率电极24布置在第一主表面上，而第二功率电极25布置在第二主表面23上。
半导体封装20还包括第一引线26和第二引线27，它们被布置在半导体管芯21的相对侧上，使得第一引线26的内表面28附着到并电连接到半导体管芯21的第一功率电极24，并且第二夹片27的内表面29附着到并电连接到半导体管芯21的第二功率电极25。第一引线26包括远端30，该远端30包括基本上垂直于半导体管芯21的第一主表面22延伸的第一突出侧面31。第二引线27也具有远端32，该远端32包括基本上垂直于半导体管芯21的第二主表面23延伸的第二突出侧面33。
第一和第二突出侧面31、33基本上彼此共面，并且每个都提供半导体封装20的外接触焊盘，通过该外接触焊盘，半导体封装20可以安装在重分布板34上。因此半导体管芯21的第一和第二主表面22、23基本上垂直于重分布板34的主表面35布置，使得半导体封装20可以被认为具有垂直安装布置。
半导体封装20还包括模制化合物36，其包围至少部分的半导体管芯20和至少部分的第一和第二引线26、27。例如，第一和第二引线26、27的内表面28、29以及半导体管芯20可以嵌入在模制化合物36内。第一和第二突出侧面31、33保持从模制化合物36暴露，以便提供在半导体封装20外部可接入的外接触焊盘。
在一些实施例中，半导体管芯21是二极管，使得第一功率电极24提供二极管的阳极电极（A），而第二二极管电极功率电极25提供二极管的阴极电极（C）。
第一引线26的远端30和第二引线27的远端32分别突出超过半导体管芯20的第一和第二主表面22、23，并超过半导体管芯20的侧面37，侧面37在半导体管芯的第一和第二主表面22、23之间基本垂直地延伸。因此，相应引线26、27的突出侧面31、33基本上平行于半导体管芯21的侧面37延伸，使得侧面37与引线26、27的第一和第二突出侧面31、33间隔开距离h。因此，半导体管芯21的侧面37面向重分布板34的主表面35并且与重分布板34的主表面35间隔开。
第一引线26包括位于第一引线26的内表面28的边缘（尤其是位于第一引线26的远端30的内表面28的边缘）中的凹部38。因此远端30具有厚度t2，其小于第一引线26在附着于半导体管芯21的第一主表面22（并且因此处于横向邻近半导体管芯21的第一主表面22的位置）的部分中的厚度t1。第二引线27也具有位于远端32的内边缘29中的凹部39，因此远端32也具有厚度t4，其小于第二引线27在附着于半导体管芯的第二主表面23（并且因此处于横向邻近第二主表面23的位置）的部分中的厚度t3。第一和第二突出侧面31、33由远端部分30、32形成，因此每个都具有对应于厚度t2、t4的宽度。
如在图1B、1C和1D的透视图中可以看到的，凹部38、39一起形成封装20的下侧中的狭槽44。模制化合物36可以布置在该狭槽44的至少一部分中。
第一和第二引线26、27的突出远端30、32的形式以及凹部38、39的这种布置提供了一种半导体封装20，其中，提供半导体封装20的第一和第二外接触焊盘的第一和第二突出侧面31、33之间的距离d1大于第一和第二引线26、27在它们分别安装在第一功率电极24和第二功率电极25上的位置处的内表面28、29之间的距离d。
使用具有特定厚度的管芯附着材料，第一引线26的内表面28可以安装在第一功率电极24上并且电连接到第一功率电极24。类似地，第二引线27的内表面29可以通过具有特定厚度的管芯附着材料而安装在第二功率电极25上、横向连接到第二功率电极25。第一突出侧面31和第二突出侧面33之间的距离d1大于管芯附着材料和半导体管芯21的总厚度。第一和第二引线26、27的远端30、32的这种布置增加了封装20的外接触焊盘之间的间距，因此增加了外接触焊盘之间的电隔离和爬电（creepage）距离。爬电距离是两个导电部分之间的表面上的最短可能距离。这些因素反过来帮助提高封装的可靠性。
引线26、27中的每个包括外表面40、41。第一引线26的外表面40在引线26的附着到第一功率电极24的部分处基本上平行于内表面28延伸，并且基本上平行于半导体管芯21的第一主表面22延伸。类似地，第二引线27的外表面41在引线27的附着到第二功率电极25的部分处基本上平行于内表面29延伸，并且基本上平行于半导体管芯21的第二主表面23延伸。在该实施例中，外表面40、41在引线的整个高度上是基本上平坦的，即也在相应的远端部分30、32中是基本上平坦的，使得半导体封装20的下侧42具有与半导体封装20的上侧43大致相同的面积。半导体封装20在形状上基本上是长方体。这对于提供占据在重分布板34的主表面35上的较小面积即水平空间的半导体封装20是有用的。
如在图1B和1C的视图中可以看到的，第一和第二引线26、27中的每个具有基本上长方体的形式，其中，沿长方体的一个边缘的整个长度形成凹部38、39以形成远端30、32。两个凹部38、39彼此面对以在封装20的下侧42中形成沿半导体封装20的下侧42的中心的整个长度延伸的狭槽44。引线26的高度大于半导体管芯21的高度，使得远端30、32突出超过半导体管芯21的侧边缘37一段距离h。第一和第二引线26、27也可以在横向上略大于半导体管芯21的第一和第二主表面22、23，使得半导体管芯21的侧面37可以嵌入在模制材料36中并且第一和第二引线26、27的所有外表面可以保持由模制材料36暴露。
第一和第二引线26、27中的一个可以由引线框的管芯焊盘提供，而第一和第二引线26、27中的另一个可以由导电夹片提供。在一些实施例中，第一和第二引线26、27两者均由引线框的管芯焊盘或由导电夹片提供。引线26、27可以由铜或铜合金形成。
包括图2A至2D的图2示出了半导体模块50，由此图2A示出了半导体模块50的截面图，图2B示出了半导体模块50的部分透明的透视图，图2C示出了半导体模块50的透视图，而图2D示出了半导体模块50的覆盖区的平面图。
半导体模块50包括两个半导体封装20、20'，如参考图1所述的。在下文中，半导体封装20、20'中的每个将被称为子组装件，因为它表示半导体模块50的一部分而不是完成的半导体封装。因此，半导体模块50包括两个半导体管芯21。
第一子组装件20的第二引线27（电连接到第二功率电极25）附着到并且电连接到第二子组装件20'的第二引线27（电连接到第二功率电极25）。这可以通过例如使用焊料51以堆叠布置将两个子组装件20的第二引线27的外表面40彼此附着而方便地实现。
两个子组装件20、20'彼此附着，使得半导体管芯21并联电耦合。在一些实施例中，半导体管芯21包括二极管，使得模块50包括并联耦合的两个二极管。
两个子组装件20被对准，使得第二引线27的第二突出侧面33基本上共面并且在半导体模块50的中心平面52处形成半导体模块50的共同外接触。中心平面52垂直于下表面并且平行于半导体管芯21的主表面22、23延伸。第一引线26的第一突出侧面31位于半导体模块50的中心平面51的相对侧上。第一突出侧面31也与第二突出侧面33共面，并且提供半导体模块50关于中心平面52的对称覆盖区，如图2D所示。
包括图3A和3B的图3示出了包括单个半导体管芯21的半导体封装60，由此图3A示出了半导体封装60的透视图，而图3B示出了示出半导体封装60的覆盖区的平面图。与图1和2中所示出的半导体封装（其针对包括二极管的半导体管芯21示出）相比，半导体封装60的半导体管芯21包括晶体管器件。半导体管芯21包括位于第一主表面22上的第一功率电极24和栅电极61以及布置在相对的第二主表面23上的第二功率电极25。第一功率电极24可以是源电极，而第二功率电极25可以是漏电极或它们的功能等同物。
晶体管器件的电极或端子在本文中被称为源极、漏极和栅极。如在本文中所使用的，这些术语还涵盖其他类型的晶体管器件（诸如绝缘栅双极晶体管（IGBT））的功能等同物端子。例如，如在本文中所使用的，术语“源极”不仅涵盖MOSFET器件和超结器件的源极，而且涵盖绝缘栅双极晶体管（IGBT）器件的发射极和双极结晶体管（BJT）器件的发射极，术语“漏极”不仅涵盖MOSFET器件或超结器件的漏极，而且涵盖绝缘栅双极晶体管（IGBT）器件的集电极和BJT器件的集电极，并且术语“栅极”不仅涵盖MOSFET器件或超结器件的栅极，而且涵盖绝缘栅双极晶体管（IGBT）器件的栅极和BJT器件的基极。
第二引线27布置在第二功率电极25上并且电连接到第二功率电极25，而第一引线26布置在第一功率电极24上并且电连接到第一功率电极24。引线26、27中的每个包括远端30、32，所述远端30、32在内边缘中包括凹部38、39以便提供具有突出侧面31、33的突出远端30、32。突出侧面31、33中的每个提供半导体封装60的外接触焊盘，所述突出侧面31、33基本上垂直于半导体管芯21的第一和第二主表面22、23延伸并且与半导体管芯21的侧面37间隔开一定距离。
半导体封装60的第一引线26在其形状上不同于半导体封装20的第一引线26，并且可以认为具有L形形式，其中切口62在围绕远端30的一个拐角中以形成L形。半导体管芯21的第一主表面22上的栅电极61布置在切口62中并且保持由第一引线26暴露。在图60中所示出的实施例中，栅电极61位于半导体管芯的第一主表面22的拐角中处于面向半导体模块60的底侧和覆盖区的位置。因此，第一引线26包括切口62，所述切口62使半导体管芯21的第一主表面22的拐角暴露。
半导体模块60还包括栅极引线63，所述栅极引线63附着并电连接到栅电极61。栅极引线63位于第一引线26的切口62中并且具有一定的尺寸和形状，使得栅极引线63与第一引线26的切口62的侧面间隔开。栅极引线63也成形为使得它具有带有突出侧面64的远端65，所述突出侧面64与第一引线26的第一突出侧面31和第二引线27的第二突出侧面32基本共面。
栅极引线63与第一引线26对准并定位成一行，使得第一突出侧面31和第三突出侧面64布置成平行于半导体管芯21的第一主表面22延伸的行，如在图3B中的覆盖区视图中也可以看到的。栅极引线63的远端65还包括内表面66中的凹部67，使得远端65的厚度小于第三引线63的附着到栅电极61的部分的厚度，并且使得第三突出侧面64与半导体管芯21的第一主表面22横向间隔开一定距离。栅极引线63的远端65的厚度可以与第一引线26的远端30的厚度基本相同，并且也与第二引线27的远端32的厚度基本相同。
栅极引线63还包括在与内表面66相对的外表面68的垂直边缘中的另一凹部68。该另一凹部68在栅极引线63的整个高度上延伸。这种布置导致栅极引线63从由第一和第二引线26、27的侧面限定的封装60轮廓向内偏移。可以使用栅极引线63的这种布置，使得栅极引线63可以被模制化合物36覆盖，而引线26、26的外表面保持由模制化合物36暴露。
图4包括图4A至4E，示出了根据实施例的包括晶体管器件的半导体封装70的视图。图4A示出了半导体封装70的侧视图，图4B示出了半导体封装70的截面图，图4C示出了半导体封装70的透视图，而图4D示出了半导体封装70的下表面和覆盖区的透视图。图4E示出了半导体封装70的半导体管芯21的第一主表面22的平面图。
如在图4E中可以看到的，半导体管芯21包括晶体管器件并且在其第一主表面22上具有提供源电极的第一功率电极24和栅电极61。半导体管芯21与图3的半导体管芯21不同之处在于第一主表面22上的栅电极61的位置。在半导体封装70的半导体管芯21中，栅电极61朝向主表面22的下侧的中心而不是如图3中所示出的实施例中那样在拐角中定位。栅电极61邻近侧面37定位在主表面22的中心，使得它面向半导体封装70的下表面和覆盖区。
如在图4A和4B中可以看到的，在该实施例中，第一引线26具有U形，其中U的两个臂71位于栅电极61的相对横向侧，而U形的杆72位于栅电极61上方。两个臂71定位成使得两个臂71的远端73提供第一突出侧面31的两个部分74，所述两个部分74电耦合到源电极26。第一引线26的内表面28包括凹部38，如图4B的截面图和图4C的透视图中可以看到的。因此，U形第一引线26的臂71的每个远端73在内表面28的下边缘处包括凹部38。
半导体封装70还包括栅极引线63，所述栅极引线63位于U形第一引线26的臂71之间并与臂71间隔开。栅极引线63附着并电连接到栅电极61，并具有提供第三突出侧面64的远端65，该第三突出侧面64与第一突出侧面31的两个部分74基本共面。第三突出表面64横向布置在第一突出侧面31的两个部分74之间并与两个部分74对准成一行，如图4C和4C的透视图中可以看到的。两个部分74与栅极引线63的第三突出侧面64和第二引线27的第二突出侧面33基本共面，所述第二引线27安装在半导体管芯21的相对第二主表面23上的漏极电极25上。
图4D示出了半导体封装70的透视图，该透视图示出模制化合物36。模制化合物36覆盖半导体管芯21的侧面、分别覆盖第一、第二和第三引线26、27、63的内表面28、29、66以及还覆盖凹部38、39、67。突出侧面31、33、63保持从模制化合物36暴露以提供半导体封装70的外接触焊盘。第一和第二引线26、27的外表面40、41也保持从模制化合物36暴露以便提高从封装70的散热并且也使封装能够被堆叠以产生模块。
图5包括图5A至5D，示出了导体模块80，所述导体模块80包括两个子组装件70、70'，每个子组装件70、70'由参考图4描述的半导体封装70提供。半导体模块80包括两个并联电耦合的晶体管器件。
图5A示出了半导体模块80的透视图，图5B示出了半导体模块80的截面图，图5C示出了半导体模块80的下表面的透视图，而图5D示出了半导体模块80的覆盖区。
例如通过焊料，两个封装70、70'彼此电连接，使得U形第一引线26附着并电连接在一起并且使得栅极引线63彼此附着并电连接。两个封装70相对于彼此对准，使得突出侧面31、33、64在半导体模块的下表面81上基本共面。因此，半导体模块80具有在图5C中可以看到的覆盖区，其中，为栅电极61提供外接触焊盘的第三突出侧面64位于下表面81的中心并且因此位于半导体模块80的覆盖区的中心。第一突出侧面31的提供源极外接触焊盘的两个部分74位于下表面81和覆盖区的沿着模块80的中心平面82的相对边缘处，并且位于第三突出侧面64的相对侧。
具有晶体管器件的两个半导体管芯21位于中心平面82的相对侧上，并且与中心平面82基本上等距。因此，两个第二引线27和两个第二突出侧面33也位于半导体模块80的覆盖区的相对侧上，并且具有长边（long dimension），该长边与中心平面基本上等距并且与中心平面和由突出第一侧面31的两个部分74和第三突出侧面63形成的行平行地延伸。
半导体封装70（以及尤其是，栅电极61在半导体管芯21的第一主表面22的中心的位置以及因此栅极引线63在U形第一引线26的两个臂之间的位置）的设计具有如下优点：两个基本相同的封装70、70'可以简单地夹在一起以并联连接两个晶体管器件。
图6包括图6A和6B，示出了包括两个子组装件60、60'的半导体模块90，每个子组装件60、60'由半导体封装60提供，在半导体封装60中栅电极位于半导体管芯21的第一主表面22的拐角中。图6A示出了半导体模块90的下表面92的视图，而图6B分别示出了两个组装件60、60'的半导体管芯21、21'的第一主表面22、22'的平面图。
为了通过将两个封装60、60'的第三栅极引线63彼此附着并将封装60、60'的两个第一引线26彼此附着而并联电连接两个晶体管器件，第二封装60'以及尤其是半导体管芯20的第一主表面22和第一引线26具有与图3中所示出的半导体封装60的布置镜像对称的设计。在图6B中示出了封装60、60'的半导体管芯21、21'关于半导体模块90的中心平面91的这种镜像对称布置。
这种镜像对称布置实现了当两个封装夹在一起以形成图6A中所示出的封装时第一引线24和第三引线63面向彼此。
在下表面92中并且因此在半导体模块90的覆盖区中，由两个组装件60、60'的第三突出表面64提供的栅极接触G被定位为沿着中心平面91朝向一侧，而由两个组装件60、60'的第一突出侧面31提供的源极接触S被定位为沿着中心平面处在相对侧。半导体模块90包括两个漏极接触D，每个漏极接触D由两个组装件60、60'之一的第二突出侧面33提供。突出侧面33位于中心平面91的相对侧上，并且与中心平面91等距。两个突出侧面33的长度基本上平行于中心平面，并且平行于由第一和第三突出侧面31、64形成的行。
现在将参考包括图7A至7H的图7描述用于制造半导体封装和半导体模块的方法。该方法可以用于制造参考图1至图6描述的半导体封装和半导体模块。
参考图7A，提供了包括多个组件位置101的引线框100。组件位置101通常以行和列的规则网格布置。每个组件位置101包括其中可以安装半导体管芯103的管芯焊盘102。每个半导体管芯103包括相对的第一和第二主表面104、105，其中第一功率电极106布置在第一主表面104上而第二功率电极107布置在第二主表面105上。参考图7A，例如使用管芯附着材料109将半导体管芯103安装到每个组件位置101的管芯焊盘102上，使得第一功率电极104附着到管芯焊盘102并与管芯焊盘102电连接。管芯焊盘102提供最终半导体封装或模块的第一引线。
在半导体管芯103提供晶体管器件的实施例中，引线框100的每个组件位置101还包括用于在半导体管芯103的第一主表面104上布置的栅电极的栅极引线。管芯焊盘102和栅极引线的布置对应于半导体管芯103的第一主表面104上的第一功率电极106和栅电极的布置。通过在组件位置101之间延伸的连接部分108和/或延伸到引线框的框架的其他连接部分，将管芯焊盘102和栅极引线（如果存在的话）一起保持在引线框100内。
参考图7B，夹片110安装到组件位置101中的相应半导体管芯103上，使得夹片110例如通过管芯附着材料109或焊料而附着到半导体管芯100的第二主表面105上的第二功率电极107并与第二功率电极107电连接。夹片110提供最终半导体封装或模块的第二引线110。在一些实施例中，多个夹片110以条带的形式提供，使得夹片110通过连接区111在条带中保持在一起。在其他实施例中，提供多个分离的单独夹片110，并且每个夹片110单独地放置在相应的第二功率电极107上。夹片110或第二引线也可以以其他引线框的形式提供。
参考图7C，然后施加模制化合物115，这至少将半导体管芯103的侧面112以及引线框100和夹片110的内表面113嵌入在模制化合物115中以形成子组装件。在一些实施例中，夹片110的外表面114也嵌入在模制化合物115中。在一些实施例中，引线框100的外表面也可以嵌入在模制材料115中，使得管芯焊盘102的外表面以及因此第一引线覆盖在最终半导体封装中的模制化合物115中。
参见图7D，通过在组件位置101之间插入切口（如箭头所示），组件位置101被部分地单片化。切口116延伸穿过位于夹片110上的模制化合物115、穿过在夹片110之间延伸的任何连接区111、以及穿过位于相邻组件位置101中的半导体管芯103之间的模制化合物115。切口116可以部分地单片化引线框100，但是在这个实施例中，不完全单片化引线框100，使得子组装件117的组件位置101仍由引线框100的剩余部分保持在一起。该切口116暴露引线框100的管芯焊盘102和夹片110（尤其是连接部分108、111）的表面118、119。暴露的表面118、119基本上垂直于半导体管芯103的第一主表面104延伸，以形成半导体封装或模块（例如参考图1至6描述的半导体封装或模块）的第一和第二引线26、27的第一和第二突出侧面31、33。
引线框100和包括接触夹片110的条带的连接部分108、111可以具有小于管芯焊盘102和夹片110在位于半导体管芯102上的区处的厚度。例如，引线框100的上表面可以被部分蚀刻以形成较薄的连接部分108和用于管芯焊盘101的较厚区。在切口116已经插入之后，这些较薄的连接部分108、111形成具有凹部38、39的第一和第二引线26、27的远端30、32。
在一些实施例中，如箭头121所示，将可焊接涂层施加到形成在管芯焊盘102和夹片110的连接部分108、111中的暴露表面118、119，如图7E所示。在一些实施例中，切口116被插入到子组装件中，使得管芯焊盘102和夹片110的部分被选择性地单片化，并且引线框和条带的剩余部分保持未切割，以便子组装件被机械地保持在一起并且可以例如通过施加可焊接涂层而被进一步加工。
为了提供半导体封装诸如参考图1、3和4描述的半导体封装，可以通过完全地单片化条带、模制化合物115和引线框100来完成切口116。引线框100的管芯焊盘102之间的连接部分108的暴露表面118提供封装的第一引线26的突出侧面31，并且夹片111的暴露表面110提供封装的第二引线27的突出表面33。
在引线框100的外表面保持由模制化合物115暴露的实施例中，图7D或图7E中所示出的子组装件117可以用于制造包括布置在堆叠中的两个半导体管芯的半导体模块，在所述子组装件117中表面118、199通过切口116暴露并且可选地覆盖有可焊接涂层。
参考图7F，两个子组装件117可以彼此堆叠，使得两个子组装件117的引线框100的外表面通过例如焊料122彼此附着并电连接。这种布置可以用于并联电耦合每个组件位置101中的半导体管芯103。该堆叠的上下表面覆盖有模制材料115。如参考图7G所示出的，可以通过穿过包含引线框100的两个子组装件的剩余部分完成切口116来单片化半导体模块。
图7H示出了可以使用参考图7A至7G描述的所示出方法制造的半导体模块的底表面的透视图。图7H示出了与图6中所示出的模块对应的模块，其中，栅极外接触焊盘G由两个子组装件的栅极引线63的突出侧面64提供，位于模块的中心平面123处朝向覆盖区的一侧。由管芯焊盘102提供的第一引线26的突出接触表面31提供的源极外接触焊盘S沿着中心平面123位于相对侧上。两个漏极接触焊盘D（每个由夹片110提供的第二引线27的突出侧面33提供）布置在相对侧上且与中心平面123大致等距地间隔开。因此，在该实施例中，参考图7F所述的堆叠的两个子组装件117的布置具有关于半导体模块的中心平面123的镜像对称布置，使得两个子组装件的管芯焊盘102和第一引线26具有镜像对称布置。在图7H中所示出的模块中，由接触夹片110提供的第二引线27的外表面嵌入在模制化合物115中。
图8包括图8A至8G，示出了根据实施例的用于制造半导体模块的方法。在参考图8A至8C所示出的方法中，半导体管芯103安装在引线框100的每个组件位置101中，并且夹片110布置在半导体管芯103的每个第二功率电极107上，并且施加模制化合物115以形成参考图7A至7C所述的子组装件117。
参考图8以及尤其参考图8D所示出的方法不同之处在于，接着堆叠这两个子组装件117，使得第一子组装件117的引线框100的暴露外表面安装在第二子组装件117'的引线框100的暴露外表面上。两个引线框100可以通过导电粘合剂或焊料122而彼此附着和电连接。这可以用于并联电耦合每个组件位置101中的半导体管芯103的管芯焊盘102。
然后通过在相邻组件位置101之间插入切口120，至少部分地单片化两个子组装件117、117'的这种堆叠布置，如图8E所示。该切口120可以被插入以便暴露在引线框100的组件位置101之间的连接区108的表面118和夹片110的连接部分111的表面119，所述表面118和表面119基本上垂直于半导体管芯103的第一主表面104延伸。这些暴露表面118、119形成半导体模块的突出侧面和外接触表面。
如用图8F中的箭头121示意性示出的，可以将可焊接涂层施加到这些暴露表面。参考图8G，然后可以继续单片化工艺以便将半导体模块完全单片化。例如，在制造切口120之后，模制化合物115的一部分（例如模制化合物115的一个或多个外围部分）可以保留，使得每个组件位置101的堆叠在子组装件中保持在一起。
图9包括图9A至9F，示出了根据实施例的用于制造半导体模块的方法。参考图9A和9B，半导体管芯103的第一主表面106上的第一功率电极104安装在引线框100的组件位置101的管芯焊盘102上，并且导电夹片110被定位成附着到半导体管芯103的第二主表面105上的第二功率电极107，如图9B所示。
与图7和8中所示出的方法不同并且参考图9C，这种未模制的布置形成子组装件130，并且在施加模制材料115之前这些子组装件130中的两个彼此堆叠。两个子组装件130的两个引线框100可以通过使用导电粘合剂或焊料122而彼此附着并且彼此电连接。参考图9D，然后将模制化合物115施加到该堆叠结构上，使得半导体管芯103、引线框100和夹片110嵌入在模制化合物115中并且由模制化合物115完全覆盖。参考图9E，该模制的堆叠结构可以如箭头120示意性所示的那样被部分地单片化以暴露夹片110和管芯焊盘102的连接部分111、108的表面118、119，所述表面118、119要用于形成半导体模块的外接触焊盘。如图9E中的箭头121所示，可焊接涂层可以被施加到这些暴露的表面，并且如图9F所示，单片化工艺继续以单片化单独的模块。
包括图10A到10H的图10示出了可以用于制造包括单个半导体管芯的半导体封装或包括两个或更多个半导体管芯的半导体模块的方法。
类似于参考图7描述的方法并且参考图10A，提供了包括多个组件位置101的引线框100，每个组件位置101包括管芯焊盘102。在该封装要用于封装晶体管器件的实施例中，每个组件位置101还包括栅极引线。半导体管芯103通过管芯附着材料安装在管芯焊盘102上，使得第一主表面104上的第一功率电极106附着并电连接到管芯焊盘102，如图10A所示。第二夹片110通过管芯附着材料109附着到布置在第二主表面105上的第二功率电极107，如图10B所示。在所示出的实施例中，夹片110通过连接区111被一起保持在条带中。施加模制材料115，其围绕在引线框100和夹片110的内表面113之间的空间和所述侧面以及夹片110的外表面114，如图10C所示。参考图10描述的方法不同之处在于：如图10D所示，然后去除位于夹片110的外表面114上的模制化合物115的部分，以暴露夹片110的下层金属表面，从而形成子组装件。例如，可以通过研磨来去除模制化合物115。
如图10E所示，通过在相邻组件位置101之间切割，将夹片110和引线框100的连接区111和108部分地或完全地单片化，由此引线框100没有被完全地单片化，使得在该阶段的子组装件117仍然是机械整体的。如在图10F中由箭头121示意性示出的，可以用可焊接层涂覆夹片110和管芯焊盘102的暴露表面118、119。然后，可以完成子组装件117的单片化工艺以产生包括单个半导体管芯103的半导体封装。半导体封装包括由管芯焊盘102和夹片110提供的引线126、127，它们分别位于半导体管芯103的从模制化合物115暴露的相对表面上。这种布置可以用于实现从引线126、127的更好散热并且实现引线与附着到它们的任何散热器或热沉之间的较低热阻连接。
为了形成包括两个半导体管芯103的模块，如图10G所示，接着可以将图10F中所示出的子组装件117中的两个彼此堆叠，使得两个子组装件117的引线框100面向彼此且使得两个引线框100通过导电材料（诸如导电粘合剂或焊料123）而附着到彼此且电连接到彼此。
如图10H所示，现在通过完成切口116以单片化引线框100的连接部分106和管芯焊盘102来完成单片化工艺。这提供了包括两个半导体管芯103的半导体模块，所述两个半导体管芯103基本上彼此平行布置并且并联电耦合。夹片110的最外表面114从模制材料115暴露，正如连接部分108、111的外围侧面118、119在模块的下表面处从模制材料115暴露以便形成外接触焊盘。夹片110和管芯焊盘102的侧面也在模块的上表面处从模制材料115暴露。
在参考图1至图10描述的实施例中，半导体封装和半导体模块安装在重分布板上，使得半导体管芯的第一主表面和第二主表面以及引线的整个高度定位为基本上垂直于重分布板的主表面。在该安装位置中，半导体封装和半导体模块占据重分布板上的区域，该区域对应于在引线从模制化合物暴露的实施例中由引线的外表面限定的区域和/或在引线的外表面嵌入在模制化合物中的实施例中由模制化合物限定的区域。封装在其下表面的覆盖区处的面积基本上与封装在相对的上表面处的面积相同。提供半导体封装或半导体模块的外接触焊盘的外围侧面具有与重分布板的接触界面区域，所述接触界面区域对应于引线的远端的厚度和广度。
包括图11A和11B的图11分别示出了半导体封装和半导体模块，所述半导体封装和半导体模块与图1至10中所示出的那些不同之处在于外接触焊盘的形式。
半导体封装130包括具有在相对的第一和第二主表面22、23上的第一和第二功率电极24、25的半导体管芯21，在相对的主表面22、23上布置的第一引线26和第二引线27。第一引线26具有远端30，所述远端30突出超过半导体管芯21的侧面37并且包括布置在内表面28的边缘中的凹部38。第一引线26包括具有电连接到第一主表面22上的第一功率电极24的内表面28的较厚连接部分。第二引线27也具有包括布置在内表面29的边缘中的凹部39的远端32。第二引线27包括具有布置在第二主表面23上的第二功率电极25上并与第二功率电极25电连接的内表面29的较厚连接部分。
半导体封装130不同之处在于第一和第二引线26、27的远端30、32的布置。第一引线26的远端30及其凹部38包括延伸的长度，该延伸的长度提供较薄远端30的延伸部131，该延伸部131可以横向弯曲开以形成L形。弯曲的远端30的内表面28基本上垂直于半导体管芯21的第一主表面22且横向远离第一主表面22延伸，并且提供第一引线26的外接触表面。
第二引线27具有类似的形式，使得相对的引线26、27在相对的横向方向上远离半导体管芯21延伸。第二引线27的远端32及其凹部39包括延伸的长度，该延伸的长度提供较薄远端32的延伸部132，该延伸部132可以横向弯曲开以形成L形。弯曲远端32的内表面29基本上垂直于半导体管芯21的第二主表面23且横向远离第二主表面23延伸，并且提供第二引线27的外接触表面。
可以选择远端30、32的厚度，以便允许远端30、32更容易弯曲以形成L形。
引线26、27具有L型形状，使得半导体封装130的覆盖区的面积大于半导体封装在相对的上表面处的面积。这种布置可以用于增加半导体封装130和重分布板34之间的机械连接的稳定性。这种布置还可以用于增加第一引线26、27的突出侧面31、33和重分布板34上的接触区域之间的接触的界面面积并且用于减小接触电阻。
图11B示出了包括两个子组装件的模块140，每个子组装件由半导体封装130提供。如在参考图2和图5至图10描述的半导体模块中那样，子组装件130布置成堆叠，但是不同之处在于最外侧的引线27是L形的。在半导体模块140中。在模块140的中心处彼此附着并电连接的两个子组装件130的第一引线26具有基本上垂直的形式，而布置在模块140的两个相对侧的第二引线27具有L形形式，如在图11A中所示出的半导体封装中那样，并且从模块的中心以相反的方向延伸。
现在将参考包括图12A至12G的图12描述用于制造具有L形外接触焊盘的半导体封装和半导体模块的方法。
参考图12A，提供了包括多个组件位置101的引线框100，每个组件位置101包括具有至少与半导体管芯103的横向面积一样大的横向面积的管芯焊盘102。在半导体管芯103是晶体管器件的实施例中，引线框100还包括在每个组件位置101中的栅极引线。如在参考图7到10所示出的引线框100中那样，通过连接部分108将单独组件位置101的管芯焊盘102和栅极引线（如果存在的话）一起保持在引线框100中。然而，连接区108的长度较大，使得连接区108向由连接区108耦合的两个引线26的远端30提供延伸部131，远端30的延伸部131可以弯曲以形成L形外接触表面31。
类似地，在以条带或引线框的形式提供夹片100的实施例中，单独夹片110或者在夹片110之间的连接区111具有延伸的长度以便向两个邻接夹片110的远端部分32提供延伸部132并且提供第二引线27的L形接触。
然后，该方法可以以与参考图7至10描述的方法类似的方式继续。参考图12A，半导体管芯103的第一主表面106上的第一功率电极104被安装在引线框100的相应组件位置101中的管芯焊盘102上；夹片110被附着到半导体管芯103的第二主表面105上的第二107上的第二功率电极105，如图12B所示；并且施加模制化合物115，其至少覆盖半导体管芯103的侧面以及接触夹片110和引线框100在半导体管芯103周围的区中的内表面113，如图12C所示。至少连接区108、111的中心部分保持从模制化合物115暴露，使得它们可以提供引线26、27的延伸部131、132和半导体封装或半导体模块的L形接触。
在一些实施例中，如果模制化合物115被施加到夹片110的外表面，如图12C所示，则它可以被去除以暴露接触夹片110的金属材料，如图12D所示，从而形成子组装件141。图12D的子组装件141可以如箭头116示意性示出的那样被单片化，以形成包括单个半导体管芯的半导体封装，诸如半导体封装130。可以以两个步骤执行单片化工艺，其中首先单片化要用于形成半导体封装的外接触焊盘的区连接区108、111并且接着随后单片化引线框100的剩余部分以使封装与引线框100分离。
为了形成包括两个半导体管芯103的半导体模块，两个子组装件141可以彼此堆叠，使得子组装件141的引线框100彼此面对且彼此电连接，如图12E所示。这种堆叠结构可以在一个或两个阶段中再次单片化，如图12F中由箭头116示意性示出的。夹片110的最外连接部分111提供半导体模块的第二引线27的延伸部132。然后，这些延伸的远端32向外弯曲以形成L形接触，如图12G中由箭头143示意性示出的。相反，引线框100的提供第一引线26的延伸连接部分108可以保持基本上平坦的，并且可以进一步被切割成由箭头142示意性所示的长度，使得突出侧面31与由弯曲引线27的下表面提供的突出侧面33基本上共面以形成图11B中所示出的半导体模块。
本文描述的半导体封装和模块基本上垂直于板的主表面安装，使得由基本上长方体半导体管芯的宽度和广度限定的半导体管芯的主表面垂直于板的主表面。由厚度和广度（或厚度和宽度）限定的半导体管芯的区域基本上平行于板的主表面安装。半导体管芯的厚度通常比其宽度和广度小得多。垂直器件的覆盖区区域由芯片厚度和广度限定，而不是如关于板横向或水平定位管芯的器件那样由广度和宽度限定。这种布置通过使器件的外接触焊盘垂直于半导体管芯的主表面延伸并且使半导体管芯的主表面垂直于其所安装的板的表面定位，使得封装的覆盖区区域能够减小。这也使得能够容纳各种尺寸的芯片，而不会成比例地增加覆盖区区域。
在一个分立模块中并联连接的两个晶体管器件的组合可以用于实现器件的总Rdson（导通电阻）的减小，包括与单芯片封装相比将传导损耗减小到1/2。此外，封装寄生效应被减小并且热特性被提高。
本文描述的具有单个半导体管芯的垂直安装的封装具有更紧凑的覆盖区，因为与半导体管芯横向或水平安装的封装相比覆盖区区域可以减小到1/3-1/2。提供了包括电阻值和电感值两者的减小的低封装寄生效应。可以提供由热沉对暴露版本的双侧冷却和可能增强。电流分布更平滑，并且相反定向的电流确保低辐射发射。
与包括单个芯片的封装相比，芯片的并联连接将流过它们中的每个的电流减小了50%。这也导致每个芯片中的热量产生的减小。备选地，具有并联耦合的晶体管器件的模块可以用于在相同的安全操作区域内切换较高的电流。本文描述的垂直封装和模块提供更平滑的电流密度分布，这减小封装和模块中的欧姆损耗及其总直流电阻。
可以提供通过每个芯片的电流负载和电流密度值的减小1/2和紧凑的覆盖区（由于覆盖区区域可以减小大约30%）。另外，在拐角栅极芯片布局的情况下，可以提供已知的CanPAK型覆盖区。提供了由热沉对暴露版本的双侧冷却和可能增强、包括使封装电阻减小69%和使电感减小60%的低封装寄生效应、在封装中和在芯片-封装界面处的更平滑电流分布、以及导致低辐射发射的相反定向的电流。
为了便于描述，使用诸如“下方”、“下面”、“下部”、“上方”、“上部”等的空间相对术语来解释一个元件相对于第二元件的定位。这些术语旨在涵盖除了与图中描绘的那些不同的方位之外的器件的不同方位。此外，诸如“第一”、“第二”等的术语也用于描述各种元件、区、部分等，并且也旨在进行限制。在整个描述中，相同的术语指代相同的元件。
如本文所使用的，术语“具有”、“含有”、“包含”、“包括”等是开放式术语，其提示所陈述的元件或特征的存在，但不排除附加的元件或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另外明确指示。要理解：除非另外特别指出，否则本文描述的各种实施例的特征可以彼此组合。
尽管本文已经示出和描述了特定实施例，但是本领域普通技术人员将会明白，在不偏离本发明范围的情况下，可以用各种各样备选和/或等同实施方式来替代所示出和描述的特定实施例。本申请旨在覆盖本文讨论的特定实施例的任何修改或变化。因此，旨在本发明仅由权利要求及其等同物限制。

Claims (15)

1.一种半导体封装（20、60、70），包括：
半导体管芯（21），包括相对的第一（22）和第二（23）主表面、在所述第一主表面（22）上的第一功率电极（24）和在所述第二主表面（23）上的第二功率电极（25）；
第一引线（26），包括附着到所述半导体管芯（21）的所述第一功率电极（24）的内表面（28）和包括基本上垂直于所述半导体管芯（21）的所述第一主表面（22）延伸的第一突出侧面（31）的远端（30）；
第二引线（27），包括附着到所述半导体管芯（21）的所述第二功率电极（25）的内表面（29）和包括基本上垂直于所述半导体管芯（21）的所述第二主表面（25）延伸的第二突出侧面（33）的远端（32）；
模制化合物（36），包围所述半导体管芯（21）的至少一部分以及所述第一引线（26）和所述第二引线（27）的至少一部分；
其中，所述第一引线（26）包括位于所述内表面（28）的边缘中的凹部（38），以及
其中，所述第二引线（27）包括位于所述内表面（29）的边缘中的凹部（39）。
2.根据权利要求1所述的半导体封装（20，60，70），其中，所述第一引线（26）通过管芯附着材料而附着到所述第一功率电极（24），并且所述第二引线（27）通过管芯附着材料而附着到所述第二功率电极（25），并且第一和第二突出侧面（31，33）之间的爬电距离大于所述半导体管芯（21）和所述管芯附着材料的总厚度。
3.根据权利要求1或2所述的半导体封装（20、60、70），
其中，第一和第二突出侧面（31、33）布置在所述半导体封装（20）的由所述模制化合物（36）和/或第一引线（26）和第二引线（27）的与第一引线（26）和第二引线（27）的相应内表面（28、29）相对的外表面（40、41）限定的覆盖区内，或
其中，第一引线（26）和第二引线（27）每个具有L形，并且第一突出侧面和第二突出侧面（31、33）横向延伸到所述半导体封装（20）的由所述模制化合物（36）和/或所述第一引线（26）和第二引线（27）的与所述第一引线（26）和第二引线（27）的相应内表面（28、29）相对的外表面（40、41）限定的所述覆盖区之外。
4.根据权利要求1至3中任一项所述的半导体封装（20），其中，所述半导体管芯（21）包括二极管，并且所述第一功率电极是阳极，而所述第二功率电极是阴极。
5.根据权利要求1至3中任一项所述的半导体封装（60，70），
其中，所述半导体管芯（21）包括晶体管，所述第一功率电极（24）是源电极，所述第二功率电极（25）是漏电极，并且所述半导体管芯（21）还包括在所述第一主表面（22）上的栅电极（61），并且所述半导体封装（60）还包括具有附着到所述栅电极（61）的内表面的第三引线（63），
其中，所述第三引线（63）具有包括基本上垂直于半导体管芯（21）的第一主表面（22）延伸的突出侧面（64）的远端（68），
其中，所述第三引线（63）布置在与所述第一引线（26）共同的平面中，其中，所述共同的平面基本上平行于所述第一主表面（22）延伸。
6.根据权利要求5所述的半导体封装（70），
其中，所述第一引线（26）是U形的，并且所述第三引线（63）在三个侧面上被所述第一引线包围。
7.一种半导体模块（50，80，90），包括两个子组装件，
其中，每个子组装件包括权利要求1至6中任一项所述的半导体封装（20、60、70），
其中，所述两个子组装件的所述半导体管芯（21）并联电耦合。
8.根据权利要求7所述的半导体模块（90），其中，所述两个子组装件（60，60'）具有关于所述半导体模块（90）的平面（91）的镜像对称布置，所述平面（91）平行于相应半导体管芯（21）的所述第一主表面和所述第二主表面（22，23）延伸。
9.一种用于制造半导体封装的方法，所述方法包括：
提供包括多个组件位置（101）的引线框（100），每个组件位置（101）包括管芯焊盘（102）；
提供多个半导体管芯（103），每个半导体管芯（103）包括相对的第一和第二主表面（104、105）、在第一主表面（104）上的第一功率电极（106）和在第二主表面（105）上的第二功率电极（107）；
将相应半导体管芯（103）安装到引线框（100）的相应组件位置（101）的管芯焊盘（102）上，使得第一功率电极（106）附着到管芯焊盘（102）；
将夹片（110）安装到所述相应半导体管芯（103）上，使得所述夹片（110）附着到相应第二功率电极（107）；
施加模制化合物（115）并将至少所述半导体管芯（103）的侧面以及所述第一引线框（100）和所述夹片（110）的内表面（113）嵌入在所述模制化合物（115）中以形成子组装件（117）；
在相邻组件位置（101）之间的位置处切穿所述夹片（110）和所述第一引线框（100），从而暴露所述管芯焊盘（102）和所述夹片（100）的基本上垂直于所述半导体管芯（103）的第一主表面延伸的表面（118，119），以形成所述半导体封装的第一和第二外接触焊盘。
10.根据权利要求9所述的方法，
其中，在相邻组件位置（101）之间的位置处切穿所述夹片（110）和所述引线框（100）包括：
选择性地单片化所述管芯焊盘（102）和所述夹片（110）的部分以形成所述第一和第二外接触焊盘；
将可焊接涂层（121）施加到所述管芯焊盘（102）和所述夹片（110）的所述第一和第二外焊盘；
将所述第一引线框（100）的剩余部分单片化以形成多个半导体封装。
11.根据权利要求9或10所述的方法，
其中，所述半导体管芯（103）包括晶体管，所述第一功率电极（106）是源电极，所述第二功率电极（104）是漏电极，并且所述半导体管芯（103）还包括在所述第一主表面上的栅电极，
其中，所述引线框（100）还包括在每个组件位置（101）中的栅极引线，且所述方法还包括将所述半导体管芯（103）的所述栅电极附着到所述栅极引线。
12.根据权利要求9到11中任一项所述的方法，其中，形成两个子组装件（117），且将所述两个子组装件（117）的第二夹片（110）的外表面（114）嵌入在所述模制化合物（115）中，且所述两个子组装件（117）的所述引线框（110）的外表面从所述模制化合物（115）暴露，其中，堆叠所述两个子组装件（117）的所述引线框（100）的暴露外表面，使得所述两个子组装件的所述引线框（100）的所述管芯焊盘（102）彼此附着，并且此后，
在相邻组件位置（101）之间的位置处切穿两个堆叠子组装件（117）的夹片（110）和引线框（100），从而暴露两个堆叠子组装件（117）的管芯焊盘（102）和夹片（110）的表面（118、119）以形成第一和第二外接触焊盘，
或者，
其中，形成两个子组装件（117），并且所述两个子组装件（117）的所述夹片（110）的外表面（114）嵌入在所述模制复合物（115）中，并且所述两个子组装件（117）的引线框（100）的外表面从所述模制复合物（115）暴露，其中，在相邻组件位置（101）之间的位置处切穿所述两个子组装件（117）的夹片（110）和引线框（100）并且暴露管芯焊盘（102）和夹片（110）的表面（118、119）以形成第一和第二外接触焊盘之后，堆叠所述两个子组装件（117）的引线框（100）的暴露外表面，使得所述两个子组装件（117）的引线框（100）的管芯焊盘（102）彼此附着。
13.根据权利要求12所述的方法，其中，堆叠两个子组装件（117）的所述引线框（100），使得在每个组件位置（101）中，所述两个子组装件（117）的管芯焊盘（102）彼此电连接且所述两个半导体管芯（103）并联电耦合。
14.根据权利要求9至11中任一项所述的方法，还包括将所述管芯焊盘（102）和所述夹片（110）的远端（131、132）弯曲远离所述半导体管芯（103），以形成L形第一和第二夹片。
15.根据权利要求9至14中任一项所述的方法，
其中，所述管芯焊盘（102）包括附着到所述半导体管芯（103）的第一功率电极（106）的内表面（28）和与所述内表面相对的外表面，其中，凹部（38）位于所述内表面（28）的边缘中以将所述突出侧面（31）与所述半导体管芯（103）的第一主表面（104）间隔开，
其中，所述夹片（110）包括附着到所述半导体管芯（103）的第二功率电极（107）的内表面和与所述内表面相对的外表面，其中，凹部（39）位于所述内表面（39）的边缘中以将所述突出侧面（33）与所述半导体管芯（103）的第二主表面（105）间隔开，
其中，所述管芯焊盘（102）的凹部（28）的至少部分和所述夹片（110）的凹部（39）的至少部分嵌入在所述模制化合物（115）中。
CN202111086095.XA 2020-09-16 2021-09-16 半导体封装、半导体模块以及其制造方法 Pending CN114267655A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20196531.6A EP3971957A1 (en) 2020-09-16 2020-09-16 Semiconductor package, semiconductor module and methods for manufacturing a semiconductor module
EP20196531.6 2020-09-16

Publications (1)

Publication Number Publication Date
CN114267655A true CN114267655A (zh) 2022-04-01

Family

ID=72561566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111086095.XA Pending CN114267655A (zh) 2020-09-16 2021-09-16 半导体封装、半导体模块以及其制造方法

Country Status (4)

Country Link
US (1) US11978692B2 (zh)
EP (1) EP3971957A1 (zh)
KR (1) KR20220036891A (zh)
CN (1) CN114267655A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4310907A1 (en) * 2022-07-22 2024-01-24 Infineon Technologies Austria AG Semiconductor package and method for fabricating a semiconductor package for upright mounting
EP4310906A1 (en) * 2022-07-22 2024-01-24 Infineon Technologies Austria AG Semiconductor package and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545345B1 (en) * 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
DE10303463B4 (de) 2003-01-29 2006-06-14 Infineon Technologies Ag Halbleiterbauelement mit wenigstens zwei in einem Gehäuse integrierten und durch einen gemeinsamen Kontaktbügel kontaktierten Chips
JP4979909B2 (ja) * 2005-08-19 2012-07-18 株式会社日立製作所 電力変換装置
JP4917296B2 (ja) * 2005-10-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7397120B2 (en) 2005-12-20 2008-07-08 Semiconductor Components Industries, L.L.C. Semiconductor package structure for vertical mount and method
US8686554B2 (en) 2007-03-13 2014-04-01 International Rectifier Corporation Vertically mountable semiconductor device package
US9666557B2 (en) * 2013-05-30 2017-05-30 Infineon Technologies Ag Small footprint semiconductor package
JP7279356B2 (ja) * 2018-12-19 2023-05-23 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20220084915A1 (en) 2022-03-17
US11978692B2 (en) 2024-05-07
EP3971957A1 (en) 2022-03-23
KR20220036891A (ko) 2022-03-23

Similar Documents

Publication Publication Date Title
JP5492367B2 (ja) 窒化ガリウム半導体デバイス用のパッケージ
US7880280B2 (en) Electronic component and method for manufacturing an electronic component
US7443014B2 (en) Electronic module and method of assembling the same
US7745929B2 (en) Semiconductor device and method for producing the same
US9147649B2 (en) Multi-chip module
US10930582B2 (en) Semiconductor device having terminals directly attachable to circuit board
US10720373B2 (en) Semiconductor power device with corresponding package and related manufacturing process
US7274092B2 (en) Semiconductor component and method of assembling the same
US20100193922A1 (en) Semiconductor chip package
US11978692B2 (en) Semiconductor package, semiconductor module and methods for manufacturing a semiconductor package and a semiconductor module
CN107546191B (zh) 具有单列直插引线模块的半导体功率器件及其制备方法
US9355946B2 (en) Converter having partially thinned leadframe with stacked chips and interposer, free of wires and clips
CN217719586U (zh) 电子器件
KR20220046487A (ko) 반도체 모듈
US11145578B2 (en) Semiconductor package with top or bottom side cooling and method for manufacturing the semiconductor package
CN114203659A (zh) 多层互连带
US20240030200A1 (en) Semiconductor package and method
EP4057341A1 (en) Packaged half-bridge circuit
EP4033527A1 (en) Packaged semiconductor device
CN111987050A (zh) 具有节省空间的引线和管芯焊盘设计的半导体封装
CN116779576A (zh) 一种半导体组件及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination