JPS63120446A - 半導体集積回路装置における電源，接地配線構造 - Google Patents
半導体集積回路装置における電源，接地配線構造Info
- Publication number
- JPS63120446A JPS63120446A JP61266232A JP26623286A JPS63120446A JP S63120446 A JPS63120446 A JP S63120446A JP 61266232 A JP61266232 A JP 61266232A JP 26623286 A JP26623286 A JP 26623286A JP S63120446 A JPS63120446 A JP S63120446A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- power source
- power supply
- integrated circuit
- ground wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、多層金属配線を用いた半導体集積回路装置
における電源、接地配線構造に関し、特に、半導体集積
回路装置において、電源ビンを通して内部論理回路など
に入力されるノイズを低減させるための電源、接地配線
構造の改良に係るものである。
における電源、接地配線構造に関し、特に、半導体集積
回路装置において、電源ビンを通して内部論理回路など
に入力されるノイズを低減させるための電源、接地配線
構造の改良に係るものである。
従来例によるこの種の多層金属配線を用いた半導体集積
回路装置における電源、接地配線構造の概要を第２図（
ａ） 、 （ｂ）に示す。同図（ａ）は同上装置での回
路パターン要部の平面説明図であり、また、同図（ｂ）
は同上装置構造要部の拡大した断面図である。
回路装置における電源、接地配線構造の概要を第２図（
ａ） 、 （ｂ）に示す。同図（ａ）は同上装置での回
路パターン要部の平面説明図であり、また、同図（ｂ）
は同上装置構造要部の拡大した断面図である。
すなわち、これらの第２図（ａ）、（ｂ）に示す従来例
構造において、符号１は信号用のポンディングパッド、
２は電源配線用のポンディングパッド、３は接地配線用
のポンディングパッドであり、また、４は電源配線層、
５は接地配線層、８は集積回路基板である。さらに、７
は集積回路の内部ロジック、８は回路基板とゲート間、
およびゲートと電源配線層間に介在形成されている絶縁
膜、８は電源配線層と基板間に形成される容量、１０は
回路基板が有している抵抗成分である。
構造において、符号１は信号用のポンディングパッド、
２は電源配線用のポンディングパッド、３は接地配線用
のポンディングパッドであり、また、４は電源配線層、
５は接地配線層、８は集積回路基板である。さらに、７
は集積回路の内部ロジック、８は回路基板とゲート間、
およびゲートと電源配線層間に介在形成されている絶縁
膜、８は電源配線層と基板間に形成される容量、１０は
回路基板が有している抵抗成分である。
しかして、この従来例構造では、チップ外部からのノイ
ズが、電源配線用のポンディングパッド２を通して電源
配線層４に入力された場合、この電源配線層４上のノイ
ズを、回路基板６と電源配線層４との間に形成される容
量９によって吸収させ、内部ロジック７に伝えられるの
を阻止しており、また、この手段に併せて、電源配線用
のボンディングパッド２と電源配線層４との間に、抵抗
成分を挿入させて、同様に内部ロジック７への外部ノイ
ズの侵入を防１卜するのである。
ズが、電源配線用のポンディングパッド２を通して電源
配線層４に入力された場合、この電源配線層４上のノイ
ズを、回路基板６と電源配線層４との間に形成される容
量９によって吸収させ、内部ロジック７に伝えられるの
を阻止しており、また、この手段に併せて、電源配線用
のボンディングパッド２と電源配線層４との間に、抵抗
成分を挿入させて、同様に内部ロジック７への外部ノイ
ズの侵入を防１卜するのである。
〔発明が解決１７ようとする問題点〕
従来例での電源、接地配線構造は前記のように４ｖｉ成
されており、電源配線層と回路基板との間に容ｉｉ１を
形成するのみの構造であるために、電源配線層と接地ど
の間に十分な容量を構成できず、また、電源が供給され
るポンディングパッドと論理回路の電源配線との間に、
抵抗成分を挿入する手段を配置７た場合には、チップ内
部の電源電圧が低下Ｌ２て、装ｙノの動作特性を劣化さ
せると云う、それぞれに好ましくない問題点を有するも
のであった。
されており、電源配線層と回路基板との間に容ｉｉ１を
形成するのみの構造であるために、電源配線層と接地ど
の間に十分な容量を構成できず、また、電源が供給され
るポンディングパッドと論理回路の電源配線との間に、
抵抗成分を挿入する手段を配置７た場合には、チップ内
部の電源電圧が低下Ｌ２て、装ｙノの動作特性を劣化さ
せると云う、それぞれに好ましくない問題点を有するも
のであった。
この発明は゛、従来のこのような問題点を改善するため
になされたもので、その目的とするところは、電源配線
層と回路基板との間だけでなく、電源配線層と接地配線
層との間にも偵接、容楚を形成して、電源配線層を通し
てチップ内部に人力さねる惧れのあるノイズを、さＪう
により一層、効率良く吸収し得るように１７だ、この種
の半導体集積回路装置側ごおける電源、接地配線構造を
提供することである。
になされたもので、その目的とするところは、電源配線
層と回路基板との間だけでなく、電源配線層と接地配線
層との間にも偵接、容楚を形成して、電源配線層を通し
てチップ内部に人力さねる惧れのあるノイズを、さＪう
により一層、効率良く吸収し得るように１７だ、この種
の半導体集積回路装置側ごおける電源、接地配線構造を
提供することである。
前記目的を達成させるために、この発明に係る半導体集
積回路装置における電源、接ｊ１１３配線構造は、多層
金属配線技術を用い、集積回路周辺部において、電源配
線層と接地配線層とを、絶縁膜の介在により重ね合わせ
て配線させることにより、これらの′屯源、接地の各配
線層間にも容量を形成させたものである。
積回路装置における電源、接ｊ１１３配線構造は、多層
金属配線技術を用い、集積回路周辺部において、電源配
線層と接地配線層とを、絶縁膜の介在により重ね合わせ
て配線させることにより、これらの′屯源、接地の各配
線層間にも容量を形成させたものである。
従って、この発明に係る電源、接地配線構造では、従来
構造と同様に、電源配線層と回路基板との間に形成され
る容量によって、この電源配線層に入力されるノイズを
吸収するだけでなく、絶縁膜を介して重ね合わされた電
源配線層と接地配線層間に形成される容量によっても、
同ノイズを吸収することができる。
構造と同様に、電源配線層と回路基板との間に形成され
る容量によって、この電源配線層に入力されるノイズを
吸収するだけでなく、絶縁膜を介して重ね合わされた電
源配線層と接地配線層間に形成される容量によっても、
同ノイズを吸収することができる。
以下、この発明に係る半導体集積回路装置における電源
、接地配線構造の一実施例につき、第１図（ａ）、（ｂ
）を参照して詳細に説明する。
、接地配線構造の一実施例につき、第１図（ａ）、（ｂ
）を参照して詳細に説明する。
第１図（ａ）はこの実施例構造を適用した概要構成を示
す回路パターン要部のｙ面説明図であり、また、同図（
ｂ）は同上装置構造要部の拡大した断面図である。
す回路パターン要部のｙ面説明図であり、また、同図（
ｂ）は同上装置構造要部の拡大した断面図である。
すなわち、これらの第１図（ａ） 、 （ｂ）に示す実
施例構造においても、符号１１，１２．および１３は集
積回路周辺部に形成されるそれぞれに信号用のポンディ
ングパッド、電源配線用のポンディングパッド、および
接地配線用のポンディングパッドであり、また、１４は
ポンディングパッド１２の電源配線層、１５はポンディ
ングパッド１３の接地配線層、１６は集積回路を構成さ
せる集積回路基板である。さらに、１７は集積回路の内
部ロジック、１８は回路基板とゲート間、およびゲート
と電源配線層間に介在形成されている絶縁膜、１８は電
源配線層と回路基板間に形成される容量、２０は基板が
有している抵抗成分である。
施例構造においても、符号１１，１２．および１３は集
積回路周辺部に形成されるそれぞれに信号用のポンディ
ングパッド、電源配線用のポンディングパッド、および
接地配線用のポンディングパッドであり、また、１４は
ポンディングパッド１２の電源配線層、１５はポンディ
ングパッド１３の接地配線層、１６は集積回路を構成さ
せる集積回路基板である。さらに、１７は集積回路の内
部ロジック、１８は回路基板とゲート間、およびゲート
と電源配線層間に介在形成されている絶縁膜、１８は電
源配線層と回路基板間に形成される容量、２０は基板が
有している抵抗成分である。
しかして、この実施例構造の場合には、集積回路周辺部
において、前記電源配線層１４と接地配線Ｒ１５とを、
その相互間に絶縁膜２１を介して重ね合わせるように配
線させ、これらの電源、接地の各配線層１４．１５間に
、新たに容量２２を形成させたものである。そして、こ
の電源配線層１４と接地配線層１５との絶縁膜２１を介
した重ね合わせ配線は、いわゆる、多層金属配線技術を
用いることにより、極めて容易に形成し得るのである。
において、前記電源配線層１４と接地配線Ｒ１５とを、
その相互間に絶縁膜２１を介して重ね合わせるように配
線させ、これらの電源、接地の各配線層１４．１５間に
、新たに容量２２を形成させたものである。そして、こ
の電源配線層１４と接地配線層１５との絶縁膜２１を介
した重ね合わせ配線は、いわゆる、多層金属配線技術を
用いることにより、極めて容易に形成し得るのである。
従って、この実施例構造では、チップ外部からのノイズ
が、電源配線用のポンディングパッド１２を通して電源
配線層１４に入力された場合、この電源配線層１４−Ｆ
、のノイズは、回路基板１６と電源配線層１４との間に
形成される容量１８によって吸収させるほか、新たに電
源配線層１４と接地配線層１５との間に形成される容量
２２によっても効果的に吸収され、このようにして、人
力されるノイズを内部口シック１７に伝えることなく、
これを効率良く防止できるのである。
が、電源配線用のポンディングパッド１２を通して電源
配線層１４に入力された場合、この電源配線層１４−Ｆ
、のノイズは、回路基板１６と電源配線層１４との間に
形成される容量１８によって吸収させるほか、新たに電
源配線層１４と接地配線層１５との間に形成される容量
２２によっても効果的に吸収され、このようにして、人
力されるノイズを内部口シック１７に伝えることなく、
これを効率良く防止できるのである。
以上詳述したように、この発明によれば、集積回路周辺
部において、電源配線層と接地配線層とを、多層金属配
線技術を用い、絶縁膜を介して重ね合わせて配線させ、
従来からの電源配線層と回路基板間の容量に加えて、こ
れらの電源、接地の各配線層間にも容量を形成させたか
ら、これらの各容量構成によって、電源配線層に入力さ
れるノイズを効率的に吸収させることができ、また、新
だに形成される電源配線層と接地配線層間の容量は、集
積回路周辺部でのデッド・スペースを効果的に利用して
、しかも多層金属配線により重ね合わせて形成するので
、徒らに回路基板の占有面積を増加させることがなく、
電源配線層と接地配線層とを併設する場合に比較し、却
って占有面積を減少することすら可能であり、かつまた
電源配線用のポンディングパッドと電源配線層との間に
、抵抗成分を挿入させるものとは異なって、チップ内部
の電源電圧低下、ひいては装置の動作特性劣化を招く惧
れなどもなく、併せて構造自体も比較的簡単で容易に実
施し得るなどの優れた特長がある。
部において、電源配線層と接地配線層とを、多層金属配
線技術を用い、絶縁膜を介して重ね合わせて配線させ、
従来からの電源配線層と回路基板間の容量に加えて、こ
れらの電源、接地の各配線層間にも容量を形成させたか
ら、これらの各容量構成によって、電源配線層に入力さ
れるノイズを効率的に吸収させることができ、また、新
だに形成される電源配線層と接地配線層間の容量は、集
積回路周辺部でのデッド・スペースを効果的に利用して
、しかも多層金属配線により重ね合わせて形成するので
、徒らに回路基板の占有面積を増加させることがなく、
電源配線層と接地配線層とを併設する場合に比較し、却
って占有面積を減少することすら可能であり、かつまた
電源配線用のポンディングパッドと電源配線層との間に
、抵抗成分を挿入させるものとは異なって、チップ内部
の電源電圧低下、ひいては装置の動作特性劣化を招く惧
れなどもなく、併せて構造自体も比較的簡単で容易に実
施し得るなどの優れた特長がある。
第１図（ａ）、（ｂ）はこの発明に係る半導体集積回路
装置における電源、接地配線構造の一実施例を適用した
概要を示す回路パターン要部の平面説明図、および同上
装置構造要部の拡大した断面図であり、また第２図（ａ
）、（ｂ）は従来例による同上電源、接地配線構造の概
要を示す回路パターン要部の平面説明図、および同上装
置構造要部の拡大した断面図である。 １１・・・・信号用のポンディングパッド、１２・・・
・電源配線用のポンディングパッド、１３・・・・接地
配線用のポンディングパッド、１４・・・・電源配線層
、１５・・・・接地配線層、１６・・・・集積回路基板
、１７・・・・内部ロジック、１８・・・・電源配線層
と回路基板間の絶縁膜、１８・・・・電源配線層と回路
基板間の容量、２０・・・・回路基板のもつ抵抗成分、
２１・・・・電源配線層と接地配線層間の絶縁膜、２２
・・・・電源配線層と接地配線層間の容量。 代理人 大 岩 増 雄 第１因 １７；内部Ｕシ゛・ンク ／ｈｌ 第２図 手続補正書（自発） 昭和 年 月 日 特許庁長官殿 い １、事件の表示 特願昭 ６１−２６６２３２号２
、発明の名称 半導体集積回路装置における電源、接地配線構造３、補
正をする者 事件との関係 特許出願人 代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号５
、補正の対象 ６、補正の内容 （１）明細書３頁１２〜１３行の「論理回路の」を削除
する。 （２）同書６頁１７〜１８行の「吸収させる」を「吸収
される」と補正する。 （３）同書７頁９行の「形成させたから、」を「形成さ
せ、」と補正する。 以 上
装置における電源、接地配線構造の一実施例を適用した
概要を示す回路パターン要部の平面説明図、および同上
装置構造要部の拡大した断面図であり、また第２図（ａ
）、（ｂ）は従来例による同上電源、接地配線構造の概
要を示す回路パターン要部の平面説明図、および同上装
置構造要部の拡大した断面図である。 １１・・・・信号用のポンディングパッド、１２・・・
・電源配線用のポンディングパッド、１３・・・・接地
配線用のポンディングパッド、１４・・・・電源配線層
、１５・・・・接地配線層、１６・・・・集積回路基板
、１７・・・・内部ロジック、１８・・・・電源配線層
と回路基板間の絶縁膜、１８・・・・電源配線層と回路
基板間の容量、２０・・・・回路基板のもつ抵抗成分、
２１・・・・電源配線層と接地配線層間の絶縁膜、２２
・・・・電源配線層と接地配線層間の容量。 代理人 大 岩 増 雄 第１因 １７；内部Ｕシ゛・ンク ／ｈｌ 第２図 手続補正書（自発） 昭和 年 月 日 特許庁長官殿 い １、事件の表示 特願昭 ６１−２６６２３２号２
、発明の名称 半導体集積回路装置における電源、接地配線構造３、補
正をする者 事件との関係 特許出願人 代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号５
、補正の対象 ６、補正の内容 （１）明細書３頁１２〜１３行の「論理回路の」を削除
する。 （２）同書６頁１７〜１８行の「吸収させる」を「吸収
される」と補正する。 （３）同書７頁９行の「形成させたから、」を「形成さ
せ、」と補正する。 以 上
Claims (1)
- 多層金属配線を用いた半導体集積回路装置において、集
積回路周辺部の電源配線層と接地配線層とを、相互間に
絶縁膜を介し重ね合わせて配線させ、これらの電源、接
地の各配線層間に容量を形成させたことを特徴とする半
導体集積回路装置における電源、接地配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61266232A JPS63120446A (ja) | 1986-11-08 | 1986-11-08 | 半導体集積回路装置における電源，接地配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61266232A JPS63120446A (ja) | 1986-11-08 | 1986-11-08 | 半導体集積回路装置における電源，接地配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63120446A true JPS63120446A (ja) | 1988-05-24 |
Family
ID=17428106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61266232A Pending JPS63120446A (ja) | 1986-11-08 | 1986-11-08 | 半導体集積回路装置における電源，接地配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63120446A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0434950A (ja) * | 1990-05-30 | 1992-02-05 | Nec Corp | 半導体集積回路装置 |
| JPH0456266A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | Ｌｓｉチップおよびｌｓｉ電源ノイズ低減方法 |
| KR19990076169A (ko) * | 1998-03-28 | 1999-10-15 | 윤종용 | 반도체 장치의 레이 아웃 구조 |
| US6121645A (en) * | 1996-06-26 | 2000-09-19 | Oki Electric Ind Co Ltd | Noise-reducing circuit |
| DE102004061575A1 (de) * | 2004-05-17 | 2005-12-15 | Mitsubishi Denki K.K. | Leistungshalbleitervorrichtung |
| JP2011049362A (ja) * | 2009-08-27 | 2011-03-10 | Seiko Epson Corp | 半導体回路装置の製造方法、半導体回路装置、及び電気光学装置 |
| JP2014140035A (ja) * | 2014-01-23 | 2014-07-31 | Seiko Epson Corp | 半導体回路装置の製造方法および半導体回路装置 |
| JP2015156492A (ja) * | 2015-03-05 | 2015-08-27 | セイコーエプソン株式会社 | 半導体回路、転写元基板、転写先基板、半導体回路装置、及び電気光学装置 |
-
1986
- 1986-11-08 JP JP61266232A patent/JPS63120446A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0434950A (ja) * | 1990-05-30 | 1992-02-05 | Nec Corp | 半導体集積回路装置 |
| JPH0456266A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | Ｌｓｉチップおよびｌｓｉ電源ノイズ低減方法 |
| US6121645A (en) * | 1996-06-26 | 2000-09-19 | Oki Electric Ind Co Ltd | Noise-reducing circuit |
| KR19990076169A (ko) * | 1998-03-28 | 1999-10-15 | 윤종용 | 반도체 장치의 레이 아웃 구조 |
| DE102004061575A1 (de) * | 2004-05-17 | 2005-12-15 | Mitsubishi Denki K.K. | Leistungshalbleitervorrichtung |
| US7368825B2 (en) | 2004-05-17 | 2008-05-06 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
| JP2011049362A (ja) * | 2009-08-27 | 2011-03-10 | Seiko Epson Corp | 半導体回路装置の製造方法、半導体回路装置、及び電気光学装置 |
| JP2014140035A (ja) * | 2014-01-23 | 2014-07-31 | Seiko Epson Corp | 半導体回路装置の製造方法および半導体回路装置 |
| JP2015156492A (ja) * | 2015-03-05 | 2015-08-27 | セイコーエプソン株式会社 | 半導体回路、転写元基板、転写先基板、半導体回路装置、及び電気光学装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0964284A (ja) | 半導体集積回路 | |
| JP2001284537A (ja) | 半導体装置およびその製造方法 | |
| JPS63120446A (ja) | 半導体集積回路装置における電源，接地配線構造 | |
| JPH02163960A (ja) | 半導体装置 | |
| US5585664A (en) | Semiconductor integrated circuit device | |
| JP2005005445A (ja) | 混成集積回路装置 | |
| JP2008071931A (ja) | 半導体装置 | |
| KR930009022B1 (ko) | 반도체장치 | |
| JPS5954248A (ja) | 半導体装置 | |
| JPH073642Y2 (ja) | 半導体装置 | |
| JPS5972152A (ja) | マスタスライス方式集積回路 | |
| JP2003168761A (ja) | 半導体装置 | |
| TWI538117B (zh) | 半導體封裝 | |
| JP3075858B2 (ja) | 半導体集積回路装置 | |
| JPH02121362A (ja) | 半導体装置 | |
| JPH02114697A (ja) | 混成集積回路装置 | |
| JPS63184358A (ja) | 半導体集積回路 | |
| JPS605542A (ja) | 半導体装置 | |
| JPS63300542A (ja) | 半導体集積回路装置 | |
| JPH05291259A (ja) | 半導体装置 | |
| JPH02121393A (ja) | 多層プリント基板装置 | |
| TWI252637B (en) | Method for inhibiting EMI for audio signals | |
| JPH02264432A (ja) | 半導体装置 | |
| JPH088362A (ja) | 半導体装置 | |
| JPH04326565A (ja) | 半導体集積回路装置 |