CN105144856B - 多层布线基板及其制造方法、以及探针卡用基板 - Google Patents

多层布线基板及其制造方法、以及探针卡用基板 Download PDF

Info

Publication number
CN105144856B
CN105144856B CN201380075949.1A CN201380075949A CN105144856B CN 105144856 B CN105144856 B CN 105144856B CN 201380075949 A CN201380075949 A CN 201380075949A CN 105144856 B CN105144856 B CN 105144856B
Authority
CN
China
Prior art keywords
insulating barrier
wiring electrode
layer wire
wire substrate
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380075949.1A
Other languages
English (en)
Other versions
CN105144856A (zh
Inventor
大坪喜人
目黑徹
菅达典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN105144856A publication Critical patent/CN105144856A/zh
Application granted granted Critical
Publication of CN105144856B publication Critical patent/CN105144856B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Abstract

本发明获得可实现布线结构的高密度化的多层布线基板。多层布线基板(1)中，在具有第1绝缘层(3)和层叠在第1绝缘层(3)的下表面的第2绝缘层(4)的层叠体(2)内设置有印刷布线电极(7，11)，印刷布线电极(7，11)通过导电糊料的印刷及烧成来形成，该印刷布线电极(7，11)具有位于第2绝缘层(4)上的第1布线电极部分(7a，11a)和与第1布线电极部分(7a，11a)相连的第2布线电极部分(7b，11b)，第2布线电极部分(7b，11b)到达贯通孔(3a，3b)内，并进一步露出到第1绝缘层(3)的上表面。

Description

多层布线基板及其制造方法、以及探针卡用基板
技术领域
本发明涉及具有多个绝缘层的多层布线基板及其制造方法。更详细而言，本发明涉及具有连接层间的布线电极部分的多层布线基板及其制造方法、以及探针卡用基板。
背景技术
以往，为了实现布线结构的高密度化，广泛使用多层基板。在下述的专利文献1中，公开了将多个绝缘层层叠而成的多层基板。在该多层基板的上表面安装有半导体元件。在半导体元件的下表面设置有多个凸点。另一方面，在多层基板的上表面形成有多个端子电极。多个上述凸点与多个端子电极连接。因此，多个端子电极的间隔与多个凸点的间隔相对应，非常狭窄。
另一方面，在多层基板的下表面配置有用于与外部连接的多个外部连接端子。该多个外部连接端子间的间距设置得比上表面的端子电极间的间距要宽。由此，容易与外部进行连接。上述端子电极与下表面的外部连接端子的连接通过设置于多层基板内的布线电极来进行。即，具有配置在多层基板的绝缘层上的层上布线导体、以及设置成贯通绝缘层以连接层上布线导体彼此的过孔导体。即，使用过孔导体作为层间连接导体。
现有技术文献
专利文献
专利文献1：日本专利特开2008-300482号公报
发明内容
发明所要解决的技术问题
在专利文献1记载的多层布线导体中，还进一步谋求布线结构的高密度化。由此，能实现多层布线基板的小型化。此外，还可与具有被配置成更高密度的凸点等的半导体元件等相对应。
然而，在专利文献1记载的现有的多层布线基板中，布线结构的高密度化是有限制的。这是由下述理由引起的。
首先，层上布线导体及上述过孔导体用不同方法来形成。因此，像上述多层布线基板那样，在从上表面向下表面连接有多个层上布线导体和多个过孔导体的结构中，各层上布线导体、各过孔导体的形成工序中的加工误差、位置偏差等会累积。因此，层上布线导体和过孔导体之间可能会产生连接不良。
为了防止上述那样的连接不良，在层上布线导体中，不得不扩大与过孔导体连接的部分的面积，或将过孔导体本身变粗。
然而，在像上述那样增大与过孔导体连接的层上布线导体部分、过孔导体的直径的情况下，会妨碍在面方向的布线结构的高密度化。即，布线结构的高密度化是有限制的。
本发明的目的在于提供一种能实现布线结构的高密度化的多层布线基板及其制造方法。此外，本发明的其它目的在于提供一种能实现布线结构的高密度化的具有多层布线基板的探针卡用基板。
解决技术问题所采用的技术手段
本发明所涉及的多层布线基板包括层叠体和形成于层叠体内的布线电极。层叠体具有第1绝缘层和层叠在第1绝缘层的下表面的第2绝缘层。
所述布线电极为通过导电糊料的印刷及烧成来形成的印刷布线电极。第1绝缘层具有沿层叠体的层叠方向贯通该第1绝缘层的贯通孔。所述印刷布线电极具有第1布线电极部分和第2布线电极部分。第1布线电极部分位于所述第2绝缘层上。另一方面，第2布线电极部分与第1布线电极部分相连，到达设置于所述第1绝缘层的所述贯通孔内，并进一步露出到第1绝缘层的上表面。
本发明所涉及的多层布线基板的某一特定方面中，在所述印刷布线电极的所述第2布线电极部分的露出到所述第1绝缘层的上表面的部分的至少一部分的下方，所述第2绝缘层的上表面比所述第2绝缘层的剩余部分更向所述第1绝缘层侧隆起。
本发明所涉及的多层布线基板中，可设置多个所述印刷布线电极。
本发明所涉及的多层布线基板中，优选为，所述第1绝缘层位于构成所述层叠体的多个绝缘层中的最外层。由此，在最外层，可实现布线电极结构的高密度化。
本发明所涉及的多层布线基板的其它特定方面中，所述印刷布线电极包括第3布线电极部分，该第3布线电极部分与作为所述第2布线电极部分的端部的、且和所述第1布线电极部分一侧为不同侧的端部相连，通过所述贯通孔，到达第2绝缘层上。
本发明所涉及的探针卡用基板具有根据本发明构成的多层布线基板、以及设置于该多层布线基板的一面的多个探针。
本发明所涉及的多层布线基板的制造方法为获得本发明所涉及的多层布线基板的方法，包括以下各工序。
形成具有贯通孔的第1绝缘层的工序。
在第2绝缘层上通过印刷导电糊料来形成布线图案的工序。
在所述第2绝缘层上层叠所述第1绝缘层以使得所述贯通孔重叠在所述布线图案上的工序。
将包含所述第1绝缘层及第2绝缘层的层叠体沿层叠方向进行压接从而将所述布线图案埋入所述第1绝缘层的所述贯通孔内的工序。
本发明所涉及的多层布线基板的制造方法的其它特定方面中，还包括在所述第1绝缘层的层叠方向外侧及所述第2绝缘层的层叠方向外侧中的至少一方层叠至少一层其它绝缘层的工序。
本发明所涉及的多层布线基板的制造方法的其它特定方面中，将所述其它绝缘层层叠于所述第2绝缘层的层叠方向外侧，使得所述第1绝缘层成为层叠的最外侧表面。
发明效果
根据本发明所涉及的多层布线基板及其制造方法，印刷布线电极具有第2布线电极部分，该第2布线电极部分与第1布线电极部分相连，到达设置于第1绝缘层的贯通孔内，并进一步露出到第1绝缘层的上表面，因此，可实现多层布线基板中的布线结构的高密度化、特别是多层布线基板的绝缘层的面方向上的布线结构的高密度化。
附图说明
图1是本发明实施方式1所涉及的多层布线基板的正面剖视图。
图2(a)～图2(c)是实施方式1的多层布线基板中的第1～第3绝缘层的各示意俯视图。
图3是用于说明作为本发明实施方式2的多层布线基板的制造方法的示意剖视图。
图4是实施方式1的变形例所涉及的多层布线基板的正面剖视图。
图5是本发明实施方式3所涉及的多层布线基板的正面剖视图。
图6(a)～图6(c)是实施方式3所涉及的多层布线基板中的第1～第3绝缘层的各示意俯视图。
图7(a)～图7(c)是本发明实施方式4所涉及的多层布线基板中的第1～第3绝缘层的各示意俯视图。
图8是本发明实施方式5所涉及的多层布线基板的正面剖视图。
图9是本发明实施方式6所涉及的多层布线基板的正面剖视图。
图10(a)～图10(c)是本发明实施方式6所涉及的多层布线基板中的第1～第3绝缘层的各示意俯视图。
图11是表示作为本发明的实施方式7的应用于复合模块的应用示例的正面剖视图。
图12是表示作为本发明的实施方式8的应用于探针卡用基板的应用示例的正面剖视图。
具体实施方式
下面，参照附图，通过说明本发明的具体实施方式来阐明本发明。
图1是本发明实施方式1所涉及的多层布线基板的正面剖视图。多层布线基板1具有层叠体2。层叠体2具有从上向下依次层叠第1～第4绝缘层3～6而成的结构。具体而言，层叠体2是通过将陶瓷生片与后述的布线电极一起进行层叠并进行烧成而得到的。作为上述陶瓷，并没有特别限定，但优选使用LTCC(低温烧成陶瓷)等。由于LTCC的尺寸精度较高，因此，能进一步实现布线结构的高密度化。
在绝缘体2内形成有印刷布线电极7、11。以印刷布线电极7为代表来对印刷布线电极7、11进行说明。
印刷布线电极7通过对导体糊料进行丝网印刷及烧成来形成。在第1绝缘层3中形成有贯通孔3a、3b。印刷布线电极7具有位于第2绝缘层4上的第1布线电极部分7a。此外，印刷布线电极7具有与第1布线电极部分7a相连的第2布线电极部分7b。第2布线电极部分7b到达贯通孔3a内、且露出至第1绝缘层3的上表面3c。
一个印刷布线电极7具有作为层上布线导体的第1布线电极部分7a和作为层间连接导体的第2布线电极部分7b。第2布线电极部分7b还在露出至第1绝缘层3的上表面3c的部分中起到作为与外部连接用的端子电极的功能。
印刷布线电极11也同样具有第1布线电极部分11a和第2布线电极部分11b。
本实施方式的多层布线基板1的特征在于，设置有上述印刷布线电极7、11。如上所述，印刷布线电极7、11实现层上布线导体和层间连接导体这两者的功能。因此，无需以不同的工序来形成现有的多层布线基板中的层上布线导体和过孔导体。如上所述，在将作为层上布线导体的布线电极与过孔导体连接的方法中，布线结构的高密度化是有限制的。此外，连接过孔导体的电极焊盘也必须比过孔导体要大。因而，难以实现高密度化。
与此相对地，对于印刷布线电极7，由后述的制造方法所明确的那样，能够仅需在陶瓷生片上印刷导电糊料，并与构成第1绝缘层3的陶瓷生片进行层叠和压接来形成。因而，可容易地实现高密度化。
此外，在现有的多层布线基板中，过孔导体需要贯通陶瓷片材。因此，过孔导体的直径必须达到10μmm～100μmm左右的大小。因此，与过孔导体连接的电极焊盘必须更大。
与此相对地，本实施方式中，仅需使印刷布线电极7的布线电极部分7b露出到第1绝缘层3上即可。因此，可以减小与层间连接部分相连的、且露出到上表面的部分的面积。因此，可减小电极焊盘的尺寸。
此外，在利用了现有的过孔导体的结构中，存在过孔导体与层上布线电极的连接部分。因此，阻抗在连接部分发生变化，从而特性有可能发生劣化。与此相对地，印刷布线电极7、11在其内部没有阻抗会发生变化的连接部分。因此，能减小连接部分，抑制特性的劣化。
除此之外，在现有的多层布线基板中，若要实现高密度化，则由于位于直径为10μmm～100μmm的过孔导体间的陶瓷在烧结收缩时的应力，可能会在陶瓷中产生裂纹。与此相对地，在本实施方式中，印刷布线电极7具有5μm～20μm左右的膜厚，在第1绝缘层3中，如图所示的那样在相对于层叠方向倾斜的方向贯通第1绝缘层3。因此，对印刷布线电极7、11间的陶瓷的影响也较小。因此，在烧结后的多层布线基板1中不易产生陶瓷的裂纹。
此外，在现有的多层布线基板中，过孔导体的体积较大，并且陶瓷与过孔导体的烧结强度不同，因此，过孔导体可能会隆起，或在多层布线基板表面可能会发生翘起、弯曲。与此相对地，在本实施方式中，在多层布线基板1的上表面侧未设置这种体积较大的过孔导体。此外，印刷布线电极7、11的体积较小。因而，不易产生隆起，也不易在多层布线基板1的上表面产生翘曲、弯曲。由此，能提高多层布线基板的平坦性。
另外，在现有的多层布线基板中，过孔导体是通过利用激光形成贯通孔并向该贯通孔内填充导电糊料而形成的。因而，过孔导体的形成成本较高。与此相对地，在本实施方式中，印刷布线电极7、11通过丝网印刷来形成。因此，能大幅降低制造成本。
多层布线基板1的特征在于，具有上述印刷布线电极7、11。返回至图1，印刷布线电极7的第1布线电极部分7a与过孔导体8相连接。过孔导体8被设置成贯通第2绝缘层4。过孔导体8的下端与形成于第3绝缘层5上的布线电极9相连接。布线电极9与设置成贯通第3绝缘层5的过孔导体10的上端相连接。
上述过孔导体8、布线电极9及过孔导体10与现有的多层布线基板中的布线电极和过孔导体同样的方式来构成。
在印刷布线电极11的下方也同样地设置有过孔导体12、布线电极13以及过孔导体14。
图2(a)是上述第1绝缘层3的示意俯视图。此处，在第1绝缘层3上，使印刷布线电极7、11的第2布线电极部分7b、11b露出。
图2(b)是第2绝缘层4的示意俯视图。此处，存在第1布线电极部分7a、11a。另外，虚线的圆表示图1所示的过孔导体8、12。
图2(c)是图1所示的第3绝缘层5的示意俯视图。此处，示出布线电极9、13。布线电极9、13内的虚线表示位于下方的过孔导体10、14。
在多层布线基板1中，在印刷布线电极7、11的下方与以往的多层布线基板同样地连接有过孔导体8、10、12、14和布线导体9、13。但是，在本发明中，也可以在层叠方向上连接多个印刷布线电极7、11，以形成布线结构，来代替过孔导体8、10、12、14和布线导体9、13。在此情况下，能实现布线结构进一步的高密度化、多层布线基板的平坦性的提高以及制造成本的降低。然而，像本实施方式那样，即使是在层叠方向上仅设置有1个印刷布线电极7或11的结构，如上所述，也能实现布线结构的高密度化、特性劣化的抑制、制造成本的降低等。
此外，在本实施方式中，在多层布线基板1的最外侧表面，由于印刷布线电极7、11的第2布线电极部分7b、11b露出，因此，如上所述，能实现电极焊盘的小型化、有效地抑制最外侧层的陶瓷的裂纹。除此之外，多层布线基板1的上表面的平坦性也得以提高。
另外，图示为位于最下方的过孔导体10、14在图1中未图示的部分与其它布线电极等电连接。
对于这种将过孔导体10、14连接到用于与外部连接的端子电极的结构没有特别限定。
此外，对于形成上述布线结构的各电极的构成材料没有特别限定。即，利用包含适当的导电性粉末的导电糊料，可形成印刷布线电极7、11、布线电极9、13、过孔导体8、12、10、14等。
如上所述，除第1及第2绝缘层3、4以外，还可适当地层叠上述第3、第4绝缘层5、6那样的1层以上的其它绝缘层。而且，如本实施方式那样，在第1绝缘层3位于最外侧面的情况下，其它绝缘层被层叠于第2绝缘层的与第1绝缘层相反侧的面。但是，其它绝缘层的层叠方式不限于此。
接下来，作为本发明的实施方式2，参照图3说明多层布线基板的制造方法。图3中，示意性地表示了仅制造实施方式1的多层布线基板1的图1的左侧部分的工序。因此，通过对相同部分标注相同的参照编号，从而省略详细说明。
首先，如图3(a)所示，准备具有贯通孔3a的陶瓷生片3A。另一方面，准备用于构成第2绝缘层4的第2陶瓷生片4A。
在第2陶瓷生片4A上利用导电糊料的丝网印刷来形成印刷布线电极7A。印刷布线电极7A被设置成在第1陶瓷生片3A层叠于第2陶瓷生片4A上时，贯通孔3a位于印刷布线电极7A内。在第2陶瓷生片4A中形成有过孔导体8。过孔导体8通过向贯通孔填充导电糊料来形成。
接下来，如图3(b)所示，在层叠有第3及第4陶瓷生片5A、6A的层叠结构上，层叠上述第2陶瓷生片4A。在第3陶瓷生片5A的上表面形成有布线电极9。此外，在第3陶瓷生片5A形成有过孔导体10，从而与布线电极9连接。
接下来，如图3(b)的箭头A所示，在第2陶瓷生片4A上层叠第1陶瓷生片3A并进行压接。利用该压接，如图3(c)所示，印刷布线电极7A进入贯通孔3a内。其结果是，形成第1布线电极部分7a和上述第2布线电极部分7b。
然后，对包含第1～第4陶瓷生片3A～6A的上述坯体芯片进行烧成。由此，形成图1所示的多层布线基板1的布线电极。
由上述制造方法可明确，在形成印刷布线电极7时，准备导电糊料的丝网印刷、具有贯通孔3a的第1陶瓷生片3A，并进行压接、烧成即可。因此可知，可实现制造工序的简化。
此外，优选为如图1及图3(c)所示，在印刷布线电极7的露出到第1绝缘层3的上表面的部分的至少一部分的下方，第2绝缘层4的上表面比剩余部分更要向第1绝缘层3一侧隆起。由此，能从下方对印刷布线电极7的第2布线电极部分7b进行打底，牢固地进行支承。因此，能将第2布线电极部分7b在其露出到第1绝缘层3的上表面的部分与其它布线电极、凸点等进行可靠地电连接。
图1及图3(c)中，在位于上述第2绝缘层4下方的第3绝缘层5及第4绝缘层6中，在上述印刷布线电极7的第2布线电极部分7b的至少一部分的下方，也形成为比剩余的绝缘层部分更要向上方隆起。这是由如下原因导致的：从上述制造方法可知，在将多个陶瓷生片进行层叠、压接时，随着构成印刷布线电极7的导电糊料进入贯通孔3a，下方的陶瓷生片向上方移动。
但是，在本发明中，在印刷布线电极7的第2布线电极部分7b的露出到第1绝缘层3的部分，位于下方的第2绝缘层4也可不向上方隆起。
另外，为了提高多层布线基板1的上表面的平坦性，也可利用适当的研磨方法来研磨多层布线基板1的上表面，以使其平坦化。图4是由此使上表面平坦化后的变形例所涉及的多层布线基板1A的正面剖视图。通过该研磨，印刷布线电极7、11的露出到第1绝缘层3的上表面3c的部分的面积稍微变小，但能有效提高上表面的平坦性。除此之外，根据情况，有时也希望进一步减小露出到上表面的印刷布线电极的面积。在此情况下，如本变形例那样，优选通过研磨来减小印刷布线电极7、11的露出到上表面的部分。
图5是本发明实施方式3所涉及的多层布线基板的正面剖视图。多层布线基板21具有层叠体22。在层叠体22中，层叠有绝缘层23～26。在多层布线基板21中，设置有印刷布线电极27、29。图6(a)～(c)是上述绝缘层23～25的各示意俯视图。图6(a)的虚线B及图6(b)的虚线C分别表示印刷布线电极27、29的未露出到绝缘层23、24的上表面的部分的轮廓。
以印刷布线电极27为代表来对印刷布线电极27、29进行说明。印刷布线电极27从绝缘层23的上表面23c到达绝缘层25的上表面。即，印刷布线电极27具有位于绝缘层24上的第1布线电极部分27a和与第1布线电极部分27a相连的第2布线电极部分27b。
第2布线电极部分27b到达绝缘层23的贯通孔23a、且露出到绝缘层23的上表面23c即多层布线基板21的上表面。因此，具有第1布线电极部分27a和第2布线电极部分27b的结构与实施方式1的印刷布线电极7相同。
本实施方式与实施方式1的不同点在于，在第1布线电极部分27a的下方还连接有第2布线电极部分27d及第1布线电极部分27c。第1布线电极部分27c位于绝缘层25上，且以与第1布线电极部分27c相连的方式设置有第2布线电极部分27d。第2布线电极部分27d到达设置于绝缘层24的贯通孔24a内，进一步地在绝缘层24的上表面露出，且与第1布线电极部分27a相连。
第2印刷布线电极29也与第1印刷布线电极27同样地形成。
在印刷布线电极27的第1布线电极部分27c的下表面电连接有设置于绝缘层25的过孔导体28。同样地，印刷布线电极29与过孔导体30电连接。
如本实施方式那样，印刷布线电极27可跨越3层以上的绝缘层来形成。即，可形成为使第2绝缘层24位于第1绝缘层23的下方，在该第2绝缘层24和其下方的绝缘层25再次重复地形成第2布线电极部分27d及第1布线电极部分27c。由此，与实施方式1相比，能进一步有效实现布线结构的高密度化、低成本化、电气特性的劣化抑制。
图7(a)～(c)是实施方式4所涉及的多层布线基板中的绝缘层的各示意俯视图。图7(a)～(c)是相当于图6(a)～(c)的图。实施方式4的多层布线基板具有与实施方式3同样的正面剖视结构。即，实施方式4的多层布线基板也具有图5所示的剖视结构。因此，通过对相同部分标注相同的参照编号，从而省略其说明。
实施方式4与实施方式3的不同点在于，如图7(b)及(c)所示，印刷布线电极27、29的平面形状不同。即，如图7(b)所示，印刷布线电极27在第1布线电极部分27a弯曲成L字状。
如图7(c)所示，第1布线电极部分27c中，第1布线电极部分27c在两处部位朝正交方向弯曲。这样，使印刷布线电极27在第1布线电极部分27a、27c具有弯曲部的形状而非带状，从而能使具有印刷布线电极27的布线结构实现进一步的高密度化。
更具体而言，在作为最上层的绝缘层23的上表面，印刷布线电极27彼此间、印刷布线电极29彼此间、印刷布线电极27、29间的间距，即第2印刷布线电极27b彼此间、第2印刷布线电极29b彼此间、以及第2印刷布线电极27b、29b间的各间距较窄。与此相对地，通过使第1布线电极部分27a、27c成为上述那样的形状，因此，在下方的绝缘层侧，在至少一部分能扩大过孔导体28彼此间、过孔导体30彼此间及过孔导体28、30间的各间距。因此，在多层布线基板21中，与上表面的电极间距相比，能进一步扩大下表面的电极间距。
因此，在上表面，装载具有间距较窄的凸点、电极的元器件，在下表面，可容易地实现与外部的电连接。
图8是本发明实施方式5所涉及的多层布线基板的正面剖视图。本实施方式的多层布线基板31中，在实施方式1的多层布线基板1的最上层进一步层叠有第3绝缘层32。在第3绝缘体层32形成有过孔导体33、34。过孔导体33、34的上表面露出。过孔导体33、34的下表面与印刷布线电极7、11的第2布线电极部分7b、11b相连接。这样，本发明中，印刷布线电极7、11也不位于多层布线基板的最外侧层。
图9是本发明实施方式6所涉及的多层布线基板的正面剖视图。多层布线基板41具有层叠体42。层叠体42具有层叠第1绝缘层43、第2绝缘层44、第3绝缘层45及第4绝缘层46而成的结构在层叠体42中，设置有印刷布线电极47、51。本实施方式中，除了设置有印刷布线电极47、51之外，与实施方式1的多层布线基板1相同。即，在第2绝缘体层44形成有过孔导体8、12。为了与过孔导体8、12连接，在第3绝缘层45上形成布线电极9、13，过孔导体10、14设置在第3绝缘层45上。
以印刷布线电极47为代表来对印刷布线电极47、51进行说明。
印刷布线电极47具有位于第2绝缘层44上的第1布线电极部分47a。为了与第1布线电极部分47a相连，设置有到达贯通孔43a的第2布线电极部分47b。第2布线电极部分47b露出到第1绝缘层43的上表面43c。因此，第1布线电极部分47a及第2布线电极部分47b与多层布线基板1中的第1布线电极部分7a及第2布线电极部分7b相同。
在本实施方式中，为了与第2布线电极部分47b相连，设置有第3布线电极部分47c。第3布线电极部分47c与作为第2布线电极部分47b的端部的、且和与上述第1布线电极部分47a相连的一侧的端部为不同侧的端部相连。第3布线电极部分47c通过贯通孔43a，再次到达第2绝缘层44上。印刷布线电极51也同样具有第1布线电极部分51a、第2布线电极部分51b及第3布线电极部分51c。
图10(a)～(c)是上述第1～第3绝缘层43～45的各示意俯视图。如将图10(a)及(b)进行对比可知，在印刷布线电极47中，在俯视的情况下，第1、第3布线电极部分47a、47c位于露出到上表面的第2布线电极部分47b的两侧。
如本实施方式那样，可使第2布线电极部分47b不仅与第1布线电极部分47a相连，还进一步与第3布线电极部分47c相连。在此情况下，印刷布线电极47在层叠体42内被埋设在第1布线电极部分47a和第2布线电极部分47b这两者中。因此，能提高印刷布线电极47与层叠体42的结合强度。由此，在利用第2布线电极部分47b来与外部接合的情况下，能提高接合强度。此外，能减小起到作为电极焊盘的作用的露出部分的面积。
另外，第1布线电极部分47a及第3布线电极部分47c的平面形状不一定需要如图10(b)所示那样为带状的形状，可为L字状、直线状等任意的平面形状。
图11是表示作为本发明的实施方式7的将本发明的多层布线基板应用于复合模块的应用示例的正面剖视图。复合模块61具有本发明的多层布线基板的结构。
在层叠体62中，层叠有第1～第5绝缘层63～67。在层叠有第1、第2绝缘层63、64的部分，设置有与实施方式1同样的印刷布线电极7、7、11、11。在印刷布线电极7、11的露出到第1绝缘层63的部分放置IC等具有窄间距凸点的电子元器件71。
IC等具有窄间距凸点的电子元器件71在下表面具有凸点71a～71d。凸点71a～71d与印刷布线基板7、11的露出到第1绝缘层63的部分相抵接。在此情况下，即使在IC等具有窄间距凸点的电子元器件71的凸点71a～71d的间距较窄的情况下，在复合模块61中，也可将印刷布线电极7、11的露出到上表面的部分的间距变窄来进行应对。
另外，印刷布线电极7、11的露出到第1绝缘层63的部分构成与电子元器件的连接部。
另一方面，在复合模块61的下方侧，形成有用于与外部连接的端子电极68a～68f。端子电极68a～68f与上述印刷布线电极7、11中的任一个电连接。端子电极68a～68f的间距比印刷布线电极7、11的露出到复合模块61的上表面的部分的间距要宽很多。因此，可容易地与外部进行电连接。
另外，与实施方式1同样，在印刷布线电极7、11的下端侧连接有过孔导体8、布线电极9、过孔导体10、过孔导体12、布线电极13及过孔导体14。
此外，复合模块61中，在层叠体62中与连接IC等具有窄间距凸点的电子元器件71的部分不同的部分，安装有电容器72、73等电子元器件。该电容器72、73也与上述印刷布线电极7、11的露出到层叠体62的上表面的部分电连接。
在复合模块61中，也与上述多层布线基板1同样，使用印刷布线电极7、11，因此，可实现布线结构的高密度化及成本的降低等。
另外，作为本实施方式的复合模块的具体例，可举出无线LAN用模块、移动电话用的天线开关模块等。此外，作为这些模块中使用的窄间距凸点的电子元器件，有开关IC或RF-IC等半导体元器件、或者SAW滤波器或SAW双工器等的SAW器件等。
图12是表示作为本发明的实施方式8的探针卡用基板的正面剖视图。
本实施方式的探针卡用基板81具有第1绝缘层63。在第1绝缘层63上形成有由绝缘性材料构成的薄膜层83。该薄膜层83由适当的绝缘性材料构成。
进一步在薄膜层83上设置有多个探针82。多个探针82在未图示的部分延伸至薄膜层83内。而且，多个探针82的未图示一侧的端部经由设置于薄膜层83内的布线电极与印刷布线电极7、11电连接。即，形成于薄膜层83的布线电极到达薄膜层83的下表面。该布线电极与印刷布线电极7、11的露出到层叠体62的上表面即露出到绝缘层63的上表面的部分电连接。
因此，在探针卡用基板81中，也与多层布线基板1同样，具有印刷布线电极7、11，因此，可实现布线结构的高密度化及成本的降低等。
标号说明
1、1A 多层布线基板；
2 层叠体；
3～6 第1～第4绝缘层；
3A～6A 第1～第4陶瓷生片；
3a，3b 贯通孔；
3c 上表面；
7，7A 印刷布线电极；
7a，7b 第1、第2布线电极部分；
8，12 过孔导体；
9，13 布线电极；
10，14 过孔导体；
11 印刷布线电极；
11a，11b 第1、第2布线电极部分；
21 多层布线基板；
22 层叠体；
23～26 绝缘层；
23a，24a 贯通孔；
23c 上表面；
27 印刷布线电极；
27a，27c 第1布线电极部分；
27b，27d 第2布线电极部分；
28，30 过孔导体；
29 印刷布线电极；
31 多层布线基板；
32 第3绝缘层；
33，34 过孔导体；
41 多层布线基板；
42 层叠体；
43～46 第1～第4绝缘层；
43a 贯通孔；
43c 上表面；
47 印刷布线电极；
47a～47c 第1～第3布线电极部分；
51 印刷布线电极；
51a～51c 第1～第3布线电极部分；
61 复合模块；
62 层叠体；
63～67 第1～第5绝缘层；
68a～68f 端子电极；
71 IC等具有窄间距凸点的电子元器件；
71a～71d 凸点；
72，73 电容器；
81 探针卡用基板；
82 探针；
83 薄膜层。

Claims (9)

1.一种多层布线基板，其特征在于，包括：
具有第1绝缘层和层叠在第1绝缘层的下表面的第2绝缘层的层叠体；以及
形成于所述层叠体内的布线电极，
所述布线电极为通过导电糊料的印刷及烧成而形成的印刷布线电极，
所述第1绝缘层具有沿所述层叠体的层叠方向贯通该第1绝缘层的贯通孔，
所述印刷布线电极具有第1布线电极部分和第2布线电极部分，该第1布线电极部分位于所述第2绝缘层上，该第2布线电极部分与所述第1布线电极部分相连，到达设置于所述第1绝缘层的所述贯通孔内，并进一步露出到所述第1绝缘层的上表面，且所述第1布线电极部分和所述第2布线电极部分为一体物。
2.如权利要求1所述的多层布线基板，其特征在于，
在所述印刷布线电极的所述第2布线电极部分的露出到所述第1绝缘层的上表面的部分的至少一部分的下方，所述第2绝缘层的上表面比所述第2绝缘层的剩余部分更向所述第1绝缘层侧隆起。
3.如权利要求1或2所述的多层布线基板，其特征在于，
设置有多个所述印刷布线电极。
4.如权利要求1或2所述的多层布线基板，其特征在于，
所述第1绝缘层位于构成所述层叠体的多个绝缘层中的最外层。
5.如权利要求1或2所述的多层布线基板，其特征在于，
所述印刷布线电极包括第3布线电极部分，该第3布线电极部分与作为所述第2布线电极部分的端部的、且和所述第1布线电极部分一侧为不同侧的端部相连，通过所述贯通孔，到达第2绝缘层上。
6.一种探针卡用基板，其特征在于，
具有权利要求1至5中任一项所述的多层布线基板、以及设置于该多层布线基板的一面侧的多个探针。
7.一种多层布线基板的制造方法，是权利要求1至5中任一项所述的多层布线基板的制造方法，其特征在于，包括：
形成具有贯通孔的第1绝缘层的工序；
在第2绝缘层上通过印刷导电糊料来形成布线图案的工序；
在所述第2绝缘层上层叠所述第1绝缘层以使得所述贯通孔重叠在所述布线图案上的工序；以及
将包含所述第1绝缘层及第2绝缘层的层叠体沿层叠方向进行压接从而将所述布线图案埋入所述第1绝缘层的所述贯通孔内的工序。
8.如权利要求7所述的多层布线基板的制造方法，其特征在于，
还包括在所述第1绝缘层的层叠方向外侧及所述第2绝缘层的层叠方向外侧中的至少一方层叠至少一层其它绝缘层的工序。
9.如权利要求8所述的多层布线基板的制造方法，其特征在于，
将所述其它绝缘层层叠于所述第2绝缘层的层叠方向外侧，以使得所述第1绝缘层成为层叠的最外侧表面。
CN201380075949.1A 2013-04-26 2013-11-08 多层布线基板及其制造方法、以及探针卡用基板 Active CN105144856B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-094080 2013-04-26
JP2013094080 2013-04-26
PCT/JP2013/080268 WO2014174710A1 (ja) 2013-04-26 2013-11-08 多層配線基板及びその製造方法並びにプローブカード用基板

Publications (2)

Publication Number Publication Date
CN105144856A CN105144856A (zh) 2015-12-09
CN105144856B true CN105144856B (zh) 2018-01-09

Family

ID=51791302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380075949.1A Active CN105144856B (zh) 2013-04-26 2013-11-08 多层布线基板及其制造方法、以及探针卡用基板

Country Status (4)

Country Link
US (1) US9961768B2 (zh)
JP (1) JP6128209B2 (zh)
CN (1) CN105144856B (zh)
WO (1) WO2014174710A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7081090B2 (ja) * 2017-07-10 2022-06-07 株式会社村田製作所 配線基板、プローブカード、及び、配線基板の製造方法
CN111566806B (zh) * 2018-01-24 2024-04-30 京瓷株式会社 布线基板、电子装置以及电子模块
JP7204782B2 (ja) * 2018-12-26 2023-01-16 京セラ株式会社 配線基板、それを用いた発光装置及び表示装置
EP4081005A1 (en) * 2021-04-23 2022-10-26 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196552A (ja) * 1990-11-28 1992-07-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5147208A (en) * 1991-06-28 1992-09-15 Rogers Corporation Flexible printed circuit with raised contacts
WO1996022008A1 (fr) * 1995-01-10 1996-07-18 Hitachi, Ltd. Appareil electronique a faible interference electromagnetique, carte de circuit a faible interference electromagnetique et procede de fabrication de la carte de circuit a faible interference
US6143116A (en) 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
JPH1154865A (ja) * 1997-07-31 1999-02-26 Kyocera Corp 多層配線基板およびその製造方法
US6166333A (en) * 1998-01-14 2000-12-26 Packard Hughes Interconnect Company Bumps with plural under-bump dielectric layers
JP2004288663A (ja) * 2003-01-29 2004-10-14 Kyocera Corp セラミック配線基板およびその製造方法
US7067907B2 (en) * 2003-03-27 2006-06-27 Freescale Semiconductor, Inc. Semiconductor package having angulated interconnect surfaces
JP2005259988A (ja) * 2004-03-11 2005-09-22 Seiko Epson Corp 多層配線基板及びその製造方法
JP2005311156A (ja) * 2004-04-23 2005-11-04 Matsushita Electric Ind Co Ltd コンデンサを内蔵したセラミック多層基板
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP5005530B2 (ja) * 2005-03-23 2012-08-22 パナソニック株式会社 電気電子回路の形成方法およびそれを用いた電気電子機器
JP5086690B2 (ja) * 2007-05-18 2012-11-28 日本特殊陶業株式会社 セラミック基板の製造方法
JP5092547B2 (ja) 2007-05-30 2012-12-05 凸版印刷株式会社 印刷配線板の製造方法
JP5221315B2 (ja) * 2008-12-17 2013-06-26 新光電気工業株式会社 配線基板及びその製造方法
TWI592071B (zh) * 2014-11-14 2017-07-11 Mpi Corp Multilayer circuit board

Also Published As

Publication number Publication date
JPWO2014174710A1 (ja) 2017-02-23
WO2014174710A1 (ja) 2014-10-30
US20160044782A1 (en) 2016-02-11
CN105144856A (zh) 2015-12-09
JP6128209B2 (ja) 2017-05-17
US9961768B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
KR102122932B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
CN104183387B (zh) 多层陶瓷电容器及用于安装该多层陶瓷电容器的板
CN110176355A (zh) 陶瓷电子组件
CN104517726B (zh) 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
CN105144856B (zh) 多层布线基板及其制造方法、以及探针卡用基板
CN1906715B (zh) 层压陶瓷电子元件及其制造方法
JP6531845B2 (ja) 多層配線基板およびこれを備えるプローブカード
KR102059443B1 (ko) 적층형 커패시터 및 그 실장 기판
KR101504002B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
CN108428554B (zh) 电容器组件以及制造电容器组件的方法
JP2011135036A (ja) 積層セラミックキャパシタ及びその製造方法
CN104616889B (zh) 嵌入在板中的多层陶瓷电子组件和印刷电路板
CN103039132B (zh) 陶瓷多层基板及其制造方法
JP2006216709A (ja) 積層型電子部品を内蔵した多層配線基板及び積層型電子部品
CN103974536B (zh) 陶瓷层叠元器件
CN104240943A (zh) 多层陶瓷电子部件及其制造方法
JP2023085167A (ja) 積層型電子部品
KR20230008405A (ko) 커패시터 부품 및 커패시터 부품의 제조 방법
TW202322162A (zh) 積層陶瓷電容器及其安裝構造體
KR101942721B1 (ko) 칩 인덕터 및 그 제조방법
JP5598606B2 (ja) 多層セラミック基板の製造方法
JP2008205064A (ja) 電子部品の実装構造
JP2005136266A (ja) セラミック多層配線基板およびセラミック多層配線基板の製造方法ならびに半導体装置
JP2001085231A (ja) 積層型インダクタ
JP2005285995A (ja) 表面実装型多連コンデンサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant