KR101942721B1 - 칩 인덕터 및 그 제조방법 - Google Patents

칩 인덕터 및 그 제조방법 Download PDF

Info

Publication number
KR101942721B1
KR101942721B1 KR1020130082851A KR20130082851A KR101942721B1 KR 101942721 B1 KR101942721 B1 KR 101942721B1 KR 1020130082851 A KR1020130082851 A KR 1020130082851A KR 20130082851 A KR20130082851 A KR 20130082851A KR 101942721 B1 KR101942721 B1 KR 101942721B1
Authority
KR
South Korea
Prior art keywords
electrode
conductive
outer electrode
laminate
nonconductive
Prior art date
Application number
KR1020130082851A
Other languages
English (en)
Other versions
KR20150008651A (ko
Inventor
구진호
정영진
김신곤
최광선
Original Assignee
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기 주식회사 filed Critical 삼성전기 주식회사
Priority to KR1020130082851A priority Critical patent/KR101942721B1/ko
Publication of KR20150008651A publication Critical patent/KR20150008651A/ko
Application granted granted Critical
Publication of KR101942721B1 publication Critical patent/KR101942721B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은 칩 인덕터 및 그 제조방법에 관한 것이다.
본 발명에 따른 칩 인덕터는 패턴층이 인쇄된 자성시트가 적층된 적층체; 상기 적층체 측면에 형성되는 전도성 외부전극; 상기 전도성 외부전극과 일측이 연결되며, 상기 적층체 하면에 구비되는 하면전극; 및 상기 전도성 외부전극상에 복개되는 비전도성 외부전극;을 포함하여 내부전극이 전도성 외부전극과 연결되나 비전도성 외부전극으로 밀폐되어 하부전극이 외부단자로 기능하기 때문에 제품의 슬림화가 가능하고 고집적화를 구현할 수 있는 효과가 있다.

Description

칩 인덕터 및 그 제조방법{Chip inductor and manufacturing method the same}
본 발명은 칩 인덕터 및 그 제조방법에 관한 것으로서, 보다 자세하게는 전도성 외부전극에 비전도성 물질을 도포하여 하면전극만 노출시키는 칩 인덕터 및 그 제조방법에 관한 것이다.
전자제품의 소형화, 슬림화, 다기능화에 따라 칩 부품의 경우에도 소형화, 슬림화에 대한 요구가 증가하고 있다.
이러한 요구에 대응하기 위한 방안 중 하나로 내부전극과 접속하는 외부전극의 형상 개선하는 방향이 있다.
종래에는, 디핑(dipping) 또는 휠(wheel) 방식으로 상부, 측면부, 하면부 모두에 외부전극이 형성된 칩 부품을 제조하였다.
디핑 방식은 전도성 외부전극을 페이스트(paste) 형태로 제작한 후, 칩 부붐의 내부전극과 접속이 필요한 면에 디핑시켜서 외부전극을 형성시키는 방법이고, 휠 방식은 홈이 파져있는 휠 페이스트를 입힌 후 블레이드(blade) 등을 이용하여
한편, 실제 칩 부품은 인쇄회로기판(PCB)에 실장하는 과정에서 상부 또는 측면부에 형성된 외부전극이 다른 부품과의 접촉에 따른 전기적 단락(short)이 발생될 수 있어 칩 부품 및 기타 소자 실장 고집적화를 어렵게 하는 요인이 될 수 있다.
예를 들어, 상부에 형성된 외부전극은 칩 부품 위에 다른 부품을 올리거나 노이즈 차폐를 위한 실드 캔(shield can) 등을 설치할 때에는 칩 부품과의 직접적인 접촉을 하지 않아야 하기 때문에 상부 또는 측면에 형성된 외부전극은 다른 부품과 접촉을 형성할 수 있으므로 고집적화하여 제품을 슬림화하는 경향에 역행하게 된다.
대한민국 공개특허공보 제2005-0029927호
따라서, 본 발명은 종래 칩 인덕터 및 그 제조방법에서 제기되는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 칩 인덕터의 전도성 외부전극이 비전도성 외부전극에 의해 밀폐됨에 따라 하면전극이 단자를 형성하여 부품 실장의 고집적이 가능한 칩 인덕터 및 그 제조방법이 제공됨에 발명의 목적이 있다.
본 발명의 상기 목적은, 패턴층이 인쇄된 자성시트가 적층된 적층체; 상기 적층체 측면에 형성되는 전도성 외부전극; 상기 전도성 외부전극과 일측이 연결되며, 상기 적층체 하면에 구비되는 하면전극; 및 상기 전도성 외부전극상에 복개되는 비전도성 외부전극; 을 포함하는 칩 인덕터가 제공됨에 의해서 달성된다.
이때, 상기 패턴층은 내부전극을 형성하고, 상기 전도성 외부전극과 각각 일대일 대응되며 연결될 수 있다.
또한, 상기 하면전극은 적층체의 하면으로 연장된 상기 전도성 외부전극과 연결될 수 있다.
또한, 상기 자성시트는 페라이트로 구성될 수 있다.
한편, 본 발명의 또다른 목적은, 패턴층이 형성된 자성시트를 적층시켜 적층체를 제조하는 단계; 상기 적층체 하면에 하면전극이 도포되는 단계; 상기 적층체 측면에 전도성 외부전극이 형성되는 단계; 및 상기 전도성 외부전극을 덮는 비전도성 외부전극이 형성되는 단계; 를 포함하는 칩 인덕터 제조방법이 제공됨에 의해서 달성된다.
이때, 상기 패턴층은 비아로 연결되어 내부전극을 형성하고, 상기 내부전극은 리드전극 패턴을 통해 상기 전도성 외부전극과 전기적으로 연결될 수 있다.
또한, 상기 전도성 외부전극 및 비전도성 외부전극 형성시키는 단계는, 디핑(dipping) 또는 휠(wheel) 공정으로 형성될 수 있다.
또한, 상기 비전도성 외부전극은 상기 전도성 외부전극을 복개시킬 수 있다.
또한, 상기 하면전극은 적층체 하면의 측단부까지 형성될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 칩 인덕터 및 그 제조방법은 전도성 외부전극을 비전도성 외부전극으로 밀폐시켜 하면전극을 외부단자로 형성시키므로 칩 인덕터 상부에 다른 제품을 올려도 전기적인 단락(short)가 없고, 쉴드 캔(shield can)등을 씌울 수 있으므로 제품의 슬림화를 구현할 수 있다.
또한, 본 발명은 인접한 칩인덕터를 비롯한 기타 부품끼리 측면 접촉을 방지할 수 있으므로 부품 실장의 집적도를 향상시킬 수 있는 이점이 있다.
도 1은 본 발명의 일실시예에 따른 칩 인덕터 사시도.
도 2는 본 발명의 다른 실시예에 따른 칩 인덕터 사시도.
도 3은 본 발명에 따른 칩 인덕터 제조방법을 나타내는 단면도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 다수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도 1은 디핑 공법으로 제조한 칩 인덕터(100) 사시도이고, 도 2는 휠 공법으로 제조한 칩 인덕터(200) 사시도이다.
도시된 바와 같이, 본 발명에 따른 칩 인덕터(100)는 자성시트(113)가 적층된 적층체(110), 적층체(110) 측면에 형성되는 전도성 외부전극(120), 적층체(110) 하면에 구비되는 하면전극(130) 및 전도성 외부전극(120)을 덮는 비전도성 외부전극(140)으로 구성될 수 있다.
적층체(110)는 스크린 인쇄공법 등으로 자성시트(113)상에 패턴층(111)을 인쇄시키고 복수의 패턴층(111)이 인쇄된 자성시트(113)를 적층시키되, 각 인접 패턴층(111)은 비아(114)를 통해 전기적으로 연결되어 내부전극(112)을 형성시킬 수 있다.
자성시트(113)은 페라이트 물질로 구성될 수 있고, Ni-Cu계 또는 Ni-Cu-Zn계 등을 포함할 수 있고 페라이트 분말은 저온소결용 페라이트 분말을 사용하며 그 소결온도는 약 900℃ 정도이다.
내부전극(112)은 하나의 도선이 환형을 형성하며 이어진 코일을 만들고, 코일의 단부는 외부전극과 연결될 수 있도록 최상층 자성시트(113)와 최하층 자성시트(113)는 패턴층(111)이 신장되어 형성된 리드전극 패턴(115)으로 인쇄될 수 있다.
즉, 패턴층(111)은 하나로 연결된 코일형태의 도선을 이루면서 내부전극(112)을 형성하고, 패턴층(111)은 리드전극 패턴(115)을 경유하여 전도성 외부전극(120)과 전기적으로 연결될 수 있다.
전도성 외부전극(120)은 적층체(110) 좌,우 측면에 형성되나, 도 1의 디핑 방식으로 전도성 외부전극(120)을 형성하는 경우에는 측면을 포함한 전, 후, 상, 하에 걸쳐 형성되도록 측면에서 신장되어 형성될 수 있다.
그리고, 도 2의 휠 방식으로 전도성 외부전극(120)을 형성하는 때에는 적층체(110) 측면의 중앙에서 높이 방향으로 띄 모양을 형성하고 띄 양단에서 적층체의 상면 하면 길이방향으로 연장되어 형성 될 수 있다.
칩 인덕터(100)는 인쇄회로기판(PCB)의 연결 포인트 상에 외부전극과 매칭되어 솔더링으로 실장되는데, 전자기기의 경박단소화의 요구는 넓은 분포를 가지는 전도성 외부전극(120)으로 인해 설계가 제한적으로 이루어질 수 밖에 없었다.
본 발명은 적층체(110) 하면에 하면전극(130)을 더 포함하고 하부에 신장되어 도포되는 전도성 외부전극(120)과 일부 겹치도록 구성되어야 하므로 하면전극(130)은 적층체(110) 하면의 측단부로 치우쳐 형성됨이 바람직할 수 있다.
적층체(110)에 하면전극(130)이 도포되면 외부전극을 형성하기 위하여 측면을 절단하는 가공공정을 포함할 수 있으므로 하면전극(130)의 측단부는 적층체의 모서리와 일치될 수 있다.
하면전극(130)은 직사각형의 플레이트로서 메탈 성분으로 이루어져 있고, 하면에 도포된 전도성 외부전극(120)의 일부와 겹쳐지게 구성되므로 전도성 외부전극(120)과 전기적으로 연결될 수 있다.
하면전극(130)은 적층체(110)의 하면으로 연장된 전도성 외부전극(120)과 연결되고, 전도성 외부전극(120)은 내부전극(112)의 단부가 각각 리드전극 패턴(115)을 통해 연결되어 있기 때문에 전체적으로 하나의 통전용 라인을 형성할 수 있다.
비전도성 외부전극(140)은 전도성 외부전극(120)이 노출되는 면을 차폐하기 위해 형성되는 것으로서 전도성 외부전극(120)이 길이 방향으로 신장된 범위를 넘어서까지 도포될 수 있도록 한다.
칩 인덕터(100)의 하부에 위치하는 하부전극은 전도성 외부전극(120)과 전기적 접속을 위해서 일부 겹쳐지므로 비전도성 외부전극(140)을 형성하는 과정에서는 전도성 외부전극(120)을 전부 복개할 수 있도록 전도성 외부전극(120)보다 길이방향으로 더 연장될 수 있도록 한다.
즉, 비전도성 외부전극(140)은 디핑 방식이나 휠 방식으로 전도성 외부전극(120)을 형성시킴에 관계없이 전도성 외부전극(120)을 전부 밀폐시켜 실링(sealing)하되, 보다 안정적인 실링을 위해서 전도성 외부전극(120)과 겹쳐진 하부전극까지 비전도성 외부전극(140)을 형성시켜 칩 인덕터(100)의 연결단자는 오로지 하부전극만으로 구성시킬 수 있는 것이다.
따라서, 칩 인턱터는 실장되는 특정 외부전극을 제외한 노출되는 나머지 전도성 외부전극(120)을 절연물질로 밀폐시켜 다른 소자와 전기적으로 단락(short)을 방지하고, EMI를 최소화하기 위한 실드캔 장착 효율도 증가시키는 효과가 있는 것이다.
도 3은 본 발명에 따른 칩 인덕터(100)를 제조하는 방법을 단면도로 일련의 순서를 나타낸 도면이다.
도시된 바와 같이, 칩 인덕터(100)는 패턴층이 형성된 자성시트를 적층시켜 적층체를 제조하는 단계, 상기 적층체 하면에 하면전극이 도포되는 단계, 상기 적층체 측면에 전도성 외부전극이 형성되는 단계 및 상기 전도성 외부전극을 덮는 비전도성 외부전극이 형성되는 단계를 거쳐 제조될 수 있다.
먼저, 패턴층(111)이 형성된 자성시트(113)를 적층시켜 적층체(110)를 제조하는 단계부터 출발한다.
패턴층(111)은 상하가 비아(114)를 통해 연결되어 패턴을 이루고 내부전극(112)을 형성하여 코일을 구성할 수 있다.
따라서, 패턴층(111)이 형성된 복수의 자성시트(113)를 차례로 적층시켜 설계상 필요한 턴(turn)수 만큼의 페라이트르 시트가 적층된 적층체(110)를 형성시킬 수 있다.
적층체(110)의 페라이트 쉬트에 인쇄된 패턴층(111)은 상하가 비아(114)로 연결되어 내부전극(112)을 형성하고, 내부전극(112)은 각 단부가 리드전극 패턴(115)을 통해 전도성 외부전극(120)과 연결되어 칩 인덕터(100)의 필수적인 구성인 코일을 형성하게 된다.
다음으로, 적층체(110) 하면에 하면전극(130)을 도포시키는 단계가 수행된다. 하면전극(130)은 칩 인덕터(100)의 내부전극(112)의 도전 패턴을 하방으로 유도하여 칩 인덕터(100) 하면에 다른 전자기기와 연결되는 단자를 형성하고 솔더링으로 결속될 수 있다.
하면전극(130)은 단자를 형성하기 때문에 하면전극은 적층체 하면의 측단부까지 형성될 수 있다. 즉, 적층체 하면의 측면부까지 신장되도록 하면전극을 형성시킬 수 있다.
하면전극(130)이 형성되면 적층체(110) 측면에 전도성 외부전극(120)을 형성시키는 단계가 이어질 수 있다. 디핑 공정으로 칩 인덕터(100)의 좌, 우 전체에 메탈계열의 금속을 도핑시켜 전도성 외부전극(120)을 형성시키고, 휠 공정으로 좌, 우면에 수직인 띄로서 전도성 외부전극(120)을 형성시킨다. 이때, 도 3에서는 단면도로 도시되고 있으므로 디핑 공법이나 휠 공법으로 나뉘어 설명할 필요는 없다.
전도성 외부전극(120)은 내부전극(112)과 하면전극(130)이 전기적으로 연결되는 경로를 형성하므로 하면전극(130)과 연결되되, 하면전극(130)을 전도성 외부전극(120)이 도포되어 결합되는 구성상, 하면전극(130)의 측면의 일부에 전도성 외부전극(120)이 겹쳐 포개지는 형태로 구현될 수 있다.
전도성 외부전극(120)이 도포되어 하면전극(130)과 연결되면 전도성 외부전극(120)을 덮는 비전도성 외부전극(140)을 도포하는 단계가 수행된다. 즉, 전도성 외부전극(120)은 리드전극 패턴(115)과 연결되고, 하면전극(130)을 이어주는 매개역할을 할 수 있다.
비전도성 외부전극(140)은 하면전극(130)을 제외한 나머지 전도성 외부전극(120)이 외부에 노출되는 것을 방지하여 칩 인덕터(100)의 외부 연결단자를 오로지 하면전극(130)으로 구현되게 한다.
비전도성 외부전극(140)은 전도성 외부전극(120)을 밀폐시켜 전도성 외부전극(120), 내부전극(112) 및 하면전극(130)으로 연결시킨 상태에서 전도성 외부전극(120)을 비전도성 물질로 절연키므로 칩 인덕터(100) 외부에서 보면, 하면전극(130) 부위만 외부로 노출되는 것이다.
리드전극 패턴(115) 자체를 하면으로 구현하는 방법도 가능하나 미세 사이즈의 칩 인덕터(100)에서 복수의 자성시트(113)에 있는 패턴층(111)과 리드전극 패턴(115)이 전기적인 쇼트(short)없이 리드전극 패턴(115)을 직접 하방으로 끌어오는 것은 용이하지 않다.
전도성 외부전극(120)은 쉽게 구현할 수 있고 그 두께도 크지 않으며 적층체(110)의 자성시트(113)와 충분히 이격되어 있어 리드전극 패턴을 제외한 패턴층(111)과는 충분한 거리를 확보할 수 있다.
따라서, 패턴층(111)이 연결된 내부전극(112)은 전도성 외부전극(120)과 연결되고 동시에 전도성 외부전극(120)은 하면전극(130)을 연결하는 매개 역할을 할 수 있는 것이다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100, 200. 칩 인덕터.
110, 210. 적층체
111, 211. 패턴층
112, 212. 내부전극
113, 213. 자성시트
114. 214. 비아
115, 215 리드전극 패턴
120, 220. 전도성 외부전극
130, 230. 하면전극
140, 240. 비전도성 외부전극

Claims (9)

  1. 패턴층이 인쇄된 자성시트가 적층된 적층체;
    상기 적층체 측면 및 하면의 일부에 연장되어 형성되는 전도성 외부전극;
    상기 전도성 외부전극과 일측이 연결되며, 상기 적층체 하면에 구비되는 하면전극; 및
    상기 전도성 외부전극상에 복개되는 비전도성 외부전극;
    을 포함하고,
    상기 비전도성 외부전극은 상기 전도성 외부전극이 길이 방향으로 신장되는 범위를 넘어서까지 도포되는, 칩 인덕터.
  2. 제1항에 있어서,
    상기 패턴층은 내부전극을 형성하고, 상기 패턴층 중 리드전극 패턴을 통해 전기적으로 연결되는 칩 인덕터.
  3. 제1항에 있어서,
    상기 하면전극은 적층체의 하면으로 연장된 상기 전도성 외부전극과 연결되는 칩 인덕터.
  4. 제1항에 있어서,
    상기 자성시트는 페라이트로 구성된 칩 인덕터.
  5. 패턴층이 형성된 자성시트를 적층시켜 적층체를 제조하는 단계;
    상기 적층체 하면에 하면전극이 도포되는 단계;
    상기 적층체 측면 및 하면의 일부에 전도성 외부전극이 형성되는 단계; 및
    상기 전도성 외부전극을 덮는 비전도성 외부전극이 형성되는 단계;
    를 포함하고,
    상기 비전도성 외부전극은 상기 전도성 외부전극이 길이 방향으로 신장되는 범위를 넘어서까지 도포되는, 칩 인덕터 제조방법.
  6. 제5항에 있어서,
    상기 패턴층은 비아로 연결되어 내부전극을 형성하고, 상기 내부전극은 리드전극 패턴을 통해 상기 전도성 외부전극과 전기적으로 연결되는 칩 인덕터 제조방법.
  7. 제5항에 있어서,
    상기 전도성 외부전극 및 비전도성 외부전극 형성시키는 단계는, 디핑(dipping) 또는 휠(wheel) 공정으로 형성되는 칩 인덕터 제조방법.
  8. 제5항에 있어서,
    상기 비전도성 외부전극은 상기 전도성 외부전극을 복개시키는 칩 인덕터 제조방법.
  9. 제5항에 있어서,
    상기 하면전극은 적층체 하면의 측단부까지 형성되는 칩 인덕터 제조방법.

KR1020130082851A 2013-07-15 2013-07-15 칩 인덕터 및 그 제조방법 KR101942721B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130082851A KR101942721B1 (ko) 2013-07-15 2013-07-15 칩 인덕터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130082851A KR101942721B1 (ko) 2013-07-15 2013-07-15 칩 인덕터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150008651A KR20150008651A (ko) 2015-01-23
KR101942721B1 true KR101942721B1 (ko) 2019-01-29

Family

ID=52572165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130082851A KR101942721B1 (ko) 2013-07-15 2013-07-15 칩 인덕터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101942721B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104745A (ja) * 2010-11-12 2012-05-31 Tdk Corp 積層型電子部品及び積層型電子部品の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238633A (ja) * 1998-02-20 1999-08-31 Matsushita Electric Ind Co Ltd チップインダクタおよびその製造方法
KR100519815B1 (ko) 2003-09-24 2005-10-10 삼성전기주식회사 칩 인덕터
KR20130061260A (ko) * 2011-12-01 2013-06-11 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104745A (ja) * 2010-11-12 2012-05-31 Tdk Corp 積層型電子部品及び積層型電子部品の製造方法

Also Published As

Publication number Publication date
KR20150008651A (ko) 2015-01-23

Similar Documents

Publication Publication Date Title
KR101670184B1 (ko) 적층 전자부품 및 그 제조방법
KR101219003B1 (ko) 칩형 코일 부품
US10312014B2 (en) Inductor with improved inductance for miniaturization and method of manufacturing the same
KR101219006B1 (ko) 칩형 코일 부품
US20150116950A1 (en) Coil component, manufacturing method thereof, coil component-embedded substrate, and voltage adjustment module having the same
US20100141370A1 (en) Multilayer inductor
KR20170032057A (ko) 적층 전자부품
US20110291785A1 (en) Power inductor structure
US20150187486A1 (en) Multilayer electronic component and manufacturing method thereof
US20150380151A1 (en) Chip coil component and method of manufacturing the same
US10622146B2 (en) Multilayer capacitor and electronic component device
JP2020198336A (ja) コイル部品
US20150287515A1 (en) Multilayer array electronic component and method of manufacturing the same
KR20150089279A (ko) 칩형 코일 부품
KR20160008318A (ko) 칩형 코일 부품
CN108074728B (zh) 电子部件
US11456109B2 (en) Coil component
KR101823189B1 (ko) 인덕터 어셈블리
JP6204181B2 (ja) コイル内蔵基板およびｄｃ−ｄｃコンバータ
KR101942721B1 (ko) 칩 인덕터 및 그 제조방법
JP5617614B2 (ja) コイル内蔵基板
KR20150089211A (ko) 칩형 코일 부품
KR20150089213A (ko) 칩 인덕터
JP2022181019A (ja) 電子部品及び電子機器
JPWO2017175513A1 (ja) 電力変換モジュール

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant