JPS6167231A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6167231A
JPS6167231A JP59188124A JP18812484A JPS6167231A JP S6167231 A JPS6167231 A JP S6167231A JP 59188124 A JP59188124 A JP 59188124A JP 18812484 A JP18812484 A JP 18812484A JP S6167231 A JPS6167231 A JP S6167231A
Authority
JP
Japan
Prior art keywords
semiconductor element
metal film
capacitor
die pad
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59188124A
Other languages
English (en)
Inventor
Shigeo Aoki
青木　滋夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59188124A priority Critical patent/JPS6167231A/ja
Publication of JPS6167231A publication Critical patent/JPS6167231A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は民生用、産業用の電子機器に広く用いられてい
る半導体装置に関するものである。
（従来例の構成とその問題点） 近年、半導体装置は電子機器に多量に用いられている。
従来の半導体装置を第１図および第２図に基づいて説明
する。
第１図は同斜視図で、モールドの樹脂封止材を取シ除い
たものを示す。同図においてｌは半導体素子、２はダイ
パッド、３はリードコム、４，５はボンディングワイア
である。グイ／’Ｐッド２の表面には金メッキがされて
おり、この上に半導体素子ｌを置いて３００℃程度の不
活性ガス炉中で加熱すると、半導体素子１とダイ／”！
’　ラド２の界面に合金ができて半導体素子ｌはダイ・
ぐラド２に接着される。そのあと半導体素子ｌの電源や
入出力信号は、ボンディングワイア４を介してリードコ
ム３に接続され、さらに樹脂等の封止材で封止して半導
体装置は組立てられる。通常ダイパッド２は電源の一方
の電位（たとえば＋５Ｖ）に接続されているので、半導
体素子ｌの基板もその電位に保たれているが、それだけ
では半導体素子ｌの基板の比抵抗が高いなどの理由によ
り電源供給が十分なされないので、別にボンディングワ
イア５によって半導体素子１に接続されている。電源の
もう一方の電位（たとえばＱＶ）はポンディングワイア
４によって半導体素子１に接続されている。
第２図は第１図の半導体装置の断面図で、半導体素子１
がダイパッド２に直接接着されていることを示している
〇 このような半導体装置においては、その電源にはバスコ
ンデンサといわれる１０００ないし２２００ｐＦ程度の
セラミックコンデンサ等を半導体装置の外に付けるのが
一般的であり、特に最近使用量の増加している相補形Ｍ
ＯＳタイプのディジタル半導体装置においては、ノイズ
による誤動作を防止するために・ぐスコンデンサは不可
欠である。しかし、このような・ぐスコンデンサを半導
体装置に外付けすることは、高密度実装を強く要求され
る電子機器においてはコンデンサの実装ペースを必要と
するだけでなく、・ぐスコンデンサと半導体装置間の配
線があるためにノイズが十分吸収しきれない問題があシ
、また外付けするため原価高になる要因があシ、欠点と
なっていた。
（発明の目的） 本発明の目的は、従来例の欠点を解消し、外付けの・ぐ
スコンデンサを必要としない半導体装置を提供すること
である。
（発明の構成） 本発明の半導体装置は、半導体素子と、この半導体素子
を接着するためのダイノＪ？ッドを具備し、ダイ・（ラ
ドの一方の面に絶縁物薄膜を介して金属膜を形成し、こ
の金属膜の上に前記半導体素子を接着し、この半導体素
子に印加される電源電圧の一方の電位を半導体素子の基
板に、他方の電位を前記ダイパ□ッドに接続して構成し
たものである。
（実施例の説明） 本発明の一実施例を第３図に基づいて説明する。
第３図は本発明の一実施例による半導体装置の断面図で
ある。同図において、１は半導体素子、２けダイノマッ
ド、３はリードコム、４はボンディングワイアで、以上
は第２図の構成と同じである。
６は絶縁物薄膜、７は金属膜である。
ダイパッド２の一方の面には絶縁物薄膜６が形成され、
その上に金属膜７が形成され、さらにその上に半導体素
子１が接着されている。
半導体素子ｌの電源の一方の電位（たとえば＋　５　Ｖ
　）　Ｕ　ＩＪ−ドコム３かう＆ンディングワイア４を
介して半導体素子１の基板に接続されているので、金属
膜７もその電位（＋５Ｖ）に保たれる。
一方、ダイ・ぞラド２を電源の他方の電位（たとえばＱ
Ｖ）に接続すると、ダイ・ぐラド２と金属膜７との間に
コンデンサ８が形成され、これは半導体素子１の・ゼス
コンデンサとして機能できる。
絶縁物薄膜６の形成には酸化シリコン（５ｉ０２）をＣ
■法によって選択的につけることが可能で、ピンホール
のない薄膜を容易に形成できる。また５ｉ０２溶級の印
刷による塗布、焼付けによれば、２度塗り等によるピン
ホール除去が必要であるが、非常に安価に加工できる。
金属膜７の形成には銅の蒸着後に金メッキを施す等の方
法がある。
得られるコンデンサの静電容量Ｃは、絶縁物の材質（比
誘電率＝ε、）を酸化シリコン、膜厚ｄを２０００λ、
金属膜の面積Ｓを５０朋２とするとＣ＝ε０・ε８・Ｓ
／ｄ （但し、ε０：真空の誘電率） なる式で求められ、この場合Ｃ中１０，０００ｐＦ（０
，０１μＦ）になる。
（発明の効果） 本発明によれば、・クスコンデンサが内蔵されて、外付
け・ぐスコンデンサが不要となるので、外付けのだめの
スペース・コスト削減が可能となり、内蔵コンデンサの
静電容量を比較的大きくすることが容易であり、また半
導体素子との間に配線がないのでノイズの面からも効果
が大である。
【図面の簡単な説明】
第１図は従来の半導体装置の斜視図、第２図は同断面図
、第３図は本発明の一実施例における半導体装置の断面
図である◇ １・・・半導体素子、２・・・ダイ−ぐラド、３・・・
リートコム、４，５・・・ボンディングワイア、６・・
・絶縁物薄膜、７・・・金属膜、８・・・コンデンサ。 第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. 　半導体素子と、該半導体素子を接着するためのダイパ
    ッドを具備し、該ダイパッドの一方の面に絶縁物薄膜を
    介して金属膜を形成し、該金属膜の上に、前記半導体素
    子を接着し、半導体素子に印加される電源電圧の一方の
    電位を、前記半導体素子の基板に、他方の電位を前記ダ
    イパッドに印加するようにしたことを特徴とする半導体
    装置。
JP59188124A 1984-09-10 1984-09-10 半導体装置 Pending JPS6167231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59188124A JPS6167231A (ja) 1984-09-10 1984-09-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59188124A JPS6167231A (ja) 1984-09-10 1984-09-10 半導体装置

Publications (1)

Publication Number Publication Date
JPS6167231A true JPS6167231A (ja) 1986-04-07

Family

ID=16218131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59188124A Pending JPS6167231A (ja) 1984-09-10 1984-09-10 半導体装置

Country Status (1)

Country Link
JP (1) JPS6167231A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547808A (ja) * 1991-08-19 1993-02-26 Samsung Electron Co Ltd 集積回路の電源雑音抑制構造
ITUB20161121A1 (it) * 2016-02-26 2017-08-26 St Microelectronics Srl Procedimento per integrare condensatori in dispositivi a seminconduttore e corrispondente dispositivo
IT201800005354A1 (it) * 2018-05-14 2019-11-14 Dispositivo a semiconduttore e procedimento corrispondente

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547808A (ja) * 1991-08-19 1993-02-26 Samsung Electron Co Ltd 集積回路の電源雑音抑制構造
ITUB20161121A1 (it) * 2016-02-26 2017-08-26 St Microelectronics Srl Procedimento per integrare condensatori in dispositivi a seminconduttore e corrispondente dispositivo
US10283441B2 (en) 2016-02-26 2019-05-07 Stmicroelectronics S.R.L. Method of integrating capacitors on lead frame in semiconductor devices
US10593614B2 (en) 2016-02-26 2020-03-17 Stmicroelectronics S.R.L. Integrated capacitors on lead frame in semiconductor devices
IT201800005354A1 (it) * 2018-05-14 2019-11-14 Dispositivo a semiconduttore e procedimento corrispondente
US11152289B2 (en) 2018-05-14 2021-10-19 Stmicroelectronics S.R.L. Semiconductor device and corresponding method
US11626355B2 (en) 2018-05-14 2023-04-11 Stmicroelectronics S.R.L. Semiconductor device and corresponding method

Similar Documents

Publication Publication Date Title
JPS6171649A (ja) Ｉｃパツケ−ジ
US6018463A (en) Large non-hermetic multichip module package
JPS6167231A (ja) 半導体装置
JPH0262069A (ja) 半導体装置
JPS6227544B2 (ja)
JPH04293245A (ja) ガラス封止型セラミックパッケージ
JPS61102770A (ja) コンデンサ内蔵型半導体装置及びその製造方法
JP2947223B2 (ja) 半導体装置の製造方法
JPH05343603A (ja) 半導体装置
JPS59111350A (ja) 半導体装置
JPS61137354A (ja) 半導体装置
JP3051225B2 (ja) 集積回路用パッケージ
JPS63147339A (ja) 半導体装置
JPS6046038A (ja) 集積回路装置
JPS6020956Y2 (ja) 半導体受光素子
JPS6290938A (ja) 半導体装置
JPS61207037A (ja) Ｉｃパツケ−ジ
JPH0536893A (ja) 混成集積回路
JPS62205650A (ja) 半導体装置用基板
JPH0294535A (ja) 混成集積回路
JPH06216396A (ja) 加速度センサ
JPS5823451A (ja) 半導体装置
JPH05152506A (ja) 半導体集積回路装置
JPS5979555A (ja) 樹脂封止型半導体装置の製造方法
JPS6035501A (ja) リ−ド線付き電子回路素子およびその製造方法