JP2002110891A - 電子回路ユニット - Google Patents
電子回路ユニットInfo
- Publication number
- JP2002110891A JP2002110891A JP2000294671A JP2000294671A JP2002110891A JP 2002110891 A JP2002110891 A JP 2002110891A JP 2000294671 A JP2000294671 A JP 2000294671A JP 2000294671 A JP2000294671 A JP 2000294671A JP 2002110891 A JP2002110891 A JP 2002110891A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- bare chip
- electrode
- capacitors
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 小型化に好適で高周波特性に優れた電子回路
ユニットを提供すること。 【解決手段】 アルミナ基板１上にコンデンサＣ１〜Ｃ
３と配線パターンＰを薄膜形成すると共に、配線パター
ンＰの一部を接続ランド５としてトランジスタＴｒのベ
アチップ６を搭載する。ここで、各コンデンサＣ１〜Ｃ
３のうち、コンデンサＣ２の上部電極４を接続ランド５
の一部として兼用し、この接続ランド５上にベアチップ
６の下面のコレクタ電極６ａを導電性接着剤７を用いて
接続する。また、残りのコンデンサＣ１，Ｃ３の上部電
極４をボンディングパッドとして用い、ベアチップ６の
上面のベース電極６ｂとエミッタ電極６ｃをそれぞれコ
ンデンサＣ１，Ｃ３の上部電極４にワイヤー８を介して
接続する。
ユニットを提供すること。 【解決手段】 アルミナ基板１上にコンデンサＣ１〜Ｃ
３と配線パターンＰを薄膜形成すると共に、配線パター
ンＰの一部を接続ランド５としてトランジスタＴｒのベ
アチップ６を搭載する。ここで、各コンデンサＣ１〜Ｃ
３のうち、コンデンサＣ２の上部電極４を接続ランド５
の一部として兼用し、この接続ランド５上にベアチップ
６の下面のコレクタ電極６ａを導電性接着剤７を用いて
接続する。また、残りのコンデンサＣ１，Ｃ３の上部電
極４をボンディングパッドとして用い、ベアチップ６の
上面のベース電極６ｂとエミッタ電極６ｃをそれぞれコ
ンデンサＣ１，Ｃ３の上部電極４にワイヤー８を介して
接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ベアチップ
やコンデンサ等が搭載された面実装タイプの電子回路ユ
ニットに係り、特に、高周波デバイスとして用いて好適
な電子回路ユニットに関する。
やコンデンサ等が搭載された面実装タイプの電子回路ユ
ニットに係り、特に、高周波デバイスとして用いて好適
な電子回路ユニットに関する。
【０００２】
【従来の技術】一般的に、高周波デバイスとして使用さ
れる電子回路ユニットは、基板上に設けられた導電パタ
ーンの半田ランドにチップ抵抗やチップコンデンサ等の
各種回路部品を半田付けして構成されているが、近年の
集積回路技術の発達に伴って基板上に回路素子を薄膜形
成した小型の電子回路ユニットが開発されている。
れる電子回路ユニットは、基板上に設けられた導電パタ
ーンの半田ランドにチップ抵抗やチップコンデンサ等の
各種回路部品を半田付けして構成されているが、近年の
集積回路技術の発達に伴って基板上に回路素子を薄膜形
成した小型の電子回路ユニットが開発されている。
【０００３】このような電子回路ユニットにおいて、必
要とされる回路構成が例えばトランジスタと複数のコン
デンサを含む場合、基板上に複数の薄膜コンデンサや配
線パターンを薄膜形成した後、この基板上にトランジス
タのベアチップを搭載してワイヤーボンディングすると
いう手法が採用されている。ここで、薄膜コンデンサは
下部電極と誘電体および上部電極を順次積層もので、下
部電極と上部電極は配線パターンの一部によって構成さ
れている。また、トランジスタは下面のコレクタ電極を
導電性接着剤で接続ランドに接続し、上面のエミッタ電
極とベース電極をワイヤーでボンディングパッドに接続
したもので、これら接続ランドとボンディングパッドも
配線パターンの一部によって構成されている。
要とされる回路構成が例えばトランジスタと複数のコン
デンサを含む場合、基板上に複数の薄膜コンデンサや配
線パターンを薄膜形成した後、この基板上にトランジス
タのベアチップを搭載してワイヤーボンディングすると
いう手法が採用されている。ここで、薄膜コンデンサは
下部電極と誘電体および上部電極を順次積層もので、下
部電極と上部電極は配線パターンの一部によって構成さ
れている。また、トランジスタは下面のコレクタ電極を
導電性接着剤で接続ランドに接続し、上面のエミッタ電
極とベース電極をワイヤーでボンディングパッドに接続
したもので、これら接続ランドとボンディングパッドも
配線パターンの一部によって構成されている。
【０００４】
【発明が解決しようとする課題】前述した従来の電子回
路ユニットによれば、少なくとも複数のコンデンサが基
板上に薄膜形成されているため、ある程度の小型化を実
現することは可能であるが、基板上の限られたエリア内
に複数のコンデンサや配線パターン等を薄膜形成する必
要があるため、電子回路ユニットのさらなる小型化とい
う点で改善の余地があった。
路ユニットによれば、少なくとも複数のコンデンサが基
板上に薄膜形成されているため、ある程度の小型化を実
現することは可能であるが、基板上の限られたエリア内
に複数のコンデンサや配線パターン等を薄膜形成する必
要があるため、電子回路ユニットのさらなる小型化とい
う点で改善の余地があった。
【０００５】また、この種の電子回路ユニットが例えば
増幅回路を有し、この増幅回路用のトランジスタのエミ
ッタをコンデンサを介して接地する場合、前述した従来
技術においては、薄膜コンデンサの下部電極または上部
電極を配線パターンを介してボンディングパッドに接続
し、このボンディングパッドにエミッタ電極をワイヤー
ボンディングしていたが、これら薄膜コンデンサとボン
ディングパッド間に介在する配線パターンのインダクタ
ンス成分により、高周波特性が劣化するおそれがあっ
た。
増幅回路を有し、この増幅回路用のトランジスタのエミ
ッタをコンデンサを介して接地する場合、前述した従来
技術においては、薄膜コンデンサの下部電極または上部
電極を配線パターンを介してボンディングパッドに接続
し、このボンディングパッドにエミッタ電極をワイヤー
ボンディングしていたが、これら薄膜コンデンサとボン
ディングパッド間に介在する配線パターンのインダクタ
ンス成分により、高周波特性が劣化するおそれがあっ
た。
【０００６】本発明は、このような従来技術の実情に鑑
みてなされたもので、その目的は、小型化に好適で高周
波特性に優れた電子回路ユニットを提供することにあ
る。
みてなされたもので、その目的は、小型化に好適で高周
波特性に優れた電子回路ユニットを提供することにあ
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の一手段として、本発明の電子回路ユニットでは、基板
上に誘電体を介して下部電極と上部電極を積層してなる
コンデンサが形成されると共に、前記基板に前記コンデ
ンサと重なるように半導体ベアチップが搭載されてお
り、かつ、前記コンデンサの前記上部電極が前記半導体
ベアチップの下面電極に接続される接続ランドの一部を
兼ねているように構成した。
の一手段として、本発明の電子回路ユニットでは、基板
上に誘電体を介して下部電極と上部電極を積層してなる
コンデンサが形成されると共に、前記基板に前記コンデ
ンサと重なるように半導体ベアチップが搭載されてお
り、かつ、前記コンデンサの前記上部電極が前記半導体
ベアチップの下面電極に接続される接続ランドの一部を
兼ねているように構成した。
【０００８】このような構成によれば、半導体ベアチッ
プの搭載スペースの真下に薄膜コンデンサが形成される
ため、これら半導体ベアチップと薄膜コンデンサがオー
バーラップした分だけ基板上の面積効率が上がり、電子
回路ユニットの小型化を促進することができる。しか
も、薄膜コンデンサの上部電極が半導体ベアチップの下
面電極に接続される接続ランドの一部を兼ねているた
め、薄膜コンデンサと半導体ベアチップ間のリードイン
ダクタンス成分が減り、高周波特性の劣化を防止するこ
とができる。
プの搭載スペースの真下に薄膜コンデンサが形成される
ため、これら半導体ベアチップと薄膜コンデンサがオー
バーラップした分だけ基板上の面積効率が上がり、電子
回路ユニットの小型化を促進することができる。しか
も、薄膜コンデンサの上部電極が半導体ベアチップの下
面電極に接続される接続ランドの一部を兼ねているた
め、薄膜コンデンサと半導体ベアチップ間のリードイン
ダクタンス成分が減り、高周波特性の劣化を防止するこ
とができる。
【０００９】また、上記目的を達成するための他の手段
として、本発明の電子回路ユニットでは、基板上に誘電
体を介して下部電極と上部電極を積層してなるコンデン
サが形成されると共に、前記基板に半導体ベアチップが
搭載されており、かつ、前記コンデンサの前記上部電極
と前記半導体ベアチップの上面電極とがワイヤーボンデ
ィングされているように構成した。
として、本発明の電子回路ユニットでは、基板上に誘電
体を介して下部電極と上部電極を積層してなるコンデン
サが形成されると共に、前記基板に半導体ベアチップが
搭載されており、かつ、前記コンデンサの前記上部電極
と前記半導体ベアチップの上面電極とがワイヤーボンデ
ィングされているように構成した。
【００１０】このような構成によれば、薄膜コンデンサ
の上部電極をボンディングパッドとして半導体ベアチッ
プの上面電極がワイヤーボンディングされるため、この
ボンディングパッド相当分だけ基板上の面積効率が上が
り、電子回路ユニットの小型化を促進することができ
る。しかも、薄膜コンデンサの上部電極が半導体ベアチ
ップの上面電極にワイヤーボンディングされるボンディ
ングパッドを兼ねているため、薄膜コンデンサと半導体
ベアチップ間のリードインダクタンス成分が減り、高周
波特性の劣化を防止することができる。
の上部電極をボンディングパッドとして半導体ベアチッ
プの上面電極がワイヤーボンディングされるため、この
ボンディングパッド相当分だけ基板上の面積効率が上が
り、電子回路ユニットの小型化を促進することができ
る。しかも、薄膜コンデンサの上部電極が半導体ベアチ
ップの上面電極にワイヤーボンディングされるボンディ
ングパッドを兼ねているため、薄膜コンデンサと半導体
ベアチップ間のリードインダクタンス成分が減り、高周
波特性の劣化を防止することができる。
【００１１】
【発明の実施の形態】以下、発明の実施の形態について
図面を参照して説明すると、図１は本発明の実施形態例
に係る電子回路ユニットの要部平面図、図２は図１のＡ
−Ａ線に沿う断面図、図３は図１のＢ−Ｂ線に沿う断面
図、図４は回路構成の説明図である。
図面を参照して説明すると、図１は本発明の実施形態例
に係る電子回路ユニットの要部平面図、図２は図１のＡ
−Ａ線に沿う断面図、図３は図１のＢ−Ｂ線に沿う断面
図、図４は回路構成の説明図である。
【００１２】本実施形態例に係る電子回路ユニットは各
種の高周波デバイスとして使用されるもので、この電子
回路ユニットは例えば図４に示す増幅回路が実装された
アルミナ基板１を備えている。この増幅回路はコンデン
サＣ１〜Ｃ３、抵抗Ｒ１〜Ｒ３、インダクタンス素子
Ｌ、トランジスタＴｒ等の回路構成素子とそれらを接続
する配線パターンＰとを有しており、後述するように、
コンデンサＣ１〜Ｃ３と抵抗Ｒ１〜Ｒ３とインダクタン
ス素子Ｌおよび配線パターンＰはアルミナ基板１上にス
パッタ法やＣＶＤ法等の薄膜プロセスによって形成さ
れ、トランジスタＴｒはベアチップをワイヤーボンディ
ングすることによってアルミナ基板１上に搭載されてい
る。ただし、図４は回路構成の一例を示すものであり、
本発明はこれ以外の回路構成を有する電子回路ユニット
にも適用可能である。
種の高周波デバイスとして使用されるもので、この電子
回路ユニットは例えば図４に示す増幅回路が実装された
アルミナ基板１を備えている。この増幅回路はコンデン
サＣ１〜Ｃ３、抵抗Ｒ１〜Ｒ３、インダクタンス素子
Ｌ、トランジスタＴｒ等の回路構成素子とそれらを接続
する配線パターンＰとを有しており、後述するように、
コンデンサＣ１〜Ｃ３と抵抗Ｒ１〜Ｒ３とインダクタン
ス素子Ｌおよび配線パターンＰはアルミナ基板１上にス
パッタ法やＣＶＤ法等の薄膜プロセスによって形成さ
れ、トランジスタＴｒはベアチップをワイヤーボンディ
ングすることによってアルミナ基板１上に搭載されてい
る。ただし、図４は回路構成の一例を示すものであり、
本発明はこれ以外の回路構成を有する電子回路ユニット
にも適用可能である。
【００１３】図１〜図３に示すように、アルミナ基板１
の表面に下部電極２と誘電体３および上部電極４を順次
積層することにより、コンデンサＣ１〜Ｃ３に対応する
３つの薄膜コンデンサが形成されており、各コンデンサ
Ｃ１〜Ｃ３の下部電極２と上部電極４は配線パターンＰ
に接続されている。これら構成要素のうち、下部電極２
と上部電極４および配線パターンＰはＴｉ／Ｃｕ等を薄
膜形成した導体膜からなり、誘電体３はＳｉＯ２等を薄
膜形成した誘電体膜からなる。また、アルミナ基板１の
表面には抵抗Ｒ１〜Ｒ３に対応するＴａＳｉＯ２等の抵
抗膜とインダクタンス素子Ｌに対応するＴｉ／Ｃｕ等の
導体膜がそれぞれ薄膜形成されており、これら抵抗膜と
導体膜の両端も配線パターンＰに接続されている。さら
に、配線パターンＰの一部を接続ランド５とし、この接
続ランド５上にトランジスタＴｒのベアチップ６が搭載
されている。
の表面に下部電極２と誘電体３および上部電極４を順次
積層することにより、コンデンサＣ１〜Ｃ３に対応する
３つの薄膜コンデンサが形成されており、各コンデンサ
Ｃ１〜Ｃ３の下部電極２と上部電極４は配線パターンＰ
に接続されている。これら構成要素のうち、下部電極２
と上部電極４および配線パターンＰはＴｉ／Ｃｕ等を薄
膜形成した導体膜からなり、誘電体３はＳｉＯ２等を薄
膜形成した誘電体膜からなる。また、アルミナ基板１の
表面には抵抗Ｒ１〜Ｒ３に対応するＴａＳｉＯ２等の抵
抗膜とインダクタンス素子Ｌに対応するＴｉ／Ｃｕ等の
導体膜がそれぞれ薄膜形成されており、これら抵抗膜と
導体膜の両端も配線パターンＰに接続されている。さら
に、配線パターンＰの一部を接続ランド５とし、この接
続ランド５上にトランジスタＴｒのベアチップ６が搭載
されている。
【００１４】ここで、各コンデンサＣ１〜Ｃ３のうち、
コンデンサＣ２に対応する薄膜コンデンサの上部電極４
が接続ランド５の一部を兼ねており、この接続ランド５
上にベアチップ６の下面のコレクタ電極６ａが導電性接
着剤７を用いて接続されている。つまり、ベアチップ６
の搭載スペースの真下にコンデンサＣ２が薄膜形成され
ており、これらベアチップ６とコンデンサＣ２は平面的
にオーバーラップしている。一方、残りのコンデンサＣ
１，Ｃ３は接地用コンデンサであり、ベアチップ６の上
面のベース電極６ｂとエミッタ電極６ｃはそれぞれコン
デンサＣ１，Ｃ３の上部電極４にワイヤー８を介して接
続されている。つまり、接地用の両コンデンサＣ１，Ｃ
３の上部電極４をボンディングパッドとしてベアチップ
６がワイヤーボンディングされている。
コンデンサＣ２に対応する薄膜コンデンサの上部電極４
が接続ランド５の一部を兼ねており、この接続ランド５
上にベアチップ６の下面のコレクタ電極６ａが導電性接
着剤７を用いて接続されている。つまり、ベアチップ６
の搭載スペースの真下にコンデンサＣ２が薄膜形成され
ており、これらベアチップ６とコンデンサＣ２は平面的
にオーバーラップしている。一方、残りのコンデンサＣ
１，Ｃ３は接地用コンデンサであり、ベアチップ６の上
面のベース電極６ｂとエミッタ電極６ｃはそれぞれコン
デンサＣ１，Ｃ３の上部電極４にワイヤー８を介して接
続されている。つまり、接地用の両コンデンサＣ１，Ｃ
３の上部電極４をボンディングパッドとしてベアチップ
６がワイヤーボンディングされている。
【００１５】このように、上記実施形態例に係る電子回
路ユニットでは、トランジスタＴｒのベアチップ６を搭
載するスペースの真下にコンデンサＣ２を薄膜形成し、
このコンデンサＣ２の上部電極４がベアチップ６の接続
ランド５の一部を兼ねているため、ベアチップ６とコン
デンサＣ２がオーバーラップした分だけ面積効率を高め
ることができると共に、ベアチップ６とコンデンサＣ２
間のリードインダクタンス成分が減少して高周波特性の
劣化を防止することができる。また、接地用のコンデン
サＣ１，Ｃ３の上部電極４をボンディングパッドとして
ベアチップ６をワイヤーボンディングしたため、このボ
ンディングパッド相当分だけ面積効率が上がり、前述し
たコンデンサＣ２による面積効率の上昇分と相俟って電
子回路ユニットの小型化を促進することができ、しか
も、ベアチップ６とコンデンサＣ１，Ｃ３間のリードイ
ンダクタンス成分が減少して高周波特性の劣化を防止す
ることができる。
路ユニットでは、トランジスタＴｒのベアチップ６を搭
載するスペースの真下にコンデンサＣ２を薄膜形成し、
このコンデンサＣ２の上部電極４がベアチップ６の接続
ランド５の一部を兼ねているため、ベアチップ６とコン
デンサＣ２がオーバーラップした分だけ面積効率を高め
ることができると共に、ベアチップ６とコンデンサＣ２
間のリードインダクタンス成分が減少して高周波特性の
劣化を防止することができる。また、接地用のコンデン
サＣ１，Ｃ３の上部電極４をボンディングパッドとして
ベアチップ６をワイヤーボンディングしたため、このボ
ンディングパッド相当分だけ面積効率が上がり、前述し
たコンデンサＣ２による面積効率の上昇分と相俟って電
子回路ユニットの小型化を促進することができ、しか
も、ベアチップ６とコンデンサＣ１，Ｃ３間のリードイ
ンダクタンス成分が減少して高周波特性の劣化を防止す
ることができる。
【００１６】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
施され、以下に記載されるような効果を奏する。
【００１７】半導体ベアチップの搭載スペースの真下に
薄膜コンデンサを形成し、この薄膜コンデンサの上部電
極を半導体ベアチップの接続ランドの一部として兼用し
たり、薄膜コンデンサの上部電極をボンディングパッド
として半導体ベアチップをワイヤーボンディングする
と、基板上の面積効率が高まって電子回路ユニットの小
型化を促進することができるのみならず、薄膜コンデン
サと半導体ベアチップ間のリードインダクタンス成分が
減少して、高周波特性の劣化を防止することができる。
薄膜コンデンサを形成し、この薄膜コンデンサの上部電
極を半導体ベアチップの接続ランドの一部として兼用し
たり、薄膜コンデンサの上部電極をボンディングパッド
として半導体ベアチップをワイヤーボンディングする
と、基板上の面積効率が高まって電子回路ユニットの小
型化を促進することができるのみならず、薄膜コンデン
サと半導体ベアチップ間のリードインダクタンス成分が
減少して、高周波特性の劣化を防止することができる。
【図１】本発明の実施形態例に係る電子回路ユニットの
要部平面図である。
要部平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】図１のＢ−Ｂ線に沿う断面図である。
【図４】回路構成の説明図である。
１ アルミナ基板 ２ 下部電極 ３ 誘電体 ４ 上部電極 ５ 接続ランド ６ ベアチップ ６ａ コレクタ電極 ６ｂ ベース電極 ６ｃ エミッタ電極 ７ 導電性接着剤 ８ ワイヤー Ｃ１〜Ｃ３ 薄膜コンデンサ Ｐ 配線パターン
Claims (3)
- 【請求項１】 基板上に誘電体を介して下部電極と上部
電極を積層してなるコンデンサが形成されると共に、前
記基板に前記コンデンサと重なるように半導体ベアチッ
プが搭載されており、かつ、前記コンデンサの前記上部
電極が前記半導体ベアチップの下面電極に接続される接
続ランドの一部を兼ねていることを特徴とする電子回路
ユニット。 - 【請求項２】 基板上に誘電体を介して下部電極と上部
電極を積層してなるコンデンサが形成されると共に、前
記基板に半導体ベアチップが搭載されており、かつ、前
記コンデンサの前記上部電極と前記半導体ベアチップの
上面電極とがワイヤーボンディングされていることを特
徴とする電子回路ユニット。 - 【請求項３】 請求項１の記載において、前記基板上に
誘電体を介して下部電極と上部電極を積層してなる他の
コンデンサが形成されており、このコンデンサの上部電
極と前記半導体ベアチップの上面電極とがワイヤーボン
ディングされていることを特徴とする電子回路ユニッ
ト。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294671A JP2002110891A (ja) | 2000-09-27 | 2000-09-27 | 電子回路ユニット |
| TW090110519A TW502492B (en) | 2000-05-30 | 2001-05-02 | Electronic circuit unit |
| EP01304504A EP1160867A3 (en) | 2000-05-30 | 2001-05-23 | Electronic circuit unit that is suitable for miniaturization and excellent in high frequency charateristic |
| CNB011182342A CN1197442C (zh) | 2000-05-30 | 2001-05-24 | 电子电路组件 |
| KR10-2001-0029763A KR100434839B1 (ko) | 2000-05-30 | 2001-05-29 | 전자회로유닛 |
| US09/870,416 US6603667B2 (en) | 2000-05-30 | 2001-05-29 | Electronic circuit unit that is suitable for miniaturization and excellent in high frequency characteristic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294671A JP2002110891A (ja) | 2000-09-27 | 2000-09-27 | 電子回路ユニット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002110891A true JP2002110891A (ja) | 2002-04-12 |
Family
ID=18777222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000294671A Withdrawn JP2002110891A (ja) | 2000-05-30 | 2000-09-27 | 電子回路ユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002110891A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251901A (ja) * | 2007-03-30 | 2008-10-16 | Fuji Electric Device Technology Co Ltd | 複合半導体装置 |
-
2000
- 2000-09-27 JP JP2000294671A patent/JP2002110891A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251901A (ja) * | 2007-03-30 | 2008-10-16 | Fuji Electric Device Technology Co Ltd | 複合半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834832A (en) | Packing structure of semiconductor packages | |
| JP2005150748A (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
| US6215171B1 (en) | IC module | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| KR100503531B1 (ko) | 반도체디바이스 | |
| JP4502564B2 (ja) | フリップチップ実装された半導体ベアチップを有する半導体装置、及びフリップチップ実装された半導体ベアチップ用の薄膜構造コンデンサ付き基板部材 | |
| JPH0563454A (ja) | 半導体装置 | |
| JP2002164658A (ja) | モジュール基板 | |
| JPH06181289A (ja) | 半導体装置 | |
| JP2002110891A (ja) | 電子回路ユニット | |
| JPH10321791A (ja) | オペアンプ装置 | |
| JP2697547B2 (ja) | 半導体集積回路装置 | |
| JPH1050879A (ja) | 表面実装型電子部品 | |
| JP2003124430A (ja) | 集積回路装置および集積回路用コンデンサ | |
| JPH0735389Y2 (ja) | 半導体装置 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPH09307202A (ja) | 混成集積回路 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JP3645701B2 (ja) | 半導体装置 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JPH05326838A (ja) | 半導体装置 | |
| JPH06244056A (ja) | 半導体素子収納用パッケージ | |
| JPH053229A (ja) | 半導体装置 | |
| JPH09232369A (ja) | テープキャリア型半導体装置及びテープキャリア | |
| JPH1098137A (ja) | スイッチングノイズ低減パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060512 |