JP2007516595A - 基板上に異方的導電性フィルムを形成するための方法 - Google Patents

基板上に異方的導電性フィルムを形成するための方法 Download PDF

Info

Publication number
JP2007516595A
JP2007516595A JP2006519977A JP2006519977A JP2007516595A JP 2007516595 A JP2007516595 A JP 2007516595A JP 2006519977 A JP2006519977 A JP 2006519977A JP 2006519977 A JP2006519977 A JP 2006519977A JP 2007516595 A JP2007516595 A JP 2007516595A
Authority
JP
Japan
Prior art keywords
layer
conductive
conductive insert
insert
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006519977A
Other languages
English (en)
Inventor
ジャン・ブラン
クリスチアーヌ・ピュジェ
Original Assignee
コミツサリア タ レネルジー アトミーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミツサリア タ レネルジー アトミーク filed Critical コミツサリア タ レネルジー アトミーク
Publication of JP2007516595A publication Critical patent/JP2007516595A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

本発明は、電気絶縁材料層と導電性貫通インサートとを具備してなる異方的導電性フィルムを製造するための方法に関するものであって、本発明による方法においては、ａ）基板上に、複数の貫通穴を有した少なくとも１つの材料層を形成し、ここで、この少なくとも１つの材料層を「穴開き層」と称することとし、ｂ）貫通穴を充填することによって、導電性インサートを形成する。本発明による方法においては、さらに、導電性インサートの第１端部を部分的に被覆するマスクを形成し、導電性インサートの第１端部のうちの、被覆されていない部分に対して、エッチングを施し、これにより、導電性インサートに、尖った先端を形成する。本発明は、大きな相互接続密度を有した各種素子（チップ、集積回路）の製造に適用される。

Description

本発明は、基板上に異方的導電性フィルムを形成する方法に関するものである。また、本発明は、異方的導電性フィルムを有した半導体チップの製造方法に関するものである。
マルチメディアが広く使用されるようになったことにより、多くの電子デバイスは、大量の情報を速くかつ容易に管理したり処理したり伝送したりし得る必要が生じた。このようなデバイスにおいては、相互接続の密度の増大化を必要とし、また、重量の低減や製造コストの低減を必要とする。したがって、チップの活性面を、移送対象をなす基板に向けて対向させるような、相互接続方法に関して、相当な興味が示されてきた。このような相互接続方法は、マイクロエレクトロニクスにおけるパッケージングに関して、多くの利点を有している。
チップおよび集積回路を相互接続基板に対して接続する技術に関しては、大きく分けて、いくつかの系統が存在する。例えば、いわゆる『フリップチップ』ボール接続技術と、ＡＣＦ（Anisotropic Conductive Film,異方的導電性フィルム）技術と、が存在する。これらの技術は、回路の集積化に関して多くの利点を有している。表面上における相互接続パッドの分散を考慮すれば、これら技術を使用することによって、特に自己インダクタンス効果を低減することのために電気的性能を維持しつつあるいは改良さえしつつ、小さな容積内において大きな相互接続密度でもってチップどうしを接続することができる。例えば、これら技術は、携帯電話において使用され、より一般的には、マルチメディアデバイスにおいて使用される。特に、これら技術を使用した場合には、ワイヤボンディング方法と比較して、より高速にデータを伝送することができる。
現在のところ支配的であるような『フリップチップ』技術は、溶融可能なマイクロボールを使用した技術である。この技術は、半導体材料製の完全なウェハ上における２つのリソグラフィーレベルを必要としたプロセスの使用をベースとするものであり、その際、第１レベルにおいては、マイクロボールボンディングの冶金学が規定され、第２レベルにおいては、溶融可能な材料が電気分解によって成膜される。このプロセスは、カット済みのチップの相互接続には使用することができず、また、処理対象をなすウェハの数が少な過ぎて、リソグラフィーステップに際して必要な特殊マスクの形成が採算的に合わない場合には、使用することができない。
ＡＣＦ技術は、絶縁フィルム内において集積化された複数の導電性粒子からなる導電性フィルム、すなわち、絶縁フィルム内に包含された複数の金属製インサートからなる導電性フィルム、に関するものである。絶縁フィルム内において集積化された複数の導電性粒子を備えたＡＣＦフィルムが、最も知られている。このタイプのフィルムは、ポリマーマトリクス内における導電性粒子のランダムな分散に基づくものである。導電性粒子の典型的な直径は、数μｍである。導電性粒子は、金属によって被覆されたポリマーボールとされる、あるいは、例えばニッケルまたは銀といったようなものから形成されたような金属ボールとされる。相互接続は、基板とチップとの間にフィルムを接着し、その後、加熱押圧することによって、行われる。導電性粒子を備えたフィルムを使用した場合のチップと基板との相互接続が、図１Ａに示されている。複数の導電性パッド５を有しているチップ１が、導電性パッド７を有している基板２に対して、接続される。複数の導電性粒子４が内蔵されている絶縁フィルム３からなるＡＣＦフィルムが、チップと基板との間に介装されている。ボス６が、導電性パッドとＡＣＦフィルムとの間の接触を確立している。このタイプの相互接続は、比較的大きな電気的接触抵抗をもたらす。このことが、応用可能範囲を狭めている。例えば、１つの公知の応用は、フラットスクリーンという技術分野である。
上述した欠点は、金属製貫通インサートを有したＡＣＦフィルムという構成をもたらした。金属製貫通インサートを有したＡＣＦフィルムの形成は、ポリマー層内への金属製マイクロ構造の規律正しい挿入に基づくものとされる。金属製貫通インサートを備えたフィルムを使用した場合のチップと基板との相互接続が、図１Ｂに示されている。ＡＣＦフィルムは、複数の金属製インサート９が配置されている絶縁フィルム８から構成されている。１つのパッドあたりについてのコンタクトの数の大きな冗長性が、大きな電流を通電し得るような、小さな電気抵抗での一様なコンタクトの形成を保証している。
しかしながら、ＡＣＦフィルムの使用は、電気的コンタクトの信頼性の問題点も含めて、いくつかの問題点をもたらす。酸化物層が、金属製インサートの端部上におよびチップ相互接続パッドの端部上に形成される。このことは、電気的コンタクトの品質を大きく低減させる。この問題点に対する解決策が、提案されている。特に、金属製インサートの端部に溶融可能材料を付加するという解決策が提案されている。しかしながら、溶融可能材料は、溶融時にクリープを引き起こし得るものであり、そのため、金属製インサートどうしの間において短絡を引き起こし得るものである。さらに、ハイブリッド化の際に、フィルムとチップとの間にまたはフィルムと基板との間に、不純物を導入し得るものである。
他の問題点は、薄いＡＣＦフィルムの取扱いに関連する。フィルムは、ハイブリッド化の前にＡＣＦフィルムから分離されなければならないような剛直な犠牲支持体上に、形成される。その後、３つの部材（チップ、フィルム、および、基板）を組み立てなければならない。なお、本出願人の知る限りにおいては、本出願に関連性を有する先行技術文献は存在しない。
本発明は、上述した様々な欠点を有していない。
本発明は、電気絶縁材料層と導電性貫通インサートとを具備してなる異方的導電性フィルムを製造するための方法に関するものである。本発明による方法においては、
ａ）基板上に、複数の貫通穴を有した少なくとも１つの材料層を形成し、ここで、この少なくとも１つの材料層を「穴開き層」と称することとし、
ｂ）貫通穴を充填することによって、導電性インサートを形成し、
さらに、
導電性インサートの第１端部を部分的に被覆するマスクを形成し、
導電性インサートの第１端部のうちの、被覆されていない部分に対して、エッチングを施し、これにより、導電性インサートに、尖った先端を形成することを特徴としている。
充填ステップｂ）を電気分解によって行うというある特別の実施形態においては、ステップａ）において、穴開き層の形成前に、基板上に導電性層を成膜し、この導電性層を、導電性インサートを形成した後に、エッチングする。このエッチングは、インサートの形成後であれば、本発明による方法における任意の時点で行うことができる（通常は、湿式手法または乾式手法を使用して）。その導電性層は、必ずしも、貫通穴の充填ステップの直後にエッチングされるわけではない。
有利には、ステップａ）における穴開き層の形成に際しては、感光性樹脂層の成膜と、マスクを使用したこの樹脂層の露光と、この樹脂の現像と、によって行い、これにより、貫通穴を得る。また、穴開き層は、ポリマーのスクリーンプリントによって成膜された材料層や、金属のスクリーンプリントによってさえ成膜された材料層や、貫通穴を形成するためにエッチングされた熱酸化によって形成された層や、貫通穴を形成したものとして予成形されさらにその後に基板上へと転写された層、とすることもできる。
有利には、ステップａ）における穴開き層は、充填ステップｂ）を行った後に、除去され、絶縁層を成膜するというステップを、基板上において行い、この絶縁層が、異方的導電性フィルム内における絶縁層とされる。この変形例は、特に、穴開き層を、導電性インサートから絶縁し得ない場合に、および／または、組立後にそれらを非対称なものとしたい場合に、使用される。
有利には、基板を、少なくとも１つのコンタクトパッドを収容した状態で、パッシベーション層によって被覆する。この実施形態は、特に、導電性フィルムを、他の素子に対して接続しなければならない基板上に直接的に形成する場合に、使用される。
ある特別の実施形態においては、導電性インサートの第１端部を部分的に被覆するマスクを形成しさらに導電性インサートの第１端部のうちの被覆されていない部分に対してエッチングを施すという操作を行うに際し、
−穴開き層上に、導電性インサートが形成されている状態で、感光性樹脂を成膜し、
−マスクを使用することによって感光性樹脂の露光と現像とを行い、これにより、各導電性インサートの第１端部の上面のところにだけ、樹脂ディスクを残し、
−導電性インサートの第１端部に対して等方的化学エッチングを行い、これにより、樹脂ディスクを除去するとともに、各導電性インサートの第１端部を尖った先端とする。
他の特別の実施形態においては、導電性インサートの第１端部を部分的に被覆するマスクを形成しさらに導電性インサートの第１端部のうちの被覆されていない部分に対してエッチングを施すという操作を行うに際し、
−バッファ基板を、転写され得る材料によってコーティングし、その転写が行われた際には、材料が導電性インサートの第１端部を保護するものとされ、
−各導電性インサートの第１端部の上面のところにだけ、材料からなるディスクが残るようにして、導電性インサート上に材料を転写し、
−導電性インサートの第１端部に対して等方的化学エッチングを行い、これにより、材料ディスクを除去するとともに、各導電性インサートの第１端部を尖った先端とする。
有利には、貫通穴の充填ステップは、各導電性インサートの第１端部が爪先のような形状となるようにして、行われる。言い換えれば、各導電性インサートの第１端部は、爪先のような、キャップの形態あるいはマウンドの形態とすることができる。
有利には、導電性インサートの尖った先端が形成された後に、導電性インサートの尖った先端上に、保護層が形成される。
この場合、保護層は、有利には、酸化防止層とされる。酸化防止層は、好ましくは、金メッキ層とされ、この金メッキ層は、無電解メッキと、電気分解と、金の噴霧と、の中から選択された技術を使用して形成される。
本発明による方法において、転写材料によるバッファ基板のコーティングと、導電性インサート上への転写材料の転写と、導電性インサートの第１端部の等方的化学エッチングと、を行うことが望ましい場合には、導電性インサートの第１端部を保護するものとされた転写可能材料は、有利には、この転写可能材料を転写前に支持しているバッファ基板に対する粘着特性よりも、導電性インサートに対する粘着特性の方が大きいような、ポリマーまたは樹脂とすることができる。
導電性インサートの第１端部上へと転写される材料の転写は、有利には、材料を転写前に支持しているバッファ基板に対して圧力を印加することによって行うことができる。この転写に際しては、加熱を併用することも、また、加熱を併用しないことも、できる。
有利には、貫通穴の充填は、無電解メッキと、電解成長と、化学的成膜と、物理的成膜と、注入と、の中から選択された技術を使用して行われる。
ある特別の実施形態においては、ステップａ）に先立って、基板上に、フィルムが形成された時点でフィルムを基板から分離させ得るようなかつアセンブリを機械的に補強し得るような１つまたは複数の層が、成膜される。
本発明は、また、半導体チップの製造方法に関するものである。この方法においては、本発明に基づいて半導体ウェハ上に異方的導電性フィルムを形成し、得られた構造体を切断するというステップを行う。
本発明のある実施形態においては、異方的導電性フィルムは、能動的なおよび／または受動的な集積回路タイプの素子が存在している半導体材料ウェハ上において直接的に形成することができる。一般に、本発明による方法によって得られた異方的導電性フィルムを使用することにより、少なくとも２つの素子を接続することができ、その場合、可能であれば、導電性フィルムは、少なくとも一方の素子上に形成され、その素子は、可能であれば、導電性領域を有したものであるかあるいは全面的に導電性のものとされる。本発明による方法は、互いにコンタクトを形成する金属どうしの間において、優秀な電気的ボンディングを提供することができる。導電性インサートは、溶融可能なボンディング材料ではないことのために、実際に不可逆的に、相互接続パッドに対して接続することができる。特に、本発明による異方的導電性フィルムを使用することにより、チップと基板との間のコンタクトを、小さな電気抵抗のものとすることができ、さらに、良好な機械的強度を有したものとすることができ、なおかつ、良好な信頼性を有したものとすることができる。
本発明の他の特徴点や利点は、添付図面を参照しつつ、本発明の好ましい実施形態に関する以下の説明を読むことにより、明瞭となるであろう。
すべての図面にわたって、同じ部材には同じ符号が付されている。
本発明を使用することにより、一方の面上にパッシベーション層を備えた半導体チップであるとともに、そのパッシベーション層内に貫通状態で接続パッドを形成することを可能とする少なくとも１つの開口を備えている半導体チップを形成することができる。このチップは、パッシベーション層上に、異方的導電性フィルムと、接続パッドと、を備えている。接続パッドは、電気絶縁材料内に保持された導電性インサートから形成され、各導電性インサートは、電気絶縁材料の外部へと突出した第１端部と、導電性部材を介してパッシベーション層に対してまたは接続パッドに対して接触することとなる第２端部と、を有している。
有利には、導電性インサートの第１端部は、尖った先端形状とされる。
一変形例においては、電気絶縁材料は、ポリイミドや、熱可塑性材料や、感光性樹脂や、接着剤、とすることができる。
他の変形例においては、電気絶縁材料は、溶融可能なガラスとすることができる。
図２は、本発明による異方的導電性ポリマーフィルムを備えた半導体チップの一例を示している。
チップ１０には、パッシベーション層１２の開口内に配置された相互接続パッド１１が設けられている。導電性フィルム１３は、電気絶縁材料層１４と、この電気絶縁材料層１４内に配置された複数の導電性インサート１５と、を備えている。この導電性フィルム１３が、パッシベーション層１２と接続パッド１１とを被覆している。導電性インサート１５（例えば、金属製インサート）は、絶縁フィルム１４よりも上方へと突出した第１端部と、導電性部材１６を介して、パッシベーション層１２に対してあるいは接続パッド１１に対して接続された第２端部と、を有している。導電性部材１６は、金属ディスク１７と、ボンディング部材１８と、から構成されている。
次に、本発明に基づく、半導体ウェハ上への導電性ポリマーフィルムの形成方法について、図３Ａ〜図３Ｉを参照して説明する。
この方法は、半導体材料ウェハからスタートして実行される。半導体ウェハＴの一方の面を、パッシベーション層１２によって被覆し、パッシベーション層１２内に、複数の開口を形成し、接続パッド１１を露出させる（図３Ａを参照されたい）。
この方法の第１ステップにおいては、パッシベーション層１２および接続パッド１１上に、導電性のボンディング材料１９からなる全体を覆う層を成膜する（図３Ｂを参照されたい）。例えば、導電性のボンディング材料１９は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、等とすることができる。このステップは、好ましくは、パッドの表面をクリーニングした後に行われる。
その後、層１９上に、少なくとも１つの金属層２０（Ｃｕ、Ｎｉ、Ｔｉ、Ａｕ、Ａｌ、等）を成膜する（図３Ｃを参照されたい）。金属層２０は、後工程において、導電性インサートの電解成長時に電流を注入するための層として使用されることとなる。
その後、金属層２０上に、樹脂タイプの感光性ポリマー層２１を成膜する（図３Ｄを参照されたい）。感光性ポリマー層２１の厚さは、数μｍ〜数十μｍとされる。
その後、層２１を、マスクを通して露光し、これにより、層２１を貫通した貫通穴２２を形成する（図３Ｅを参照されたい）。典型的には、貫通穴の深さは、層２１の厚さに応じて、数μｍ〜数十μｍとされる。貫通穴の形成のために使用されるマスクは、多数の貫通穴を一様にかつ十分な数だけ形成することを可能とする。貫通穴を形成する層を、ポリマーのスクリーンプリントによって成膜された材料層や、金属のスクリーンプリントによってさえ成膜された材料層や、貫通穴を形成するためにエッチングされた熱酸化によって形成された層や、貫通穴を形成したものとして予成形されさらにその後に基板上へと転写された層、とし得ることに注意されたい。
その後、前のステップで形成された貫通穴を、例えば電解的な手法によって、１つまたは複数の導電性材料（Ｃｕ、Ｎｉ、Ｔｉ、Ｃｒ、Ｗ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、等）によって充填し、これにより、導電性インサート２３を形成する（図３Ｆを参照されたい）。したがって、インサートは、単一の導電性材料からでも、あるいは、互いに積層される複数の導電性材料からでも、形成することができる。貫通穴は、電解的に充填することができる。層２１が成膜されさらに貫通穴２２が形成されたウェハを（言い換えれば、層２０を）、カソードに対して接続し、約２Ｖという電圧を印加して１０ｍＡという電流を通電する。例えば、Ｎｉの成膜の場合には、使用される電解質は、Ｎｉの硫酸塩と塩化物との混合物である。また、貫通穴は、無電解メッキによって充填することもできる。この場合には、最初のステップとして、塩基性媒体中での表面コーティングによる鉛コーティングを行い、その次に、特定のバス内において無電解メッキを行う。
その後、樹脂を、例えば溶解によって、除去し（図３Ｇを参照されたい）、さらに、中実層として成膜された金属層を、インサートどうしの間に位置した領域において選択的にエッチングする（図３Ｈを参照されたい）。このような金属層のエッチングを、インサートの形成後であれば、この方法における任意の時点で行い得ることに注意されたい。その後、接続パッド１１どうしを、互いに電気的に絶縁する。このステップは、乾式手法を使用しても、また、化学的手法を使用しても、行うことができる。ただし、化学的手法が好ましい。
その後、電気絶縁材料２４を、金属製インサートを部分的に露出させつつ、ウェハ上に成膜する（図３Ｉを参照されたい）。電気絶縁材料によってインサートの全体を被覆した場合には、インサートを露出させるためのエッチングを行う必要がある。電気絶縁材料は、好ましくは、例えば、ポリイミドといったようなポリマーや、熱可塑性材料や、感光性樹脂や、任意のタイプの接着剤、とされる。また、通常『スピンオングラス』と称されるような手法によって、溶融可能なガラスを広げることができる。導電性インサートどうしを絶縁するというこのステップが、特に、穿孔された層がインサートの絶縁に対して適合していない場合に、および／または、アセンブリによって非対称性を得る場合に、行われることに注意されたい。
本発明による半導体チップを得るために必要なことは、異方的導電性ポリマーフィルムによって被覆された半導体ウェハを、所望数の分だけ基本チップへと切断することだけである。
次に、本発明による導電性ポリマーフィルムの製造方法の変形例について、図４Ａ〜図４Ｆを参照して説明する。この変形例においては、導電性インサートは、尖った先端を有している。これにより、異方的導電性ポリマーフィルム、および、チップの転写先をなす基板の電気的コンタクトを改良することができる。
本発明のこの変形例による方法は、導電性インサートの形成ステップ（図３Ｆを参照されたい）と、感光性ポリマー層の除去ステップ（図３Ｇを参照されたい）と、の間に、追加的なステップを備えている。本発明のこの変形例においては、この場合には、導電性インサートの形成ステップの次に、すべてのインサート上に感光性樹脂２５を成膜する（図４Ａを参照されたい）。感光性樹脂をマスクを使用して露光し、これにより、各インサートの上部のところにのみ、樹脂ディスク２６を残す（図４Ｂを参照されたい）。感光性樹脂を成膜する前に、樹脂２１を、１５０℃でもって５分間にわたってアニールすることによって、硬化させておくことに注意されたい。その後、例えば湿式手法によってすなわち化学的手法によって（例えば、ニッケル製インサートの場合には、希硝酸を使用する）、インサートを等方的にエッチングし（図４Ｃを参照されたい）、さらに、樹脂ディスクを除去する（図４Ｄを参照されたい）。これにより、各インサートの端部に、尖った先端２７が現わる。
その後、この方法においては、上述した各ステップを行う。すなわち、感光性ポリマー層を除去し、そして、全面的な層として成膜された金属層の選択的なエッチングを行う（図４Ｅを参照されたい）。金属層の選択的なエッチングを行った後に、電気絶縁材料２４を成膜し、これにより、尖った先端２７以外の部分について、インサートを被覆する（図４Ｆを参照されたい）。
本発明による導電性ポリマーフィルムの製造方法の他の変形例について、図５Ａ〜図５Ｊを参照して説明する。この変形例においても、また、導電性インサートは、尖った先端を有している。しかしながら、マスキングステップを使用するのではなく、材料転写技術を使用することによって、導電性インサートの端部の部分的なマスキングを行う。
本発明のこの変形例による製造方法においては、図３Ａ〜図３Ｅに示すステップと同じステップを行う。次なるステップにおいて、上述したのと同じ手法を使用して導電性インサートを形成するのではあるけれども、この変形例においては、導電性インサートをなす導電性材料を、導電性インサートの端部が爪先（爪の先端）の形状をなすようにして、貫通穴の上端を超えて突出させる（図５Ａを参照されたい）。
その後、次なるステップとして、すべてのインサート上に樹脂２５を成膜する。この操作は、樹脂によって基板Ａ（Ｓｉ、ガラス、金属、あるいは、ポリマー）をコーティングすることによって行い、これにより、導電性インサートの端部を保護する（図５Ｂを参照されたい）。樹脂は、マイクロエレクトロニクスにおいて使用される感光性樹脂とすることができる、あるいは、基板Ａに対する粘着特性よりも金属製インサートに対する粘着特性の方が大きいような任意のポリマーとすることができる。加熱を併用しつつあるいは加熱を行うことなく、導電性インサート上へと樹脂２５を転写し、バッファ基板Ａに対して圧力を印加する（図５Ｃを参照されたい）。例えば、基板Ａの直径が１００ｍｍである場合には、１０ｋｇという圧力を印加することとなる。その後、基板Ａを、取り去る（図５Ｄを参照されたい）。
次なるステップにおいては、インサートの端部に対して等方性エッチングを行う。これにより、インサートの先端を尖ったものとする（図５Ｅを参照されたい）。例えば、エッチングは、湿式手法または乾式手法を使用して、行うことができるか。例えば、導電性インサートを構成する材料がニッケルである場合には、エッチング溶液は、例えば、Ｈ２Ｏ （ＤＩ）＋Ｈ２ＳＯ４＋（ＮＨ４）２Ｓ２Ｏ８とすることができる。これにより、尖った先端２７が、各インサートの端部に現われる。各導電性インサートに尖った先端が存在することにより、異方的導電性ポリマーフィルム、および、チップの転写先をなす基板の電気的コンタクトを改良することができる。エッチング時には、インサート上の樹脂ディスクは、それ自体が分離される、あるいは、樹脂ディスクは、樹脂２５の溶媒内へと溶解することができる（図５Ｆを参照されたい）。
例えば、無電解メッキによってあるいは金の電解によって、インサートの尖った先端２７に、金メッキ２８を行うことができる（図５Ｇを参照されたい）。
最後に、例えば溶媒内への溶解によってあるいは“LE posistrip”によって、感光性ポリマー層を除去し（図５Ｈを参照されたい）、全面的な層として成膜された複数の金属層を、言い換えれば層１９，２０を、インサートどうしの間に位置した領域のところにおいて選択的にエッチングする（図５Ｉを参照されたい）。
最終ステップにおいては、接続パッド１１どうしを、互いに電気的に絶縁する。このステップは、乾式手法を使用しても、また、化学的手法を使用しても、行うことができる。ただし、化学的手法が好ましい。これにより、尖った先端２７以外の部分については導電性インサートを被覆する電気絶縁材料層２４を得る（図５Ｊを参照されたい）。電気絶縁材料は、好ましくは、例えば、ポリイミドといったようなポリマーや、熱可塑性材料や、感光性樹脂や、任意のタイプの接着剤、とされる。また、通常はスピンオングラスと称されるような手法によって、溶融可能なガラスを広げることができる。電気絶縁材料によってインサートの全体を被覆した場合には、尖った先端２７を露出させるためのエッチングを行う必要がある。
マスキングステップを使用してではなく、材料転写技術を使用することによって、インサートの端部を部分的にマスキングすることにより、成膜ステップや位置合わせステップや露光ステップや樹脂現像ステップの必要性を回避することができる。これらステップは、すべて、高価なものであり（マスクの製造、および、長いプロセス時間）、また、困難なものである（マスクの位置合わせ）。
上記様々な実施形態において説明したように、チップ上に直接的に形成された異方的導電性ポリマーフィルムの存在は、基板上におけるチップのハイブリッド化プロセスを、極めて単純化する。この場合には、チップと基板との間に異方的導電性ポリマーフィルムを介装する目的で異方的導電性ポリマーフィルムを取り扱うことは、もはや不要である。チップおよび基板という２つの部材を取り扱うだけで良い。さらに、インサートの直下に存在するボンディング層のために、異方的導電性ポリマーフィルムとチップとの間の電気的コンタクトの品質は、非常に良好である。
本発明による方法の他の利点について、言及することができる。すなわち、本発明の方法による異方的導電性ポリマーフィルムの製造は、重要な位置合わせステップを必要としない。なぜなら、エッチングステップ（図３Ｅを参照されたい）時に形成された穴の冗長性（十分に多数であること）が、十分に多数の導電性インサートをもたらし、これにより、必然的に、いくつかの導電性インサートが、接続対象をなすパッドの上に位置することとなるからである。他の利点は、本発明の方法による異方的導電性ポリマーフィルムの製造においては、任意のタイプのポリマーを使用し得ることであり、さらには、任意のタイプの溶融可能ガラスさえも、使用し得ることである。
異方的導電性フィルムは、多くの技術分野において使用することができ、特に、センサや微小電気的機械的システム（ＭＥＭＳ）において使用することができる。特に、本発明による方法を使用し得る応用の１つは、スマートカードのための能動的保護システムの形成である。例えば、安全部材を備えたスクリーンが、チップに対して、不可逆的に接続して接着される。良好な電気的コンタクトに加えて、接着インターフェースは、たとえ高温下においてさえも化学薬品による接着剤の分解を困難なものとし得るよう、できる限り薄いものでなければならない。本発明による方法は、必要な接続を形成するために使用し得るということにおいて有利なだけではなく、製造コストが低いということにおいても有利である。
従来技術によるチップと基板との間の相互接続を示す図であって、導電性粒子を内包した異方的導電性ポリマーフィルムを使用した例を示している。 従来技術によるチップと基板との間の相互接続を示す図であって、導電性インサートを備えた異方的導電性ポリマーフィルムを使用した例を示している。 本発明に基づく異方的導電性ポリマーフィルムを備えたチップを示す図である。 本発明に基づき、半導体ウェハ上に異方的導電性ポリマーフィルムを形成するための方法を示す図である。 本発明に基づき、半導体ウェハ上に異方的導電性ポリマーフィルムを形成するための方法を示す図である。 本発明に基づき、半導体ウェハ上に異方的導電性ポリマーフィルムを形成するための方法を示す図である。 本発明に基づき、半導体ウェハ上に異方的導電性ポリマーフィルムを形成するための方法を示す図である。 本発明に基づき、半導体ウェハ上に異方的導電性ポリマーフィルムを形成するための方法を示す図である。 本発明に基づき、半導体ウェハ上に異方的導電性ポリマーフィルムを形成するための方法を示す図である。 本発明に基づき、半導体ウェハ上に異方的導電性ポリマーフィルムを形成するための方法を示す図である。 本発明に基づき、半導体ウェハ上に異方的導電性ポリマーフィルムを形成するための方法を示す図である。 本発明に基づき、半導体ウェハ上に異方的導電性ポリマーフィルムを形成するための方法を示す図である。 図３Ａ〜図３Ｉに示す製造方法の一変形例を示す図である。 図３Ａ〜図３Ｉに示す製造方法の一変形例を示す図である。 図３Ａ〜図３Ｉに示す製造方法の一変形例を示す図である。 図３Ａ〜図３Ｉに示す製造方法の一変形例を示す図である。 図３Ａ〜図３Ｉに示す製造方法の一変形例を示す図である。 図３Ａ〜図３Ｉに示す製造方法の一変形例を示す図である。 図３Ａ〜図３Ｉに示す製造方法の他の変形例を示す図である。 図３Ａ〜図３Ｉに示す製造方法の他の変形例を示す図である。 図３Ａ〜図３Ｉに示す製造方法の他の変形例を示す図である。 図３Ａ〜図３Ｉに示す製造方法の他の変形例を示す図である。 図３Ａ〜図３Ｉに示す製造方法の他の変形例を示す図である。 図３Ａ〜図３Ｉに示す製造方法の他の変形例を示す図である。 図３Ａ〜図３Ｉに示す製造方法の他の変形例を示す図である。 図３Ａ〜図３Ｉに示す製造方法の他の変形例を示す図である。 図３Ａ〜図３Ｉに示す製造方法の他の変形例を示す図である。 図３Ａ〜図３Ｉに示す製造方法の他の変形例を示す図である。
符号の説明
１０ チップ
１１ 相互接続パッド
１２ パッシベーション層
１３ 異方的導電性フィルム
１４ 電気絶縁材料層
１５ 導電性インサート
１６ 導電性部材
２２ 貫通穴
２５ 樹脂
２６ 樹脂ディスク
２７ 尖った先端

Claims (17)

  1. 電気絶縁材料層と導電性貫通インサートとを具備してなる異方的導電性フィルムを製造するための方法であって、
    ａ）基板上に、複数の貫通穴を有した少なくとも１つの材料層を形成し、ここで、この少なくとも１つの材料層を「穴開き層」と称することとし、
    ｂ）前記貫通穴を充填することによって、導電性インサートを形成し、
    さらに、
    前記導電性インサートの第１端部を部分的に被覆するマスクを形成し、
    前記導電性インサートの前記第１端部のうちの、被覆されていない部分に対して、エッチングを施し、これにより、前記導電性インサートに、尖った先端を形成することを特徴とする方法。
  2. 請求項１記載の方法において、
    前記充填ステップｂ）を、電気分解によって行い、
    前記ステップａ）においては、前記穴開き層の形成前に、基板上に導電性層を成膜し、
    この導電性層を、前記導電性インサートを形成した後に、エッチングすることを特徴とする方法。
  3. 請求項１または２記載の方法において、
    前記ステップａ）における前記穴開き層の形成を、感光性樹脂層の成膜と、マスクを使用したこの樹脂層の露光と、この樹脂の現像と、によって行い、これにより、前記貫通穴を得ることを特徴とする方法。
  4. 請求項１〜３のいずれか１項に記載の方法において、
    前記ステップａ）における前記穴開き層を、前記充填ステップｂ）を行った後に、除去し、
    絶縁層を成膜するというステップを、前記基板上において行い、この絶縁層を、前記異方的導電性フィルム内における絶縁層とすることを特徴とする方法。
  5. 請求項１〜４のいずれか１項に記載の方法において、
    前記基板を、少なくとも１つのコンタクトパッドを収容した状態で、パッシベーション層によって被覆することを特徴とする方法。
  6. 請求項１〜５のいずれか１項に記載の方法において、
    前記導電性インサートの前記第１端部を部分的に被覆する前記マスクを形成しさらに前記導電性インサートの前記第１端部のうちの前記被覆されていない部分に対してエッチングを施すという前記操作を行うに際しては、
    −前記穴開き層上に、前記導電性インサートが形成されている状態で、感光性樹脂を成膜し、
    −前記マスクを使用することによって前記感光性樹脂の露光と現像とを行い、これにより、前記各導電性インサートの前記第１端部の上面のところにだけ、樹脂ディスクを残し、
    −前記導電性インサートの前記第１端部に対して等方的化学エッチングを行い、これにより、前記樹脂ディスクを除去するとともに、前記各導電性インサートの前記第１端部を尖った先端とすることを特徴とする方法。
  7. 請求項１〜５のいずれか１項に記載の方法において、
    前記導電性インサートの前記第１端部を部分的に被覆する前記マスクを形成しさらに前記導電性インサートの前記第１端部のうちの前記被覆されていない部分に対してエッチングを施すという前記操作を行うに際しては、
    −バッファ基板（Ａ）を、転写され得る材料（２５）によってコーティングし、その転写が行われた際には、前記材料が前記導電性インサートの前記第１端部を保護するものとされ、
    −前記各導電性インサートの前記第１端部の上面のところにだけ、前記材料からなるディスクが残るようにして、前記導電性インサート上に前記材料（２５）を転写し、
    −前記導電性インサートの前記第１端部に対して等方的化学エッチングを行い、これにより、前記材料ディスクを除去するとともに、前記各導電性インサートの前記第１端部を尖った先端（２７）とすることを特徴とする方法。
  8. 請求項７記載の方法において、
    前記貫通穴（２２）の前記充填ステップを、前記各導電性インサートの前記第１端部が爪先のような形状となるようにして、行うことを特徴とする方法。
  9. 請求項１〜８のいずれか１項に記載の方法において、
    前記尖った先端が形成された後に、前記導電性インサートの前記尖った先端上に、保護層を形成することを特徴とする方法。
  10. 請求項９記載の方法において、
    前記保護層を、酸化防止層とすることを特徴とする方法。
  11. 請求項１０記載の方法において、
    前記酸化防止層を、金メッキ層とし、
    この金メッキ層を、無電解メッキと、電気分解と、噴霧と、の中から選択された技術を使用して形成することを特徴とする方法。
  12. 請求項７記載の方法において、
    前記導電性インサートの前記第１端部を保護するものとされた前記転写可能材料（２５）を、この転写可能材料を転写前に支持している前記バッファ基板（Ａ）に対する粘着特性よりも、前記導電性インサートに対する粘着特性の方が大きいような、ポリマーとすることを特徴とする方法。
  13. 請求項７記載の方法において、
    前記導電性インサートの前記第１端部を保護するものとされた前記転写可能材料（２５）を、この転写可能材料を転写前に支持している前記バッファ基板（Ａ）に対する粘着特性よりも、前記導電性インサートに対する粘着特性の方が大きいような、樹脂とすることを特徴とする方法。
  14. 請求項７記載の方法において、
    前記導電性インサートの前記第１端部上へと転写される前記材料（２５）の転写を、前記材料（２５）を転写前に支持している前記バッファ基板（Ａ）に対して圧力を印加することによって行うことを特徴とする方法。
  15. 請求項１記載の方法において、
    前記貫通穴（２２）の充填を、無電解メッキと、電解成長と、化学的成膜と、物理的成膜と、注入と、の中から選択された技術を使用して行うことを特徴とする方法。
  16. 請求項１〜１５のいずれか１項に記載の方法において、
    前記フィルムの製造に先立って、前記基板上に、前記フィルムが形成された時点で前記フィルムを前記基板から分離させ得るようなかつアセンブリを機械的に補強し得るような１つまたは複数の層を成膜することを特徴とする方法。
  17. 半導体チップの製造方法であって、
    半導体ウェハ上において、請求項１〜１６のいずれか１項に記載の異方的導電性フィルムの製造方法を行い、これにより、半導体ウェハ上に前記フィルムを配置し、
    得られた構造体を切断するというステップを行うことを特徴とする方法。
JP2006519977A 2003-07-18 2004-07-15 基板上に異方的導電性フィルムを形成するための方法 Pending JP2007516595A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0350352A FR2857780B1 (fr) 2003-07-18 2003-07-18 Procede de fabrication de film conducteur anisotrope sur un substrat
PCT/FR2004/050335 WO2005010926A2 (fr) 2003-07-18 2004-07-15 Procede de fabrication de film conducteur anisotrope

Publications (1)

Publication Number Publication Date
JP2007516595A true JP2007516595A (ja) 2007-06-21

Family

ID=33548342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006519977A Pending JP2007516595A (ja) 2003-07-18 2004-07-15 基板上に異方的導電性フィルムを形成するための方法

Country Status (5)

Country Link
US (1) US7510962B2 (ja)
EP (1) EP1647053A2 (ja)
JP (1) JP2007516595A (ja)
FR (1) FR2857780B1 (ja)
WO (1) WO2005010926A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
FR2866753B1 (fr) * 2004-02-25 2006-06-09 Commissariat Energie Atomique Dispositif microelectronique d'interconnexion a tiges conductrices localisees
FR2925222B1 (fr) * 2007-12-17 2010-04-16 Commissariat Energie Atomique Procede de realisation d'une interconnexion electrique entre deux couches conductrices
EP2498509B1 (en) 2008-04-07 2018-08-15 Koss Corporation Wireless earphone that transitions between wireless networks
KR101485105B1 (ko) * 2008-07-15 2015-01-23 삼성전자주식회사 반도체 패키지
DE102009017692B4 (de) * 2009-04-09 2020-08-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57207362A (en) * 1981-06-16 1982-12-20 Mitsubishi Electric Corp Semiconductor device
US5135606A (en) * 1989-12-08 1992-08-04 Canon Kabushiki Kaisha Process for preparing electrical connecting member
JPH07320543A (ja) * 1994-04-01 1995-12-08 Whitaker Corp:The 異方導電性接着構造物及びその製造方法
FR2766618B1 (fr) * 1997-07-22 2000-12-01 Commissariat Energie Atomique Procede de fabrication d'un film conducteur anisotrope a inserts conducteurs
TW366548B (en) * 1998-04-18 1999-08-11 United Microelectronics Corp Trench bump block and the application of the same
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
JP4113710B2 (ja) * 2000-01-13 2008-07-09 日東電工株式会社 多孔性接着シートおよびそれを用いた多孔性接着シート付き半導体ウェハ、ならびにそれらの製造方法
JP3808037B2 (ja) * 2001-05-15 2006-08-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 基板上の金属の無電界堆積およびパターニングのための方法
FR2842943B1 (fr) * 2002-07-24 2005-07-01 Commissariat Energie Atomique Procede de fabrication de film polymere conducteur anisotrope sur tranche de semi-conducteur

Also Published As

Publication number Publication date
US20060160270A1 (en) 2006-07-20
EP1647053A2 (fr) 2006-04-19
FR2857780B1 (fr) 2005-09-09
WO2005010926A3 (fr) 2005-09-09
US7510962B2 (en) 2009-03-31
WO2005010926A2 (fr) 2005-02-03
FR2857780A1 (fr) 2005-01-21

Similar Documents

Publication Publication Date Title
TWI384604B (zh) 具有穿透通孔與經連接至該穿透通孔的佈線之基材及其製造方法
JP3859403B2 (ja) 半導体装置及びその製造方法
US7026239B2 (en) Method for making an anisotropic conductive polymer film on a semiconductor wafer
US8178957B2 (en) Electronic component device, and method of manufacturing the same
EP1489658B1 (en) Method for manufacturing semiconductor package
TW200537627A (en) Semiconductor device and method of manufacturing the semiconductor device
US8558363B2 (en) Lead frame substrate and method of manufacturing the same, and semiconductor device
JPS62173740A (ja) 半導体装置及びその製造方法
JP2008516422A (ja) 複数の硬質導電性マイクロチップからなるアセンブリを備えた素子、ならびに、そのような素子と、軟質導電性突起を備えた素子と、の電気的接続方法
JP2022553666A (ja) バンプ構造の形成
JP2001511602A (ja) 導電性インサートを有する異方性導電膜の製造方法
JP2016512929A (ja) 相互接続部材をプレコーティングすることを含むフリップチップ組立方法
JP2006261323A (ja) 半導体装置及びその製造方法
JP2622038B2 (ja) 半導体装置及びその製造方法
JP2007516595A (ja) 基板上に異方的導電性フィルムを形成するための方法
CN110943067A (zh) 半导体装置及其制造方法
CN117594562A (zh) 封装结构和其制造方法
US6852617B2 (en) Semiconductor device fabrication method
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
JP2002141121A (ja) 異方導電性フィルムおよびそれを用いた半導体装置並びにその製造方法
JP6712136B2 (ja) 電子部品の製造方法
TWI230427B (en) Semiconductor device with electrical connection structure and method for fabricating the same
JPH0974096A (ja) はんだバンプ実装用端子電極形成方法
JP2001077142A (ja) 半導体装置及びその製造方法
JPS5848445A (ja) 金属リ−ドと電極の接続方法