FR2857780A1 - Procede de fabrication de film conducteur anisotrope sur un substrat - Google Patents

Procede de fabrication de film conducteur anisotrope sur un substrat Download PDF

Info

Publication number
FR2857780A1
FR2857780A1 FR0350352A FR0350352A FR2857780A1 FR 2857780 A1 FR2857780 A1 FR 2857780A1 FR 0350352 A FR0350352 A FR 0350352A FR 0350352 A FR0350352 A FR 0350352A FR 2857780 A1 FR2857780 A1 FR 2857780A1
Authority
FR
France
Prior art keywords
inserts
layer
substrate
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0350352A
Other languages
English (en)
Other versions
FR2857780B1 (fr
Inventor
Jean Brun
Christiane Puget
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0350352A priority Critical patent/FR2857780B1/fr
Priority to EP04767896A priority patent/EP1647053A2/fr
Priority to US10/563,627 priority patent/US7510962B2/en
Priority to PCT/FR2004/050335 priority patent/WO2005010926A2/fr
Priority to JP2006519977A priority patent/JP2007516595A/ja
Publication of FR2857780A1 publication Critical patent/FR2857780A1/fr
Application granted granted Critical
Publication of FR2857780B1 publication Critical patent/FR2857780B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un film conducteur anisotrope comprenant une couche de matériau électriquement isolant et des inserts traversants, ledit procédé comportant les étapes suivantes :a) formation sur un substrat d'au moins une couche de matériau présentant des trous traversants, ladite couche étant appelée couche ajourée,b) remplissage des trous traversants pour former des inserts. Le procédé comporte en outre la réalisation d'un masque recouvrant partiellement une première extrémité des inserts et la gravure de la partie non masquée de l'extrémité des inserts de façon à obtenir des inserts à extrémités en pointe.L'invention s'applique à la formation de composants (puces, circuits intégrés) à haute densité d'interconnexions.

Description

PROCEDE DE FABRICATION
DE FILM CONDUCTEUR ANISOTROPE SUR UN SUBSTRAT
DOMAINE TECHNIQUE
L'invention concerne un procédé de fabrication de film conducteur anisotrope sur un substrat. L'invention concerne également un procédé de fabrication de puce semi-conductrice munie d'un film conducteur anisotrope ainsi qu'une puce semi10 conductrice munie d'un film conducteur anisotrope.
ETAT DE LA TECHNIQUE ANTERIEURE
Avec l'essor du multimédia, de nombreux dispositifs électroniques doivent être capables de 15 gérer, de traiter et de transmettre rapidement et facilement une grande quantité d'informations. Ces dispositifs nécessitent un accroissement de la densité des interconnexions ainsi qu'une diminution de leur poids et de leur coût de fabrication. Un intérêt 20 considérable s'est donc porté vers des méthodes d'interconnexions où la face active de la puce est face au substrat sur lequel doit être reportée ladite puce.
Cela présente un certain nombre d'avantages pour le packaging dans la microélectronique.
Il existe plusieurs grandes familles de techniques pour connecter des puces et des circuits intégrés à des substrats d'interconnexion comme, par exemple, la technique de connexion par billes dite technique flip- chip et la technique ACF (ACF pour 30 Anisotropic Conductive Film ). Ces techniques présentent un certain nombre d'avantages pour l'intégration des circuits. En effet, compte tenu de la répartition surfacique des plots d'interconnexion, elles offrent la capacité de connecter des puces à 5 haute densité d'interconnexions dans un volume réduit, tout en maintenant ou en améliorant les performances électriques, notamment en diminuant les effets de selfinductance. Ces techniques sont utilisées, par exemple, dans les téléphones cellulaires et, plus généralement, 10 dans les dispositifs multimédias. En particulier, ces techniques permettent la transmission de données à haut débit, comparé à la méthode du câblage filaire ( wire bonding en anglais).
Parmi les techniques de type flip-chip , 15 la technologie par microbilles fusibles est celle qui prédomine actuellement. Cette technologie repose sur la mise en oeuvre d'un procédé sur tranche complète de matériau semi-conducteur nécessitant deux niveaux de lithographie: un premier niveau pour définir la 20 métallurgie d'accrochage des microbilles et un second niveau dédié au dépôt électrolytique de matériaux fusibles. Ce procédé n'est pas utilisable pour l'interconnexion de puces découpées ou lorsque le nombre de tranches à traiter est trop faible pour 25 justifier le dessin de masques spécifiques nécessaires à l'étape de lithographie.
La technique ACF concerne des films conducteurs faits de particules conductrices incorporées dans un film isolant ou d'inserts 30 métalliques inclus dans un film isolant. Les films ACF à particules conductrices incorporées dans un film isolant sont les plus connus. Ce type de film est basé sur une répartition aléatoire de particules conductrices dans une matrice polymère. Les particules conductrices ont typiquement un diamètre de quelques 5 micromètres. Ce sont soit des billes de polymère recouvertes de métal, soit des billes de métal qui peuvent être, par exemple, en nickel ou en argent.
L'interconnexion est obtenue en collant le film entre le substrat et la puce, le collage étant suivi d'une 10 thermocompression. L'interconnexion d'une puce et d'un substrat à l'aide d'un film à particules conductrices est représenté en figure 1A. Une puce 1 munie de plots conducteurs 5 est reliée à un substrat 2 muni de plots conducteurs 7. Un film ACF constitué d'un film isolant 15 3 dans lequel sont incorporées des particules conductrices 4 est placé entre la puce et le substrat.
Des bossages 6 établissent le contact entre les plots conducteurs et le film ACF. Ce type d'interconnexion conduit à une résistance électrique de contact 20 relativement élevée, ce qui réduit le champ de ses domaines d'application. Une application connue est, par exemple, le domaine des écrans plats.
L'inconvénient mentionné ci-dessus a conduit à la conception des films ACF à inserts 25 métalliques traversants. La fabrication d'un film ACF à inserts métalliques traversants est basée sur l'insertion ordonnée de microstructures métalliques dans une nappe de polymère. L'interconnexion d'une puce et d'un substrat à l'aide d'un film à inserts 30 métalliques traversants est représenté en figure lB. Le film ACF est constitué d'un film isolant 8 dans lequel sont placés des inserts métalliques 9. Une forte redondance du nombre de contacts par plot assure un contact homogène de faible résistivité et permettant de passer des courants importants.
L'utilisation des films ACF entraîne cependant plusieurs problèmes parmi lesquels celui de la fiabilité du contact électrique. En effet, il se forme des couches oxydées sur les extrémités des inserts métalliques et sur les plots d'interconnexion 10 de la puce, ce qui conduit à fortement réduire la qualité des contacts électriques. Une solution a été proposée à ce problème, à savoir, l'ajout d'un matériau fusible aux extrémités des inserts métalliques.
Cependant, le matériau fusible est susceptible de fluer 15 pendant sa refonte et, partant, de mettre en courtcircuit les inserts métalliques. De plus, des impuretés peuvent être rapportées entre le film et la puce ou entre le film et son substrat pendant l'hybridation.
Un autre problème est lié à la manipulation 20 des films ACF de faible épaisseur. Les films sont réalisés sur un support sacrificiel rigide qu'il faut séparer du film ACF avant l'hybridation. Il faut alors assembler trois éléments, la puce, le film et le substrat.
La présente invention ne présente pas les inconvénients mentionnés cidessus.
EXPOSÉ DE L'INVENTION En effet, l'invention concerne un procédé 30 de fabrication d'un film conducteur anisotrope comprenant une couche de matériau électriquement isolant et des inserts traversants. Le procédé est caractérisé en ce qu'il comporte les étapes suivantes: a) formation sur un substrat d'au moins une couche de matériau présentant des trous traversants, ladite couche étant appelée couche ajourée, b) remplissage des trous traversants pour former des inserts, et étant caractérisé en ce qu'il comporte en outre la réalisation d'un masque recouvrant partiellement une 10 première extrémité des inserts et la gravure de la partie non masquée de l'extrémité des inserts de façon à obtenir des inserts à extrémités en pointe.
Selon un mode de réalisation particulier, l'étape b) de remplissage étant réalisée par 15 électrolyse, l'étape a) comporte le dépôt d'une couche conductrice sur le substrat, préalablement à la formation de la couche ajourée, cette couche étant gravée après la réalisation des inserts. Cette couche peut être gravée (généralement de façon humide ou 20 sèche) à tout moment possible au cours du procédé une fois que les inserts ont été réalisés; la couche n'est pas forcément gravée tout de suite après l'étape de remplissage des trous traversants.
Avantageusement, la couche ajourée de 25 l'étape a) est réalisée par un dépôt d'une couche de résine photosensible, l'insolation de cette résine à travers un masque et le développement de cette dernière pour obtenir les trous traversants. La couche ajourée peut être également une couche de matériau déposée par 30 sérigraphie, par exemple un polymère ou même un métal, ou une couche réalisée par oxydation thermique et gravée pour obtenir les trous traversants, ou encore une couche préformée pour réaliser les trous traversants et reportée sur le substrat.
Avantageusement, la couche ajourée de 5 l'étape a) est retirée après l'étape b) de remplissage et une étape de dépôt d'une couche isolante est réalisée sur le substrat pour former la couche isolante du film conducteur anisotrope. Cette variante est mise en oeuvre notamment lorsque la couche ajourée n'est pas 10 compatible avec l'isolement des inserts et/ou l'obtention de leur dissymétrie après assemblage.
Avantageusement, une couche de passivation recouvre le substrat dans laquelle loge au moins un plot de contact. Ce mode de réalisation est utilisé en 15 particulier lorsque le film conducteur est réalisé directement sur le substrat qui doit être connecté avec un autre composant.
Selon un mode particulier, la réalisation du masque recouvrant partiellement une extrémité des 20 inserts et la gravure de la partie non masquée comporte les étapes suivantes: - dépôt d'une résine photosensible sur la couche ajourée dans laquelle sont formés les inserts, - insolation et développement de la résine 25 photosensible à travers le masque de sorte que seule une pastille de résine demeure au sommet d'une première extrémité de chaque insert, - gravure chimique isotrope des premières extrémités des inserts jusqu'au retrait des pastilles de résine de 30 sorte qu'une pointe apparaisse sur la première extrémité de chaque insert.
Selon un autre mode particulier, la réalisation du masque recouvrant partiellement une extrémité des inserts et la gravure de la partie non masquée comporte les étapes suivantes: - enduction d'un substrat tampon par un matériau apte à être transféré et destiné à protéger l'extrémité des inserts, - transfert dudit matériau sur les inserts de sorte que seule une pastille de matériau demeure au sommet de la 10 première extrémité de chaque insert, - gravure chimique isotrope des premières extrémités des inserts jusqu'au retrait des pastilles de matériau de sorte qu'une pointe apparaisse sur la première extrémité de chaque insert.
Avantageusement l'étape de remplissage des trous traversants est effectuée de manière à ce que la première extrémité de chaque insert ait la forme d'une tête de clou. En d'autres mots, la première extrémité de chaque insert pourra avoir la forme d'un chapeau ou 20 d'un monticule ayant la forme d'une tête de clou.
Avantageusement, après la réalisation des premières extrémités des inserts en pointes, une couche de protection est formée sur les pointes des inserts.
Dans ce cas, la couche de protection est 25 avantageusement une couche anti-oxydante. Et la couche anti-oxydante est de préférence une dorure s'effectuant par une technique choisie parmi un dépôt autocatalytique, une électrolyse ou une pulvérisation d'or.
Dans le cas où l'on choisit d'effectuer le procédé comportant, entre autres, les étapes d'enduction d'un substrat tampon par un matériau de transfert, de transfert dudit matériau sur les inserts et de gravure chimique isotrope des premières extrémités desdits inserts, le transfert du matériau 5 apte à être transféré et destiné à protéger l'extrémité des inserts peut avantageusement être un polymère ou une résine dont les propriétés adhésives sont supérieures sur les inserts que sur le substrat tampon sur lequel le matériau se trouve avant le transfert.
Le transfert du matériau apte à être transféré sur une première extrémité des inserts peut avantageusement être effectué en exerçant une pression sur le substrat tampon sur lequel le matériau se trouve avant le transfert. Ce transfert peut être fait avec ou 15 sans chauffage.
Avantageusement, le remplissage des trous traversants s'effectue par une technique choisie parmi un dépôt auto catalytique, une croissance électrolytique, un dépôt chimique ou physique, et une 20 imprégnation.
Selon un mode de réalisation particulier, préalablement à l'étape a), on dépose sur le substrat une ou plusieurs couches aptes à permettre, après l'obtention du film, de le séparer du substrat et 25 d'assurer la rigidité mécanique de l'ensemble.
L'invention concerne également un procédé de fabrication d'une puce semiconductrice. Ce procédé comprend un procédé de fabrication de film conducteur 30 anisotrope sur une tranche de semi-conducteur selon l'invention, ainsi qu'une étape de découpe de la structure ainsi obtenue.
L'invention concerne aussi une puce semi5 conductrice comprenant, sur une face, une couche de passivation dans laquelle est pratiquée au moins une ouverture laissant apparaître un plot de connexion.
Cette puce comprend, sur la couche de passivation et le plot de connexion, un film conducteur anisotrope formé 10 d'inserts enserrés dans un matériau électriquement isolant, chaque insert ayant une première extrémité faisant saillie hors du matériau électriquement isolant et une deuxième extrémité étant mise au contact de la couche de passivation ou du plot de connexion par 15 l'intermédiaire d'un élément conducteur.
Selon un mode de réalisation particulier, les premières extrémités des inserts sont en forme de pointes.
Selon une variante, le matériau électriquement isolant est un polyimide, un matériau thermoplastique, une résine photosensible ou une colle.
Selon une autre variante, le matériau électriquement isolant est un verre fusible.
Dans un des modes de réalistion de cette invention, le film conducteur anisotrope peut être réalisé directement sur une tranche de matériau semiconducteur dans laquelle sont présents des éléments actifs et/ou passifs de type circuits intégrés. De 30 manière générale, le film conducteur anisotrope obtenu selon le procédé de l'invention est apte à connecter au moins deux composants, le film conducteur pouvant être réalisé sur au moins l'un desdits composants et ledit composant pouvant contenir des zones conductrices ou être complètement conducteur. Le procédé selon 5 l'invention permet d'assurer une excellente liaison électrique entre les métaux mis en contact. Les inserts métalliques peuvent être reliés aux plots d'interconnexion de manière quasi irréversible grâce à un matériau d'accroche non fusible. En particulier, le 10 film conducteur anisotrope selon l'invention permet de réaliser des contacts entre puce et substrat présentant une faible résistance électrique, une bonne solidité mécanique et une bonne fiabilité.
BREVE DESCRIPTION DES DESSINS
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture d'un mode de réalisation préférentiel de l'invention fait en référence aux figures jointes parmi lesquelles: - les figures lA et lB, déjà décrites, représentent l'interconnexion d'une puce et d'un substrat selon l'art connu, à l'aide, respectivement, d'un film polymère conducteur anisotrope à particules conductrices et d'un film polymère conducteur 25 anisotrope à inserts conducteurs; - la figure 2 représente une puce équipée d'un film polymère conducteur anisotrope selon l'invention; - les figures 3A-3I représentent un procédé de fabrication de film polymère conducteur anisotrope sur 30 tranche de semi-conducteur selon l'invention; 1l - les figures 4A-4F représentent une variante du procédé de fabrication représenté aux figures 3A-3I; - les figures 5A-5J représentent une autre variante du procédé de fabrication représenté aux figures 3A-3I.
Sur toutes les figures, les mêmes repères désignent les mêmes éléments.
EXPOSE DÉTAILLÉ DE MODES DE REALISATION PARTICULIERS La figure 2 représente un exemple de puce 10 semi-conductrice équipée d'un film polymère conducteur anisotrope selon l'invention.
Une puce 10 est munie d'un plot d'interconnexion 11 placé dans une ouverture d'une couche de passivation 12. Un film conducteur 13 15 comprenant une couche de matériau électriquement isolant 14 dans laquelle sont placés des inserts conducteurs 15 recouvre la couche de passivation 12 et le plot de connexion 11. Un insert métallique 15 a une première extrémité qui fait saillie hors du film 20 isolant 14 et une deuxième extrémité reliée par un élément conducteur 16 à la couche de passivation 12 ou au plot conducteur 11. L'élément conducteur 16 est constitué d'une pastille métallique 17 et d'un élément d'accrochage 18.
Le procédé de fabrication de film polymère conducteur sur tranche de semiconducteur selon l'invention va maintenant être décrit en référence aux figures 3A-3I.
Le procédé est mis en oeuvre à partir d'une 30 tranche de matériau semiconducteur. Une tranche de semi-conducteur T est recouverte, sur une face, d'une couche de passivation 12 dans laquelle sont pratiquées des ouvertures laissant apparaître des plots de connexion 11 (cf. figure 3A).
La première étape du procédé est le dépôt 5 en pleine couche d'un matériau conducteur et adhérent 19 sur la couche de passivation 12 et les plots de connexion 11 (cf. figure 3B). Le matériau conducteur et adhérent 19 est, par exemple, du Ti, Cr, W, Ta, etc. Cette étape est préférentiellement réalisée après un 10 décapage de la surface des plots.
Le dépôt d'au moins une couche métallique (Cu, Ni, Ti, Au, Al, etc.) est ensuite effectué sur la couche 19 (cf. figure 3C). La couche métallique 20 est destinée à servir de couche d'apport de courant 15 électrique au moment de la croissance électrolytique des inserts conducteurs.
On dépose ensuite une couche de polymère photosensible 21 de type résine sur la couche métallique 20 (cf. figure 3D). L'épaisseur de la couche 20 de polymère photosensible 21 est comprise entre quelques pm et plusieurs dizaines de pm.
La couche 21 est ensuite insolée à travers un masque afin de former des trous traversants 22 (cf. figure 3E). Typiquement les trous peuvent avoir une 25 profondeur de quelques pm à plusieurs dizaines de pm, selon l'épaisseur de la couche 21. Le masque permettant la formation des trous assure une répartition homogène et redondante de ceux-ci. Précisons que la couche dans laquelle sont formés les trous traversants peut être 30 une couche de matériau déposée par sérigraphie, par exemple un polymère ou même un métal, ou une couche réalisée par oxydation thermique et gravée pour obtenir les trous, ou encore une couche préformée pour réaliser les trous et reportée sur le substrat.
Les trous formés à l'étape précédente sont 5 ensuite remplis par un ou plusieurs matériaux conducteurs (Cu, Ni, Ti, Cr, W, SnPb, Au, Ag, etc.), par exemple par voie électrolytique, pour former des inserts conducteurs 23 (cf. figure 3F). Les inserts peuvent donc être formés d'un seul matériau conducteur 10 ou de plusieurs matériaux conducteurs superposés. Le remplissage de ces trous peut s'effectuer par voie électrolytique. La plaque sur laquelle a été déposée la couche 21 percée de trous traversants 22 (c'est-à-dire la couche 20) est connectée à la cathode, et la tension 15 est de l'ordre de 2V pour un courant de 10mA. Par exemple, pour un dépôt de Ni, l'électrolyte utilisé est un mélange de sulfate et de chlorure de Ni. Le remplissage des trous peut également s'effectuer par dépôt autocatalytique ( electroless plating en 20 anglais) . Dans ce cas, on commence par effectuer la zincatation des surfaces à revêtir en milieu basique, puis on effectue le dépôt autocatalytique dans un bain spécifique.
La résine est alors supprimée, par exemple 25 par dissolution, (cf. figure 3G) et les couches métalliques déposées en pleine couche sont gravées sélectivement dans les zones situées entre les inserts (cf. figure 3H). Précisons que ces couches métalliques peuvent être gravées à tout moment au cours du procédé 30 une fois que les inserts ont été réalisés. Les plots de connexion 11 sont alors électriquement isolés les uns des autres. Cette étape peut se réaliser par voie sèche ou chimique, cette dernière étant préférée.
Un matériau électriquement isolant 24 est ensuite déposé sur la plaque, recouvrant partiellement 5 les inserts métalliques (cf. figure 3I). Dans le cas où le matériau électriquement isolant recouvre entièrement les inserts, on procède à une gravure pour les mettre à jour. Ce matériau est préférentiellement un polymère tel qu'un polyimide, un matériau thermoplastique, une 10 résine photosensible ou tout type de colle. Il est également possible d'étaler un verre fusible communément appelé Spin On Glass . Rappelons que cette étape d'isolation des inserts conducteurs est mise en oeuvre notamment lorsque la couche ajourée n'est 15 pas compatible avec l'isolement des inserts et/ou l'obtention de leur dissymétrie par assemblage.
Pour obtenir une puce semi-conductrice selon l'invention, il suffit alors de découper la 20 tranche de semi-conducteur recouverte de film polymère conducteur anisotrope en autant de puces élémentaires qu'il est nécessaire.
Une variante du procédé de fabrication de 25 film polymère conducteur selon l'invention va maintenant être décrite en référence aux figures 4A4F.
Selon cette variante, les inserts conducteurs ont une extrémité pointue permettant une amélioration du contact électrique du film polymère conducteur 30 anisotrope et des substrats sur lesquels on désire reporter les puces.
Le procédé selon la variante de l'invention comprend des étapes supplémentaires entre l'étape de formation des inserts conducteurs (cf. figure 3F) et l'étape de suppression de la couche de polymère 5 photosensible (cf. figure 3G). Selon la variante de l'invention, à l'étape de formation des inserts conducteurs, succède ici le dépôt d'une résine photosensible 25 sur l'ensemble des inserts (cf. figure 4A). La résine photosensible est insolée à travers un 10 masque de sorte que seule une pastille de résine 26 demeure au sommet de chaque insert (cf. figure 4B). On précise que la résine 21 est durcie par un recuit à 150 C pendant 5 minutes avant de déposer la résine photosensible. Une gravure isotrope, par exemple par 15 voie humide ou sèche (par exemple acide nitrique dilué pour des inserts en nickel), des inserts est alors réalisée (cf. figure 4C) jusqu'à ce que les pastilles de résine soient retirées (cf. figure 4D) . Une pointe 27 apparaît alors à l'extrémité de chaque insert.
Le procédé se poursuit alors selon les étapes mentionnées précédemment, à savoir, suppression de la couche de polymère photosensible et gravure sélective des couches métalliques déposées en pleine couche (cf. figure 4E) . A la gravure sélective des 25 couches métalliques succède le dépôt d'un matériau électriquement isolant 24 recouvrant les inserts à l'exception des pointes 27 (cf. figure 4F).
Une autre variante du procédé de 30 fabrication de film polymère conducteur selon l'invention est décrite en référence aux figures 5A-5J.
Selon cette variante, les inserts conducteurs ont également une extrémité pointue, mais on utilise une technique de transfert de matériau pour masquer partiellement l'extrémité desdits inserts plutôt qu'une étape de masquage.
Le procédé de fabrication selon cette variante de l'invention débute par les mêmes étapes 3A à 3E vues précédemment. Puis on réalise l'étape de formation des inserts conducteurs selon la même méthode 10 que celle vue précédemment, à la différence que le ou les matériaux conducteurs formant les inserts débordent le haut du trou de manière à ce que les extrémités des inserts présentent une forme de tête de clou (cf. figure 5A).
Puis on procède au dépôt d'une résine 25 sur l'ensemble des inserts. Pour cela, on réalise l'enduction d'un substrat A (Si, verre, métal ou polymère) par une résine destinée à protéger l'extrémité des inserts (cf. figure 5B). La résine peut 20 être une résine photosensible utilisée en microélectronique ou un quelconque polymère dont les propriétés adhésives seront supérieures sur les inserts métalliques qu'au substrat A. On transfère la résine 25 sur les inserts, avec ou sans chauffage, en exerçant 25 une pression sur le substrat tampon A (cf. figure 5C).
Par exemple, si le substrat A a un diamètre de 100 mm, on exercera une pression de 10 kg. Et on retire le substrat A (cf. figure 5D).
On réalise ensuite une gravure isotrope de 30 l'extrémité des inserts de façon à former des inserts à extrémité en pointe (cf. figure 5E). La gravure peut être réalisée, par exemple, par voie humide ou sèche.
Par exemple, si le matériau constituant les inserts est en nickel, la solution de gravure sera constituée par exemple de H20 (DI) + H2SO4 + (NH4)2S208. Une pointe 27 5 apparaît alors à l'extrémité de chaque insert. La présence de cette extrémité pointue sur chaque insert conducteur permet d'améliorer le contact électrique du film polymère conducteur anisotrope et des substrats sur lesquels on désire reporter les puces. Au cours de 10 la gravure, les pastilles de résine sur les inserts vont se décoller toutes seules ou pourront être dissoutes dans un solvant de la résine 25 (cf. figure 5F).
On effectue la dorure 28 des pointes 27 des 15 inserts, par exemple par dépôt autocatalytique ( electroless plating ) ou par électrolyse d'or (cf. figure 5G).
Enfin, on supprime la couche de polymère photosensible, par exemple par dissolution dans un 20 solvant ou du posistrip LE , (cf. figure 5H) et les couches métalliques déposées en pleine couche, c'est-àdire les couches 19 et 20, sont gravées sélectivement dans les zones situées entre les inserts (cf. figure 5I).
Pour finir, les plots de connexion 11 sont alors électriquement isolés les uns des autres. Cette étape peut se réaliser par voie sèche ou chimique, cette dernière étant préférée. On obtient ainsi une couche de matériau électriquement isolant 24 recouvrant 30 les inserts à l'exception des pointes 27 (cf. figure 5J). Ce matériau est préférentiellement un polymère tel qu'un polyimide, un matériau thermoplastique, une résine photosensible ou tout type de colle. Il est également possible d'étaler un verre fusible communément appelé Spin On Glass . Dans le cas où le 5 matériau isolant recouvrerait entièrement les inserts, on procéderait à une gravure pour mettre à jour les pointes 27.
En utilisant une technique de transfert de matériau pour masquer partiellement l'extrémité des 10 inserts plutôt qu'une étape de masquage, on évite ainsi les étapes de dépôt, d'alignement, d'insolation et de développement d'une résine qui sont des étapes coûteuses (fabrication du masque et temps de processus important) et délicates (alignement du masque). 15 La présence d'un film polymère conducteur anisotrope réalisé directement sur une puce, comme cela est décrit dans les différents modes de réalisations ci-dessus, simplifie considérablement le procédé 20 d'hybridation de la puce sur un substrat. En effet, il n'est alors plus nécessaire de manipuler un film pour l'interposer entre la puce et le substrat. Seuls deux éléments sont à manipuler, la puce et le substrat. De plus, grâce à la couche d'accrochage présente sous les 25 inserts, le contact électrique du film polymère conducteur anisotrope sur la puce est de très bonne qualité.
D'autres avantages du procédé selon l'invention peuvent être soulignés. Ainsi, la 30 fabrication d'un film polymère conducteur anisotrope selon le procédé de l'invention ne nécessite-t-il pas d'étape d'alignement critique puisque la redondance des trous effectués lors de l'étape de gravure (cf. figure 3E) conduit à une redondance des inserts conducteurs telle qu'il y a nécessairement des inserts au-dessus 5 des plots à connecter. Un autre avantage consiste en ce que la fabrication d'un film polymère conducteur anisotrope selon le procédé de l'invention permet d'utiliser tout type de polymère, voir même du verre fusible.
Les films conducteurs anisotropes peuvent être utilisés dans de nombreux domaines techniques et notamment dans celui des capteurs ou des MEMS ( MicroElectronic Mechanical System en anglais). En particulier, l'une desapplications pour laquelle le 15 procédé selon l'invention peut être utilisé est la réalisation de protections actives des cartes à puce.
Par exemple, un écran comportant des éléments de sécurité est connecté et collé de manière irréversible à la puce. Outre un bon contact électrique, il est 20 nécessaire que l'interface de collage soit la plus fine possible afin de rendre difficile la dissolution de la colle par des agents chimiques, y compris en température. L'intérêt de ce procédé est qu'il permet non seulement de réaliser la connexion désirée, mais en 25 plus pour un faible coût.

Claims (21)

REVENDICATIONS
1. Procédé de fabrication d'un film conducteur anisotrope comprenant une couche de matériau 5 électriquement isolant et des inserts traversants, ledit procédé comportant les étapes suivantes: a) formation sur un substrat d'au moins une couche de matériau présentant des trous traversants, ladite couche étant appelée couche ajourée, b) remplissage des trous traversants pour former des inserts, et étant caractérisé en ce qu'il comporte en outre la réalisation d'un masque recouvrant partiellement une première extrémité des inserts et la gravure de la 15 partie non masquée de l'extrémité des inserts de façon à obtenir des inserts à extrémités en pointe.
2. Procédé de fabrication selon la revendication 1, caractérisé en ce que l'étape b) de 20 remplissage étant réalisée par électrolyse, l'étape a) comporte le dépôt d'une couche conductrice sur le substrat, préalablement à la formation de la couche ajourée, cette couche étant gravée après la réalisation des inserts.
3. Procédé de fabrication selon l'une quelconque des revendications 1 ou 2, caractérisé en ce que la couche ajourée de l'étape a) est réalisée par un dépôt d'une couche de résine photosensible, 30 l'insolation de cette résine à travers un masque et le développement de cette dernière pour obtenir les trous traversants.
4. Procédé de fabrication selon l'une 5 quelconque des revendications 1 à 3, caractérisé en ce que la couche ajourée de l'étape a) est retirée après l'étape b) de remplissage et une étape de dépôt d'une couche de matériau électriquement isolant est réalisée sur le substrat pour former la couche de matériau 10 électriquement isolant du film conducteur anisotrope.
5. Procédé de fabrication selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'une couche de passivation recouvre le substrat dans 15 laquelle loge au moins un plot de contact.
6. Procédé de fabrication selon l'une quelconque des revendications 1 à 5, caractérisé en ce que la réalisation du masque recouvrant partiellement 20 une extrémité des inserts et la gravure de la partie non masquée comporte les étapes suivantes: - dépôt d'une résine photosensible sur la couche ajourée dans laquelle sont formés les inserts, - insolation et développement de la résine 25 photosensible à travers le masque de sorte que seule une pastille de résine (26) demeure au sommet d'une première extrémité de chaque insert, - gravure chimique isotrope des premières extrémités des inserts jusqu'au retrait des pastilles de résine de 30 sorte qu'une pointe (27) apparaisse sur la première extrémité de chaque insert.
7. Procédé de fabrication selon l'une quelconque des revendications 1 à 5, caractérisé en ce que la réalisation du masque recouvrant partiellement 5 une extrémité des inserts et la gravure de la partie non masquée comporte les étapes suivantes: - enduction d'un substrat tampon (A) par un matériau apte à être transféré (25) et destiné à protéger l'extrémité des inserts, - transfert dudit matériau (25) sur les inserts de sorte que seule une pastille de matériau (26) demeure au sommet de la première extrémité de chaque insert, - gravure chimique isotrope des premières extrémités des inserts jusqu'au retrait des pastilles de matériau 15 de sorte qu'une pointe (27) apparaisse sur la première extrémité de chaque insert.
8. Procédé de fabrication selon la revendication précédente, caractérisé en ce que l'étape 20 de remplissage des trous traversants (22) est effectuée de manière à ce que la première extrémité de chaque insert ait la forme d'une tête de clou.
9. Procédé de fabrication selon l'une 25 quelconque des revendications précédentes, caractérisé en ce qu'il comprend, après la réalisation des premières extrémités des inserts en pointes, la formation d'une couche de protection sur les pointes des inserts.
10. Procédé de fabrication selon la revendication précédente, caractérisé en ce que la couche de protection est une couche anti-oxydante.
11. Procédé selon la revendication précédente, caractérisé en ce que la couche antioxydante est une dorure s'effectuant par une technique choisie parmi un dépôt autocatalytique, une électrolyse ou une pulvérisation d'or.
12. Procédé de fabrication selon la revendication 7, caractérisé en ce que le transfert du matériau apte à être transféré (25) et destiné à protéger l'extrémité des inserts est un polymère dont 15 les propriétés adhésives sont supérieures sur les inserts que sur le substrat tampon (A) sur lequel le matériau se trouve avant le transfert.
13. Procédé de fabrication selon la 20 revendication 7, caractérisé en ce que le transfert du matériau apte à être transféré (25) et destiné à protéger l'extrémité des inserts est une résine dont les propriétés adhésives sont supérieures sur les inserts que sur le substrat tampon (A) sur lequel le 25 matériau se trouve avant le transfert.
14. Procédé de fabrication selon la revendication 7, caractérisé en ce que le transfert du matériau apte à être transféré (25) sur l'extrémité des 30 inserts est effectué en exerçant une pression sur le substrat tampon (A) sur lequel le matériau se trouve avant le transfert.
15. Procédé de fabrication selon la 5 revendication 1, caractérisé en ce que le remplissage des trous traversants (22) s'effectue par une technique choisie parmi un dépôt auto catalytique, une croissance électrolytique, un dépôt chimique ou physique et une imprégnation.
16. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que, préalablement à la réalisation du film, on dépose sur le substrat une ou plusieurs couches aptes à 15 permettre, après l'obtention du film, de le séparer du substrat et d'assurer la rigidité mécanique de l'ensemble.
17. Procédé de fabrication de puce semi20 conductrice, caractérisé en ce qu'il comprend un procédé de fabrication de film conducteur anisotrope selon l'une quelconque des revendications 1 à 16, ledit film étant disposé sur une tranche de semi-conducteur, et une étape de découpe de la structure ainsi obtenue. 25
18. Puce semi-conductrice comprenant, sur une face, une couche de passivation (12) dans laquelle est pratiquée au moins une ouverture laissant apparaître un plot de connexion (11), caractérisée en 30 ce qu'elle comprend, sur la couche de passivation (12) et le plot de connexion (11), un film conducteur anisotrope formé d'inserts (15) enserrés dans un matériau électriquement isolant (14), chaque insert (15) ayant une première extrémité faisant saillie hors du matériau électriquement isolant (14) et une deuxième 5 extrémité étant mise au contact de la couche de passivation (12) ou du plot de connexion (11) par l'intermédiaire d'un élément conducteur (16).
19. Puce semi-conductrice selon la revendication précédente, caractérisée en ce que les premières extrémités des inserts sont en forme de pointes (27).
20. Puce semi-conductrice selon la revendication 18 ou 19, caractérisée en ce que le matériau électriquement isolant est un polyimide, un matériau thermoplastique, une résine photosensible ou une colle.
21. Puce semi-conductrice selon la revendication 18 ou 19, caractérisée en ce que le matériau électriquement isolant est un verre fusible.
FR0350352A 2003-07-18 2003-07-18 Procede de fabrication de film conducteur anisotrope sur un substrat Expired - Fee Related FR2857780B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR0350352A FR2857780B1 (fr) 2003-07-18 2003-07-18 Procede de fabrication de film conducteur anisotrope sur un substrat
EP04767896A EP1647053A2 (fr) 2003-07-18 2004-07-15 Procede de fabrication de film conducteur anisotrope
US10/563,627 US7510962B2 (en) 2003-07-18 2004-07-15 Method for producing an anisotropic conductive film on a substrate
PCT/FR2004/050335 WO2005010926A2 (fr) 2003-07-18 2004-07-15 Procede de fabrication de film conducteur anisotrope
JP2006519977A JP2007516595A (ja) 2003-07-18 2004-07-15 基板上に異方的導電性フィルムを形成するための方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0350352A FR2857780B1 (fr) 2003-07-18 2003-07-18 Procede de fabrication de film conducteur anisotrope sur un substrat

Publications (2)

Publication Number Publication Date
FR2857780A1 true FR2857780A1 (fr) 2005-01-21
FR2857780B1 FR2857780B1 (fr) 2005-09-09

Family

ID=33548342

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0350352A Expired - Fee Related FR2857780B1 (fr) 2003-07-18 2003-07-18 Procede de fabrication de film conducteur anisotrope sur un substrat

Country Status (5)

Country Link
US (1) US7510962B2 (fr)
EP (1) EP1647053A2 (fr)
JP (1) JP2007516595A (fr)
FR (1) FR2857780B1 (fr)
WO (1) WO2005010926A2 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2925222A1 (fr) * 2007-12-17 2009-06-19 Commissariat Energie Atomique Procede de realisation d'une inerconnexion electrique entre deux couches conductrices

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
FR2866753B1 (fr) * 2004-02-25 2006-06-09 Commissariat Energie Atomique Dispositif microelectronique d'interconnexion a tiges conductrices localisees
WO2009126614A1 (fr) 2008-04-07 2009-10-15 Koss Corporation Écouteur sans fil qui effectue des transitions entre des réseaux sans fil
KR101485105B1 (ko) * 2008-07-15 2015-01-23 삼성전자주식회사 반도체 패키지
DE102009017692B4 (de) * 2009-04-09 2020-08-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135606A (en) * 1989-12-08 1992-08-04 Canon Kabushiki Kaisha Process for preparing electrical connecting member
JPH07320543A (ja) * 1994-04-01 1995-12-08 Whitaker Corp:The 異方導電性接着構造物及びその製造方法
US6228689B1 (en) * 1998-04-18 2001-05-08 United Microelectronics Corp. Trench style bump and application of the same
US20010002044A1 (en) * 1999-08-27 2001-05-31 Ball Michael B. Method of disposing conductive bumps onto a semiconductor device and semiconductor devices so formed
US6453553B1 (en) * 1997-07-22 2002-09-24 Commissariat A L'energie Atomique Method for making an anisotropic conductive coating with conductive inserts
WO2002093991A1 (fr) * 2001-05-15 2002-11-21 International Business Machines Corporation Procede destine au depot autocatalytique d'un metal sur un substrat et a la formation de motifs sur ce metal
EP1270694A1 (fr) * 2000-01-13 2003-01-02 Nitto Denko Corporation Feuille adhesive poreuse, plaquette a semi-conducteurs munie de la feuille adhesive poreuse, et procede de fabrication associe

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57207362A (en) * 1981-06-16 1982-12-20 Mitsubishi Electric Corp Semiconductor device
FR2842943B1 (fr) * 2002-07-24 2005-07-01 Commissariat Energie Atomique Procede de fabrication de film polymere conducteur anisotrope sur tranche de semi-conducteur

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135606A (en) * 1989-12-08 1992-08-04 Canon Kabushiki Kaisha Process for preparing electrical connecting member
JPH07320543A (ja) * 1994-04-01 1995-12-08 Whitaker Corp:The 異方導電性接着構造物及びその製造方法
US6453553B1 (en) * 1997-07-22 2002-09-24 Commissariat A L'energie Atomique Method for making an anisotropic conductive coating with conductive inserts
US6228689B1 (en) * 1998-04-18 2001-05-08 United Microelectronics Corp. Trench style bump and application of the same
US20010002044A1 (en) * 1999-08-27 2001-05-31 Ball Michael B. Method of disposing conductive bumps onto a semiconductor device and semiconductor devices so formed
EP1270694A1 (fr) * 2000-01-13 2003-01-02 Nitto Denko Corporation Feuille adhesive poreuse, plaquette a semi-conducteurs munie de la feuille adhesive poreuse, et procede de fabrication associe
WO2002093991A1 (fr) * 2001-05-15 2002-11-21 International Business Machines Corporation Procede destine au depot autocatalytique d'un metal sur un substrat et a la formation de motifs sur ce metal

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1999, no. 07 31 March 1999 (1999-03-31) *
SOURIAU J-C ET AL: "Electrical conductive film for Flip-Chip interconnection based on z-axis conductors", 2002 PROCEEDINGS 52ND. ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE. ECTC 2002. SAN DIEGO, CA, MAY 28 - 31, 2002, PROCEEDINGS OF THE ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE, NEW YORK, NY: IEEE, US, VOL. CONF. 52, PAGE(S) 1151-1153, ISBN: 0-7803-7430-4, XP002244362 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2925222A1 (fr) * 2007-12-17 2009-06-19 Commissariat Energie Atomique Procede de realisation d'une inerconnexion electrique entre deux couches conductrices

Also Published As

Publication number Publication date
US20060160270A1 (en) 2006-07-20
US7510962B2 (en) 2009-03-31
FR2857780B1 (fr) 2005-09-09
WO2005010926A2 (fr) 2005-02-03
EP1647053A2 (fr) 2006-04-19
JP2007516595A (ja) 2007-06-21
WO2005010926A3 (fr) 2005-09-09

Similar Documents

Publication Publication Date Title
KR100658547B1 (ko) 반도체 장치 및 그 제조 방법
FR2842943A1 (fr) Procede de fabrication de film polymere conducteur anisotrope sur tranche de semi-conducteur
JP4671802B2 (ja) めっき方法、半導体装置の製造方法及び回路基板の製造方法
TWI337765B (en) Semiconductor device and manufacturing method of the same
US20130062764A1 (en) Semiconductor package with improved pillar bump process and structure
CN102017133B (zh) 芯片尺寸两面连接封装件及其制造方法
EP2441088B1 (fr) Procédé de positionnement des puces lors de la fabrication d'une plaque reconstituée
TW201103093A (en) Metal pillar bump structure and method for forming the same
EP1008176B1 (fr) Procede de fabrication d'un film conducteur anisotrope a inserts conducteurs
CN108461407B (zh) 用于恶劣介质应用的键合焊盘保护
JP2003273155A (ja) 半導体装置及びその製造方法
WO1999008318A1 (fr) Procede d'interconnexion a travers un materiau semi-conducteur
FR2857780A1 (fr) Procede de fabrication de film conducteur anisotrope sur un substrat
FR2923078A1 (fr) Procede de fabrication d'un element d'interconnexion mecanique conducteur d'electricite.
WO2002009194A1 (fr) Procédé et système de fixation par microbroches d'un microcircuit à semi-conducteurs sur un support
EP2368262B1 (fr) Procede de fabrication collective de modules electroniques pour montage en surface
US20200321267A1 (en) Semiconductor die orifices containing metallic nanowires
FR2864342A1 (fr) Procede d'interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede
JP2725611B2 (ja) 半導体装置
FR2849270A1 (fr) Procede de reroutage de dispositifs microelectroniques sans lithographie
JP2005072489A (ja) 半導体装置の製造方法および半導体装置
CN117594562A (zh) 封装结构和其制造方法
CN117747455A (zh) 基于激光加工的微凸点基板及制备方法、微凸点互联结构
FR3050865A1 (fr) Procede de realisation d'interconnexions conductrices sur un substrat et interconnexions ainsi obtenues
FR2857782A1 (fr) Film conducteur anisotrope a inserts conducteurs ameliores

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18

ST Notification of lapse

Effective date: 20220305