JP4060905B2 - 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 - Google Patents
半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 Download PDFInfo
- Publication number
- JP4060905B2 JP4060905B2 JP11007097A JP11007097A JP4060905B2 JP 4060905 B2 JP4060905 B2 JP 4060905B2 JP 11007097 A JP11007097 A JP 11007097A JP 11007097 A JP11007097 A JP 11007097A JP 4060905 B2 JP4060905 B2 JP 4060905B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- conductive substrate
- circuit
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，めっきにより薄く形成された回路部を有する、面実装型の樹脂封止型半導体装置用の回路部材と、該回路部材を用いた半導体装置、およびそれらの製造方法に関するもので、特に、樹脂封止型のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置用の回路部材、小型パッケージ用の回路部材に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の高性能化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化になっている。
半導体装置の高集積化、高機能化は外部端子（ピン）の総数の増加となり、ますます多端子（ピン）化が求められるようになってきた。
多端子（ピン）ＩＣ、特にゲートアレイやスタンダードセルに代表されるＡＳＩＣあるいは、マイコン、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等の半導体装置化には、リードフレームを用いたものとしては、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の表面実装型パッケージが用いられており、ＱＦＰでは３００ピンクラスのものまでが実用化に至ってきている。
ＱＦＰは、図１７（ｂ）に示す単層リードフレーム１３１０を用いたもので、図１７（ａ）にその断面図を示すように、ダイパッド１３１１上に半導体素子１３２０を搭載し、銀めっき、金めっき等の処理がされたインナーリード先端部１３１２Ａと半導体素子１３２０の端子（電極パッド）１３２１とをワイヤ１３３０にて結線した後に、樹脂１３４０で封止し、ダムバー部をカットし、アウターリード１３１３部をガルウイング状に折り曲げて作製されている。このようなＱＦＰは、パッケージの４方向へ外部回路と電気的に接続するためのアウターリードを設けた構造となり、多端子（ピン）化に対応できるものとして開発されてきた。ここで用いられる単層リードフレーム１３１０は、通常、コバール、４２合金（４２％Ｎｉ−鉄）、銅系合金等の導電性に優れ、且つ強度が大きい金属板をフオトリソグラフイー技術を用いたエッチング加工方法やスタンピング法等により、図１７（ｂ）に示すような形状に加工して作製されていた。
【０００３】
しかしながら、近年の半導体素子の信号処理の高速化及び高性能（機能）化は、更に多くの端子を必要としている。
これに対し、ＱＦＰでは、外部端子ピッチを狭めることにより、更なる多端子化に対応できるが、外部端子を狭ピッチ化した場合、外部端子自体の幅も狭める必要があり、外部端子強度を低下させることとなる。その結果、端子成形（ガルウイング化）の位置精度あるいは平坦精度等において問題を生じてしまう。また、ＱＦＰでは、アウターリードのピッチが、０．４ｍｍ、０．３ｍｍと更にピッチが狭くなるにつれ、これら狭ピッチの実装工程が難しくなってきて、高度なボード実装技術を実現せねばならない等の障害（問題）をかかえている。
【０００４】
これら従来のＱＦＰパッケージがかかえる実装効率、実装性の問題を回避するために、半田ボールをパッケージの外部端子に置き換えた面実装型パッケージであるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれるプラスチックパッケージ半導体装置が開発されてきた。
ＢＧＡは、外部端子を裏面にマトリクス状（アレイ状）に配置した半田ボールとした表面実装型半導体装置（プラスチックパッケージ）の総称である。
通常、このＢＧＡは、入出力端子を増やすために、両面配線基板の片面に半導体素子を搭載し、もう一方の面に球状の半田を取付けた外部端子用電極を設け、スルーホールを通じて半導体素子と外部端子用電極との導通をとっていた。球状の半田をアレイ状に並べることにより、端子ピッチの間隔を従来のリードフレームを用いた半導体装置より広くすることができ、この結果、半導体装置の実装工程を難しくせず、入出力端子の増加に対応できた。
ＢＧＡは、一般に図１２に示すような構造である。図１２（ｂ）は図１２（ａ）の裏面（基板）側からみた図で図１２（ｃ）はスルーホール８５０部を示したものである。このＢＧＡはＢＴレジン（ビスマレイミド系樹脂）を代表とする耐熱性を有する平板（樹脂板）の基材８０２の片面に半導体素子８０１を搭載するダイパッド８０５と半導体素子８０１からボンディングワイヤ８０８により電気的に接続されるボンディングパッド８１０をもち、もう一方の面に、外部回路と半導体装置との電気的、物理的接続を行う格子状あるいは千鳥状に配置された半田ボールにより形成した外部接続端子８０６をもち、外部接続端子８０６とボンディングパッド８１０の間を配線８０４とスルーホール８５０、配線８０４Ａにより電気的に接続している構造である。
しかしながら、このＢＧＡは搭載する半導体素子とワイヤの結線を行う回路と、半導体装置化した後にプリント基板に実装するための外部端子用電極とを、基材８０２の両面に設け、これらをスルーホール８５０を介して電気的に接続した複雑な構成であり、樹脂の熱膨張の影響によりスルーホール８５０に断線を生じることもあり、作製上、信頼性の点で問題が多かった。
【０００５】
この為、作製プロセスの簡略化、信頼性の低下を回避するため、上記図１２に示す構造のものの他に、リードフレームをコア材として回路を形成したＰＢＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）も、近年、種々提案されてきた。
これらのリードフレームを使用するＰＢＧＡパッケージは、一般には、リードフレーム９１０の外部端子部９１４に対応する箇所に所定の孔をあけた、絶縁性の固定用フィルム９６０上にリードフレーム９１０全体を固定して、樹脂封止した図１３（ａ）に示すような構造、ないし固定用テープ９６０Ａにてインナーリードを固定した図１３（ｂ）に示すような構造をとっていた。
【０００６】
ここで用いられるリードフレーム９１０は、外部端子部９１３とインナーリード９１２ともリードフレーム素材の厚さに作製されており、エッチングによる外形加工後においては、図１４（ａ）に示すように、インナーリード９１２先端に延設された、インナーリードと一体的に連結し、インナーリード同志を互いに固定するための連結部９１７を設けた状態で、且つ、外部端子部を支持するための支持リード９１５をダムバー（枠部）９１４に連結させていた。
そして、図１３（ａ）に示す半導体装置９００の場合は、図１４に示すように、リードフレーム（図１４（ａ））全体を固定用フィルム９６０にて固定した（図１４（ｂ））後に、プレスにより本来不要であるインナーリード同志を連結する連結部９１７の除去を行って、図１４（ｃ）に示すようなリードフレーム９１０と固定用フィルム９６０からなるリードフレーム部材９７０を得て使用していた。９２０は開口部である。このため、リードフレーム部材９７０の作製には高価な金型が必要で、且つ生産性の面でも良くなかった。
これに対し、図１３（ｂ）に示す半導体装置９００Ａの場合は、リードフレーム全体でなくインナーリードを含む一部を固定用テープ９６０Ａで固定し、インナーリード同志を連結する連結部（図示していない）を除去して、リードフレーム９１０と固定用テープ９６０Ａとからなるリードフレーム部材９７０Ａを得ていたが、やはりリードフレーム部材９７０Ａの作製には高価な金型が必要で、且つ生産性の面でも良くなかった。
また、図１４（ｃ）に示すリードフレーム部材９７０を用いた場合や、リードフレームの一部を固定したリードフレーム部材９７０Ａ（図１３（ｂ））を用いた場合、半導体装置の作製の際には、図１５に示すように、樹脂封止後にダムバー（枠部）９１４を除去し、外部端子部を支持していた支持リード９１５を互いに分離する必要があり、金型により枠部を切断除去していたため、やはり高価な金型が必要で、且つ生産性の面でも良くなかった。
【０００７】
このような、リードフレームをコア材として用いたＢＧＡタイプの樹脂封止型半導体装置においては、図１７（ｂ）に示す単層リードフレームを用いた半導体装置に比べ、同じ端子数で外部回路と接続するための外部端子ピッチを広くでき、半導体装置の実装工程を難しくしないで、入出力端子の増加に対応できたが、一層の多端子化に対しては、インナーリードの狭ピッチ化が必須でその対応が求められていた。
これに対応するため、インナーリード部をリードフレーム素材より薄肉に形成し、狭いピッチ化を達成するエッチング加工方法が提案されている。
このエッチング加工方法の１例を図１６に挙げて説明する。
簡単のため、ここでは、インナーリードのみを銅合金からなるリードフレーム素材より薄肉化したリードフレームを作製する場合を説明する。
図１６は、薄肉状に形成するインナーリード先端部の各工程の断面図である。
尚、リードフレーム素材の厚さのままで外形加工する箇所については、リードフレーム素材の両面にほぼ同じ形状、サイズのレジストパターンを形成してエッチングを行う。
図１６中、１２１０はリードフレーム素材、１２１０Ａは薄肉部、１２２０Ａ、１２２０Ｂはレジストパターン、１２３０は第一の開口部、１２４０は第二の開口部、１２５０は第一の凹部、１２６０は第二の凹部、１２７０は平坦状面、１２８０はエッチング抵抗層（充填材層）、１２９０はインナーリードである。先ず、厚さが０．１５ｍｍの帯び状板からなるリードフレーム素材の両面を洗浄、脱脂処理等を行った後に、重クロム酸カリウムを感光剤としたカゼイン水溶液の混合液からなるレジストを両面に塗布し、レジストを乾燥後、所定のパターン版を用いてリードフレーム素材の両面のレジストの所定領域をそれぞれ露光し、現像処理を行い、所定形状の第一の開口部１２３０、第二の開口部１２４０をもつレジストパターン１２２０Ａ、１２２０Ｂを形成する。（図１６（ａ））
第一の開口部１２３０は、後のエッチング加工においてリードフレーム素材１２１０をこの開口部からベタ状にリードフレーム素材１２１０よりも薄肉に腐蝕するためのもので、レジストの第二の開口部１２４０は、インナーリード先端部の形状を形成するためのものである。
次いで、液温５０°Ｃ、比重４６ボーメの塩化第二鉄溶液を用いて、スプレー圧３．０ｋｇ／ｃｍ2 にて、レジストパターンが形成されたリードフレーム素材１２１０の両面をエッチングし、ベタ状（平坦状）に腐蝕された第一の凹部１２５０の深さｈが所定の深さに達した時点でエッチングを止める。（図１６（ｂ））
第１回目のエッチングにおいてリードフレーム素材１２１０の両面から同時にエッチングする理由は、両面からエッチングすることにより、後述する第２回目のエッチング時間を短縮するためで、レジストパターン１２２０Ｂ側からのみの片面エッチングの場合と比べ、第１回目エッチングと第２回目エッチングのトータル時間が短縮される。
【０００８】
次いで、第一の開口部１２３０側の腐蝕された第一の凹部１２５０にエッチング抵抗層１２８０としての耐エッチング性のある樹脂を、ダイコータを用いて塗布し、ベタ状（平坦状）に腐蝕された第一の凹部１２５０に埋め込む。レジストパターン１２２０Ｂ上も該エッチング抵抗層１２８０に塗布された状態とする。（図１６（ｃ））
エッチング抵抗層１２８０を、レジストパターン１２２０Ｂ上全面に塗布する必要はないが、第一の凹部１２５０を含む一部にのみ塗布することは難しい為に、図４（ｃ）に示すように、第一の凹部１２５０とともに、第一の開口部１２３０側全面にエッチング抵抗層１２８０を塗布する。
エッチング抵抗層１２８０の樹脂は、基本的にエッチング液に耐性があり、エッチング時にある程度の柔軟性のあるものが好ましく、ＵＶ硬化型のものでも良い。
このようにエッチング抵抗層１２８０をインナーリード先端部の形状を形成するためのパターンが形成された面側の腐蝕された第一の凹部１２５０に埋め込むことにより、後工程でのエッチング時に第一の凹部１２５０が腐蝕されて大きくならないようにしているとともに、高精細なエッチング加工に対しての機械的な強度補強をしており、スプレー圧を高く（３．０ｋｇ／ｃｍ2 ）することができ、これによりエッチングが深さ方向に進行し易すくなる。
この後、第２回目エッチングを行い、ベタ状（平坦状）に腐蝕された第一の凹部１２５０形成面とは反対側の第二の凹部１２６０側からリードフレーム素材１２１０をエッチングし、貫通させ、インナーリード１２９０の先端薄肉部を形成する。（図１６（ｄ））
第１回目のエッチング加工にて作製された、リードフレーム面に平行なエッチング形成面は平坦であるが、この面を挟む２面はインナーリード側にへこんだ凹状である。
次いで、洗浄、エッチング抵抗層１２８０の除去、レジスト膜（レジストパターン１２２０Ａ、１２２０Ｂ）の除去を行い、インナーリード１２９０が薄肉に微細加工されたリードフレームを得る。（図１６（ｅ））
エッチング抵抗層１２８０とレジスト膜（レジストパターン１２２０Ａ、１２２０Ｂ）の除去は水酸化ナトリウム水溶液により溶解除去する。
【０００９】
尚、上記のように、エッチングを２段階にわけて行うエッチング加工方法を、一般には２段エッチング加工方法と言っており、特に、精度的に優れた加工方法である。
図１６に示す、リードフレームの製造においては、２段エッチング加工方法と、パターン形状を工夫することにより部分的にリードフレーム素材を薄くしながら外形加工する方法とが伴行して採られている。
尚、リードフレームのインナーリードを薄肉に形成する方法は、上記エッチング加工方法に限定されるものではない。
【００１０】
上記の方法によるインナーリードを薄肉とした微細化加工は、第二の凹部１２６０の形状と、最終的に得られるインナーリード先端部の厚さｔに左右されるもので、例えば、板厚ｔを５０μｍまで薄くすると、図１６（ｅ）に示す、平坦幅Ｗ１を１００μｍとして、インナーリード先端部ピッチｐが０．１５ｍｍまで微細加工可能となる。板厚ｔを３０μｍ程度まで薄くし、平坦幅Ｗ１を７０μｍ程度とすると、インナーリード先端部ピッチｐが０．１２ｍｍ程度まで微細加工ができるが、板厚ｔ、平坦幅Ｗ１のとり方次第ではインナーリード先端部ピッチｐは更に狭いピッチまで作製が可能となる。
【００１１】
しかしながら、図１６の工程等によって得られるリードフレームにおいては、インナーリードの薄肉化にともないインナーリード部が不安定となり、図１４に示すように、インナーリード先端部同志を連結する連結部９１７を除去する必要があり、図１５に示すようにダムバー（枠部）９１４を切断除去する必要があり、生産性やコストの面で問題があるばかりでなく、インナーリードの位置精度や品質を維持することが難しくなってきたため、その対応が求められていた。
【００１２】
一方、樹脂封止型半導体装置においては、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ
Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）の開発による薄型化を主軸としたパッケージの小型化も行われているが、ＴＳＯＰ等の小型パッケージにおいては、リードの引き回し、ピンピッチから多ピン化に対しても限界が見えてきた。
このような中、ＴＳＯＰ等に比べ、更に小型化が可能で、低コスト作製が可能な、実装性の良い半導体装置、およびそれを可能とする半導体装置用回路部材が求められていた。
また、半導体装置の小型化を図った、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）が各種提案されているが、パッケージングするために、使用経験の無いレジンを用いることを余儀なくされており、信頼性の点で問題があり、
【００１３】
【発明が解決しようとする課題】
上記のように、図１２に示す両面配線基板を用いたＢＧＡは複雑な構成であり、作製面、信頼性の面で問題が多く、図１３に示すリードフレームをコア材として回路を設けたＢＧＡは、生産性の面で問題があるばかりでなく、インナーリードの位置精度や品質を維持することが難しいという問題を抱えていた。
また、一方では、ＴＳＯＰ等に比べ、更に小型化が可能で、低コスト作製が可能な半導体装置、およびそれを可能とする半導体装置用回路部材が求められていた。
本発明は、これらの問題に対応するためのもので、一層の多端子化に対応でき生産面や品質面で、従来の図１４（ｃ）に示すリードフレーム部材、図１３に示す半導体装置に比べ有利な回路部材、半導体装置を提供しようとするものであリ、同時に、ＴＳＯＰ等に比べ、更に小型化が可能で、低コスト作製が可能な半導体装置、およびそれに用いられる回路部材を提供しようとするものである。
【００１４】
【課題を解決する手段】
本発明の半導体装置用回路部材は、導電性基板と、導電性基板上にめっきにより形成された導電性金属層により少なくとも二次元的に形成された回路部を有する半導体装置用の回路部材であって、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されており、且つ、導電性基板は、その回路部を有する側の面に、半導体装置作製の際、これを介して導電性基板と回路部を分離するための、分離用の金属めっき層を一面に設けており、回路部は、少なくとも、半導体素子と電気的に連結するためのリ一ドと、外部回路と電気的接続を行うための外部端子部とを有し、一体的に連結されたリードと外部端子部からなる組をそれぞれ独立して複数個備えており、回路部の外部端子部は、導電性基板上に直接、めっきにより形成されており、回路部のリードは、前記外部端子形成領域を除くように、導電性基板上に直接設けられた絶縁層を介して、該絶縁層上に形成されていることを特徴とするものである。
あるいは、本発明の半導体装置用回路部材は、導電性基板と、導電性基板上にめっきにより形成された導電性金属層により少なくとも二次元的に形成された回路部を有する半導体装置用の回路部材であって、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されており、且つ、導電性基板は、その回路部を有する側の面に、半導体装置作製の際、これを介して導電性基板と回路部を分離するための、分離用の金属めっき層を一面に設けており、回路部は、複数個の、それぞれ独立した、外部回路と電気的接続を行うための外部端子部からなり、且つ、該外部端子部は、導電性基板の一面上に、直接、めっきにより形成されており、該回路部の外部端子部は、その基板面に垂直な断面を略Ｕ字形に形成したものであることを特徴とするものであり、外部端子部が、Ｐｄ、Ｎｉ、Ａｇ、Ａｕの積層めっき、またはそれらの合金めっきからなることを特徴とするものである。
そして、上記において、分離用の金属めっきが、銅、ニッケル、クロム、亜鉛、およびこれらの合金群から選ばれた金属のめっきであることを特徴とするものである。
また、上記いずれかにおいて、半導体素子を複数個搭載できるように、回路部を形成してあることを特徴とするものである。
また、上記いずれかにおいて、導電性基板が、鉄−ニッケル−クロム系の金属、鉄−ニッケル−系の金属、鉄−カーボン系の金属であることを特徴とするものである。
【００１５】
本発明の半導体装置用回路部材の製造方法は、導電性基板と、導電性基板上にめっきにより形成された導電性金層により少なくとも二次元的に形成された回路部を有する半導体装置用の回路部材で、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されており、且つ、導電性基板は、その回路部を有する側の面に、半導体装置作製の際、これを介して導電性基板と回路部を分離するための、分離用の金属めっき層を一面に設けている半導体装置用回路部材の製造方法であって、分離用の金属めっき層を一面に設けた導電性基板を用い、少なくとも、順に、（ｄ）導電性基板の一面に、少なくとも回路部の外部端子部を露出させ、リード形成領域を覆う絶縁層を設ける工程と、（ｅ）導電性基板の絶縁層を設けた側の面全体を無電解めっきにより第一の導電層を設けて覆う工程と、（ｆ）第一の導電層を設けた側の、導電性基板の回路部の外部端子部形成領域とリード部形成領域を露出させるように、レジストを製版する工程と、（ｇ）露出した領域にめっきにより、第二の導電層を設け、外部端子部とリード部とを同時に形成する工程と、（ｈ）レジストのみを剥離する工程と、（ｉ）露出した第一の導電層をエッチングにより除去する工程とを有することを特徴とするものである。
そして、上記において、第一の導電層は無電解ニッケルめっきにより設けたもので、第二の導電層は、第一の導電層上に順に、電解めっきにより、Ａｕ層、Ｃｕ層、Ｎｉ層、Ａｕ層を設けたものであることを特徴とするものである。
また、本発明の半導体装置用回路部材の製造方法は、導電性基板と、導電性基板上にめっきにより形成された導電性金層により少なくとも二次元的に形成された回路部を有する半導体装置用の回路部材で、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されており、且つ、導電性基板は、その回路部を有する側の面に、半導体装置作製の際、これを介して導電性基板と回路部を分離するための、分離用の金属めっき層を一面に設けている半導体装置用回路部材の製造方法であって、分離用の金属めっき層を一面に設けた導電性基板を用い、少なくとも、順に、（ｋ）導電性基板の一面に、少なくとも回路部の外部端子部を露出させ、リード形成領域を覆う絶縁層を設ける工程と、（ｌ）導電性基板の絶縁層を設けた側の面全体をレジストで覆い、レジスト表面を撥水性処理した後、導電性基板の回路部の外部端子部形成領域とリード部形成領域を露出させるように、レジストを製版する工程と、（ｍ）触媒付与して活性化した後、露出した領域に、無電解めっきにより第一の導電層を設ける工程と、（ｎ）第一の導電層上に、電解めっきにより、第二の導電層を設け、外部端子部とリード部とを同時に形成する工程と、（ｏ）レジストのみを剥離する工程とを有することを特徴とするものである。
そして、上記において、第一の導電層は無電解ニッケルめっきにより設けたもので、第二の導電層は、第一の導電層上に順に、電解めっきにより、Ａｕ層、Ｃｕ層、Ｎｉ層、Ａｕ層を設けたものであることを特徴とするものである。
そしてまた、上記いずれかにおいて、回路部は、複数個の、それぞれ独立した、外部回路と電気的接続を行うための外部端子部からなるもので、外部端子部を導電性基板の一面上に、直接、めっきにより形成することを特徴とするものである。
また、上記いずれかにおいて、少なくとも製版工程の前に、見当合わせ用の治具孔を形成する治具孔作製工程を有することを特徴とするものである。
【００１６】
本発明の半導体装置の製造方法は、導電性基板と、導電性基板上にめっきにより形成された導電性金層により少なくとも二次元的に形成された回路部等を有する半導体装置用の回路部材で、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されており、且つ、導電性基板は、その回路部を有する側の面に、半導体装置作製の際、これを介して導電性基板と回路部を分離するための、分離用の金属めっき層を一面に設けている半導体装置用回路部材を用いた半導体装置の製造方法であって、少なくとも、順に、（Ａ）半導体装置用回路部材の、外部端子部領域でない箇所に半導体素子を搭載するダイアタッチ工程と、（Ｂ）半導体素子の端子と回路部とをワイヤにて接続するワイヤボンディングを行い、半導体素子の該端子と外部端子部とを電気的に接続するワイヤボンディング工程と、（Ｃ）半導体素子、ワイヤ、回路部全体を覆うように半導体装置用回路部材の片面をモールドする樹脂封止工程と、（Ｄ）導電性基板の分離用の金属めっき部を溶解剥離して、導電性基板のみを分離する、導電性基板分離工程とを有することを特徴とするものである。
そして、上記における半導体装置用回路部材の回路部は、複数個の、それぞれ独立した、外部回路と電気的接続を行うための外部端子部からなるもので、外部端子部を導電性基板の一面上に、直接、めっきにより形成したものであることを特徴とするものである。
そしてまた、上記における導電性基板剥離工程の後に、（ｅ）露出した外部端子部に半田ボールをアタッチする工程とを有することを特徴とするものである。
【００１７】
本発明の半導体装置は、上記本発明の半導体装置の製造方法により作製されたことを特徴とするものである。
【００１８】
【作用】
本発明の半導体装置用回路部材は、上記のような構成にすることにより、樹脂封止型の半導体装置の一層の多端子化に対応でき、生産面や品質面で優れた回路部材の提供を可能とし、同時に、ＴＳＯＰ等に比べ、更に小型化が可能で、低コスト作製が可能な半導体装置、およびそれに用いられる回路部材の提供できるものとしている。
具体的には、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されており、且つ、導電性基板は、その回路部を有する側の面に、半導体装置作製の際、これを介して導電性基板と回路部を分離するための、分離用の金属めっき層を一面に設けていることにより、これを達成している。
回路部の構造としては、少なくとも、半導体素子と電気的に連結するためのリ一ドと、外部回路と電気的接続を行うための外部端子部とを有し、一体的に連結されたリードと外部端子部からなる組をそれぞれ独立して複数個備えており、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されている、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用のものやＣＯＬ（ＣｈｉｐＯｎ Ｌｅａｄ）ものでも良く、複数個の、それぞれ独立した、外部回路と電気的接続を行うための外部端子部からなり、且つ、該外部端子部が、導電性基板の一面上に、直接、めっきにより形成されているものでも適用可能である。
また、後述する図１０に示すように、半導体装置作製工程においては、導電性基板の分離を行うだけで、半田ボール外部電極作成ができる構造で、半導体装置作製工程を簡略化できるものとしている。
そしてまた、回路部が、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用のものやＣＯＬ（Ｃｈｉｐ Ｏｎ Ｌｅａｄ）の場合、回路のリード部をめっきにより作製することにより、回路全体の微細化を可能としている。
また、半導体素子を複数個搭載できるように配置して設けることにより、マルチチップの半導体装置用にも適用できるものとしている。更にＣＳＰにも適用が可能である。
【００１９】
また、従来の図１４（ｃ）に示すリードフレーム部材においては、インナーリードを微細加工したリードフレームを用いる場合には、図１４（ａ）に示すように、インナーリード同志を連結して固定する連結部９１７を設けた状態でエッチング加工した後に、インナーリード固定用のフィルム９６０を貼り（図１４（ｂ））、連結部９１７を除去する複雑な工程が必要であり、更に、図１４（ｃ）に示す従来のリードフレーム部材を用い、半導体装置を作製する際には、図１５に示すように、外部端子部９１３を支持するための支持リード９１５を樹脂封止した後に、ダムバー（枠部）９１４をプレスにて除去する必要があり、生産性の面、コストの面でも問題となっていたが、本発明の半導体装置用回路部材のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用のものやＣＯＬ（Ｃｈｉｐ Ｏｎ Ｌｅａｄ）の場合は、リードと一体となった外部端子部の組みを、それぞれ分離した状態で有するもので、これらの問題に対応できるものである。
【００２０】
本発明の半導体装置用回路部材の構造が、複数個の、それぞれ独立した、外部回路と電気的接続を行うための外部端子部からなり、且つ、該外部端子部が、導電性基板の一面上に、直接、めっきにより形成されているものは、ＴＳＯＰ等に比べ、更に半導体装置の小型化を可能とし、且つ、チップ設計の自由度を大きくできるものとしているが、更に、その導電性基板面に垂直な断面を略Ｕ字形に形成することにより、封止用樹脂との密着性の向上が期待できる。
【００２１】
本発明の半導体装置用回路部材の製造方法は、上記のような構成にすることにより、半導体装置の一層の多端子化に対応でき、生産面や品質面で優れた回路部材の製造を可能としており、且つ、ＴＳＯＰ等に比べ、更に小型で、実装性の良いパッケージの作製を可能としている。
詳しくは、導電性基板上にめっきにより形成された導電性金属により、回路部を形成することにより、変形が少なく、精度的にも優れた、微細な回路部を形成することを可能としており、分離用のめっき層を導電性基板上に設けているため、半導体装置作製において、導電性基板の半導体装置からの分離を比較的簡単なものとしている。
また、製版工程の前に、見当合わせ用の治具孔を形成する治具孔作製工程を有することをにより、製版の精度を確実なものとしている。
【００２２】
本発明の半導体装置の製造方法は、上記のような構成にすることにより、半導体装置の多端子化を達成し、且つ半導体装置の製造を品質的にも確実にできる製造方法の提供を可能としている。
同時に、ＴＳＯＰ等に比べ、更に小型化されたパッケージの作製を可能とし、且つ、チップ設計の自由度も大きくできる。
【００２３】
本発明の半導体装置は、本発明の半導体装置用回路部材を用いて、本発明の半導体装置の製造方法により作製したもので、半導体装置の製造工程全体が簡略化されたもので、生産性の面、コスト面で有利であり、且つ、一層の多端子化に対応できるＢＧＡタイプやＣＯＬタイプの樹脂封止型半導体装置の作製を可能とするものである。同時にＴＳＯＰ等に比べ、更に小型化されたパッケージの提供を可能としている。
そして、半導体素子を複数個搭載したマルチチップの半導体装置やＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）の提供も可能とするものである。
また、言うまでもなく、従来の図１２に示す、プリント基板を用いたＢＧＡの場合のような複雑な製造工程を必要せず、耐湿性の問題も無い。
【００２４】
【発明の実施の形態】
本発明の半導体装置用回路部材を図に基づいて説明する。
図１（ａ）は本発明の半導体装置用回路部材の第１の例を簡略化して示した平面図であり、図１（ｂ）は図１（ａ）のＡ１−Ａ２における断面図であり、図１（ｃ）、図１（ｄ）は外部端子部の断面形状と層構成を示した図である。
尚、図１（ａ）においては、分かり易くするため外部端子部の数を少なくして示してある。
図１中、１００は半導体装置用回路部材、１１０は回路部、１１３は外部端子部、１２０は導電性基板、１２３は基材、１２５は金属めっき層、１２８は治具孔である。
図１に示す半導体装置用回路部材１００は、小型パッケージ用の回路部材で、図１に示すように、ステンレス（ＳＵＳ４３０）等からなる基材１２３の回路部１１０側の一面に銅めっきからなる金属めっき層１２５を設けた導電性基板１２０と、その上にめっきにより形成された複数の導電性の外部端子部１１３からなる回路部１１０を備えたもので、半導体装置作製の際の、見当合わせ用の治具孔１３０も備えている。
半導体装置用回路部材１００は、導電性基板１２０の回路部１１０側の金属めっき層１２５上に半導体素子を搭載し、半導体素子搭載側のみを封止用樹脂でモールドして半導体装置を導電性基板１２０上に作製した後、金属めっき層１２５を溶解除去して、導電性基板１２０から分離させて半導体装置を得るためのものである。
図１に示す半導体装置用回路部材の回路部１１０は、複数の、それぞれ独立分離した外部端子部１１３からなり、導電性基板面に沿い二次元的に配列されている。
尚、必要に応じ、半導体素子を複数個搭載できるようにしても良い。
【００２５】
導電性基板１２０は、回路部１１０（即ち、複数の外部端子部１１３）を固定するためのもので、その一面に、銅めっき等からなる金属めっき層１２５を設けるため、鉄−ニッケル−クロム系の金属、鉄−ニッケル−系の金属、鉄−カーボン系の金属等が挙げられる。
金属めっき層１２５は、半導体装置を樹脂封止して導電性基板１２０上に作製した後、外部端子部１１３を形成する導電性の金属を溶解させずに、これを溶解除去して、導電性基板１２０から半導体装置を分離させるためのものである。
外部端子部１１３としては、樹脂封止後、導電性基板１２０の金属めっき層１２５を溶解する際、外部端子部１１３が溶解されないことが必要で、且つワイヤボンディング性の良いことが必要である。また、各層の厚さも、この目的に対応できることが必要である。
【００２６】
外部端子部１１３の断面形状は、例えば、図１（ｃ）（イ）に示すように、略Ｕ字形の断面をしたり、図１（ｄ）（イ）に示すように略四角形をしている。
また、外部端子部１１３は、図１（ｃ）（ロ）に示すように、導電性基板１２０側から順に、Ａｕ層１１３Ａ、第一のＮｉ層（無電解めっき層）１１３Ｂ、第二のＮｉ層（電解めっき層）１１３Ｃ、Ｐｄ（パラジウム）層１１３Ｄを設けた層構成としたり、図１（ｄ）（ロ）に示すように、導電性基板１２０側から順に、第一のＰｄ層１１３Ｅ、Ｎｉ層１１３Ｆ、第二のＰｄ層１１３Ｇを設けた層構成としても良い。
そして、金属めっき層１２５はとして、銅、ニッケル、クロム、亜鉛、およびこれらの合金群から選ばれた金属のめっき層等が用いられる。
尚、図１（ｃ）（イ）に示す構成における第二Ｎｉ層１１３Ｃ、図１（ｄ）（イ）に示す構成におけるＮｉ層１１３ＦをＰｄ層やＮｉ−Ｐｄ合金層としたり、ＡｇをＡｕとしても良い。
外部端子部１１３の層構成としては、上記構成に限定はされない。
図１（ｃ）において、Ａｕ層１１３Ａ、第一のＮｉ層（無電解めっき層）１１３Ｂは、導電性を持たせる第二のＮｉ層１１３Ｃの下引き層で、Ａｕ層１１３Ａは、導電性基板１２０の金属めっき層１２５を溶解する際の、エッチング抵抗層（バリアー層）でもある。
また、Ａｕ層１１３Ａは、半導体装置作製の際に半田からなる外部電極を作成し易いものとしている。
また、Ｐｄ層１１３Ｄは、ワイヤボンディング性をもたらすものである。
同様に、図１（ｄ）において、第一のＰｄ層１１３Ｅは、導電性を持たせるＮｉ層１１３Ｆの下引き層で、且つ、導電性基板１２０の金属めっき層１２５を溶解する際の、エッチング抵抗層（バリアー層）でもあり、半導体装置作製の際には、半田からなる外部電極を作成し易いものとしている。
そして、第二のＰｄ層１１３Ｇは、ワイヤボンディング性をもたらすものである。
外部端子部１１３の断面形状を略Ｕ字形とする理由は、半導体装置作製の樹脂封止において、外部端子部１１３と封止樹脂との密着性を良くするためである。
【００２７】
次いで、本発明の半導体装置用回路部材の第２の例を、図２に基づいて説明する。
図２（ａ）は本発明の半導体装置用回路部材の第２の例を簡略化して示した平面図であり、図２（ｂ）は図２（ａ）のＢ１−Ｂ２における拡大断面図であり、図２（ｃ）（イ）、図２（ｃ）（ロ）は、それぞれ、図２（ｂ）のＢ３−Ｂ４、Ｂ５−Ｂ６における断面図であり、図３（ａ）は、図２における回路部２１０のみを平面的に拡大して示したもので、全体の略約１／４を示したものである。
尚、図２においては、分かり易くするためリード、外部端子部の数を少なくして示してある。また、図３（ｂ）は、従来のリードフレームを回路部材とした樹脂封止型の半導体装置に用いられるリードフレームの形状を示したものである。図２中、２００は半導体装置用回路部材、２１０は回路部、２１２、２１２Ａはリード、２１３は外部端子部、２２０は導電性基板、２２３は基材、２２５は金属めっき層、２２８は治具孔、２７０は金めっき部である。
図２に示す半導体装置用回路部材２００は、ＢＧＡタイプの樹脂封止型半導体装置用の回路部材で、図２に示すように、導電性の基材２２３の回路部２１０側の一面に銅めっき等からなる金属めっき層２２５を設けた導電性基板２２０と、その上にめっきにより形成された回路部２１０を備えたもので、半導体装置作製の際の、見当合わせ用の治具孔２２８も備えている。
半導体装置用回路部材２００は、図１に示す回路部材２００と同様、導電性基板２２０の回路部２１０側の金属めっき層２２５上に半導体素子を搭載し、半導体素子搭載側のみを封止用樹脂でモールドして半導体装置を導電性基板２２０上に作製した後、金属めっき層２２５を溶解除去して、導電性基板２２０から分離させて半導体装置を得るためのものである。
【００２８】
回路部２１０は、リード２１２、２１２Ａと、該リード２１２、２１２Ａと一体的に連結した外部端子部２１３とからなり、各リード２１２と外部端子部２１３とリード２１２Ａの組みは、それぞれ独立しており、回路部２１０の面に沿い二次元的に配列されている。
リード２１２Ａは外部端子２１３から内側に設けたものである。
金めっき部２７０は半導体素子を回路部２１０に搭載した際に、半導体素子の端子（バンプ）と回路部とをワイヤボンディングにより電気的に接続するためのものであり、外部端子２１３から外側に設けたリード２１２の外側先端に設けられている。
図２に示す第２の例では、外部端子部２１３と半導体素子の端子とも直接ワイヤボンディングせずに、リード２１２Ａの先端をワイヤボンディング領域とするため、ワイヤボンディング性は、リード２１２Ａ先端のワイヤボンディング領域のみに求められるため、例えば、図２（ｂ）のように、別に、金めっき部２７０をリード２１２Ａ先端に設け、回路部２１０の層構成を、図２（ｃ）（イ）に示すように、導電性基板２２０の金属めっき層２２５上に、順に、Ａｕ層２１０Ａ、Ｎｉ層２１０Ｂ、Ｃｕ層２１０Ｃ、Ｎｉ層２１０Ｄを設けた構成にしたり、図２（ｂ）に示す金めっき部２７０を設けず、回路部２１０全体の層構成を図２（ｄ）に示すように、導電性基板２２０の金属めっき層上に、順に、Ａｕ層２１０Ａ、Ｎｉ層２１０Ｂ、Ｃｕ層２１０Ｃ、Ｎｉ層２１０Ｄ、Ａｕ層２１０Ｅを設けた構成にしても良い。
回路部２１０としては、樹脂封止後、導電性基板２２０の金属めっき層２２５を溶解する際、溶解されないことが必要である。
尚、金めっき部２７０は銀めっき等の貴金属めっきに代えても良い。
金属めっき層２２５は、図１に示す第１の例と同様、半導体装置を樹脂封止して導電性基板２２０上に作製した後、外部端子部２１３を形成する導電性の金属を溶解させずに、これを溶解除去して、導電性基板２２０から半導体装置を分離させるためのものである。
【００２９】
次いで、本発明の半導体装置用回路部材の第３の例を、図４に基づいて説明する。
図４（ａ）は本発明の半導体装置用回路部材の第３の例を簡略化して示した平面図であり、図４（ｂ）は、図４（ａ）のＣ１−Ｃ２における拡大断面図であり、図４（ｃ）は、図４（ｂ）のＣ３−Ｃ４における断面図である。
尚、図４（ａ）においても、分かり易くするためリード、外部端子部の数を少なくして示してある。
図４中、４００は半導体装置用回路部材、４１０は回路部、４１１はダイパッド、４１２はリード、４１３は外部端子部、４２０は電性基板、４２３は基材、４２５は金属めっき層、４２８は治具孔、４４０は絶縁層である。
図４に示す第３の例の回路部材４１０においては、図４（ｂ）にその断面を示すように、外部端子部４１３は、導電性基板４２０上に直接、めっきにより形成されており、リード４１２は、外部端子部形成領域を除くように導電性基板４２０上に直接設けられた絶縁層４４０を介して、絶縁層４４０上に形成されている。
図４においては、半導体素子を搭載するためのダイパッドを設けているが、場合によってはダイパッドを設けない構造にしても良い。
【００３０】
回路部４１０の層構成を、図４（ｃ）に示すように、リード４１２においては、導電性基板２２０の金属めっき層上に、絶縁層４４０を介して、順に、無電解ニッケル層４１０、Ａｕ層４１０Ｂ、Ｃｕ層４１０Ｃ、Ｎｉ層４１０Ｄ、Ａｕ層４１０Ｅを設けた構成にしても良いが、これに限定はされない。
回路部４１０としては、樹脂封止後、導電性基板４２０の金属めっき層４２５を溶解する際、外部端子部４１３が溶解されないことが必要である。
金属めっき層４２５は、図１に示す第１の例、図２に示す第２の例と同様、半導体装置を樹脂封止して導電性基板４２０上に作製した後、外部端子部４１３を形成する導電性の金属を溶解させずに、これを溶解除去して、導電性基板４２０から半導体装置を分離させるためのものである。
【００３１】
【実施例】
図１に示す第１の例のうち、外部端子部１１３の断面形状が略Ｕ字形である半導体装置用回路部材の実施例（これを実施例１とする）を挙げ、以下簡単に説明する。
実施例１の半導体装置用の回路部材は、回路部１１０（即ち、複数の外部端子部１１３）形成側の一面に銅めっきからなる金属めっき層１２５を設けた、厚さ０．１ｍｍのステンレス（ＳＵＳ４３０）の導電性基板１２０を用いたものであり、導電性基板１２０上に、図１（ｃ）に示すように、導電性基板１２０側から順に、Ａｕ層１１３Ａ、第一のＮｉ層（無電解めっき層）１１３Ｂ、第二のＮｉ層（電解めっき層）１１３Ｃ、Ｐｄ（パラジウム）層１１３Ｄを、それぞれ、５０〜１００Å、０．１μｍ、５μｍ、０．１μｍ厚で設けて形成したもので、回路部の断面形状は略Ｕ字形をしている。
導電性基板１２０の回路部１１０を形成する側の面は、サンドブラスト処理により凹凸が付けられており、導電性基板１２０への金属めっき層１２５の密着性を良いものとしている。
本実施例においては、外部端子部１１３の厚さは全体で約５．２μｍと薄く、外部端子部１１３の狭いピッチ化に対応でき、半導体装置の多端子化に対応できる。
尚、銅めっきからなる金属めっき層１２５の厚さは、２μｍとしたが、特にれに限定はされない。
外部端子部１１３の下層は貴金属からなり、これが金属めっき層１２５のを溶解する際のエッチング抵抗層（バリアー層）となっており、外部端子部１１３の上層は貴金属めっき層からなり、この面をワイヤボンディング面として使用できるものとしている。
【００３２】
図１に示す第１の例のうち、外部端子部１１３の断面形状が略四角形である半導体装置用回路部材の実施例（これを実施例２とする）を挙げ、以下簡単に説明する。
実施例２の半導体装置用の回路部材は、回路部１１０（即ち、複数の外部端子部１１３）形成側の一面に銅めっきからなる金属めっき層１２５を設けた、厚さ０．１ｍｍのステンレス（ＳＵＳ４３０）の導電性基板１２０を用いたものであり、導電性基板１２０上に、図１（ｄ）（ロ）に示すように、導電性基板１２０側から順に、第一のＰｄ層１１３Ｅ、Ｎｉ層１１３Ｆ、第二のＰｄ層１１３Ｇを、それぞれ、０．１μｍ、５μｍ、０．１μｍ厚で設けて形成したもので、回路部の断面形状は略四角形をしている。
尚、本実施例においても、銅めっきからなる金属めっき層１２５の厚さは、２μｍとしたが、特にれに限定はされない。
【００３３】
図２に示す第２の例のうち、図２（ｂ）に示すように金めっき部２７０を設け、回路部の層構成を図２（ｃ）（イ）とした実施例（これを実施例３とする）を挙げ、以下簡単に説明する。
実施例３の半導体装置用の回路部材は、ＢＧＡ用の回路部材で、回路部２１０形成側の一面に銅めっきからなる金属めっき層２２５を設けた、厚さ０．１ｍｍのステンレス（ＳＵＳ４３０）の導電性基板２２０を用いたもので、導電性基板２２０上に、図２（ｃ）（イ）に示すように、導電性基板２２０の金属めっ層２２５上に、順に、Ａｕ層２１０Ａ、Ｎｉ層２１０Ｂ、Ｃｕ層２１０Ｃ、Ｎｉ層２１０Ｄを、それぞれ、５０〜１００Å、５μｍ、１５μｍ、５μｍ厚で設けて形成したものあり、外部端子部２１３等回路部２１０の厚さは全体で約２５μｍ程度と薄く、且つ、リード２１２Ａ先端のワイヤボンディング部は、図２（ｂ）に示すように、Ａｕめっきが別に施されている。
図２に示す第２の例の実施例３の変形例としては、図２（ｄ）にその断面を示すように、実施例３と同様に、回路部２１０は、導電性基板２２０側から順に、導電性基板２２０の金属めっ層２２５上に、順に、Ａｕ層２１０Ａ、Ｎｉ層２１０Ｂ、Ｃｕ層２１０Ｃ、Ｎｉ層２１０Ｄ、Ａｕ層２１０Ｅを、それぞれ、５０〜１００Å、５μｍ、１５μｍ、５μｍ厚で設け、更にその上全体にＡｕ層を５０〜１００Å程度設けたものも挙げられる。これは、実施例３のように、リード２１２Ａ先端にのみ、別にＡｕめっきを施したものではない。
【００３４】
図４に示す第３の例の半導体装置用回路部材４００の実施例（これを実施例４とする）を挙げ、以下簡単に説明する。
実施例４の半導体装置用の回路部材は、ＢＧＡ用の回路部材で、回路部４１０形成側の一面に銅めっきからなる金属めっき層４２５を設けた、厚さ０．１ｍｍのステンレス（ＳＵＳ４３０）の導電性基板４２０を用いたもので、導電性基板４２０上に、後述する図８に示す製造方法にて作製されたもので、所定の形状をもつ絶縁層４４０を形成した後に、無電解めっき層（図８の４６０）層上に、電解めっきにより、Ａｕ層、Ｃｕ層、Ｎｉ層、Ａｕ層を、順次形成したものである。
リード部４１２においては、図４（ｃ）に示すように、導電性基板４２０の金属めっ層４２５上に、絶縁層４４０を介して、順に、無電解ニッケル層４１０Ａ、Ａｕ層４１０Ｂ、Ｃｕ層４１０Ｃ、Ｎｉ層４１０Ｄ、Ａｕ層４１０Ｅを、それぞれ２μｍ、５〜１００Å、１５μｍ、２μｍ、５〜１００Å厚で設けて形成したものあるが、リード部の厚さは約２０μｍと厚い。外部端子部４１３は、さらに絶縁層４４０の厚さ分だけ、厚く形成されている。
絶縁層４４０はエポキシ樹脂層で４０μｍ厚である。
【００３５】
図４に示す第３の例のうち、後述する図９に示す製造方法により作製された、半導体装置用回路部材４００の実施例（これを実施例５とする）は、リード部における層構成が実施例４と同じ層構成であるが、無電解ニッケル層４１０Ａ、Ａｕ層４１０Ｂ、Ｃｕ層４１０Ｃ、Ｎｉ層４１０Ｄ、Ａｕ層４１０Ｅを、それぞれ１μｍ、５〜１００Å、１５μｍ、２μｍ、５〜１００Å厚で設けた。
【００３６】
次いで、本発明の半導体装置用回路部材の製造方法を、実施例を挙げて説明する。
先ず、本発明の半導体装置用回路部材の製造方法の実施例１を挙げる。
本実施例は、前述の実施例１の半導体装置用回路部材の製造方法であるが、図５に基づいて説明する。
あらかじめ、０．１ｍｍのステンレス（ＳＵＳ４３０）の導電性の基板１２３を用意し（図５（ａ））、見当合わせ用の治具孔１２８を設け（図５（ｂ））、、基板１２３の回路部を形成する側の面をサンドブラスによる凹凸をつける表面処理を行った（図５（ｃ））後、基板１２３の回路部作製側に、２μｍ厚の銅めっき層からなる金属めっき層１２５を形成した。（図５（ｄ））
次いで、ドライフィルムレジスト１４０を導電性基板１２０の回路部形成側に設け、このドライフィルムレジスト１４０の全面に撥水剤（住友３Ｍ株式会社製ＦＣ７２２）を塗布し、所定のパターン版を用いて露光し、現像等の製版処理を施し、外部端子部形成領域が露出するようにした。（図５（ｅ））
次いで、露出した外部端子部形成領域（レジスト１４０の開口部１４１に相当）にめっき処理を施した。（図５（ｆ））
尚、図５（ｆ１）、図５（ｆ２）は、図５（ｆ）のＤ０における、めっきの処理過程における断面形状を示したものである。
詳しくは、はじめに、金属めっき層１２５上に第一のＡｕ層１１３Ａを５０〜１００Å厚に電解めっきにより設け、露出した外部端子部形成領域（レジスト１４０の開口部１４１に相当）触媒付与して活性化した後、第一のＮｉ層１１３Ｂを０．１μｍの厚に無電解めっきにより設けた。（図５（ｆ１））
ドライフィルムレジスト１４０面は撥水処理されているため、無電解Ｎｉめっきはつかないため、図５（ｆ１）に示すように、第一のＮｉ層１１３Ｂは、断面がＵ字型に形成される。
この後、順に、第二のＮｉ層を５μｍの厚に、Ｐｄ層を０．１μｍ厚に、それぞれ電解めっきで付けた。（図５（ｆ２））
断面がＵ字型に形成されＮｉ層１１３Ｂの形状に沿い、第二のＮｉ層１１３Ｃ、Ｐｄ層１１３Ｄを、順次、電解めっきにより形成するため、これら積層された断面形状も略Ｕ字形となる。
次いで、ドライフィルムレジスト１４０を剥離し、断面形状が略Ｕ字形の外部端子部１１３を持つ、図１に示す実施例１の半導体装置用回路部材を得た。（図５（ｇ））
本実施例によると、外部端子部１１３のワイヤボンディング面に、ワイヤボンディング用の貴金属めっきを設ける工程を、外部端子部１１３の作製工程に組み込むことができる。
【００３７】
次に、本発明の半導体装置用回路部材の製造方法の実施例２を挙げて図６に基づいて説明する。
本実施例は、図１に示す半導体装置用回路部材のうち、外部端子部の断面が図１（ｄ）に示す、略四角状のものを作製する製造方法である。
あらかじめ、ステンレス（ＳＵＳ４３０）からなる導電性基板１２０を用意し（図６（ａ））、導電性基板１２０の回路部を形成する側の面をサンドブラスによる凹凸をつける表面処理を行った（図６（ｂ）後、導電性基板１２０の回路部作製側に、銅めっき層からなる金属めっき層を形成した。（図６（ｃ））
次いで、ドライフィルムレジスト１７０を導電性基板１２０の回路部形成側に設け、これを所定のパターン版を用いて露光し、現像等の製版処理を施し、外部端子部形成領域（開口部１７１に相当）と、見当合わせ用の治具孔形成領域（開口部１７１Ａに相当）が露出するようにした。（図６（ｄ））
ドライフィルムレジスト１７０としては、日本合成化学株式会社製（ＡＬＰＨＯ ＮＣＰ２４０、厚さ４０μｍ）を用いた。
次いで、ドライフィルムレジスト５１０の製版において露出した外部端子部形成領域１１３Ａのみ、治具孔形成をするエッチングの際に、エッチングされないように、弱アクカリに可溶な樹脂１９０でマスキングした。（図６（ｅ））
次いで、塩化第二鉄溶液でエッチングして治具孔１２５を形成した。（図６（ｆ））
この後、外部端子部形成領域の樹脂１９０を炭酸ソーダで溶解除去した後、外部端子部形成領域（開口部１７１に相当）にめっき処理を施した。（図６（ｆ））
尚、図６（ｆ１）、図６（ｆ２）は、図６（ｆ）のＥ０における、めっきの処理過程における断面形状を示したものである。
詳しくは、はじめに、金属めっき層１２５上に第一のＰｄ層１１３Ｅを０．１μｍ厚に電解めっきにより設けた。（図６（ｆ１））
次いで、順に、Ｎｉ層１１３Ｆを５μｍの厚さで、第二のＰｄ層１１３Ｇを５０．１μｍの厚さで、それぞれ電解めっきで付けた。（図６（ｆ２））
このようにして積層された回路部の断面形状は、図６（ｆ２）に示すように、略四角状となる。
次いで、ドライフィルムレジスト１７０を剥離し、図１に示す半導体装置用回路部材を得た。（図６（ｇ））
【００３８】
次に、本発明の半導体装置用回路部材の製造方法の実施例３を挙げて図７に基づいて説明する。
本実施例は、図２に示す上記実施例２の半導体装置用回路部材２００の製造方法であり、めっきにより直接回路部２１０全体を導電性基板２２０の金属めっき層２２５の上に作製するものである。
あらかじめ、０．１ｍｍのステンレス（ＳＵＳ４３０）の導電性の基板２２３を用意し（図７（ａ））、見当合わせ用の治具孔２２８を設け（図７（ｂ））、、基板２２３の回路部を形成する側の面をサンドブラスによる凹凸をつける表面処理を行った（図７（ｃ））後、基板２２３の回路部作製側に、２μｍ厚の銅めっき層からなる金属めっき層２２５を形成した。（図７（ｄ））
次いで、ドライフィルムレジスト２４０を導電性基板２２０の回路部形成側に設け、図４に示す実施例と同様、を所定のパターン版を用いて露光し、現像等の製版処理を施し、回路部形成領域１１０Ａが露出するようにした。（図７（ｅ））
ドライフィルムレジスト２４０としては、日本合成化学株式会社製（ＡＬＰＨＯ ＮＣＰ２４０、厚さ４０μｍ）を用いた。
この後、露出した回路部形成領域（レジスト２４０の開口部２４１に相当）に、にめっき処理を施した。（図７（ｇ））
尚、図７（ｇ１）、図７（ｇ２）、図７（ｇ３）は、図７（ｇ）のＦ０における、めっきの処理過程における断面形状を示したものである。
詳しくは、はじめに、金属めっき層２２５上に、Ａｕめっき層２１０Ａを５０〜１００Å厚に設けた（図７（ｇ１））後、順次、第一のＮｉ層２１０Ｂを５μｍ厚に、Ｃｕ層２１０Ｃを１５μｍ厚に、第二のＮｉ層２１３Ｄを５μｍの厚に、電解めっきにより設けた。（図７（ｇ２））
このようにして積層された回路部の断面形状は、図７（ｇ２）に示すように、略四角状となる。
次いで、ドライフィルムレジスト２４０を剥離し、リードの先端に金めっきを施し、実施例３の半導体装置用回路部材を得た。（図７（ｈ））
【００３９】
尚、図７（ｇ）において、図７（ｇ２）の後、引続き、回路部全体にＡｕ層２１０Ｄを５０〜１００Åの厚に電解めっきで付けた（図７（ｇ３））、ドライフィルムレジスト２４０を剥離し、実施例３の半導体装置用回路部材の変形例を得ることができる。
また、図５に示す製造方法で、図２（ａ）に示す平面形状で、且つ、断面形状が図１（ｃ）に示す略Ｕ字形状を持つ回路部材を作成することもできる。
【００４０】
次に、本発明の半導体装置用回路部材の製造方法の実施例４を挙げて図８に基づいて説明する。
本実施例は、図４に示す上記実施例４の半導体装置用回路部材４００の製造方法である。
あらかじめ、０．１ｍｍのステンレス（ＳＵＳ４３０）の導電性の基板４２３を用意し（図８（ａ））、見当合わせ用の治具孔２２８を設け、基板４２３の回路部を形成する側の面をサンドブラスによる凹凸をつける表面処理を行った（図８（ｂ））後、基板４２３の回路部作製側に、２μｍ厚の銅めっき層からなる金属めっき層４２５を形成した。（図８（ｃ））
次いで、エポキシ樹脂からなる絶縁層４４０をスクリーン印刷にて、外部端子部形成領域とダイパッド形成領域を露出させるようにして、導電性基板４２０の金属めっき層４２５上に、４０μｍの厚さで塗布形成した。（図８（ｄ））
次いで、導電性基板の絶縁層４４０が形成された面側を無電解ニッケルめっき４６０を２μｍの厚さで施した。（図８（ｅ））
次いで、無電解ニッケルめっき４６０の上にドライフィルムレジスト４７０を用い、回路部形成領域が露出するように製版した。（図８（ｆ））
露出した回路部形成領域に、順次、Ａｕ層、銅層、ニッケル層、Ａｕ層をそれぞれ、０．００５〜０．０１ｍｍ、１５μｍ、２μｍ、０．００５〜０．０１ｍｍ厚で、電解めっきにより、付けて、電解めっき層４７０を設けた。（図８（ｇ））
次いでドライフィルムレジスト４７０を剥離した。（図８（ｈ））
この後、露出した無電解ニッケル層４６０をエッチングにて除去し、実施例４の半導体装置用回路部材を得た。（図８（ｉ））
尚、図８（ｉ１）は、図８（ｉ）の無電解めっき層４６０と電解めっき層４７０からなる回路部を黒ベタで示したもので、略図４（ｂ）と同じ、形状であることが分かる。
【００４１】
次に、本発明の半導体装置用回路部材の製造方法の実施例５を挙げて図９に基づいて説明する。
本実施例は、図４に示す半導体装置用回路部材のうち、断面形状が、図４（ｂ）（ロ）に示される上記実施例５の半導体装置用回路部材の製造方法である。
あらかじめ、０．１ｍｍのステンレス（ＳＵＳ４３０）の導電性の基板４２３を用意し（図９（ａ））、見当合わせ用の治具孔２２８を設け、基板４２３の回路部を形成する側の面をサンドブラスによる凹凸をつける表面処理を行った（図９（ｂ））後、基板４２３の回路部作製側に、２μｍ厚の銅めっき層からなる金属めっき層４２５を形成した。（図９（ｃ））
次いで、エポキシ樹脂からなる絶縁層４４０をスクリーン印刷にて、外部端子部形成領域とダイパッド形成領域を露出させるようにして、導電性基板４２０の金属めっき層４２５上に、４０μｍの厚さで塗布形成した。（図９（ｄ））
次いで、導電性基板４２０のエポキシ樹脂からなる絶縁層４４０を形成した側の全面上に、ドライフィルムレジスト４７０を覆い、レジスト４７０の表面を撥水性処理した後、回路部形成領域が露出するように製版した。（図９（ｅ））
次いで、触媒付与して活性化した後、露出した領域に、無電解めっきにより、露出した導電性基板４２０の金属めっき部４２５と絶縁層４００に無電解ニッケルめっき４６０を１μｍ厚で付けた。（図９（ｆ））
次いで、露出した回路部形成領域の無電解ニッケルめっき４６０上に、順に、Ａｕ層、銅層、ニッケル層、Ａｕ層をそれぞれ、０．００５〜０．０１ｍｍ、１５μｍ 、２μｍ、０．００５〜０．０１ｍｍ厚で、電解めっきにより付けて、電解めっき層４６５を設けた。（図９（ｇ））
この後、ドライフィルムレジスト４７０を剥離し、実施例５の半導体装置用回路部材を得た。（図９（ｈ））
尚、図９（ｈ１）は、図９（ｈ）の無電解めっき層４６０と電解めっき層４７０からなる回路部を黒ベタで示したもので、略図４（ｂ）と同じ、形状であることが分かる。
【００４２】
上記実施例の製造方法により、図１２に示す両面基板を用いたＢＧＡや、図１３（または図１４（ｃ））に示すリードフレームをコア材として回路を形成したＢＧＡ基板に比べ、生産性の面、コストの面で優れ、且つ一層の多端子化に対応できるＢＧＡタイプの半導体装置用回路部材の提供を可能とするとともに、ＴＳＯＰ等に比べ、更に小型のパッケージの提供を可能とするもので、小型パッケージの作製においては、チップ設計の自由度を大きくできる。
また、図８に示す半導体装置用回路部材の製造方法の実施例４、および図９に示す半導体装置用回路部材の製造方法の実施例５の製造方法における回路部の毛形成方法は、導電性基板４２０として金属めっき層４２５を用いず、導電性の基板４２３のみを用いて、その回路部形成側面に剥離処理を施し、剥離性を持たせた半導体装置用回路基板にも適用できる。尚、ここで言う剥離処理とは、導電性の基板４２３の回路部形成側面を凹凸をつける表面処理や、該表面処理の後に更に酸化膜形成等による剥離処理である。
【００４３】
次に、本発明の半導体装置の製造方法を図に基づいて説明する。
簡単のため、図１に示す半導体装置用回路部材１００を用いた、半導体装置の製造方法を図１０に基づいて説明する。
先ず、半導体装置用回路部材１００を用意し（図１０（ａ））、露出している導電性基板１２０の金属めっき層１２５上に、半導体素子７１０を端子７１１側を上にしてダイアタッチし、端子７１１と外部端子部１１３の上面とをワイヤボンディングする。（図１０（ｂ））
次いで、半導体素子７１０、ワイヤ７２０、外部端子部１１３全体を覆うように、導電性基板１２０の片面を封止用樹脂７３０にて樹脂封止して、導電性基板１２０の片面に半導体装置７００Ａを作製する。（図１０（ｃ））
次いで、金属めっき層１２５を溶解し、半導体装置７００Ａを基板１２３から剥離し（図１０（ｄ））、両者を分離する。（図１０（ｄ１））
この後、半導体装置７００Ａの露出した回路部１１０の外部端子部１１３に一体的に連結するように半田ボール７４０を設け、半導体装置７００を得た。（図１０（ｅ））
【００４４】
図２に示す半導体装置用回路部材２００を用いても、また、図４に示す半導体装置用回路部材４００を用いても、基本的には図１０に示す方法により、半導体装置の製造ができる。
【００４５】
図１０に示す半導体装置の製造方法により、図１１（ａ）や、図１１（ｂ）、図１１（ｃ））に示す半導体装置を得ることができる。
図１１（ａ）は、図１に示す半導体装置用回路部材を用いたものであり、図１１（ｂ）は図２に示す実施例３の半導体装置用回路部材を用いたものであり、図１１（ｃ）は図４に示す実施例４や実施例５の半導体装置用回路部材を用いたものであり、封止用樹脂７３０から露出した外部端子部に一体的に連結するように半田ボール７４０を設けている。
本発明の半導体装置は、微細加工が可能な、図１に示す半導体装置用回路部材、図２に示す半導体装置用回路部材、図４に示す半導体装置用回路部材を用いているため、半導体装置の多端子化には十分対応でき、且つ、上記のような製造方法にて作製されているため、品質的にも優れたものとしている。
【００４６】
【発明の効果】
本発明は、上記のように、一層の多端子化に対応でき生産面や品質面で、従来の図１４（ｃ）に示すリードフレーム部材、図１３に示す半導体装置に比べ有利なＢＧＡタイプの半導体装置用の回路部材、半導体装置の提供を可能としているとともに、小型パッケージの作製において、チップ設計の自由度を大きくできる回路部材、半導体装置の提供を可能としている。
詳しくは、本発明の半導体装置用回路部材は、めっきにて形成された導電性金属にて回路部を作製されたもので、回路部の厚さを薄く形成でき、回路部の微細加工を可能としており、半導体装置作製工程において、導電性の基板を分離するだけで、露出した外部端子部に半田外部電極を作製することを可能としており、更に、樹脂封止した際に、プレス等によるダムバー、枠等の切断分離の必要のないものとしている。
この結果、特に、従来に比べ、生産性の面、品質面で優れ、且つ一層の多端子化に対応できるＢＧＡタイプの半導体装置や、小型パッケージの提供を可能としている。
特に、本発明の半導体装置用回路部材の製造方法は、回路全体を導電性基板の面上に、めっきにより形成された導電性金属により作製するものであり、回路全体を変形なく保持でき、且つ半導体装置を作製する上で安定した作製を可能としている。
本発明の半導体装置は、本発明の半導体装置用回路部材を用い、本発明の半導体装置の作製方法により作製されたもので、半導体装置の多端子化には十分対応でき、且つ、品質的にも確実なものとなっている。
【図面の簡単な説明】
【図１】本発明の半導体装置用回路部材の第１の例の概略図
【図２】本発明の半導体装置用回路部材の第２の例の概略図
【図３】図３（ａ）は本発明の半導体装置用回路部材の第２の例の回路部の１例を示した平面図で、図３（ｂ）は従来の回路部の平面図である。
【図４】本発明の半導体装置用回路部材の第３の例の概略図
【図５】本発明の半導体装置用回路部材の製造方法の実施例１の工程図
【図６】本発明の半導体装置用回路部材の製造方法の実施例２の工程図
【図７】本発明の半導体装置用回路部材の製造方法の実施例３の工程図
【図８】本発明の半導体装置用回路部材の製造方法の実施例４の工程図
【図９】本発明の半導体装置用回路部材の製造方法の実施例５の工程図
【図１０】本発明の半導体装置の製造方法の工程図
【図１１】本発明の半導体装置を示した図
【図１２】ＢＧＡ半導体装置を説明するための図
【図１３】従来のリードフレームをコア材としたＢＧＡタイプの半導体装置の断面図
【図１４】従来のリードフレーム部材を説明するための図
【図１５】従来のリードフレームをコア材としたＢＧＡタイプの半導体装置の工程を説明するための図
【図１６】２段エッチングの工程図
【図１７】単層リードフレームとそれを用いた半導体装置の図
【符号の説明】
１００、２００ 半導体装置用回路部材
１１０、２１０ 回路部
１１３、２１３ 外部端子部
１２０、２２０ 導電性基板
１２３、２２３ 基板（基材）
１２５、２２５ 金属めっき層
１２８、２２８ 治具孔
１４０、１７０、２４０ ドライフィルムレジスト
１４１、１７１、２４１ 開口部
１５０、１８０、２５０ めっき部
１９０ 樹脂
２１２、２１２Ａ リード
２７０ 金めっき部
３１０ リードフレーム
３１１ ダイパッド
３１２ インナーリード
３１３ 外部端子部
３１４ ダムバー（枠部）
３１５ 支持リード
３１７ 連結部
４００ 半導体装置用回路部材
４１０ 回路部
４１１ ダイパッド
４１２ インナーリード
４１３ 外部端子部
４２０ 電性基板
４２３ 基材
４２５ 金属めっき層
４２８ 治具孔
４４０ 絶縁層
４６０ 無電解ニッケルめっき
４６５ 電解めっき層
４７０ ドライフィルムレジスト
７００、７００Ａ 半導体装置
７１０ 半導体素子
７１１ 端子
７２０ ワイヤ
７３０ 封止用樹脂
７４０ 半田ボール
８０１ 半導体素子
８０２ 基材
８０３ モールドレジン
８０４、８０４Ａ 配線
８０５ ダイパッド
８０６ 外部接続端子
８０８ ボンディングワイヤ
８１０ ボンディングパッド
８１８ めっき部
８５０ スルホール
８５１ 熱伝導ビア
９００、９００Ａ ＢＧＡパッケージ
９１０ リードフレーム
９１１ ダイパッド
９１２ インナーリード
９１３ 外部端子部
９１４ ダムバー（枠部）
９１５ 支持リード
９１７ 連結部
９２０ 半導体素子
９２１ 端子
９３０ ワイヤ
９４０ 封止用樹脂
９５０ 半田ボール
９６０ 固定用フィルム
９６０Ａ 固定用テープ
９７０、９７０Ａ リードフレーム部材
１２１０ リードフレーム素材
１２２０Ａ、１２２０Ｂ レジストパターン
１２３０ 第一の開口部
１２４０ 第二の開口部
１２５０ 第一の凹部
１２６０ 第二の凹部
１２７０ 平坦状面
１２８０ エッチング抵抗層（充填材層）
１２９０ インナーリード
１３００ 半導体装置
１３００ 半導体装置
１３１０ （単層）リードフレーム
１３１１ ダイパッド
１３１２ インナーリード
１３１３ アウターリード
１３１４ ダムバー
１３１５ フレーム（枠）部
１３２０ 半導体素子
１３２１ 電極部（パッド）
１３３０ ワイヤ
１３４０ 封止樹脂
【発明の属する技術分野】
本発明は，めっきにより薄く形成された回路部を有する、面実装型の樹脂封止型半導体装置用の回路部材と、該回路部材を用いた半導体装置、およびそれらの製造方法に関するもので、特に、樹脂封止型のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置用の回路部材、小型パッケージ用の回路部材に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の高性能化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化になっている。
半導体装置の高集積化、高機能化は外部端子（ピン）の総数の増加となり、ますます多端子（ピン）化が求められるようになってきた。
多端子（ピン）ＩＣ、特にゲートアレイやスタンダードセルに代表されるＡＳＩＣあるいは、マイコン、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等の半導体装置化には、リードフレームを用いたものとしては、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の表面実装型パッケージが用いられており、ＱＦＰでは３００ピンクラスのものまでが実用化に至ってきている。
ＱＦＰは、図１７（ｂ）に示す単層リードフレーム１３１０を用いたもので、図１７（ａ）にその断面図を示すように、ダイパッド１３１１上に半導体素子１３２０を搭載し、銀めっき、金めっき等の処理がされたインナーリード先端部１３１２Ａと半導体素子１３２０の端子（電極パッド）１３２１とをワイヤ１３３０にて結線した後に、樹脂１３４０で封止し、ダムバー部をカットし、アウターリード１３１３部をガルウイング状に折り曲げて作製されている。このようなＱＦＰは、パッケージの４方向へ外部回路と電気的に接続するためのアウターリードを設けた構造となり、多端子（ピン）化に対応できるものとして開発されてきた。ここで用いられる単層リードフレーム１３１０は、通常、コバール、４２合金（４２％Ｎｉ−鉄）、銅系合金等の導電性に優れ、且つ強度が大きい金属板をフオトリソグラフイー技術を用いたエッチング加工方法やスタンピング法等により、図１７（ｂ）に示すような形状に加工して作製されていた。
【０００３】
しかしながら、近年の半導体素子の信号処理の高速化及び高性能（機能）化は、更に多くの端子を必要としている。
これに対し、ＱＦＰでは、外部端子ピッチを狭めることにより、更なる多端子化に対応できるが、外部端子を狭ピッチ化した場合、外部端子自体の幅も狭める必要があり、外部端子強度を低下させることとなる。その結果、端子成形（ガルウイング化）の位置精度あるいは平坦精度等において問題を生じてしまう。また、ＱＦＰでは、アウターリードのピッチが、０．４ｍｍ、０．３ｍｍと更にピッチが狭くなるにつれ、これら狭ピッチの実装工程が難しくなってきて、高度なボード実装技術を実現せねばならない等の障害（問題）をかかえている。
【０００４】
これら従来のＱＦＰパッケージがかかえる実装効率、実装性の問題を回避するために、半田ボールをパッケージの外部端子に置き換えた面実装型パッケージであるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれるプラスチックパッケージ半導体装置が開発されてきた。
ＢＧＡは、外部端子を裏面にマトリクス状（アレイ状）に配置した半田ボールとした表面実装型半導体装置（プラスチックパッケージ）の総称である。
通常、このＢＧＡは、入出力端子を増やすために、両面配線基板の片面に半導体素子を搭載し、もう一方の面に球状の半田を取付けた外部端子用電極を設け、スルーホールを通じて半導体素子と外部端子用電極との導通をとっていた。球状の半田をアレイ状に並べることにより、端子ピッチの間隔を従来のリードフレームを用いた半導体装置より広くすることができ、この結果、半導体装置の実装工程を難しくせず、入出力端子の増加に対応できた。
ＢＧＡは、一般に図１２に示すような構造である。図１２（ｂ）は図１２（ａ）の裏面（基板）側からみた図で図１２（ｃ）はスルーホール８５０部を示したものである。このＢＧＡはＢＴレジン（ビスマレイミド系樹脂）を代表とする耐熱性を有する平板（樹脂板）の基材８０２の片面に半導体素子８０１を搭載するダイパッド８０５と半導体素子８０１からボンディングワイヤ８０８により電気的に接続されるボンディングパッド８１０をもち、もう一方の面に、外部回路と半導体装置との電気的、物理的接続を行う格子状あるいは千鳥状に配置された半田ボールにより形成した外部接続端子８０６をもち、外部接続端子８０６とボンディングパッド８１０の間を配線８０４とスルーホール８５０、配線８０４Ａにより電気的に接続している構造である。
しかしながら、このＢＧＡは搭載する半導体素子とワイヤの結線を行う回路と、半導体装置化した後にプリント基板に実装するための外部端子用電極とを、基材８０２の両面に設け、これらをスルーホール８５０を介して電気的に接続した複雑な構成であり、樹脂の熱膨張の影響によりスルーホール８５０に断線を生じることもあり、作製上、信頼性の点で問題が多かった。
【０００５】
この為、作製プロセスの簡略化、信頼性の低下を回避するため、上記図１２に示す構造のものの他に、リードフレームをコア材として回路を形成したＰＢＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）も、近年、種々提案されてきた。
これらのリードフレームを使用するＰＢＧＡパッケージは、一般には、リードフレーム９１０の外部端子部９１４に対応する箇所に所定の孔をあけた、絶縁性の固定用フィルム９６０上にリードフレーム９１０全体を固定して、樹脂封止した図１３（ａ）に示すような構造、ないし固定用テープ９６０Ａにてインナーリードを固定した図１３（ｂ）に示すような構造をとっていた。
【０００６】
ここで用いられるリードフレーム９１０は、外部端子部９１３とインナーリード９１２ともリードフレーム素材の厚さに作製されており、エッチングによる外形加工後においては、図１４（ａ）に示すように、インナーリード９１２先端に延設された、インナーリードと一体的に連結し、インナーリード同志を互いに固定するための連結部９１７を設けた状態で、且つ、外部端子部を支持するための支持リード９１５をダムバー（枠部）９１４に連結させていた。
そして、図１３（ａ）に示す半導体装置９００の場合は、図１４に示すように、リードフレーム（図１４（ａ））全体を固定用フィルム９６０にて固定した（図１４（ｂ））後に、プレスにより本来不要であるインナーリード同志を連結する連結部９１７の除去を行って、図１４（ｃ）に示すようなリードフレーム９１０と固定用フィルム９６０からなるリードフレーム部材９７０を得て使用していた。９２０は開口部である。このため、リードフレーム部材９７０の作製には高価な金型が必要で、且つ生産性の面でも良くなかった。
これに対し、図１３（ｂ）に示す半導体装置９００Ａの場合は、リードフレーム全体でなくインナーリードを含む一部を固定用テープ９６０Ａで固定し、インナーリード同志を連結する連結部（図示していない）を除去して、リードフレーム９１０と固定用テープ９６０Ａとからなるリードフレーム部材９７０Ａを得ていたが、やはりリードフレーム部材９７０Ａの作製には高価な金型が必要で、且つ生産性の面でも良くなかった。
また、図１４（ｃ）に示すリードフレーム部材９７０を用いた場合や、リードフレームの一部を固定したリードフレーム部材９７０Ａ（図１３（ｂ））を用いた場合、半導体装置の作製の際には、図１５に示すように、樹脂封止後にダムバー（枠部）９１４を除去し、外部端子部を支持していた支持リード９１５を互いに分離する必要があり、金型により枠部を切断除去していたため、やはり高価な金型が必要で、且つ生産性の面でも良くなかった。
【０００７】
このような、リードフレームをコア材として用いたＢＧＡタイプの樹脂封止型半導体装置においては、図１７（ｂ）に示す単層リードフレームを用いた半導体装置に比べ、同じ端子数で外部回路と接続するための外部端子ピッチを広くでき、半導体装置の実装工程を難しくしないで、入出力端子の増加に対応できたが、一層の多端子化に対しては、インナーリードの狭ピッチ化が必須でその対応が求められていた。
これに対応するため、インナーリード部をリードフレーム素材より薄肉に形成し、狭いピッチ化を達成するエッチング加工方法が提案されている。
このエッチング加工方法の１例を図１６に挙げて説明する。
簡単のため、ここでは、インナーリードのみを銅合金からなるリードフレーム素材より薄肉化したリードフレームを作製する場合を説明する。
図１６は、薄肉状に形成するインナーリード先端部の各工程の断面図である。
尚、リードフレーム素材の厚さのままで外形加工する箇所については、リードフレーム素材の両面にほぼ同じ形状、サイズのレジストパターンを形成してエッチングを行う。
図１６中、１２１０はリードフレーム素材、１２１０Ａは薄肉部、１２２０Ａ、１２２０Ｂはレジストパターン、１２３０は第一の開口部、１２４０は第二の開口部、１２５０は第一の凹部、１２６０は第二の凹部、１２７０は平坦状面、１２８０はエッチング抵抗層（充填材層）、１２９０はインナーリードである。先ず、厚さが０．１５ｍｍの帯び状板からなるリードフレーム素材の両面を洗浄、脱脂処理等を行った後に、重クロム酸カリウムを感光剤としたカゼイン水溶液の混合液からなるレジストを両面に塗布し、レジストを乾燥後、所定のパターン版を用いてリードフレーム素材の両面のレジストの所定領域をそれぞれ露光し、現像処理を行い、所定形状の第一の開口部１２３０、第二の開口部１２４０をもつレジストパターン１２２０Ａ、１２２０Ｂを形成する。（図１６（ａ））
第一の開口部１２３０は、後のエッチング加工においてリードフレーム素材１２１０をこの開口部からベタ状にリードフレーム素材１２１０よりも薄肉に腐蝕するためのもので、レジストの第二の開口部１２４０は、インナーリード先端部の形状を形成するためのものである。
次いで、液温５０°Ｃ、比重４６ボーメの塩化第二鉄溶液を用いて、スプレー圧３．０ｋｇ／ｃｍ2 にて、レジストパターンが形成されたリードフレーム素材１２１０の両面をエッチングし、ベタ状（平坦状）に腐蝕された第一の凹部１２５０の深さｈが所定の深さに達した時点でエッチングを止める。（図１６（ｂ））
第１回目のエッチングにおいてリードフレーム素材１２１０の両面から同時にエッチングする理由は、両面からエッチングすることにより、後述する第２回目のエッチング時間を短縮するためで、レジストパターン１２２０Ｂ側からのみの片面エッチングの場合と比べ、第１回目エッチングと第２回目エッチングのトータル時間が短縮される。
【０００８】
次いで、第一の開口部１２３０側の腐蝕された第一の凹部１２５０にエッチング抵抗層１２８０としての耐エッチング性のある樹脂を、ダイコータを用いて塗布し、ベタ状（平坦状）に腐蝕された第一の凹部１２５０に埋め込む。レジストパターン１２２０Ｂ上も該エッチング抵抗層１２８０に塗布された状態とする。（図１６（ｃ））
エッチング抵抗層１２８０を、レジストパターン１２２０Ｂ上全面に塗布する必要はないが、第一の凹部１２５０を含む一部にのみ塗布することは難しい為に、図４（ｃ）に示すように、第一の凹部１２５０とともに、第一の開口部１２３０側全面にエッチング抵抗層１２８０を塗布する。
エッチング抵抗層１２８０の樹脂は、基本的にエッチング液に耐性があり、エッチング時にある程度の柔軟性のあるものが好ましく、ＵＶ硬化型のものでも良い。
このようにエッチング抵抗層１２８０をインナーリード先端部の形状を形成するためのパターンが形成された面側の腐蝕された第一の凹部１２５０に埋め込むことにより、後工程でのエッチング時に第一の凹部１２５０が腐蝕されて大きくならないようにしているとともに、高精細なエッチング加工に対しての機械的な強度補強をしており、スプレー圧を高く（３．０ｋｇ／ｃｍ2 ）することができ、これによりエッチングが深さ方向に進行し易すくなる。
この後、第２回目エッチングを行い、ベタ状（平坦状）に腐蝕された第一の凹部１２５０形成面とは反対側の第二の凹部１２６０側からリードフレーム素材１２１０をエッチングし、貫通させ、インナーリード１２９０の先端薄肉部を形成する。（図１６（ｄ））
第１回目のエッチング加工にて作製された、リードフレーム面に平行なエッチング形成面は平坦であるが、この面を挟む２面はインナーリード側にへこんだ凹状である。
次いで、洗浄、エッチング抵抗層１２８０の除去、レジスト膜（レジストパターン１２２０Ａ、１２２０Ｂ）の除去を行い、インナーリード１２９０が薄肉に微細加工されたリードフレームを得る。（図１６（ｅ））
エッチング抵抗層１２８０とレジスト膜（レジストパターン１２２０Ａ、１２２０Ｂ）の除去は水酸化ナトリウム水溶液により溶解除去する。
【０００９】
尚、上記のように、エッチングを２段階にわけて行うエッチング加工方法を、一般には２段エッチング加工方法と言っており、特に、精度的に優れた加工方法である。
図１６に示す、リードフレームの製造においては、２段エッチング加工方法と、パターン形状を工夫することにより部分的にリードフレーム素材を薄くしながら外形加工する方法とが伴行して採られている。
尚、リードフレームのインナーリードを薄肉に形成する方法は、上記エッチング加工方法に限定されるものではない。
【００１０】
上記の方法によるインナーリードを薄肉とした微細化加工は、第二の凹部１２６０の形状と、最終的に得られるインナーリード先端部の厚さｔに左右されるもので、例えば、板厚ｔを５０μｍまで薄くすると、図１６（ｅ）に示す、平坦幅Ｗ１を１００μｍとして、インナーリード先端部ピッチｐが０．１５ｍｍまで微細加工可能となる。板厚ｔを３０μｍ程度まで薄くし、平坦幅Ｗ１を７０μｍ程度とすると、インナーリード先端部ピッチｐが０．１２ｍｍ程度まで微細加工ができるが、板厚ｔ、平坦幅Ｗ１のとり方次第ではインナーリード先端部ピッチｐは更に狭いピッチまで作製が可能となる。
【００１１】
しかしながら、図１６の工程等によって得られるリードフレームにおいては、インナーリードの薄肉化にともないインナーリード部が不安定となり、図１４に示すように、インナーリード先端部同志を連結する連結部９１７を除去する必要があり、図１５に示すようにダムバー（枠部）９１４を切断除去する必要があり、生産性やコストの面で問題があるばかりでなく、インナーリードの位置精度や品質を維持することが難しくなってきたため、その対応が求められていた。
【００１２】
一方、樹脂封止型半導体装置においては、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ
Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）の開発による薄型化を主軸としたパッケージの小型化も行われているが、ＴＳＯＰ等の小型パッケージにおいては、リードの引き回し、ピンピッチから多ピン化に対しても限界が見えてきた。
このような中、ＴＳＯＰ等に比べ、更に小型化が可能で、低コスト作製が可能な、実装性の良い半導体装置、およびそれを可能とする半導体装置用回路部材が求められていた。
また、半導体装置の小型化を図った、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）が各種提案されているが、パッケージングするために、使用経験の無いレジンを用いることを余儀なくされており、信頼性の点で問題があり、
【００１３】
【発明が解決しようとする課題】
上記のように、図１２に示す両面配線基板を用いたＢＧＡは複雑な構成であり、作製面、信頼性の面で問題が多く、図１３に示すリードフレームをコア材として回路を設けたＢＧＡは、生産性の面で問題があるばかりでなく、インナーリードの位置精度や品質を維持することが難しいという問題を抱えていた。
また、一方では、ＴＳＯＰ等に比べ、更に小型化が可能で、低コスト作製が可能な半導体装置、およびそれを可能とする半導体装置用回路部材が求められていた。
本発明は、これらの問題に対応するためのもので、一層の多端子化に対応でき生産面や品質面で、従来の図１４（ｃ）に示すリードフレーム部材、図１３に示す半導体装置に比べ有利な回路部材、半導体装置を提供しようとするものであリ、同時に、ＴＳＯＰ等に比べ、更に小型化が可能で、低コスト作製が可能な半導体装置、およびそれに用いられる回路部材を提供しようとするものである。
【００１４】
【課題を解決する手段】
本発明の半導体装置用回路部材は、導電性基板と、導電性基板上にめっきにより形成された導電性金属層により少なくとも二次元的に形成された回路部を有する半導体装置用の回路部材であって、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されており、且つ、導電性基板は、その回路部を有する側の面に、半導体装置作製の際、これを介して導電性基板と回路部を分離するための、分離用の金属めっき層を一面に設けており、回路部は、少なくとも、半導体素子と電気的に連結するためのリ一ドと、外部回路と電気的接続を行うための外部端子部とを有し、一体的に連結されたリードと外部端子部からなる組をそれぞれ独立して複数個備えており、回路部の外部端子部は、導電性基板上に直接、めっきにより形成されており、回路部のリードは、前記外部端子形成領域を除くように、導電性基板上に直接設けられた絶縁層を介して、該絶縁層上に形成されていることを特徴とするものである。
あるいは、本発明の半導体装置用回路部材は、導電性基板と、導電性基板上にめっきにより形成された導電性金属層により少なくとも二次元的に形成された回路部を有する半導体装置用の回路部材であって、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されており、且つ、導電性基板は、その回路部を有する側の面に、半導体装置作製の際、これを介して導電性基板と回路部を分離するための、分離用の金属めっき層を一面に設けており、回路部は、複数個の、それぞれ独立した、外部回路と電気的接続を行うための外部端子部からなり、且つ、該外部端子部は、導電性基板の一面上に、直接、めっきにより形成されており、該回路部の外部端子部は、その基板面に垂直な断面を略Ｕ字形に形成したものであることを特徴とするものであり、外部端子部が、Ｐｄ、Ｎｉ、Ａｇ、Ａｕの積層めっき、またはそれらの合金めっきからなることを特徴とするものである。
そして、上記において、分離用の金属めっきが、銅、ニッケル、クロム、亜鉛、およびこれらの合金群から選ばれた金属のめっきであることを特徴とするものである。
また、上記いずれかにおいて、半導体素子を複数個搭載できるように、回路部を形成してあることを特徴とするものである。
また、上記いずれかにおいて、導電性基板が、鉄−ニッケル−クロム系の金属、鉄−ニッケル−系の金属、鉄−カーボン系の金属であることを特徴とするものである。
【００１５】
本発明の半導体装置用回路部材の製造方法は、導電性基板と、導電性基板上にめっきにより形成された導電性金層により少なくとも二次元的に形成された回路部を有する半導体装置用の回路部材で、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されており、且つ、導電性基板は、その回路部を有する側の面に、半導体装置作製の際、これを介して導電性基板と回路部を分離するための、分離用の金属めっき層を一面に設けている半導体装置用回路部材の製造方法であって、分離用の金属めっき層を一面に設けた導電性基板を用い、少なくとも、順に、（ｄ）導電性基板の一面に、少なくとも回路部の外部端子部を露出させ、リード形成領域を覆う絶縁層を設ける工程と、（ｅ）導電性基板の絶縁層を設けた側の面全体を無電解めっきにより第一の導電層を設けて覆う工程と、（ｆ）第一の導電層を設けた側の、導電性基板の回路部の外部端子部形成領域とリード部形成領域を露出させるように、レジストを製版する工程と、（ｇ）露出した領域にめっきにより、第二の導電層を設け、外部端子部とリード部とを同時に形成する工程と、（ｈ）レジストのみを剥離する工程と、（ｉ）露出した第一の導電層をエッチングにより除去する工程とを有することを特徴とするものである。
そして、上記において、第一の導電層は無電解ニッケルめっきにより設けたもので、第二の導電層は、第一の導電層上に順に、電解めっきにより、Ａｕ層、Ｃｕ層、Ｎｉ層、Ａｕ層を設けたものであることを特徴とするものである。
また、本発明の半導体装置用回路部材の製造方法は、導電性基板と、導電性基板上にめっきにより形成された導電性金層により少なくとも二次元的に形成された回路部を有する半導体装置用の回路部材で、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されており、且つ、導電性基板は、その回路部を有する側の面に、半導体装置作製の際、これを介して導電性基板と回路部を分離するための、分離用の金属めっき層を一面に設けている半導体装置用回路部材の製造方法であって、分離用の金属めっき層を一面に設けた導電性基板を用い、少なくとも、順に、（ｋ）導電性基板の一面に、少なくとも回路部の外部端子部を露出させ、リード形成領域を覆う絶縁層を設ける工程と、（ｌ）導電性基板の絶縁層を設けた側の面全体をレジストで覆い、レジスト表面を撥水性処理した後、導電性基板の回路部の外部端子部形成領域とリード部形成領域を露出させるように、レジストを製版する工程と、（ｍ）触媒付与して活性化した後、露出した領域に、無電解めっきにより第一の導電層を設ける工程と、（ｎ）第一の導電層上に、電解めっきにより、第二の導電層を設け、外部端子部とリード部とを同時に形成する工程と、（ｏ）レジストのみを剥離する工程とを有することを特徴とするものである。
そして、上記において、第一の導電層は無電解ニッケルめっきにより設けたもので、第二の導電層は、第一の導電層上に順に、電解めっきにより、Ａｕ層、Ｃｕ層、Ｎｉ層、Ａｕ層を設けたものであることを特徴とするものである。
そしてまた、上記いずれかにおいて、回路部は、複数個の、それぞれ独立した、外部回路と電気的接続を行うための外部端子部からなるもので、外部端子部を導電性基板の一面上に、直接、めっきにより形成することを特徴とするものである。
また、上記いずれかにおいて、少なくとも製版工程の前に、見当合わせ用の治具孔を形成する治具孔作製工程を有することを特徴とするものである。
【００１６】
本発明の半導体装置の製造方法は、導電性基板と、導電性基板上にめっきにより形成された導電性金層により少なくとも二次元的に形成された回路部等を有する半導体装置用の回路部材で、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されており、且つ、導電性基板は、その回路部を有する側の面に、半導体装置作製の際、これを介して導電性基板と回路部を分離するための、分離用の金属めっき層を一面に設けている半導体装置用回路部材を用いた半導体装置の製造方法であって、少なくとも、順に、（Ａ）半導体装置用回路部材の、外部端子部領域でない箇所に半導体素子を搭載するダイアタッチ工程と、（Ｂ）半導体素子の端子と回路部とをワイヤにて接続するワイヤボンディングを行い、半導体素子の該端子と外部端子部とを電気的に接続するワイヤボンディング工程と、（Ｃ）半導体素子、ワイヤ、回路部全体を覆うように半導体装置用回路部材の片面をモールドする樹脂封止工程と、（Ｄ）導電性基板の分離用の金属めっき部を溶解剥離して、導電性基板のみを分離する、導電性基板分離工程とを有することを特徴とするものである。
そして、上記における半導体装置用回路部材の回路部は、複数個の、それぞれ独立した、外部回路と電気的接続を行うための外部端子部からなるもので、外部端子部を導電性基板の一面上に、直接、めっきにより形成したものであることを特徴とするものである。
そしてまた、上記における導電性基板剥離工程の後に、（ｅ）露出した外部端子部に半田ボールをアタッチする工程とを有することを特徴とするものである。
【００１７】
本発明の半導体装置は、上記本発明の半導体装置の製造方法により作製されたことを特徴とするものである。
【００１８】
【作用】
本発明の半導体装置用回路部材は、上記のような構成にすることにより、樹脂封止型の半導体装置の一層の多端子化に対応でき、生産面や品質面で優れた回路部材の提供を可能とし、同時に、ＴＳＯＰ等に比べ、更に小型化が可能で、低コスト作製が可能な半導体装置、およびそれに用いられる回路部材の提供できるものとしている。
具体的には、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されており、且つ、導電性基板は、その回路部を有する側の面に、半導体装置作製の際、これを介して導電性基板と回路部を分離するための、分離用の金属めっき層を一面に設けていることにより、これを達成している。
回路部の構造としては、少なくとも、半導体素子と電気的に連結するためのリ一ドと、外部回路と電気的接続を行うための外部端子部とを有し、一体的に連結されたリードと外部端子部からなる組をそれぞれ独立して複数個備えており、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されている、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用のものやＣＯＬ（ＣｈｉｐＯｎ Ｌｅａｄ）ものでも良く、複数個の、それぞれ独立した、外部回路と電気的接続を行うための外部端子部からなり、且つ、該外部端子部が、導電性基板の一面上に、直接、めっきにより形成されているものでも適用可能である。
また、後述する図１０に示すように、半導体装置作製工程においては、導電性基板の分離を行うだけで、半田ボール外部電極作成ができる構造で、半導体装置作製工程を簡略化できるものとしている。
そしてまた、回路部が、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用のものやＣＯＬ（Ｃｈｉｐ Ｏｎ Ｌｅａｄ）の場合、回路のリード部をめっきにより作製することにより、回路全体の微細化を可能としている。
また、半導体素子を複数個搭載できるように配置して設けることにより、マルチチップの半導体装置用にも適用できるものとしている。更にＣＳＰにも適用が可能である。
【００１９】
また、従来の図１４（ｃ）に示すリードフレーム部材においては、インナーリードを微細加工したリードフレームを用いる場合には、図１４（ａ）に示すように、インナーリード同志を連結して固定する連結部９１７を設けた状態でエッチング加工した後に、インナーリード固定用のフィルム９６０を貼り（図１４（ｂ））、連結部９１７を除去する複雑な工程が必要であり、更に、図１４（ｃ）に示す従来のリードフレーム部材を用い、半導体装置を作製する際には、図１５に示すように、外部端子部９１３を支持するための支持リード９１５を樹脂封止した後に、ダムバー（枠部）９１４をプレスにて除去する必要があり、生産性の面、コストの面でも問題となっていたが、本発明の半導体装置用回路部材のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用のものやＣＯＬ（Ｃｈｉｐ Ｏｎ Ｌｅａｄ）の場合は、リードと一体となった外部端子部の組みを、それぞれ分離した状態で有するもので、これらの問題に対応できるものである。
【００２０】
本発明の半導体装置用回路部材の構造が、複数個の、それぞれ独立した、外部回路と電気的接続を行うための外部端子部からなり、且つ、該外部端子部が、導電性基板の一面上に、直接、めっきにより形成されているものは、ＴＳＯＰ等に比べ、更に半導体装置の小型化を可能とし、且つ、チップ設計の自由度を大きくできるものとしているが、更に、その導電性基板面に垂直な断面を略Ｕ字形に形成することにより、封止用樹脂との密着性の向上が期待できる。
【００２１】
本発明の半導体装置用回路部材の製造方法は、上記のような構成にすることにより、半導体装置の一層の多端子化に対応でき、生産面や品質面で優れた回路部材の製造を可能としており、且つ、ＴＳＯＰ等に比べ、更に小型で、実装性の良いパッケージの作製を可能としている。
詳しくは、導電性基板上にめっきにより形成された導電性金属により、回路部を形成することにより、変形が少なく、精度的にも優れた、微細な回路部を形成することを可能としており、分離用のめっき層を導電性基板上に設けているため、半導体装置作製において、導電性基板の半導体装置からの分離を比較的簡単なものとしている。
また、製版工程の前に、見当合わせ用の治具孔を形成する治具孔作製工程を有することをにより、製版の精度を確実なものとしている。
【００２２】
本発明の半導体装置の製造方法は、上記のような構成にすることにより、半導体装置の多端子化を達成し、且つ半導体装置の製造を品質的にも確実にできる製造方法の提供を可能としている。
同時に、ＴＳＯＰ等に比べ、更に小型化されたパッケージの作製を可能とし、且つ、チップ設計の自由度も大きくできる。
【００２３】
本発明の半導体装置は、本発明の半導体装置用回路部材を用いて、本発明の半導体装置の製造方法により作製したもので、半導体装置の製造工程全体が簡略化されたもので、生産性の面、コスト面で有利であり、且つ、一層の多端子化に対応できるＢＧＡタイプやＣＯＬタイプの樹脂封止型半導体装置の作製を可能とするものである。同時にＴＳＯＰ等に比べ、更に小型化されたパッケージの提供を可能としている。
そして、半導体素子を複数個搭載したマルチチップの半導体装置やＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）の提供も可能とするものである。
また、言うまでもなく、従来の図１２に示す、プリント基板を用いたＢＧＡの場合のような複雑な製造工程を必要せず、耐湿性の問題も無い。
【００２４】
【発明の実施の形態】
本発明の半導体装置用回路部材を図に基づいて説明する。
図１（ａ）は本発明の半導体装置用回路部材の第１の例を簡略化して示した平面図であり、図１（ｂ）は図１（ａ）のＡ１−Ａ２における断面図であり、図１（ｃ）、図１（ｄ）は外部端子部の断面形状と層構成を示した図である。
尚、図１（ａ）においては、分かり易くするため外部端子部の数を少なくして示してある。
図１中、１００は半導体装置用回路部材、１１０は回路部、１１３は外部端子部、１２０は導電性基板、１２３は基材、１２５は金属めっき層、１２８は治具孔である。
図１に示す半導体装置用回路部材１００は、小型パッケージ用の回路部材で、図１に示すように、ステンレス（ＳＵＳ４３０）等からなる基材１２３の回路部１１０側の一面に銅めっきからなる金属めっき層１２５を設けた導電性基板１２０と、その上にめっきにより形成された複数の導電性の外部端子部１１３からなる回路部１１０を備えたもので、半導体装置作製の際の、見当合わせ用の治具孔１３０も備えている。
半導体装置用回路部材１００は、導電性基板１２０の回路部１１０側の金属めっき層１２５上に半導体素子を搭載し、半導体素子搭載側のみを封止用樹脂でモールドして半導体装置を導電性基板１２０上に作製した後、金属めっき層１２５を溶解除去して、導電性基板１２０から分離させて半導体装置を得るためのものである。
図１に示す半導体装置用回路部材の回路部１１０は、複数の、それぞれ独立分離した外部端子部１１３からなり、導電性基板面に沿い二次元的に配列されている。
尚、必要に応じ、半導体素子を複数個搭載できるようにしても良い。
【００２５】
導電性基板１２０は、回路部１１０（即ち、複数の外部端子部１１３）を固定するためのもので、その一面に、銅めっき等からなる金属めっき層１２５を設けるため、鉄−ニッケル−クロム系の金属、鉄−ニッケル−系の金属、鉄−カーボン系の金属等が挙げられる。
金属めっき層１２５は、半導体装置を樹脂封止して導電性基板１２０上に作製した後、外部端子部１１３を形成する導電性の金属を溶解させずに、これを溶解除去して、導電性基板１２０から半導体装置を分離させるためのものである。
外部端子部１１３としては、樹脂封止後、導電性基板１２０の金属めっき層１２５を溶解する際、外部端子部１１３が溶解されないことが必要で、且つワイヤボンディング性の良いことが必要である。また、各層の厚さも、この目的に対応できることが必要である。
【００２６】
外部端子部１１３の断面形状は、例えば、図１（ｃ）（イ）に示すように、略Ｕ字形の断面をしたり、図１（ｄ）（イ）に示すように略四角形をしている。
また、外部端子部１１３は、図１（ｃ）（ロ）に示すように、導電性基板１２０側から順に、Ａｕ層１１３Ａ、第一のＮｉ層（無電解めっき層）１１３Ｂ、第二のＮｉ層（電解めっき層）１１３Ｃ、Ｐｄ（パラジウム）層１１３Ｄを設けた層構成としたり、図１（ｄ）（ロ）に示すように、導電性基板１２０側から順に、第一のＰｄ層１１３Ｅ、Ｎｉ層１１３Ｆ、第二のＰｄ層１１３Ｇを設けた層構成としても良い。
そして、金属めっき層１２５はとして、銅、ニッケル、クロム、亜鉛、およびこれらの合金群から選ばれた金属のめっき層等が用いられる。
尚、図１（ｃ）（イ）に示す構成における第二Ｎｉ層１１３Ｃ、図１（ｄ）（イ）に示す構成におけるＮｉ層１１３ＦをＰｄ層やＮｉ−Ｐｄ合金層としたり、ＡｇをＡｕとしても良い。
外部端子部１１３の層構成としては、上記構成に限定はされない。
図１（ｃ）において、Ａｕ層１１３Ａ、第一のＮｉ層（無電解めっき層）１１３Ｂは、導電性を持たせる第二のＮｉ層１１３Ｃの下引き層で、Ａｕ層１１３Ａは、導電性基板１２０の金属めっき層１２５を溶解する際の、エッチング抵抗層（バリアー層）でもある。
また、Ａｕ層１１３Ａは、半導体装置作製の際に半田からなる外部電極を作成し易いものとしている。
また、Ｐｄ層１１３Ｄは、ワイヤボンディング性をもたらすものである。
同様に、図１（ｄ）において、第一のＰｄ層１１３Ｅは、導電性を持たせるＮｉ層１１３Ｆの下引き層で、且つ、導電性基板１２０の金属めっき層１２５を溶解する際の、エッチング抵抗層（バリアー層）でもあり、半導体装置作製の際には、半田からなる外部電極を作成し易いものとしている。
そして、第二のＰｄ層１１３Ｇは、ワイヤボンディング性をもたらすものである。
外部端子部１１３の断面形状を略Ｕ字形とする理由は、半導体装置作製の樹脂封止において、外部端子部１１３と封止樹脂との密着性を良くするためである。
【００２７】
次いで、本発明の半導体装置用回路部材の第２の例を、図２に基づいて説明する。
図２（ａ）は本発明の半導体装置用回路部材の第２の例を簡略化して示した平面図であり、図２（ｂ）は図２（ａ）のＢ１−Ｂ２における拡大断面図であり、図２（ｃ）（イ）、図２（ｃ）（ロ）は、それぞれ、図２（ｂ）のＢ３−Ｂ４、Ｂ５−Ｂ６における断面図であり、図３（ａ）は、図２における回路部２１０のみを平面的に拡大して示したもので、全体の略約１／４を示したものである。
尚、図２においては、分かり易くするためリード、外部端子部の数を少なくして示してある。また、図３（ｂ）は、従来のリードフレームを回路部材とした樹脂封止型の半導体装置に用いられるリードフレームの形状を示したものである。図２中、２００は半導体装置用回路部材、２１０は回路部、２１２、２１２Ａはリード、２１３は外部端子部、２２０は導電性基板、２２３は基材、２２５は金属めっき層、２２８は治具孔、２７０は金めっき部である。
図２に示す半導体装置用回路部材２００は、ＢＧＡタイプの樹脂封止型半導体装置用の回路部材で、図２に示すように、導電性の基材２２３の回路部２１０側の一面に銅めっき等からなる金属めっき層２２５を設けた導電性基板２２０と、その上にめっきにより形成された回路部２１０を備えたもので、半導体装置作製の際の、見当合わせ用の治具孔２２８も備えている。
半導体装置用回路部材２００は、図１に示す回路部材２００と同様、導電性基板２２０の回路部２１０側の金属めっき層２２５上に半導体素子を搭載し、半導体素子搭載側のみを封止用樹脂でモールドして半導体装置を導電性基板２２０上に作製した後、金属めっき層２２５を溶解除去して、導電性基板２２０から分離させて半導体装置を得るためのものである。
【００２８】
回路部２１０は、リード２１２、２１２Ａと、該リード２１２、２１２Ａと一体的に連結した外部端子部２１３とからなり、各リード２１２と外部端子部２１３とリード２１２Ａの組みは、それぞれ独立しており、回路部２１０の面に沿い二次元的に配列されている。
リード２１２Ａは外部端子２１３から内側に設けたものである。
金めっき部２７０は半導体素子を回路部２１０に搭載した際に、半導体素子の端子（バンプ）と回路部とをワイヤボンディングにより電気的に接続するためのものであり、外部端子２１３から外側に設けたリード２１２の外側先端に設けられている。
図２に示す第２の例では、外部端子部２１３と半導体素子の端子とも直接ワイヤボンディングせずに、リード２１２Ａの先端をワイヤボンディング領域とするため、ワイヤボンディング性は、リード２１２Ａ先端のワイヤボンディング領域のみに求められるため、例えば、図２（ｂ）のように、別に、金めっき部２７０をリード２１２Ａ先端に設け、回路部２１０の層構成を、図２（ｃ）（イ）に示すように、導電性基板２２０の金属めっき層２２５上に、順に、Ａｕ層２１０Ａ、Ｎｉ層２１０Ｂ、Ｃｕ層２１０Ｃ、Ｎｉ層２１０Ｄを設けた構成にしたり、図２（ｂ）に示す金めっき部２７０を設けず、回路部２１０全体の層構成を図２（ｄ）に示すように、導電性基板２２０の金属めっき層上に、順に、Ａｕ層２１０Ａ、Ｎｉ層２１０Ｂ、Ｃｕ層２１０Ｃ、Ｎｉ層２１０Ｄ、Ａｕ層２１０Ｅを設けた構成にしても良い。
回路部２１０としては、樹脂封止後、導電性基板２２０の金属めっき層２２５を溶解する際、溶解されないことが必要である。
尚、金めっき部２７０は銀めっき等の貴金属めっきに代えても良い。
金属めっき層２２５は、図１に示す第１の例と同様、半導体装置を樹脂封止して導電性基板２２０上に作製した後、外部端子部２１３を形成する導電性の金属を溶解させずに、これを溶解除去して、導電性基板２２０から半導体装置を分離させるためのものである。
【００２９】
次いで、本発明の半導体装置用回路部材の第３の例を、図４に基づいて説明する。
図４（ａ）は本発明の半導体装置用回路部材の第３の例を簡略化して示した平面図であり、図４（ｂ）は、図４（ａ）のＣ１−Ｃ２における拡大断面図であり、図４（ｃ）は、図４（ｂ）のＣ３−Ｃ４における断面図である。
尚、図４（ａ）においても、分かり易くするためリード、外部端子部の数を少なくして示してある。
図４中、４００は半導体装置用回路部材、４１０は回路部、４１１はダイパッド、４１２はリード、４１３は外部端子部、４２０は電性基板、４２３は基材、４２５は金属めっき層、４２８は治具孔、４４０は絶縁層である。
図４に示す第３の例の回路部材４１０においては、図４（ｂ）にその断面を示すように、外部端子部４１３は、導電性基板４２０上に直接、めっきにより形成されており、リード４１２は、外部端子部形成領域を除くように導電性基板４２０上に直接設けられた絶縁層４４０を介して、絶縁層４４０上に形成されている。
図４においては、半導体素子を搭載するためのダイパッドを設けているが、場合によってはダイパッドを設けない構造にしても良い。
【００３０】
回路部４１０の層構成を、図４（ｃ）に示すように、リード４１２においては、導電性基板２２０の金属めっき層上に、絶縁層４４０を介して、順に、無電解ニッケル層４１０、Ａｕ層４１０Ｂ、Ｃｕ層４１０Ｃ、Ｎｉ層４１０Ｄ、Ａｕ層４１０Ｅを設けた構成にしても良いが、これに限定はされない。
回路部４１０としては、樹脂封止後、導電性基板４２０の金属めっき層４２５を溶解する際、外部端子部４１３が溶解されないことが必要である。
金属めっき層４２５は、図１に示す第１の例、図２に示す第２の例と同様、半導体装置を樹脂封止して導電性基板４２０上に作製した後、外部端子部４１３を形成する導電性の金属を溶解させずに、これを溶解除去して、導電性基板４２０から半導体装置を分離させるためのものである。
【００３１】
【実施例】
図１に示す第１の例のうち、外部端子部１１３の断面形状が略Ｕ字形である半導体装置用回路部材の実施例（これを実施例１とする）を挙げ、以下簡単に説明する。
実施例１の半導体装置用の回路部材は、回路部１１０（即ち、複数の外部端子部１１３）形成側の一面に銅めっきからなる金属めっき層１２５を設けた、厚さ０．１ｍｍのステンレス（ＳＵＳ４３０）の導電性基板１２０を用いたものであり、導電性基板１２０上に、図１（ｃ）に示すように、導電性基板１２０側から順に、Ａｕ層１１３Ａ、第一のＮｉ層（無電解めっき層）１１３Ｂ、第二のＮｉ層（電解めっき層）１１３Ｃ、Ｐｄ（パラジウム）層１１３Ｄを、それぞれ、５０〜１００Å、０．１μｍ、５μｍ、０．１μｍ厚で設けて形成したもので、回路部の断面形状は略Ｕ字形をしている。
導電性基板１２０の回路部１１０を形成する側の面は、サンドブラスト処理により凹凸が付けられており、導電性基板１２０への金属めっき層１２５の密着性を良いものとしている。
本実施例においては、外部端子部１１３の厚さは全体で約５．２μｍと薄く、外部端子部１１３の狭いピッチ化に対応でき、半導体装置の多端子化に対応できる。
尚、銅めっきからなる金属めっき層１２５の厚さは、２μｍとしたが、特にれに限定はされない。
外部端子部１１３の下層は貴金属からなり、これが金属めっき層１２５のを溶解する際のエッチング抵抗層（バリアー層）となっており、外部端子部１１３の上層は貴金属めっき層からなり、この面をワイヤボンディング面として使用できるものとしている。
【００３２】
図１に示す第１の例のうち、外部端子部１１３の断面形状が略四角形である半導体装置用回路部材の実施例（これを実施例２とする）を挙げ、以下簡単に説明する。
実施例２の半導体装置用の回路部材は、回路部１１０（即ち、複数の外部端子部１１３）形成側の一面に銅めっきからなる金属めっき層１２５を設けた、厚さ０．１ｍｍのステンレス（ＳＵＳ４３０）の導電性基板１２０を用いたものであり、導電性基板１２０上に、図１（ｄ）（ロ）に示すように、導電性基板１２０側から順に、第一のＰｄ層１１３Ｅ、Ｎｉ層１１３Ｆ、第二のＰｄ層１１３Ｇを、それぞれ、０．１μｍ、５μｍ、０．１μｍ厚で設けて形成したもので、回路部の断面形状は略四角形をしている。
尚、本実施例においても、銅めっきからなる金属めっき層１２５の厚さは、２μｍとしたが、特にれに限定はされない。
【００３３】
図２に示す第２の例のうち、図２（ｂ）に示すように金めっき部２７０を設け、回路部の層構成を図２（ｃ）（イ）とした実施例（これを実施例３とする）を挙げ、以下簡単に説明する。
実施例３の半導体装置用の回路部材は、ＢＧＡ用の回路部材で、回路部２１０形成側の一面に銅めっきからなる金属めっき層２２５を設けた、厚さ０．１ｍｍのステンレス（ＳＵＳ４３０）の導電性基板２２０を用いたもので、導電性基板２２０上に、図２（ｃ）（イ）に示すように、導電性基板２２０の金属めっ層２２５上に、順に、Ａｕ層２１０Ａ、Ｎｉ層２１０Ｂ、Ｃｕ層２１０Ｃ、Ｎｉ層２１０Ｄを、それぞれ、５０〜１００Å、５μｍ、１５μｍ、５μｍ厚で設けて形成したものあり、外部端子部２１３等回路部２１０の厚さは全体で約２５μｍ程度と薄く、且つ、リード２１２Ａ先端のワイヤボンディング部は、図２（ｂ）に示すように、Ａｕめっきが別に施されている。
図２に示す第２の例の実施例３の変形例としては、図２（ｄ）にその断面を示すように、実施例３と同様に、回路部２１０は、導電性基板２２０側から順に、導電性基板２２０の金属めっ層２２５上に、順に、Ａｕ層２１０Ａ、Ｎｉ層２１０Ｂ、Ｃｕ層２１０Ｃ、Ｎｉ層２１０Ｄ、Ａｕ層２１０Ｅを、それぞれ、５０〜１００Å、５μｍ、１５μｍ、５μｍ厚で設け、更にその上全体にＡｕ層を５０〜１００Å程度設けたものも挙げられる。これは、実施例３のように、リード２１２Ａ先端にのみ、別にＡｕめっきを施したものではない。
【００３４】
図４に示す第３の例の半導体装置用回路部材４００の実施例（これを実施例４とする）を挙げ、以下簡単に説明する。
実施例４の半導体装置用の回路部材は、ＢＧＡ用の回路部材で、回路部４１０形成側の一面に銅めっきからなる金属めっき層４２５を設けた、厚さ０．１ｍｍのステンレス（ＳＵＳ４３０）の導電性基板４２０を用いたもので、導電性基板４２０上に、後述する図８に示す製造方法にて作製されたもので、所定の形状をもつ絶縁層４４０を形成した後に、無電解めっき層（図８の４６０）層上に、電解めっきにより、Ａｕ層、Ｃｕ層、Ｎｉ層、Ａｕ層を、順次形成したものである。
リード部４１２においては、図４（ｃ）に示すように、導電性基板４２０の金属めっ層４２５上に、絶縁層４４０を介して、順に、無電解ニッケル層４１０Ａ、Ａｕ層４１０Ｂ、Ｃｕ層４１０Ｃ、Ｎｉ層４１０Ｄ、Ａｕ層４１０Ｅを、それぞれ２μｍ、５〜１００Å、１５μｍ、２μｍ、５〜１００Å厚で設けて形成したものあるが、リード部の厚さは約２０μｍと厚い。外部端子部４１３は、さらに絶縁層４４０の厚さ分だけ、厚く形成されている。
絶縁層４４０はエポキシ樹脂層で４０μｍ厚である。
【００３５】
図４に示す第３の例のうち、後述する図９に示す製造方法により作製された、半導体装置用回路部材４００の実施例（これを実施例５とする）は、リード部における層構成が実施例４と同じ層構成であるが、無電解ニッケル層４１０Ａ、Ａｕ層４１０Ｂ、Ｃｕ層４１０Ｃ、Ｎｉ層４１０Ｄ、Ａｕ層４１０Ｅを、それぞれ１μｍ、５〜１００Å、１５μｍ、２μｍ、５〜１００Å厚で設けた。
【００３６】
次いで、本発明の半導体装置用回路部材の製造方法を、実施例を挙げて説明する。
先ず、本発明の半導体装置用回路部材の製造方法の実施例１を挙げる。
本実施例は、前述の実施例１の半導体装置用回路部材の製造方法であるが、図５に基づいて説明する。
あらかじめ、０．１ｍｍのステンレス（ＳＵＳ４３０）の導電性の基板１２３を用意し（図５（ａ））、見当合わせ用の治具孔１２８を設け（図５（ｂ））、、基板１２３の回路部を形成する側の面をサンドブラスによる凹凸をつける表面処理を行った（図５（ｃ））後、基板１２３の回路部作製側に、２μｍ厚の銅めっき層からなる金属めっき層１２５を形成した。（図５（ｄ））
次いで、ドライフィルムレジスト１４０を導電性基板１２０の回路部形成側に設け、このドライフィルムレジスト１４０の全面に撥水剤（住友３Ｍ株式会社製ＦＣ７２２）を塗布し、所定のパターン版を用いて露光し、現像等の製版処理を施し、外部端子部形成領域が露出するようにした。（図５（ｅ））
次いで、露出した外部端子部形成領域（レジスト１４０の開口部１４１に相当）にめっき処理を施した。（図５（ｆ））
尚、図５（ｆ１）、図５（ｆ２）は、図５（ｆ）のＤ０における、めっきの処理過程における断面形状を示したものである。
詳しくは、はじめに、金属めっき層１２５上に第一のＡｕ層１１３Ａを５０〜１００Å厚に電解めっきにより設け、露出した外部端子部形成領域（レジスト１４０の開口部１４１に相当）触媒付与して活性化した後、第一のＮｉ層１１３Ｂを０．１μｍの厚に無電解めっきにより設けた。（図５（ｆ１））
ドライフィルムレジスト１４０面は撥水処理されているため、無電解Ｎｉめっきはつかないため、図５（ｆ１）に示すように、第一のＮｉ層１１３Ｂは、断面がＵ字型に形成される。
この後、順に、第二のＮｉ層を５μｍの厚に、Ｐｄ層を０．１μｍ厚に、それぞれ電解めっきで付けた。（図５（ｆ２））
断面がＵ字型に形成されＮｉ層１１３Ｂの形状に沿い、第二のＮｉ層１１３Ｃ、Ｐｄ層１１３Ｄを、順次、電解めっきにより形成するため、これら積層された断面形状も略Ｕ字形となる。
次いで、ドライフィルムレジスト１４０を剥離し、断面形状が略Ｕ字形の外部端子部１１３を持つ、図１に示す実施例１の半導体装置用回路部材を得た。（図５（ｇ））
本実施例によると、外部端子部１１３のワイヤボンディング面に、ワイヤボンディング用の貴金属めっきを設ける工程を、外部端子部１１３の作製工程に組み込むことができる。
【００３７】
次に、本発明の半導体装置用回路部材の製造方法の実施例２を挙げて図６に基づいて説明する。
本実施例は、図１に示す半導体装置用回路部材のうち、外部端子部の断面が図１（ｄ）に示す、略四角状のものを作製する製造方法である。
あらかじめ、ステンレス（ＳＵＳ４３０）からなる導電性基板１２０を用意し（図６（ａ））、導電性基板１２０の回路部を形成する側の面をサンドブラスによる凹凸をつける表面処理を行った（図６（ｂ）後、導電性基板１２０の回路部作製側に、銅めっき層からなる金属めっき層を形成した。（図６（ｃ））
次いで、ドライフィルムレジスト１７０を導電性基板１２０の回路部形成側に設け、これを所定のパターン版を用いて露光し、現像等の製版処理を施し、外部端子部形成領域（開口部１７１に相当）と、見当合わせ用の治具孔形成領域（開口部１７１Ａに相当）が露出するようにした。（図６（ｄ））
ドライフィルムレジスト１７０としては、日本合成化学株式会社製（ＡＬＰＨＯ ＮＣＰ２４０、厚さ４０μｍ）を用いた。
次いで、ドライフィルムレジスト５１０の製版において露出した外部端子部形成領域１１３Ａのみ、治具孔形成をするエッチングの際に、エッチングされないように、弱アクカリに可溶な樹脂１９０でマスキングした。（図６（ｅ））
次いで、塩化第二鉄溶液でエッチングして治具孔１２５を形成した。（図６（ｆ））
この後、外部端子部形成領域の樹脂１９０を炭酸ソーダで溶解除去した後、外部端子部形成領域（開口部１７１に相当）にめっき処理を施した。（図６（ｆ））
尚、図６（ｆ１）、図６（ｆ２）は、図６（ｆ）のＥ０における、めっきの処理過程における断面形状を示したものである。
詳しくは、はじめに、金属めっき層１２５上に第一のＰｄ層１１３Ｅを０．１μｍ厚に電解めっきにより設けた。（図６（ｆ１））
次いで、順に、Ｎｉ層１１３Ｆを５μｍの厚さで、第二のＰｄ層１１３Ｇを５０．１μｍの厚さで、それぞれ電解めっきで付けた。（図６（ｆ２））
このようにして積層された回路部の断面形状は、図６（ｆ２）に示すように、略四角状となる。
次いで、ドライフィルムレジスト１７０を剥離し、図１に示す半導体装置用回路部材を得た。（図６（ｇ））
【００３８】
次に、本発明の半導体装置用回路部材の製造方法の実施例３を挙げて図７に基づいて説明する。
本実施例は、図２に示す上記実施例２の半導体装置用回路部材２００の製造方法であり、めっきにより直接回路部２１０全体を導電性基板２２０の金属めっき層２２５の上に作製するものである。
あらかじめ、０．１ｍｍのステンレス（ＳＵＳ４３０）の導電性の基板２２３を用意し（図７（ａ））、見当合わせ用の治具孔２２８を設け（図７（ｂ））、、基板２２３の回路部を形成する側の面をサンドブラスによる凹凸をつける表面処理を行った（図７（ｃ））後、基板２２３の回路部作製側に、２μｍ厚の銅めっき層からなる金属めっき層２２５を形成した。（図７（ｄ））
次いで、ドライフィルムレジスト２４０を導電性基板２２０の回路部形成側に設け、図４に示す実施例と同様、を所定のパターン版を用いて露光し、現像等の製版処理を施し、回路部形成領域１１０Ａが露出するようにした。（図７（ｅ））
ドライフィルムレジスト２４０としては、日本合成化学株式会社製（ＡＬＰＨＯ ＮＣＰ２４０、厚さ４０μｍ）を用いた。
この後、露出した回路部形成領域（レジスト２４０の開口部２４１に相当）に、にめっき処理を施した。（図７（ｇ））
尚、図７（ｇ１）、図７（ｇ２）、図７（ｇ３）は、図７（ｇ）のＦ０における、めっきの処理過程における断面形状を示したものである。
詳しくは、はじめに、金属めっき層２２５上に、Ａｕめっき層２１０Ａを５０〜１００Å厚に設けた（図７（ｇ１））後、順次、第一のＮｉ層２１０Ｂを５μｍ厚に、Ｃｕ層２１０Ｃを１５μｍ厚に、第二のＮｉ層２１３Ｄを５μｍの厚に、電解めっきにより設けた。（図７（ｇ２））
このようにして積層された回路部の断面形状は、図７（ｇ２）に示すように、略四角状となる。
次いで、ドライフィルムレジスト２４０を剥離し、リードの先端に金めっきを施し、実施例３の半導体装置用回路部材を得た。（図７（ｈ））
【００３９】
尚、図７（ｇ）において、図７（ｇ２）の後、引続き、回路部全体にＡｕ層２１０Ｄを５０〜１００Åの厚に電解めっきで付けた（図７（ｇ３））、ドライフィルムレジスト２４０を剥離し、実施例３の半導体装置用回路部材の変形例を得ることができる。
また、図５に示す製造方法で、図２（ａ）に示す平面形状で、且つ、断面形状が図１（ｃ）に示す略Ｕ字形状を持つ回路部材を作成することもできる。
【００４０】
次に、本発明の半導体装置用回路部材の製造方法の実施例４を挙げて図８に基づいて説明する。
本実施例は、図４に示す上記実施例４の半導体装置用回路部材４００の製造方法である。
あらかじめ、０．１ｍｍのステンレス（ＳＵＳ４３０）の導電性の基板４２３を用意し（図８（ａ））、見当合わせ用の治具孔２２８を設け、基板４２３の回路部を形成する側の面をサンドブラスによる凹凸をつける表面処理を行った（図８（ｂ））後、基板４２３の回路部作製側に、２μｍ厚の銅めっき層からなる金属めっき層４２５を形成した。（図８（ｃ））
次いで、エポキシ樹脂からなる絶縁層４４０をスクリーン印刷にて、外部端子部形成領域とダイパッド形成領域を露出させるようにして、導電性基板４２０の金属めっき層４２５上に、４０μｍの厚さで塗布形成した。（図８（ｄ））
次いで、導電性基板の絶縁層４４０が形成された面側を無電解ニッケルめっき４６０を２μｍの厚さで施した。（図８（ｅ））
次いで、無電解ニッケルめっき４６０の上にドライフィルムレジスト４７０を用い、回路部形成領域が露出するように製版した。（図８（ｆ））
露出した回路部形成領域に、順次、Ａｕ層、銅層、ニッケル層、Ａｕ層をそれぞれ、０．００５〜０．０１ｍｍ、１５μｍ、２μｍ、０．００５〜０．０１ｍｍ厚で、電解めっきにより、付けて、電解めっき層４７０を設けた。（図８（ｇ））
次いでドライフィルムレジスト４７０を剥離した。（図８（ｈ））
この後、露出した無電解ニッケル層４６０をエッチングにて除去し、実施例４の半導体装置用回路部材を得た。（図８（ｉ））
尚、図８（ｉ１）は、図８（ｉ）の無電解めっき層４６０と電解めっき層４７０からなる回路部を黒ベタで示したもので、略図４（ｂ）と同じ、形状であることが分かる。
【００４１】
次に、本発明の半導体装置用回路部材の製造方法の実施例５を挙げて図９に基づいて説明する。
本実施例は、図４に示す半導体装置用回路部材のうち、断面形状が、図４（ｂ）（ロ）に示される上記実施例５の半導体装置用回路部材の製造方法である。
あらかじめ、０．１ｍｍのステンレス（ＳＵＳ４３０）の導電性の基板４２３を用意し（図９（ａ））、見当合わせ用の治具孔２２８を設け、基板４２３の回路部を形成する側の面をサンドブラスによる凹凸をつける表面処理を行った（図９（ｂ））後、基板４２３の回路部作製側に、２μｍ厚の銅めっき層からなる金属めっき層４２５を形成した。（図９（ｃ））
次いで、エポキシ樹脂からなる絶縁層４４０をスクリーン印刷にて、外部端子部形成領域とダイパッド形成領域を露出させるようにして、導電性基板４２０の金属めっき層４２５上に、４０μｍの厚さで塗布形成した。（図９（ｄ））
次いで、導電性基板４２０のエポキシ樹脂からなる絶縁層４４０を形成した側の全面上に、ドライフィルムレジスト４７０を覆い、レジスト４７０の表面を撥水性処理した後、回路部形成領域が露出するように製版した。（図９（ｅ））
次いで、触媒付与して活性化した後、露出した領域に、無電解めっきにより、露出した導電性基板４２０の金属めっき部４２５と絶縁層４００に無電解ニッケルめっき４６０を１μｍ厚で付けた。（図９（ｆ））
次いで、露出した回路部形成領域の無電解ニッケルめっき４６０上に、順に、Ａｕ層、銅層、ニッケル層、Ａｕ層をそれぞれ、０．００５〜０．０１ｍｍ、１５μｍ 、２μｍ、０．００５〜０．０１ｍｍ厚で、電解めっきにより付けて、電解めっき層４６５を設けた。（図９（ｇ））
この後、ドライフィルムレジスト４７０を剥離し、実施例５の半導体装置用回路部材を得た。（図９（ｈ））
尚、図９（ｈ１）は、図９（ｈ）の無電解めっき層４６０と電解めっき層４７０からなる回路部を黒ベタで示したもので、略図４（ｂ）と同じ、形状であることが分かる。
【００４２】
上記実施例の製造方法により、図１２に示す両面基板を用いたＢＧＡや、図１３（または図１４（ｃ））に示すリードフレームをコア材として回路を形成したＢＧＡ基板に比べ、生産性の面、コストの面で優れ、且つ一層の多端子化に対応できるＢＧＡタイプの半導体装置用回路部材の提供を可能とするとともに、ＴＳＯＰ等に比べ、更に小型のパッケージの提供を可能とするもので、小型パッケージの作製においては、チップ設計の自由度を大きくできる。
また、図８に示す半導体装置用回路部材の製造方法の実施例４、および図９に示す半導体装置用回路部材の製造方法の実施例５の製造方法における回路部の毛形成方法は、導電性基板４２０として金属めっき層４２５を用いず、導電性の基板４２３のみを用いて、その回路部形成側面に剥離処理を施し、剥離性を持たせた半導体装置用回路基板にも適用できる。尚、ここで言う剥離処理とは、導電性の基板４２３の回路部形成側面を凹凸をつける表面処理や、該表面処理の後に更に酸化膜形成等による剥離処理である。
【００４３】
次に、本発明の半導体装置の製造方法を図に基づいて説明する。
簡単のため、図１に示す半導体装置用回路部材１００を用いた、半導体装置の製造方法を図１０に基づいて説明する。
先ず、半導体装置用回路部材１００を用意し（図１０（ａ））、露出している導電性基板１２０の金属めっき層１２５上に、半導体素子７１０を端子７１１側を上にしてダイアタッチし、端子７１１と外部端子部１１３の上面とをワイヤボンディングする。（図１０（ｂ））
次いで、半導体素子７１０、ワイヤ７２０、外部端子部１１３全体を覆うように、導電性基板１２０の片面を封止用樹脂７３０にて樹脂封止して、導電性基板１２０の片面に半導体装置７００Ａを作製する。（図１０（ｃ））
次いで、金属めっき層１２５を溶解し、半導体装置７００Ａを基板１２３から剥離し（図１０（ｄ））、両者を分離する。（図１０（ｄ１））
この後、半導体装置７００Ａの露出した回路部１１０の外部端子部１１３に一体的に連結するように半田ボール７４０を設け、半導体装置７００を得た。（図１０（ｅ））
【００４４】
図２に示す半導体装置用回路部材２００を用いても、また、図４に示す半導体装置用回路部材４００を用いても、基本的には図１０に示す方法により、半導体装置の製造ができる。
【００４５】
図１０に示す半導体装置の製造方法により、図１１（ａ）や、図１１（ｂ）、図１１（ｃ））に示す半導体装置を得ることができる。
図１１（ａ）は、図１に示す半導体装置用回路部材を用いたものであり、図１１（ｂ）は図２に示す実施例３の半導体装置用回路部材を用いたものであり、図１１（ｃ）は図４に示す実施例４や実施例５の半導体装置用回路部材を用いたものであり、封止用樹脂７３０から露出した外部端子部に一体的に連結するように半田ボール７４０を設けている。
本発明の半導体装置は、微細加工が可能な、図１に示す半導体装置用回路部材、図２に示す半導体装置用回路部材、図４に示す半導体装置用回路部材を用いているため、半導体装置の多端子化には十分対応でき、且つ、上記のような製造方法にて作製されているため、品質的にも優れたものとしている。
【００４６】
【発明の効果】
本発明は、上記のように、一層の多端子化に対応でき生産面や品質面で、従来の図１４（ｃ）に示すリードフレーム部材、図１３に示す半導体装置に比べ有利なＢＧＡタイプの半導体装置用の回路部材、半導体装置の提供を可能としているとともに、小型パッケージの作製において、チップ設計の自由度を大きくできる回路部材、半導体装置の提供を可能としている。
詳しくは、本発明の半導体装置用回路部材は、めっきにて形成された導電性金属にて回路部を作製されたもので、回路部の厚さを薄く形成でき、回路部の微細加工を可能としており、半導体装置作製工程において、導電性の基板を分離するだけで、露出した外部端子部に半田外部電極を作製することを可能としており、更に、樹脂封止した際に、プレス等によるダムバー、枠等の切断分離の必要のないものとしている。
この結果、特に、従来に比べ、生産性の面、品質面で優れ、且つ一層の多端子化に対応できるＢＧＡタイプの半導体装置や、小型パッケージの提供を可能としている。
特に、本発明の半導体装置用回路部材の製造方法は、回路全体を導電性基板の面上に、めっきにより形成された導電性金属により作製するものであり、回路全体を変形なく保持でき、且つ半導体装置を作製する上で安定した作製を可能としている。
本発明の半導体装置は、本発明の半導体装置用回路部材を用い、本発明の半導体装置の作製方法により作製されたもので、半導体装置の多端子化には十分対応でき、且つ、品質的にも確実なものとなっている。
【図面の簡単な説明】
【図１】本発明の半導体装置用回路部材の第１の例の概略図
【図２】本発明の半導体装置用回路部材の第２の例の概略図
【図３】図３（ａ）は本発明の半導体装置用回路部材の第２の例の回路部の１例を示した平面図で、図３（ｂ）は従来の回路部の平面図である。
【図４】本発明の半導体装置用回路部材の第３の例の概略図
【図５】本発明の半導体装置用回路部材の製造方法の実施例１の工程図
【図６】本発明の半導体装置用回路部材の製造方法の実施例２の工程図
【図７】本発明の半導体装置用回路部材の製造方法の実施例３の工程図
【図８】本発明の半導体装置用回路部材の製造方法の実施例４の工程図
【図９】本発明の半導体装置用回路部材の製造方法の実施例５の工程図
【図１０】本発明の半導体装置の製造方法の工程図
【図１１】本発明の半導体装置を示した図
【図１２】ＢＧＡ半導体装置を説明するための図
【図１３】従来のリードフレームをコア材としたＢＧＡタイプの半導体装置の断面図
【図１４】従来のリードフレーム部材を説明するための図
【図１５】従来のリードフレームをコア材としたＢＧＡタイプの半導体装置の工程を説明するための図
【図１６】２段エッチングの工程図
【図１７】単層リードフレームとそれを用いた半導体装置の図
【符号の説明】
１００、２００ 半導体装置用回路部材
１１０、２１０ 回路部
１１３、２１３ 外部端子部
１２０、２２０ 導電性基板
１２３、２２３ 基板（基材）
１２５、２２５ 金属めっき層
１２８、２２８ 治具孔
１４０、１７０、２４０ ドライフィルムレジスト
１４１、１７１、２４１ 開口部
１５０、１８０、２５０ めっき部
１９０ 樹脂
２１２、２１２Ａ リード
２７０ 金めっき部
３１０ リードフレーム
３１１ ダイパッド
３１２ インナーリード
３１３ 外部端子部
３１４ ダムバー（枠部）
３１５ 支持リード
３１７ 連結部
４００ 半導体装置用回路部材
４１０ 回路部
４１１ ダイパッド
４１２ インナーリード
４１３ 外部端子部
４２０ 電性基板
４２３ 基材
４２５ 金属めっき層
４２８ 治具孔
４４０ 絶縁層
４６０ 無電解ニッケルめっき
４６５ 電解めっき層
４７０ ドライフィルムレジスト
７００、７００Ａ 半導体装置
７１０ 半導体素子
７１１ 端子
７２０ ワイヤ
７３０ 封止用樹脂
７４０ 半田ボール
８０１ 半導体素子
８０２ 基材
８０３ モールドレジン
８０４、８０４Ａ 配線
８０５ ダイパッド
８０６ 外部接続端子
８０８ ボンディングワイヤ
８１０ ボンディングパッド
８１８ めっき部
８５０ スルホール
８５１ 熱伝導ビア
９００、９００Ａ ＢＧＡパッケージ
９１０ リードフレーム
９１１ ダイパッド
９１２ インナーリード
９１３ 外部端子部
９１４ ダムバー（枠部）
９１５ 支持リード
９１７ 連結部
９２０ 半導体素子
９２１ 端子
９３０ ワイヤ
９４０ 封止用樹脂
９５０ 半田ボール
９６０ 固定用フィルム
９６０Ａ 固定用テープ
９７０、９７０Ａ リードフレーム部材
１２１０ リードフレーム素材
１２２０Ａ、１２２０Ｂ レジストパターン
１２３０ 第一の開口部
１２４０ 第二の開口部
１２５０ 第一の凹部
１２６０ 第二の凹部
１２７０ 平坦状面
１２８０ エッチング抵抗層（充填材層）
１２９０ インナーリード
１３００ 半導体装置
１３００ 半導体装置
１３１０ （単層）リードフレーム
１３１１ ダイパッド
１３１２ インナーリード
１３１３ アウターリード
１３１４ ダムバー
１３１５ フレーム（枠）部
１３２０ 半導体素子
１３２１ 電極部（パッド）
１３３０ ワイヤ
１３４０ 封止樹脂
Claims (16)
- 導電性基板と、導電性基板上にめっきにより形成された導電性金属層により少なくとも二次元的に形成された回路部を有する半導体装置用の回路部材であって、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されており、且つ、導電性基板は、その回路部を有する側の面に、半導体装置作製の際、これを介して導電性基板と回路部を分離するための、分離用の金属めっき層を一面に設けており、回路部は、少なくとも、半導体素子と電気的に連結するためのリ一ドと、外部回路と電気的接続を行うための外部端子部とを有し、一体的に連結されたリードと外部端子部からなる組をそれぞれ独立して複数個備えており、回路部の外部端子部は、導電性基板上に直接、めっきにより形成されており、回路部のリードは、前記外部端子形成領域を除くように、導電性基板上に直接設けられた絶縁層を介して、該絶縁層上に形成されていることを特徴とする半導体装置用回路部材。
- 導電性基板と、導電性基板上にめっきにより形成された導電性金属層により少なくとも二次元的に形成された回路部を有する半導体装置用の回路部材であって、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されており、且つ、導電性基板は、その回路部を有する側の面に、半導体装置作製の際、これを介して導電性基板と回路部を分離するための、分離用の金属めっき層を一面に設けており、
回路部は、複数個の、それぞれ独立した、外部回路と電気的接続を行うための外部端子部からなり、且つ、該外部端子部は、導電性基板の一面上に、直接、めっきにより形成されており、
該回路部の外部端子部は、その基板面に垂直な断面を略Ｕ字形に形成したものであることを特徴とする半導体装置用回路部材。 - 請求項２において、外部端子部が、Ｐｄ、Ｎｉ、Ａｇ、Ａｕの積層めっき、またはそれらの合金めっきからなることを特徴とする半導体装置用回路部材。
- 請求項２ないし３のいずれか１項において、分離用の金属めっきが、銅、ニッケル、クロム、亜鉛、およびこれらの合金群から選ばれた金属のめっきであることを特徴とする半導体装置用回路部材。
- 請求項１ないし４のいずれか１項において、半導体素子を複数個搭載できるように、回路部を形成してあることを特徴とする半導体装置用回路部材。
- 請求項１ないし５のいずれか１項において、導電性基板が、鉄−ニッケル−クロム系の金属、鉄−ニッケル−系の金属、鉄−カーボン系の金属であることを特徴とする半導体装置用回路部材。
- 導電性基板と、導電性基板上にめっきにより形成された導電性金層により少なくとも二次元的に形成された回路部を有する半導体装置用の回路部材で、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されており、且つ、導電性基板は、その回路部を有する側の面に、半導体装置作製の際、これを介して導電性基板と回路部を分離するための、分離用の金属めっき層を一面に設けている半導体装置用回路部材の製造方法であって、分離用の金属めっき層を一面に設けた導電性基板を用い、少なくとも、順に、（ｄ）導電性基板の一面に、少なくとも回路部の外部端子部を露出させ、リード形成領域を覆う絶縁層を設ける工程と、（ｅ）導電性基板の絶縁層を設けた側の面全体を無電解めっきにより第一の導電層を設けて覆う工程と、（ｆ）第一の導電層を設けた側の、導電性基板の回路部の外部端子部形成領域とリード部形成領域を露出させるように、レジストを製版する工程と、（ｇ）露出した領域にめっきにより、第二の導電層を設け、外部端子部とリード部とを同時に形成する工程と、（ｈ）レジストのみを剥離する工程と、（ｉ）露出した第一の導電層をエッチングにより除去する工程とを有することを特徴とする半導体装置用回路部材の製造方法。
- 請求項７において、第一の導電層は無電解ニッケルめっきにより設けたもので、第二の導電層は、第一の導電層上に順に、電解めっきにより、Ａｕ層、Ｃｕ層、Ｎｉ層、Ａｕ層を設けたものであることを特徴とする半導体装置用回路部材の製造方法。
- 導電性基板と、導電性基板上にめっきにより形成された導電性金層により少なくとも二次元的に形成された回路部を有する半導体装置用の回路部材で、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されており、且つ、導電性基板は、その回路部を有する側の面に、半導体装置作製の際、これを介して導電性基板と回路部を分離するための、分離用の金属めっき層を一面に設けている半導体装置用回路部材の製造方法であって、分離用の金属めっき層を一面に設けた導電性基板を用い、少なくとも、順に、（ｋ）導電性基板の一面に、少なくとも回路部の外部端子部を露出させ、リード形成領域を覆う絶縁層を設ける工程と、（ｌ）導電性基板の絶縁層を設けた側の面全体をレジストで覆い、レジスト表面を撥水性処理した後、導電性基板の回路部の外部端子部形成領域とリード部形成領域を露出させるように、レジストを製版する工程と、（ｍ）触媒付与して活性化した後、露出した領域に、無電解めっきにより第一の導電層を設ける工程と、（ｎ）第一の導電層上に、電解めっきにより、第二の導電層を設け、外部端子部とリード部とを同時に形成する工程と、（ｏ）レジストのみを剥離する工程とを有することを特徴とする半導体装置用回路部材の製造方法。
- 請求項９において、第一の導電層は無電解ニッケルめっきにより設けたもので、第二の導電層は、第一の導電層上に順に、電解めっきにより、Ａｕ層、Ｃｕ層、Ｎｉ層、Ａｕ層を設けたものであることを特徴とする半導体装置用回路部材の製造方法。
- 請求項７ないし１０のいずれか１項において、回路部は、複数個の、それぞれ独立した、外部回路と電気的接続を行うための外部端子部からなるもので、外部端子部を導電性基板の一面上に、直接、めっきにより形成することを特徴とする半導体装置用回路部材の製造方法。
- 請求項７ないし１１のいずれか１項において、少なくとも製版工程の前に、見当合わせ用の治具孔を形成する治具孔作製工程を有することを特徴とする半導体装置用回路部材の製造方法。
- 導電性基板と、導電性基板上にめっきにより形成された導電性金層により少なくとも二次元的に形成された回路部を有する半導体装置用の回路部材で、少なくとも回路部の一部が導電性基板の一面上に、直接、めっきにより形成されており、且つ、導電性基板は、その回路部を有する側の面に、半導体装置作製の際、これを介して導電性基板と回路部を分離するための、分離用の金属めっき層を一面に設けている半導体装置用回路部材を用いた半導体装置の製造方法であって、少なくとも、順に、（Ａ）半導体装置用回路部材の、外部端子部領域でない箇所に半導体素子を搭載するダイアタッチ工程と、（Ｂ）半導体素子の端子と回路部とをワイヤにて接続するワイヤボンディングを行い、半導体素子の該端子と外部端子部とを電気的に接続するワイヤボンディング工程と、（Ｃ）半導体素子、ワイヤ、回路部全体を覆うように半導体装置用回路部材の片面をモールドする樹脂封止工程と、（Ｄ）導電性基板の分離用の金属めっき部を溶解剥離して、導電性基板のみを分離する、導電性基板分離工程とを有することを特徴とする半導体装置の製造方法。
- 請求項１３における半導体装置用回路部材の回路部は、複数個の、それぞれ独立した、外部回路と電気的接続を行うための外部端子部からなるもので、外部端子部を導電性基板の一面上に、直接、めっきにより形成したものであることを特徴とする半導体装置の製造方法。
- 請求項１３ないし１４のいずれか１項において、導電性基板剥離工程の後に、（ｅ）露出した外部端子部に半田ボールをアタッチする工程とを有することを特徴とする半導体装置の製造方法。
- 請求項１３ないし１５のいずれか１項の半導体装置の製造方法により作製されたことを特徴とする半導体装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11007097A JP4060905B2 (ja) | 1997-04-02 | 1997-04-14 | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 |
| PCT/JP1997/001792 WO1997045868A1 (en) | 1996-05-27 | 1997-05-27 | Circuit member for semiconductor device, semiconductor device using the same, and method for manufacturing them |
| EP10011870A EP2287897A3 (en) | 1996-05-27 | 1997-05-27 | Circuit member for semiconductor device, semiconductor device using the same, and process for producing said circuit member and said semiconductor device |
| US09/000,107 US6133070A (en) | 1996-05-27 | 1997-05-27 | Circuit member for semiconductor device, semiconductor device using the same, and method for manufacturing them |
| DE69735588T DE69735588T2 (de) | 1996-05-27 | 1997-05-27 | Herstellung eines bauteils für eine halbleiterschaltung |
| EP06006312A EP1691411B1 (en) | 1996-05-27 | 1997-05-27 | Process for producing a circuit member |
| EP97922197A EP0844663B1 (en) | 1996-05-27 | 1997-05-27 | Method for manufacturing a circuit member for a semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-97886 | 1997-04-02 | ||
| JP9788697 | 1997-04-02 | ||
| JP11007097A JP4060905B2 (ja) | 1997-04-02 | 1997-04-14 | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335513A JPH10335513A (ja) | 1998-12-18 |
| JP4060905B2 true JP4060905B2 (ja) | 2008-03-12 |
Family
ID=26439033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11007097A Expired - Fee Related JP4060905B2 (ja) | 1996-05-27 | 1997-04-14 | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4060905B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4712940B2 (ja) * | 1999-07-12 | 2011-06-29 | 大日本印刷株式会社 | 電子部材の製造方法 |
-
1997
- 1997-04-14 JP JP11007097A patent/JP4060905B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10335513A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6133070A (en) | Circuit member for semiconductor device, semiconductor device using the same, and method for manufacturing them | |
| JP3567219B2 (ja) | チップスケールパッケージ | |
| US20040070056A1 (en) | Lead frame and method of manufacturing the same | |
| KR19980081036A (ko) | 수지봉지형 반도체 장치와 그것에 사용되는 회로부재 및 수지봉지형 반도체 장치의 제조방법 | |
| KR101602982B1 (ko) | 리드 프레임 기판과 그 제조 방법, 및 반도체 장치 | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| KR20040030297A (ko) | 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치 | |
| KR20090119455A (ko) | 리드 프레임 및 이를 구비한 반도체 패키지와 그 제조방법 | |
| JP2009141274A (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
| KR20110081813A (ko) | 리드 프레임 기판과 그 제조 방법 및 반도체 장치 | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JP2003309241A (ja) | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 | |
| US20120061809A1 (en) | Method for manufacturing substrate for semiconductor element, and semiconductor device | |
| JP3642911B2 (ja) | リードフレーム部材とその製造方法 | |
| JP2000077596A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JPH09246427A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置 | |
| JP4060905B2 (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JP2000332162A (ja) | 樹脂封止型半導体装置 | |
| JPH0997868A (ja) | リードフレーム部材及びその製造方法 | |
| JP4121582B2 (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3678883B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4121579B2 (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JP3585660B2 (ja) | 表面実装型半導体装置の製造方法 | |
| JPH1050885A (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070724 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |