JP3567219B2 - チップスケールパッケージ - Google Patents

チップスケールパッケージ Download PDF

Info

Publication number
JP3567219B2
JP3567219B2 JP34858599A JP34858599A JP3567219B2 JP 3567219 B2 JP3567219 B2 JP 3567219B2 JP 34858599 A JP34858599 A JP 34858599A JP 34858599 A JP34858599 A JP 34858599A JP 3567219 B2 JP3567219 B2 JP 3567219B2
Authority
JP
Japan
Prior art keywords
lead
lead frame
scale package
chip scale
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34858599A
Other languages
English (en)
Other versions
JP2000183229A (ja
Inventor
性 鶴 洪
鍾 太 文
昌 濬 朴
倫 華 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2000183229A publication Critical patent/JP2000183229A/ja
Application granted granted Critical
Publication of JP3567219B2 publication Critical patent/JP3567219B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージに関し、特に基板に実装される外部接続端子として複数の半田ボールを持つチップスケールパッケージに関する。
【０００２】
【従来の技術】
一般に、薄型半導体パッケージの例としては、多く使用されているＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−ｌｅａｄ）型、特殊に使用されるＺＩＰ（Ｚｉｇｚａｇ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）型、規格化したメモリカード（ｍｅｍｏｒｙ ｃａｒｄ）に適するように構成されたＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）型などが挙げられる。
【０００３】
このような従来の半導体パッケージの製造方法を、以下に、概略的に説明する。
まず、ウェーハをスクライブラインに沿って切断するソーイング（ｓａｗｉｎｇ）工程を行って個々の半導体チップに分離した後、リードフレームのインナーリード部を半導体チップに付着するダイ接着工程を行う。
【０００４】
次に、ダイ接着工程の接着剤のキュア後、半導体チップのボンディングパッドとリードフレームのインナーリードとを金属ワイヤにて電気的に接続させるワイヤボンディング工程を行う。
【０００５】
ワイヤボンディングの後、封止樹脂にて半導体チップをモールドするモールド工程を行う。半導体チップをモールドすることにより、外部からの熱的な衝撃や機械的な衝撃から半導体チップを保護する。
【０００６】
モールド工程の完了後には、アウターリードを鍍金する鍍金工程、アウターリードを支持するダムバーを切断するトリム工程、及び基板に容易に実装できるようにアウターリードを所定形態に折曲形成するフォーミング工程を行う。
【０００７】
前記工程により製作される一般のパッケージに関係して、パッケージの軽量、薄型化のために提示されたチップスケールパッケージは、基板に実装される多数の半田ボールがアレイ状に配列された構造からなっている。
【０００８】
図１に示すパッケージは、日本国特開平８−１２５０６６号公報に開示されたように、半導体チップ１の下面にリードフレーム２が接着剤３を介して接着されている。リードフレーム２のインナーリード２１が金属ワイヤ６にて半導体チップ１のボンディングパッドに電気的に接続し、リードフレーム２のアウターリード２２が露出するように構成体全体を封止樹脂４にてモールドする。封止樹脂４より露出したアウターリード２２に半田ボール５がマウントされる。
【０００９】
ところが、図１から、リードフレーム２は略逆Ｌ字形状であって、左側端はインナーリード２１、右側端はアウターリード２２となっている。このような形状のインナーリード２１は元のリードフレーム２の厚さでなくリード断面の矩形下部を部分エッチングして形成されたものである。すなわち、アウターリード２２の厚さが元のリードフレーム２の厚さとなる。
【００１０】
【発明が解決しようとする課題】
ところで、半導体チップが高集積化及び多ピン化するに伴い、インナーリード２１間のピッチは益々微細化して来るが、従来の様な化学薬品を用いた部分エッチングによってインナーリード２１を形成すれば、インナーリード２１の厚さが不一定で、エッチング面が平坦でなく、特に縁部が湾曲形状をなすことが多い。リードフレームのインナーリードがこの様な形状であれば、ワイヤボンディング時に接続不良がよく発生するという問題点があった。
【００１１】
また、ワイヤボンディング時、金属ワイヤ６が封止樹脂４の下部に露出しないように調節すべきであるが、リードフレームのエッチング深さが常に一定ではないためボンディング高さを調節することが難しかった。言い換えれば、ボンディング高さを常に正確に調節しなければならないという問題点があった。
【００１２】
従って、本発明は従来のチップスケールパッケージにおける問題点に鑑みてなされたものであって、インナーリードの厚さが、元のリードフレームの厚さとなるようにすると共に、部分エッチング領域も最小化することで、ワイヤボンディングの接続不良を防止できるチップスケールパッケージを提供することを目的とする。
【００１３】
本発明の他の目的は、金属ワイヤが封止樹脂より露出するおそれのないようにすることで、ボンディング高さを容易に調節することにある。
【００１４】
【課題を解決するための手段】
前記目的を達成するために、本発明によるチップスケールパッケージは、ボンディングパッドが配置された半導体チップの下面に、リードフレームが接着剤にて接着される。リードフレームのインナーリードが金属ワイヤにて半導体チップのボンディングパッドと接続するが、インナーリードの厚さは元のリードフレームの厚さと同一である。リードフレームのアウターリードは、リードフレームの下面部を部分エッチングすることで形成される。アウターリードが突出するように構成体全体を封止樹脂にてモールドするが、特にインナーリードの下部にある封止樹脂部分には下方に突出した突出部が形成される。この突出部は、ワイヤボンディング時、金属ワイヤが封止樹脂より露出しないようにボンディングループ高さを調節する余裕度を上げる。また、半田ボールのマウントされない外側のアウターリードは封止樹脂より露出する。封止樹脂より露出した外側のアウターリードは半導体チップからリードフレームに伝達された熱を外部に発散させる役割を果たす。封止樹脂より露出した内側のアウターリードに半田ボールがマウントされる。
【００１５】
前記の本発明の構成によれば、インナーリードを部分エッチングせず、リードフレームの厚さのままに維持する。代りにアウターリードを部分エッチングして形成することで、リードフレームの変形が防止される。よって、ワイヤボンディングの不良が防止される。
【００１６】
【発明の実施の形態】
次に、本発明にかかるチップスケールパッケージの実施の形態の具体例を図面を参照しながら説明する。
まず、実施例１を説明する。
図２に示すように、半導体チップ１１０はボンディングパッド１１１が下方向を向くように配置される。銅合金材質のリードフレーム１３０が接着剤１４０にて半導体チップ１１０のボンディングパッド面に付着される。
【００１７】
本発明の特徴は、リードフレーム１３０にある。リードフレーム１３０の縦端面の形状は縦長より横長の方が相対的に長い様な矩形である。それで、このような形状のリードフレーム１３０の内側端がインナーリード１３１、下部がアウターリード１３２となる。
【００１８】
特に、本発明では、インナーリード１３１の厚さは元のリードフレーム１３０の厚さと同一である。すなわち、インナーリード１３１は、別の製造工程すなわち部分エッチングによって形成されるものでなく、リードフレーム１３０の内側端のままとなる。このようなインナーリード１３１の下部が、金属ワイヤ１２０にて半導体チップ１１０のボンディングパッド１１１と電気的に接続する。特に、ボンディングの信頼性の向上のために、インナーリード１３１の下部に銀（Ａｇ）、ニッケル／パラジウム（Ｎｉ／Ｐｄ）、ニッケル／パラジウム／金（Ｎｉ／Ｐｄ／Ａｕ）のいずれか、または複数の鍍金がなされることが望ましい。
【００１９】
反面、アウターリード１３２は部分エッチングにより形成される。すなわち、リードフレーム１３０の下面部の２ヶ所が部分エッチングされ、内側から１つのアウターリード１３２が形成され、また外枠側に一つのアウターリード１３４が形成される。
【００２０】
図４は、前記の様なインナー及びアウターリード１３１、１３２が配列した状態を持つリードフレーム１３０の平面図を示すものである。図４に示されるようにアウターリード１３２は、隣り合うリード同士では形成位置をずらして形成し、マウントされる半田ボール１５０の間隔を保ちつつ整列できるように、略２列をなして整列させている。
【００２１】
一方、インナーリード１３１の下部はエッチングされず、リードフレーム１３０の厚さのままに維持される。
【００２２】
上記のようにリードを形成していけば、リードフレーム１３０の外側には、自動的に他のアウターリード１３４が形成される。このアウターリード１３４も元リードフレーム１３０の厚さを持つ。内側に配置した二つのアウターリード１３２には半田ボール１５０がマウントされるが、外枠アウターリード１３４には半田ボール１５０がマウントされない。特に、内側アウターリード１３２は図３に示すように、円筒形状に形成される。
【００２３】
アウターリード１３２に半田ボール１５０がマウントされる前に、各アウターリード１３２、１３４が露出するように構成体全体を封止樹脂１００にてモールドする。特に、封止樹脂１００の中央下部には突出部１０１が形成される。突出部１０１はワイヤボンディング時、金属ワイヤ１２０が封止樹脂１００の下部に露出しないようにする役割を果たす。詳述すれば、ワイヤボンディング時、金属ワイヤ１２０は、インナーリード１３１の下部よりも下に位置するので、もし封止樹脂１００の中央下部がアウターリード１３２の下部と同じ平面であれば、モールド後に金属ワイヤ１２０が封止樹脂１００より下部に露出するため、このように封止樹脂１００に突出部１０１が形成される。
【００２４】
また、突出部１０１は、半田ボール１５０の下部とは略同じ平面、半田ボール１５０の下部よりは、若干上に位置する厚さに形成されることが望ましい。すると、半田ボール１５０が基板に実装される時、若干収縮されるため、突出部１０１は基板に貼り合わせられ、パッケージが基板に強く接着された状態で維持するように機能する。すなわち、突出部１０１を介して基板とパッケージとが機械的に連結し、半田ボール１５０は電気的な接続機能のみするため、半田ボール１５０の接合信頼性も向上することになる。
【００２５】
そして、外周側に配置したアウターリード１３４の下部と側面も、前述したように封止樹脂１００より露出するが、この様に封止樹脂１００より露出したアウターリード１３４は重要な機能をする。アウターリード１３４は、半導体チップ１１０の駆動時に発生し、リードフレーム１３０に伝達された熱を外部に発散させる役割を果たす。すなわち、半田ボール１５０がマウントされないアウターリード１３４は封止樹脂１００より外部に直接露出した状態であるため、半導体チップ１１０より発生してリードフレーム１３０に伝達された熱がアウターリード１３４を通して容易に外部に発散される。よって、熱によるストレスのためリードフレーム１３０にクラックが発生することが抑制される。
【００２６】
半田ボール１５０が封止樹脂１００より露出した内側のアウターリード１３２にマウントされる。半田ボール１５０とアウターリード１３２の間の接着力の強化のために、本発明において３種類の方案を図５乃至図７に示す。
【００２７】
まず、図５に示す方案は、アウターリード１３２表面に金属リング１７０を蒸着、又鍍金するもので、図７に示す方案は、リング形態でなく所定厚さに金属膜１７２を蒸着、又は鍍金するものである。
【００２８】
そして、図６は、半田ボール１５０形状と対応するように、アウターリード１３２の表面に半球形態の凹部１７１が形成され、この凹部１７１表面に金属膜１７２を蒸着、又は鍍金するものである。
【００２９】
金属リング１７０や金属膜１７２は、銀、ニッケル／銀、ニッケル／パラジウム、ニッケル／パラジウム／金、鉛／錫、クロム／ニッケル／銀、コバルト／ニッケル／パラジウムの様な合金である。よって、金属リング１７０や金属膜１７２は、銅、金、銀、ニッケル、パラジウム、鉛、錫、コバルト、チタン及びクロムからなる群より選択された一つまたは二つ以上の金属より構成されている。
【００３０】
前記の様な構成を持つパッケージを製造する方法を概略的に説明する。
まず、ウェーハを切断して個々の半導体チップ１００に分離する。半導体チップ１００の下部に接着剤１４０にて前述の構造を持つリードフレーム１３０を付着する。金属ワイヤ１２０によりリードフレーム１３０のインナーリード１３１とボンディングパッド１１１とを電気的に接続する。
【００３１】
次に、アウターリード１３２、１３４が露出するように構成体全体を封止樹脂１００にてモールドする。続いて、モールド時に半田ボール１５０が実装されるアウターリード１３２表面に、封止樹脂１００が流れ込んで形成されるモールドフラッシュを除去するデフラッシュ（ｄｅｆｌａｓｈ）工程を行う。デフラッシュ工程は封止樹脂の下部を研磨すると共に、高圧の水を噴射してモールドフラッシュを除去する工程である。
【００３２】
続いて、封止樹脂１００をキュアさせ、封止樹脂１００より露出したアウターリード１３２に、前述の３種類の方案の内の一つを選択して、金属リング１７０や金属膜１７２を鍍金する。半田ボール１５０がアウターリード１３２にマウントされると、チップスケールパッケージが完成する。
【００３３】
次に、実施例２を説明する。
図８は、本発明の実施例２によるパッケージを示すもので、中央だけでなくパッケージの外側にも突出部１０２が形成される。これは実施例１の図１と比較して、部分エッチング時に最外枠のアウターリード１３４も除去されるようにすると可能である。外枠突出部１０２は中央突出部１０１の持つ機能すなわち基板とパッケージとを機械的に連結する働きを持つ。
【００３４】
次に、実施例３を説明する。
図９は、本発明の実施例３によるパッケージを示すもので、実施例２では半田ボール１５０と両突出部１０１、１０２の間に空間が存在するが、図９では空間が存在しない。これはパッケージの下部全体が基板に接触されるようにし、機械的な連結強度を一層強化させるためである。
【００３５】
次に、実施例４を説明する。
図１０は、本発明の実施例４によるパッケージを示すもので、封止樹脂１００によるモールド時、半導体チップ１１０の表面が露出するようにし、露出した半導体チップ１１０の表面に放熱板１６０を付着させる構造である。放熱板１６０は半導体チップ１１０の駆動時に発生する熱を速かに外部に放出する機能を持つ。
【００３６】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００３７】
【発明の効果】
以上から説明したように、本発明によれば、インナーリードの厚さが元のリードフレームの厚さと同一で、代りに部分エッチングによりアウターリードが形成されるため、インナーリードの形状は共に同一である。よって、ワイヤボンディング時の接続不良が防止させる。
【００３８】
特に、リードフレームの外側部分が封止樹脂より露出するので、半導体チップからリードフレームに伝達された熱が容易に外部に発散される。よって、リードフレームに熱によるストレスのためクラック現象が発生することが抑制される。
【００３９】
また、リードフレームのインナーリードの下部にある封止樹脂部分に下方に突出する突出部が形成されることで、ワイヤボンディングのボンディングループ高さに対する余裕度が確保される。
【図面の簡単な説明】
【図１】従来のチップスケールパッケージを示す断面図である。
【図２】本発明の実施例１によるチップスケールパッケージを示す正断面図である。
【図３】本発明の実施例１によるチップスケールパッケージを示す一部切開斜視図である。
【図４】本発明のチップスケールパッケージにかかるリードフレームの要部の配列状態を示す平面図である。
【図５】本発明のチップスケールパッケージにかかる半田ボールとアウターリード間の接合構造を、金属リングの例にて示す図である。
【図６】本発明のチップスケールパッケージにかかる半田ボールとアウターリード間の接合構造を、半球形態の凹部形の例にて示す図である。
【図７】本発明のチップスケールパッケージにかかる半田ボールとアウターリード間の接合構造を、金属膜の例にて示す図である。
【図８】本発明の実施例２によるチップスケールパッケージを示す正断面図である。
【図９】本発明の実施例３によるチップスケールパッケージを示す正断面図である。
【図１０】本発明の実施例４によるチップスケールパッケージを示す正断面図である。
【符号の説明】
１００ 封止樹脂
１０１ 突出部
１０２ 外側突出部
１１０ 半導体チップ
１１１ ボンディングパッド
１２０ 金属ワイヤ
１３０ リードフレーム
１３１ インナーリード
１３２ アウターリード
１３４ アウターリード
１４０ 接着剤
１５０ 半田ボール
１６０ 放熱板
１７０ 金属リング
１７１ 凹部
１７２ 金属膜

Claims (9)

  1. ボンディングパッドが下方向を向くように配置した半導体チップと、
    前記半導体チップの前記ボンディングパッド面側に付着される、インナー及びアウターリードからなるリードフレームと、
    前記リードフレームのインナーリードと半導体チップのボンディングパッドとを電気的に接続させる金属ワイヤと、
    前記アウターリードが露出するように構成全体をモールドし、前記インナーリードの下部に位置する部分に、金属ワイヤの露出を防止するための突出部が形成される樹脂封止部とを備え、
    前記樹脂封止部より露出したアウターリードには、半田ボールがマウントされ、
    前記リードフレームのアウターリードは、リードフレームの下面部が部分エッチングされることで形成され、前記インナーリードの厚さは元のリードフレームの厚さと同じであることを特徴とするチップスケールパッケージ。
  2. 前記樹脂封止部の突出部は、半田ボールがマウントされた領域の外側にも形成されることを特徴とする請求項１記載のチップスケールパッケージ。
  3. 前記半導体チップのボンディングパッド面に対向する表面が樹脂封止部より露出し、前記露出した半導体チップの表面に放熱板が付着されることを特徴とする請求項１記載のチップスケールパッケージ。
  4. 前記アウターリード表面に、半田ボール形状と対応する形状の凹部が形成されることを特徴とする請求項１記載のチップスケールパッケージ。
  5. 前記凹部の表面に、金属膜が蒸着されることを特徴とする請求項４記載のチップスケールパッケージ。
  6. 前記アウターリード表面に、金属リングが鍍金されることを特徴とする請求項１記載のチップスケールパッケージ。
  7. 前記アウターリード表面に、金属膜が鍍金されることを特徴とする請求項１記載のチップスケールパッケージ。
  8. 前記金属膜及び金属リングの材質は、銅、金、銀、ニッケル、パラジウム、鉛、錫、コバルト、チタン及びクロムからなる群より選択された一つまたは二つ以上の合金であることを特徴とする請求項５乃至７記載のチップスケールパッケージ。
  9. 前記リードフレームのエッチングされない外側部分は、前記半導体チップからリードフレームに伝達された熱を外部に発散させるために前記樹脂封止部より露出することを特徴とする請求項１記載のチップスケールパッケージ。
JP34858599A 1998-12-16 1999-12-08 チップスケールパッケージ Expired - Fee Related JP3567219B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980055240A KR100299384B1 (ko) 1998-12-16 1998-12-16 볼 그리드 어레이 패키지
KR1998/P55240 1998-12-16

Publications (2)

Publication Number Publication Date
JP2000183229A JP2000183229A (ja) 2000-06-30
JP3567219B2 true JP3567219B2 (ja) 2004-09-22

Family

ID=19563013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34858599A Expired - Fee Related JP3567219B2 (ja) 1998-12-16 1999-12-08 チップスケールパッケージ

Country Status (4)

Country Link
US (1) US6297543B1 (ja)
JP (1) JP3567219B2 (ja)
KR (1) KR100299384B1 (ja)
TW (1) TW503489B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3602997B2 (ja) * 1999-12-15 2004-12-15 松下電器産業株式会社 半導体装置及び半導体装置の製造方法
KR20010058583A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 리드 엔드 그리드 어레이 반도체패키지
JP3598255B2 (ja) * 2000-03-17 2004-12-08 シャープ株式会社 半導体装置のベーク方法
US6576494B1 (en) 2000-06-28 2003-06-10 Micron Technology, Inc. Recessed encapsulated microelectronic devices and methods for formation
TW473965B (en) * 2000-09-04 2002-01-21 Siliconware Precision Industries Co Ltd Thin type semiconductor device and the manufacturing method thereof
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
SG111919A1 (en) * 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
JP2003234433A (ja) * 2001-10-01 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法
DE10162676B4 (de) * 2001-12-19 2005-06-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
US6989295B1 (en) 2002-01-09 2006-01-24 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes an insulative housing with first and second housing portions
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
SG109495A1 (en) * 2002-04-16 2005-03-30 Micron Technology Inc Semiconductor packages with leadfame grid arrays and components and methods for making the same
SG120879A1 (en) * 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components
JP3801121B2 (ja) * 2002-08-30 2006-07-26 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
DE10327515B4 (de) * 2003-06-17 2009-07-30 Qimonda Ag Verfahren zum Herstellen eines substratbasierten IC-Packages
JP4698387B2 (ja) * 2005-11-04 2011-06-08 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7365417B2 (en) * 2006-01-06 2008-04-29 Stats Chippac Ltd. Overhang integrated circuit package system
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
SG138501A1 (en) * 2006-07-05 2008-01-28 Micron Technology Inc Lead frames, microelectronic devices with lead frames, and methods for manufacturing lead frames and microelectronic devices with lead frames
US8120150B2 (en) * 2007-09-18 2012-02-21 Stats Chippac Ltd. Integrated circuit package system with dual connectivity
JP5341337B2 (ja) 2007-10-25 2013-11-13 スパンション エルエルシー 半導体装置及びその製造方法
US8269324B2 (en) * 2008-07-11 2012-09-18 Stats Chippac Ltd. Integrated circuit package system with chip on lead
US8022539B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Integrated circuit packaging system with increased connectivity and method of manufacture thereof
US9076776B1 (en) * 2009-11-19 2015-07-07 Altera Corporation Integrated circuit package with stand-off legs
DE102011109006A1 (de) * 2011-07-29 2013-01-31 Epcos Ag Gehäuse für einen Halbleiterchip und Halbleiterchip mit einem Gehäuse
KR101965127B1 (ko) 2012-10-29 2019-04-04 삼성전자 주식회사 반도체 패키지 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3279841B2 (ja) 1994-10-18 2002-04-30 三菱電機株式会社 樹脂封止型半導体装置、その製造方法およびその実施に用いる金型
JP3475306B2 (ja) 1994-10-26 2003-12-08 大日本印刷株式会社 樹脂封止型半導体装置の製造方法
JPH08222681A (ja) * 1995-02-14 1996-08-30 Toshiba Corp 樹脂封止型半導体装置
US5677566A (en) 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH098206A (ja) * 1995-06-19 1997-01-10 Dainippon Printing Co Ltd リードフレームおよびｂｇａタイプの樹脂封止型半導体装置
JPH098207A (ja) 1995-06-21 1997-01-10 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JPH0917910A (ja) * 1995-06-28 1997-01-17 Hitachi Ltd 半導体装置及びその製造方法、検査方法、実装基板
JP3565454B2 (ja) 1995-08-02 2004-09-15 大日本印刷株式会社 樹脂封止型半導体装置
JPH09246427A (ja) 1996-03-12 1997-09-19 Dainippon Printing Co Ltd 表面実装型半導体装置の製造方法および表面実装型半導体装置
JP3793628B2 (ja) * 1997-01-20 2006-07-05 沖電気工業株式会社 樹脂封止型半導体装置
KR100271657B1 (ko) * 1998-05-30 2000-11-15 김영환 칼럼 리드형 반도체 패키지 및 그 제조방법
KR100293815B1 (ko) * 1998-06-30 2001-07-12 박종섭 스택형 패키지

Also Published As

Publication number Publication date
TW503489B (en) 2002-09-21
JP2000183229A (ja) 2000-06-30
KR20000039786A (ko) 2000-07-05
KR100299384B1 (ko) 2001-10-29
US6297543B1 (en) 2001-10-02

Similar Documents

Publication Publication Date Title
JP3567219B2 (ja) チップスケールパッケージ
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US7893547B2 (en) Semiconductor package with a support structure and fabrication method thereof
US6995460B1 (en) Leadless plastic chip carrier with etch back pad singulation
US7371610B1 (en) Process for fabricating an integrated circuit package with reduced mold warping
JP4032063B2 (ja) 半導体装置の製造方法
US20030045032A1 (en) Leadframe, method of manufacturing the same, semiconductor device using the same, and method of manufacturing the device
US20040080025A1 (en) Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same
US20010008305A1 (en) Leadless plastic chip carrier with etch back pad singulation
KR20030031412A (ko) 리드 프레임과 그 제조 방법 및 그를 이용한 반도체장치의 제조 방법
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US7410830B1 (en) Leadless plastic chip carrier and method of fabricating same
JP2003309242A (ja) リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
JP2003309241A (ja) リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP2000077596A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US6380062B1 (en) Method of fabricating semiconductor package having metal peg leads and connected by trace lines
JP4018853B2 (ja) ターミナルランドフレーム
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP3916352B2 (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
US20070054438A1 (en) Carrier-free semiconductor package with stand-off member and fabrication method thereof
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP4121582B2 (ja) 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040512

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080625

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees