JP7241040B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP7241040B2
JP7241040B2 JP2020012414A JP2020012414A JP7241040B2 JP 7241040 B2 JP7241040 B2 JP 7241040B2 JP 2020012414 A JP2020012414 A JP 2020012414A JP 2020012414 A JP2020012414 A JP 2020012414A JP 7241040 B2 JP7241040 B2 JP 7241040B2
Authority
JP
Japan
Prior art keywords
layer
wiring board
outer edge
recess
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020012414A
Other languages
English (en)
Other versions
JP2021118325A (ja
Inventor
勝裕 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
NGK Electronics Devices Inc
Original Assignee
NGK Insulators Ltd
NGK Electronics Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd, NGK Electronics Devices Inc filed Critical NGK Insulators Ltd
Priority to JP2020012414A priority Critical patent/JP7241040B2/ja
Publication of JP2021118325A publication Critical patent/JP2021118325A/ja
Application granted granted Critical
Publication of JP7241040B2 publication Critical patent/JP7241040B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、配線基板に関し、特に、セラミックからなる絶縁体部を有する配線基板に関する。
特開2013-65602号公報(特許文献1)によれば、圧電振動子または半導体素子等の電子部品を搭載するための電子部品収納用パッケージが開示されている。そして、パッケージの収容部に電子部品が収容され、電子部品の各電極がパッケージの配線導体に電気的に接続される。その後、蓋体をパッケージの絶縁基体に接合することによって収容部が封止される。
具体的には、絶縁基体は、基本的に、セラミック焼結体等からなる絶縁層が上下に積層されて構成されている。絶縁基体の表面および内部には、電子部品と電気的に接続される配線導体が形成されている。また、絶縁基体の下面の外周部には、配線導体と電気的に接続された、外部接続用の端子電極が形成されている。また、絶縁基体の上面には、封止用メタライズ層が形成されている。封止用メタライズ層には、金属枠体を介して蓋体が接合される。
絶縁基体の側面には、上下方向に切り欠き部が形成されている。切り欠き部の表面には側面導体が形成されている。側面導体は、例えば、収容される電子部品の電気的特性を測定するための電気チェック端子である。切り欠き部の表面に形成された側面導体と電子部品との電気的な接続は、絶縁層の層間に形成された内部導体により行なわれている。
パッケージは、セラミックグリーンシート積層法により製作される。すなわち、各絶縁層となる複数のセラミックグリーンシートの表面に配線導体および内部導体となる金属ペーストが塗布され、これらのセラミックグリーンシートが積層され、そして焼成される。通常は、電子部品収納用パッケージとなる領域が母基板に縦横の並びに配列された多数個取り配線基板を個片に分割する方法により、複数の電子部品収納用パッケージが製作される。
特開2017-22334号公報(特許文献2)に記載の製造方法においては、多数個取り配線基板を分割溝で分割することによって、複数のセラミックパッケージが作製される。分割溝は、焼成前のセラミックグリーンシートの積層体に押圧刃を押圧することによって形成される。この押圧溝の形成は、積層体に設けられているメタライズ層の上面を押圧刃で押圧することによって形成される場合がある。この場合には、押圧刃の刃先がメタライズ層の上面から積層体の中に進入するのに伴って、押圧溝の壁面にメタライズ層が引き込まれる。
特開2013-65602号公報 特開2017-22334号公報
上記特開2013-65602号公報に記載されているように、パッケージは、切り欠き部(凹部)に設けられた側面導体(電極層)を有することがある。その場合、電極層とメタライズ層との間の絶縁信頼性が懸念されることがある。上記特開2017-22334号公報に記載されているように、分割溝の形成工程においてメタライズ層が積層体の中に進入することがあり、その場合、上記懸念は特に大きくなる。この懸念を避けるためにメタライズ層のパターンが単純に削られたとすると、熱応力へのメタライズ層の耐性が不十分となりやすい。
本発明は以上のような課題を解決するためになされたものであり、その目的は、熱応力へのメタライズ層の耐性を高めつつ、メタライズ層と、凹部に設けられた電極層との間での絶縁信頼性を高めることができる配線基板を提供することである。
一態様に従う配線基板は、絶縁体部と、凹部と、電極層と、メタライズ層とを含む。絶縁体部は、第1外縁を有する第1面と、第1面と反対であって第2外縁を有する第2面と、第1外縁および第2外縁を互いにつなぐ第3面と、を有しており、セラミックからなる。凹部は、第2面の第2外縁上の第1位置および第2位置のそれぞれから第1面の第1外縁へ向かって延びる第1縁および第2縁を有しており、第3面に設けられている。電極層は、第2面から離されており、第3面の凹部に設けられている。メタライズ層は、第2面に設けられており、第2面の第2外縁の一部に少なくとも凹部の外側において接しており、第1位置および第2位置から離されている。
メタライズ層は第3面上への突出部を有していてよい。
メタライズ層は、第2面の最大寸法が沿う仮想直線と第2面の第2外縁との交点に達していることが好ましい。
絶縁体部は、第2面をなす第1層と、第2面から離され、境界面を介して第1層に積層された第2層とを含んでよく、配線基板は、境界面に部分的に挿入され第3面において凹部の第1縁および第2縁のそれぞれから外側へ延びる導体パターンをさらに含んでよい。導体パターンは、第3面において凹部の第1縁および第2縁のそれぞれから外側へ第1寸法および第2寸法にわたって延びている。メタライズ層は、第2面の第2外縁において第1位置および第2位置のそれぞれから第1距離および第2距離離されている。第1距離および第2距離のそれぞれは第1寸法および第2寸法よりも大きいことが好ましい。
メタライズ層は第2外縁に沿って第1位置および第2位置の各々から0.150mm以上0.700mm以下離されていることが好ましい。
メタライズ層と、第1位置および第2位置の各々と、の間の最短距離は10μmより大きいことが好ましい。
メタライズ層は凹部に接していることが好ましい。
第2面は枠形状を有していてよく、絶縁体部は、枠形状に囲まれたキャビティを有していてよい。配線基板は、メタライズ層に接合された金属枠を含んでよい。
一態様に従う配線基板によれば、第1に、第2面上のメタライズ層が、第2面の第2外縁に接する部分を有している。これによって、メタライズ層が第2外縁に接しない場合に比して、メタライズ層の、応力への耐性を高めることができる。第2に、第2面上のメタライズ層が、第2の外縁において第1および第2位置から離されている。これによって、メタライズ層が第1および第2位置に接する場合に比して、第1および第2位置のそれぞれから延びる第1および第2縁を有する凹部に設けられた電極層と、メタライズ層との間での絶縁信頼性を高めることができる。以上から、熱応力へのメタライズ層の耐性を高めつつ、メタライズ層と、凹部に設けられた電極層との間での絶縁信頼性を高めることができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態における配線基板としての第1のパッケージの構成を概略的に示す平面図である。 図1の配線基板の底面図である。 図1の配線基板の側面図である。 実施の形態における配線基板としての第2のパッケージの構成を概略的に示す平面図である。 図1の一部拡大図である。 図3の一部拡大図である。 実施の形態における配線基板の製造方法の第1工程を概略的に示す部分平面図である。 図7の一部拡大図である。 図8の線IX-IXに沿う概略的な部分断面図である。 図8の線X-Xに沿う概略的な部分断面図である。 実施の形態における配線基板の製造方法の第2工程を概略的に示す部分平面図である。 図11の線XII-XIIに沿う概略的な部分断面図である。 図11の線XIII-XIIIに沿う概略的な部分断面図である。 第1の比較例における配線基板の製造方法の一工程を示す部分平面図である。 第2の比較例における配線基板の製造方法の一工程を示す部分平面図である。 第2の比較例における配線基板の構成を、メタライズ層が突出しやすい方向を示す矢印とともに、概略的に示す部分側面図である。 実施の形態における配線基板の構成を、メタライズ層が突出しやすい方向を示す矢印とともに、概略的に示す部分側面図である。
以下、図面に基づいて本実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
図1から図3のそれぞれは、本実施の形態における配線基板としてのパッケージ200(シールリング付きパッケージ)の構成を概略的に示す平面図、底面図および側面図である。図4は、本実施の形態における配線基板としてのパッケージ100(シールリングなしパッケージ)の構成を概略的に示す平面図である。パッケージ200はパッケージ100に、図3に示されるように、ろう材部31(接合部)によってシールリング30(金属枠)が接合されることによって構成されている。これ以外は、パッケージ100およびパッケージ200の構成は同様であるため、以下、これらについて一緒に説明する。図5および図6のそれぞれは、図1および図3の一部拡大図である。
パッケージ200は、絶縁体部10と、凹部CCと、側面電極層29(電極層)と、メタライズ層23と、ろう材部31と、シールリング30とを有している。絶縁体部10は、底面S1(第1面)と、上面S2(第2面)と、側面S3(第3面)とを有している。ここで、「底面」、「上面」および「側面」の文言は、本明細書における説明において絶縁体部10の複数の面を互いに区別しやすくするためのものであり、重力方向との関係を示唆するものではない。
絶縁体部10は、絶縁体セラミックからなる。絶縁体部10は、例えば、主成分としてアルミナを含有している。絶縁体部10は、第1層13と、第2層12と、第3層11とを有している。第1層13は上面S2をなしている。第1層13は枠形状を有しており、これに対応して、第1層13がなす上面S2も枠形状を有している。絶縁体部10は、第1層13の枠形状および上面S2の枠形状に囲まれた空間を含むキャビティCVを有している。第2層12は、上面S2から離されており、仮想的な境界面SBを介して第1層13に積層されている。第3層11は、第2層12に積層されており、底面S1をなしている。
底面S1は外縁EP1(第1外縁)を有している。上面S2は、底面S1と反対の面であり、外縁EP2(第2外縁)を有している。側面S3は、底面S1の外縁EP1と、上面S2の外縁EP2とを互いにつないでいる。典型的には、底面S1および上面S2は互いに平行であり、側面S3はこれらに垂直である。
凹部CCは側面S3に設けられている。凹部CCは上面S2の外縁EP2から底面S1の外縁EP1へ向かって延びている。本実施の形態においては凹部CCは底面S1の外縁EP1に達している。具体的には、凹部CCは、上面S2の外縁EP2上の、位置P1(第1位置)と位置P2(第2位置)との間の部分から、底面S1の外縁EP1へ向かって延びている。よって外縁EP2は、位置P1と位置P2とをつなぐ仮想直線VSに対して、上面S2の内側へ深さDCほど凹んでいる。図5に示されているように典型的には、凹部CCの両側において外縁EP2は、仮想直線VSに沿った区間を有している。
凹部CCは、上面S2の外縁EP2上の位置P1および位置P2のそれぞれから底面S1の外縁EP1へ向かって延びる左縁E1(第1縁)および右縁E2(第2縁)を有している。ここで、「左縁」および「右縁」の文言は、本明細書における説明において凹部CCの複数の縁を区別しやすくするためのものであり、凹部CCの縁の配置を当該文言自体によって限定するためのものではない。本実施の形態においては、左縁E1および右縁E2は底面S1の外縁EP1に達している。左縁E1と右縁E2とは略平行であることが好ましい。
さらにパッケージ200は、第3層11がなす底面S1に底面電極パターン20B,20C(図2)を有している。さらにパッケージ200は、厚み方向(図3および図6における縦方向)において第3層11と第2層12との間の位置に、電極パターン21A~21C(図1)と、導体パターン21L(図3)とを有している。電極パターン21A~21CはキャビティCVにおいて露出されている。導体パターン21Lは、電極パターン21Aから延びおり、第3層11と第2層12との間を通って側面S3に達している。さらにパッケージ200は、厚み方向において第2層12と第1層13との間の位置に、電極パターン22(図1)と、導体パターン22L(図3および図5)とを有している。電極パターン22はキャビティCVにおいて露出されている。導体パターン22Lは、電極パターン22から延びており、境界面SBに部分的に挿入されることによって第2層12と第1層13との間を通って、側面S3に達している。
さらにパッケージ200は、厚み方向において第3層11を貫通するビア電極21Q,21Rを有している。ビア電極21Qは底面電極パターン20Bと電極パターン21Bとを互いにつないでいる。ビア電極21Rは底面電極パターン20Cと電極パターン21Cとを互いにつないでいる。
側面電極層29は、上面S2から離されており、側面S3の凹部CCに設けられている。側面S3において側面電極層29に導体パターン21Lおよび22Lが接続されている。導体パターン22L(図5)は、側面S3において凹部CCの左縁E1および右縁E2のそれぞれから外側へ寸法WL1(第1寸法)および寸法WL2(第2寸法)にわたって延びている。導体パターン21Lも同様であってよい。
メタライズ層23は、少なくとも上面S2に設けられている。メタライズ層23は、上面S2上において枠形状に沿ってキャビティCVを囲むように延びている。パッケージ200においてはメタライズ層23へシールリング30がろう材部31(接合部)によって接合されている。
メタライズ層23は、後述するメタライズペースト層が焼成されることによって形成された導体からなり、側面電極層29、底面電極パターン20B,20C、電極パターン21A~21C、導体パターン21L、電極パターン22、導体パターン22L、およびビア電極21Q,21Rも同様である。メタライズペースト層は、金属の粉体を含み、さらに添加材の粉体を含んでよい。添加材の粉体は、絶縁体部10の組成と類似していることが好ましい。添加材が用いられる場合、メタライズ層23は、微視的に見れば導体と絶縁体とが混在した材料からなるが、巨視的に見れば導体層とみなすことができる。
パッケージ200は、モジュールを製造するために用いられるセラミックパッケージである。モジュールの製造においては、キャビティCV内において電極パターン21A~21C,22上に電子部品が搭載され、その後、シールリング30上に蓋(図示せず)が取り付けられる。これによって、密封された空間中に電子部品を有するモジュールが得られる。本実施の形態のパッケージ200は、キャビティCVを囲む枠形状を有する上面S2と、キャビティCVの底面との間の高さ位置に配置された電極パターン22を有しており、これは、片持ち梁のように支持される必要がある電子部品、具体的には水晶振動子または水晶発振器、を収容するのに適している。
シールリング30へは、典型的には、金属製の蓋がシーム溶接によって取り付けられる。なお変形例として、蓋は、ろう材部31およびシールリング30を有しないパッケージ100のメタライズ層23上に取り付けられてもよい。封止された電子部品への電気的接続は、底面電極パターン20B,20Cと、側面電極層29とによって確保され得る。底面電極パターン20B,20Cと、側面電極層29との用途は限定されないが、例えば、底面電極パターン20B,20Cが基板(図示せず)へのパッケージ200の実装のために用いられ、側面電極層29がパッケージ200内の電子部品の検査のために用いられる。
前述したように上面S2の外縁EP2は位置P1および位置P2を有しており、メタライズ層23は位置P1および位置P2から離されている。またメタライズ層23は、上面S2の外縁EP2の一部に、少なくとも凹部CCの外側において接している。本実施の形態においては、図4に示すように、メタライズ層23は、凹部CCに接している。
具体的には、メタライズ層23は、上面S2の外縁EP2において位置P1および位置P2のそれぞれから、凹部CCの外側へ向かって、距離WB1(第1距離)および距離WB2(第2距離)離されている。距離WB1および距離WB2はおおよそ同じであってよい。距離WB1および距離WB2のそれぞれは、前述した寸法WL1および寸法WL2よりも大きいことが好ましい。すなわち、WB1>WL1かつWB2>WL2が満たされることが好ましい。
またメタライズ層23は、上面S2上において、位置P1および位置P2のそれぞれから、最短距離DB1および最短距離DB2離されている。最短距離DB1および最短距離DB2はおおよそ同じであってよい。最短距離DB1および最短距離DB2のそれぞれは、位置P1および位置P2から、上面S2の外縁EP2の内側に向かう方向に沿っての距離であることが好ましく、この方向は、仮想直線VSと垂直であってよい。最短距離DB1および最短距離DB2の各々は、10μmより大きいことが好ましい。また最短距離DB1および最短距離DB2は凹部CCの深さDCよりも小さいことが好ましく、その場合、図5に示されているように、上面S2において、凹部CCのうち位置P1および位置P2の近傍を除く広い範囲がメタライズ層23に接する構成を得やすい。
詳しくは後述するが、メタライズ層23は、製造工程上の都合等に起因して、上面S2の外縁EP2から側面S3上への突出部23p(図17)を有していてよい。突出部23pが突出してよい範囲は、側面電極層29との電気的ショートを発生させない範囲に限られる。
仮想直線VL(図4において部分的に図示)は、上面S2の最大寸法が沿う仮想直線であり、図中、対角線的に延びている。メタライズ層23は、この仮想直線VLと上面S2の外縁EP2との交点PVに達していることが好ましい。
パッケージ200のシールリング30は、ろう材部31によってメタライズ層23に接合されている。ろう材部31は、メタライズ層23上においてシールリング30の外周に沿ってフィレット31fを有している。接合強度を高めるためには、フィレット31fの幅が、ある程度確保されていることが好ましい。よって、シールリング30の幅よりもメタライズ層23の幅の方が、ある程度大きいことが望ましい。シールリング30の材料は、金属であり、ここで金属は合金であってもよい。この合金は、例えば、主成分としての鉄にニッケルおよびコバルト等が配合されることによって構成されている。
なおメタライズ層23は、ろう材部31を用いてシールリング30が接合される前に、めっき層(図示せず)によって覆われることが好ましい。また、ろう材部31を用いてシールリング30が接合された後、これらろう材部31およびシールリング30の表面にめっき層(図示せず)が形成されることが好ましい。
図7は、パッケージ100(図4)の製造方法の第1工程を概略的に示す部分平面図である。この工程において、未だ焼成されていない仕掛基板500が準備される。仕掛基板500は平面視においてマトリクス状に配列された複数の製品領域500pを有している。製品領域500pの各々からパッケージ100が製造される。具体的には、仕掛基板500の焼成後、仕掛基板500を分割線BCに沿って分割することによって、複数のパッケージ100が切り出される。これにより多数のパッケージ100を効率よく製造することができる。なお焼成工程後かつ切断工程前に、ろう材部31を用いてシールリング30が取り付けられてよく、その場合、パッケージ200を効率よく製造することができる。
図8は図7の一部拡大図であり、図9および図10のそれぞれは線IX-IXおよび線X-X(図8)に沿う概略的な部分断面図である。グリーンシートG13、グリーンシートG12、グリーンシートG11、およびメタライズペースト層G23のそれぞれは、焼成工程によって、第1層13、第2層12、第3層11、およびメタライズ層23となるものである。図中、1対の製品領域500pが分割線BCを介して隣接している。一方の製品領域500pの凹部CCと、他方の製品領域500pの凹部CCとが分割線BCを介して対向することによって、貫通孔GCC(図8)が構成されている。貫通孔GCCを横断する分割線BCに沿って貫通孔GCCが分離されることによって、1対の凹部CCが形成されることになる。メタライズペースト層G23のパターンは、前述したメタライズ層23(図5)のパターンに対応しており、よって、分割線BCに沿った領域のうち、貫通孔GCCから離れた部分にはメタライズペースト層G23が印刷され、貫通孔GCCに隣接する部分にはメタライズペースト層G23が印刷されない。メタライズペースト層G23は、印刷されるときには流動性を有しているので、印刷によって形成されたメタライズペースト層G23の厚みは、図9および図10に示されているように、その縁において薄くなる。
焼成工程後に仕掛基板500を分割線BCに沿って容易に分割することができるようにするために、焼成工程前に分割線BCに沿って分割溝TR1,TR2(図11~図13)が形成される。分割溝TR1,TR2は、刃先TC(図9および図10)が底面S1および上面S2のそれぞれに平面視(図8)の分割線BCに沿って切り込みを入れることによって形成される。刃先TC(図9)によってメタライズペースト層G23に切り込みが入れられる際、矢印(図12)に示すように、メタライズペースト層G23が分割溝TR2の底部へ向かって引き込まれやすい。図12(貫通孔GCC(図11)から離れた領域)においては、メタライズペースト層G23の端部PPbの厚みは、その中央部PPaと同程度となる。一方、図13(貫通孔GCC(図11)に隣接する領域)においては、メタライズペースト層G23の端部PPbの厚みは、その中央部PPaに比べると、かなり小さくなる。その結果、メタライズペースト層G23を焼成することによって得られるメタライズ層23も、その外周側において局所的に薄い端部PPbを有することになる。しかしながら、上記のように外周側に薄い端部PPbが形成されやすい領域は、本実施の形態においては、凹部CCとなる貫通孔GCCの近傍領域(図13)に限られ、凹部CCとなる貫通孔GCCから離れた領域(図12)においては、薄くない端部PPbを形成することができる。よって、薄い端部PPbの存在に起因してのメタライズ層23の強度低下による悪影響は小さい。
第1の比較例の仕掛基板500X(図14)は、本実施の形態の仕掛基板500(図8)と異なり、凹部CCとなる貫通孔GCCの近傍だけでなくそこから遠い領域においても、分割線BC近傍においてメタライズペースト層G23が印刷されていない。この場合、メタライズペースト層G23の外周側の端部がすべて、(図12の端部PPbのようにではなく)図13の端部PPbのように薄くなる。その結果、メタライズペースト層G23から得られるメタライズ層23の強度低下による悪影響が大きい。
第2の比較例の仕掛基板500Y(図15)は、本実施の形態の仕掛基板500(図8)と異なり、上面S2(図9参照)の全体にメタライズペースト層G23が形成されている。この場合、図12に示す分割溝TR2中へのメタライズペースト層G23の引き込みが、貫通孔GCCの縁と分割線BCとの交点近傍においても生じる。この交点は、仕掛基板500Yから得られるパッケージ200Y(図16)における位置P1および位置P2に対応する。よって、上述したメタライズペースト層G23の引き込みは、矢印LP(図16)に示すように、位置P1および位置P2の近傍においても生じる。この引き込みに起因して生じ得る、メタライズ層23の突出部23pは、位置P1および位置P2の近傍から延びる部分を有し、よって側面電極層29に接近しやすい。具体的には、パッケージ200Yの突出部23pは、矢印NSに示すように、凹部CCの左縁E1および右縁E2のそれぞれから外側へ延びる導体パターン22Lに接近しやすい。その結果、メタライズ層23と側面電極層29との絶縁信頼性が低下しやすい。
これに対して本実施の形態のパッケージ200(図17)においては、メタライズ層23は凹部CCの位置P1から外側へ離れている。これにより、突出部23pが形成されたとしても、矢印NS(図17)に示すように、突出部23pを、側面電極層29および導体パターン22Lから十分に離しておくことができる。よって、メタライズ層23と側面電極層29との絶縁信頼性を確保しやすい。
本実施の形態によれば、第1に、上面S2上のメタライズ層23(図4)が、上面S2の外縁EP2に接する部分を有している。これによって、前述した理由で、メタライズ層23の強度低下を避けることができる。よって、メタライズ層23が外縁EP2に接しない場合(言い換えれば、図16の製造工程を用いる場合)に比して、メタライズ層23の、応力への耐性を高めることができる。第2に、上面S2上のメタライズ層23が、外縁EP2において位置P1,P2から離されている。これによって、メタライズ層が位置P1,P2に接する場合(言い換えれば、図16のパッケージ200Yの場合)に比して、位置P1,P2のそれぞれから延びる縁E1,E2を有する凹部CCに設けられた側面電極層29と、メタライズ層23との間での絶縁信頼性を高めることができる(図17参照)。以上から、熱応力へのメタライズ層23の耐性を高めつつ、メタライズ層23と、凹部CCに設けられた側面電極層29との間での絶縁信頼性を高めることができる。
メタライズ層23は、底面S1の外縁EP1へ向かって側面S3に突出部23p(図17の破線部)を有することがある。典型的には、側面S3が形成される分割工程によって1つの仕掛基板500から複数のパッケージ100(またはパッケージ200)を得る大量生産において、分割のきっかけとして用いられることになる分割溝TR1,TR2を焼成工程前に上面S2上に形成する際に、上述した突出部23pとなる部分が形成されやすい。この突出部23pが凹部CCに過度に接近することが、本実施の形態によれば避けられる。よって、メタライズ層23と、凹部CCに設けられた側面電極層29との間での絶縁信頼性を高める効果が、特に顕著に得られる。
なお、生産性の低下が許容されるのであれば、分割溝TR1,TR2を焼成工程前ではなく焼成工程後にレーザ加工によって形成することも可能である。その場合においても、当該加工時に分割溝TR1、TR2中に異物が侵入することによって、絶縁信頼性の問題が上記とほぼ同様に生じることがある。
メタライズ層23へのシールリング30もしくは蓋(図示せず)の接合工程、またはシールリング30への蓋の接合工程は、通常、加熱をともなう。この加熱に起因しての上面S2への熱応力の影響は、最大寸法が沿う仮想直線VL(図4)上において、特に大きくなりやすい。仮想直線VLと上面S2の外縁EP2との交点PV(図4)にメタライズ層23が達していることによって、このように大きくなりやすい熱応力へのメタライズ層23の耐性を高めることができる。
側面電極層29から延びる配線構造の形成の都合上、典型的には、側面S3において凹部CCの左縁E1および右縁E2のそれぞれから外側へ延びる導体パターン22L(図6)が形成される。その場合、メタライズ層23が導体パターン22Lを介して側面電極層29へ電気的にショートされやすくなる。本実施の形態によれば、このようなショートを避けやすくなる。よって、メタライズ層23と側面電極層29との間での絶縁信頼性を高める効果が、特に顕著に得られる。さらにこの効果は、図5を参照して、WB1>WL1かつWB2>WL2が満たされることによって、より確実に得られる。
メタライズ層23(図5)と、位置P1および位置P2の各々と、の間の最短距離は10μmより大きいことが好ましい。例えば図5においては、DB1>10μm、かつDB2>10μmとされることが好ましい。これにより、メタライズ層23と、凹部CCに設けられた側面電極層29との間での絶縁信頼性を高める効果を、より確実に得ることができる。
メタライズ層23(図4)は凹部CCに接していてよい。これにより、凹部CC近傍において、応力へのメタライズ層23の耐性を高めることができる。この場合において、メタライズ層23の、凹部CCに接する部分と、側面電極層29(図3)との間の絶縁信頼性は、製造方法上の配慮によって確保することができる。例えば、メタライズペースト層G23の印刷工程後かつ焼成工程前に、底面S1から上面S2へと貫通する打ち抜き加工によって凹部CCを形成することによって、メタライズペースト層G23が凹部CCへ向かって突出することが防止される。これにより、凹部CC内におけるメタライズ層23と側面電極層29との間での絶縁信頼性の低下を避けることができる。
本実施の形態においては、上面S2(図4)は枠形状を有しており、よって絶縁体部10は、枠形状に囲まれたキャビティCVを有している。この場合、上面S2上のメタライズ層23を、シールリング30(図3)または蓋(図示せず)を接合するために用いることができる。この接合時にメタライズ層23へ大きな熱応力が加わりやすい。本実施の形態によれば、この大きな応力へのメタライズ層23の耐性を高めることができる。特に、メタライズ層23へシールリング30が接合されるとき、通常、ろう付けのような工法が適用され、その際に、加熱がなされる。加熱によって膨張したシールリング30が元に戻るときに、メタライズ層23には大きな応力が加わる。また、シールリング30に対して金属製の蓋を接合するときも、通常、加熱をともなう。加熱によって膨張した金属製の蓋が元に戻るときに、メタライズ層23には大きな応力が加わる。本実施の形態によれば、このような大きな応力へのメタライズ層23の耐性を高めることができる。
メタライズ層23(図5)は外縁EP2に沿って位置P1および位置P2の各々から0.150mm以上0.700mm以下離されていることが好ましい。言い換えれば、距離WB1および距離WB2を距離WBと総称して、0.150mm≦WB≦0.700mmが満たされることが好ましい。WB≧0.150mmが満たされることによって、メタライズ層23と側面電極層29との間の電気的ショートを防止することができる。またWB≦0.700mmが満たされることによって、応力へのメタライズ層23の耐性を高めることができ、具体的には、熱応力が印加された際のメタライズ層23の剥がれを防止することができる。
上述した好適な距離WBの範囲を確めるために、図5に示された凹部CCおよびその近傍と同様の構成を有するパッケージを作製し、その評価を行った。その結果を下記に示す。
Figure 0007241040000001
上記表1を参照して、実験条件として、距離WBが、0.000mm、0.030mm、0.050mm、0.100mm、0.150mm、0.180mm、0.200mm、0.700mm、0.800mmまたは0.900mmとされた。また各条件に共通して、DB1=DB2=0.043mm、かつ、WL1=WL2=0.050mmの寸法が用いられた。各条件についてパッケージは30個作製された。そして各条件について、メタライズ層23と側面電極層29との間が電気的にショートされているパッケージの個数が数えられた。また各条件について、メタライズ層23の剥がれを有するパッケージ200の個数が数えられた。なおこの剥がれは、ろう材部31によってメタライズ層23にシールリング30が接合されるときに生じたものである。なおこの剥がれは、ろう付けに起因した熱応力に耐え得るほどの強度をメタライズ層23が有していなかった場合に生じたと考えられる。
上記表1の結果によれば、電気的ショートが、WB≧0.050mmであれば、ある程度抑制され、WB≧0.150mmであれば、完全に防止された。またメタライズ層23の剥がれが、WB≦0.800mmであれば、ある程度抑制され、WB≦0.700mmであれば、完全に防止された。よって、電気的ショートを防止し、かつメタライズ層23の剥がれを防止するためには、0.150mm≦WB≦0.700mmが満たされることが好ましいと考えられる。
この発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。例えば、上記(図5)では、理解を容易にするために距離WB1および距離WB2を同じ距離で説明したが、これに限定されず、メタライズ層23と位置P1との距離WB1は、メタライズ層23と位置P2との距離WB2と異なっていてもよい。
10 :絶縁体部
11 :第3層
12 :第2層
13 :第1層
20B,20C :底面電極パターン
21A~21C,22:電極パターン
21L,22L :導体パターン
21Q,21R :ビア電極
23 :メタライズ層
23p :突出部
29 :側面電極層
30 :シールリング(金属枠)
31 :ろう材部(接合部)
31f :フィレット
100,200 :パッケージ(配線基板)
500 :仕掛基板
500p :製品領域
BC :分割線
CC :凹部
CV :キャビティ
E1 :左縁(第1縁)
E2 :右縁(第2縁)
EP1 :第1外縁
EP2 :第2外縁
G11~G13 :グリーンシート
G23 :メタライズペースト層
GCC :貫通孔
P1 :第1位置
P2 :第2位置
S1 :底面(第1面)
S2 :上面(第2面)
S3 :側面(第3面)
SB :境界面
TC :刃先
TR1,TR2 :分割溝

Claims (10)

  1. 第1外縁を有する第1面と、前記第1面と反対であって第2外縁を有する第2面と、前記第1外縁および前記第2外縁を互いにつなぐ第3面と、を有し、セラミックからなる絶縁体部と、
    前記第2面の前記第2外縁上の第1位置および第2位置のそれぞれから前記第1面の前記第1外縁へ向かって延びる第1縁および第2縁を有し、前記第3面に設けられた凹部と、
    前記第2面から離され、前記第3面の前記凹部に設けられた電極層と、
    前記第2面に設けられ、前記第2面の前記第2外縁の一部に少なくとも前記凹部の外側において接し、前記第1位置および前記第2位置から離されたメタライズ層と、
    を備える、配線基板。
  2. 請求項1に記載の配線基板であって、
    前記メタライズ層は前記第3面上への突出部を有する、配線基板。
  3. 請求項1または2に記載の配線基板であって、
    前記メタライズ層は、前記第2面の最大寸法が沿う仮想直線と前記第2面の前記第2外縁との交点に達している、配線基板。
  4. 請求項1から3のいずれか1項に記載の配線基板であって、
    前記絶縁体部は、
    前記第2面をなす第1層と、
    前記第2面から離され、境界面を介して前記第1層に積層された第2層と、
    を含み、
    前記配線基板は、前記境界面に部分的に挿入され前記第3面において前記凹部の前記第1縁および前記第2縁のそれぞれから外側へ延びる導体パターンをさらに備える、
    配線基板。
  5. 請求項4に記載の配線基板であって、
    前記導体パターンは、前記第3面において前記凹部の前記第1縁および前記第2縁のそれぞれから外側へ第1寸法および第2寸法にわたって延びており、
    前記メタライズ層は、前記第2面の前記第2外縁において前記第1位置および前記第2位置のそれぞれから第1距離および第2距離離されており、前記第1距離および前記第2距離のそれぞれは前記第1寸法および前記第2寸法よりも大きい、
    配線基板。
  6. 請求項1から5のいずれか1項に記載の配線基板であって、
    前記メタライズ層は前記第2外縁に沿って前記第1位置および前記第2位置の各々から0.150mm以上0.700mm以下離されている、配線基板。
  7. 請求項1から6のいずれか1項に記載の配線基板であって、
    前記メタライズ層と、前記第1位置および前記第2位置の各々と、の間の最短距離は10μmより大きい、配線基板。
  8. 請求項1から7のいずれか1項に記載の配線基板であって、
    前記メタライズ層は前記凹部に接している、配線基板。
  9. 請求項1から8のいずれか1項に記載の配線基板であって、
    前記第2面は枠形状を有しており、前記絶縁体部は、前記枠形状に囲まれたキャビティを有している、配線基板。
  10. 請求項9に記載の配線基板であって、
    前記メタライズ層に接合された金属枠をさらに備える、配線基板。
JP2020012414A 2020-01-29 2020-01-29 配線基板 Active JP7241040B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020012414A JP7241040B2 (ja) 2020-01-29 2020-01-29 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020012414A JP7241040B2 (ja) 2020-01-29 2020-01-29 配線基板

Publications (2)

Publication Number Publication Date
JP2021118325A JP2021118325A (ja) 2021-08-10
JP7241040B2 true JP7241040B2 (ja) 2023-03-16

Family

ID=77175236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020012414A Active JP7241040B2 (ja) 2020-01-29 2020-01-29 配線基板

Country Status (1)

Country Link
JP (1) JP7241040B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179847A (ja) 2004-11-26 2006-07-06 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2009105224A (ja) 2007-10-23 2009-05-14 Yamaha Corp 半導体装置
JP2010010538A (ja) 2008-06-30 2010-01-14 Sumitomo Metal Electronics Devices Inc セラミックパッケージの製造方法及びセラミックパッケージ
JP2010011173A (ja) 2008-06-27 2010-01-14 Daishinku Corp ベース集合体およびベース集合体を用いた圧電デバイスの製造方法
JP2013232610A (ja) 2012-04-06 2013-11-14 Nichia Chem Ind Ltd 半導体装置
JP2017195316A (ja) 2016-04-22 2017-10-26 日本特殊陶業株式会社 セラミックパッケージおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179847A (ja) 2004-11-26 2006-07-06 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2009105224A (ja) 2007-10-23 2009-05-14 Yamaha Corp 半導体装置
JP2010011173A (ja) 2008-06-27 2010-01-14 Daishinku Corp ベース集合体およびベース集合体を用いた圧電デバイスの製造方法
JP2010010538A (ja) 2008-06-30 2010-01-14 Sumitomo Metal Electronics Devices Inc セラミックパッケージの製造方法及びセラミックパッケージ
JP2013232610A (ja) 2012-04-06 2013-11-14 Nichia Chem Ind Ltd 半導体装置
JP2017195316A (ja) 2016-04-22 2017-10-26 日本特殊陶業株式会社 セラミックパッケージおよびその製造方法

Also Published As

Publication number Publication date
JP2021118325A (ja) 2021-08-10

Similar Documents

Publication Publication Date Title
JP6671441B2 (ja) 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
US8878339B2 (en) Chip-component structure and method of producing same
WO2013099854A1 (ja) 配線基板および多数個取り配線基板
CN103141164A (zh) 元器件内置基板及其制造方法
KR20160110127A (ko) 세라믹패키지, 전자부품장치, 및 그 제조방법
JP7241040B2 (ja) 配線基板
JP2007234749A (ja) チップ状固体電解コンデンサの製造方法
JP5383407B2 (ja) 多数個取り配線基板
JP5725898B2 (ja) 電子部品収納用パッケージ
JP2020113722A (ja) パッケージ
JP4605945B2 (ja) 多数個取り配線基板、電子装置の製造方法
US10405430B2 (en) Ceramic substrate, electronic component, and method of manufacturing ceramic substrate
JP5383545B2 (ja) 多数個取り配線基板および配線基板
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法
JP6556004B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP6321477B2 (ja) 電子部品収納用パッケージ、パッケージ集合体および電子部品収納用パッケージの製造方法
JP4698473B2 (ja) 構造体の製造方法及び電子装置
JP2017188825A (ja) 圧電部品内蔵の電子部品及び圧電部品内蔵の電子部品の製造方法
WO2020218335A1 (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
WO2024161893A1 (ja) 圧電振動デバイスの製造方法、圧電振動デバイス、および、シート基板
JP6506132B2 (ja) 多数個取り配線基板および配線基板
JP4272560B2 (ja) 多数個取り配線基板
JP2001291796A (ja) 配線基板
JP2006041310A (ja) 多数個取り配線基板
JP2017011025A (ja) 電子部品収納用パッケージ、電子装置および電子モジュール

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230306

R150 Certificate of patent or registration of utility model

Ref document number: 7241040

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150