JP2001291838A5 - 半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器 - Google Patents
半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2001291838A5 JP2001291838A5 JP2001044744A JP2001044744A JP2001291838A5 JP 2001291838 A5 JP2001291838 A5 JP 2001291838A5 JP 2001044744 A JP2001044744 A JP 2001044744A JP 2001044744 A JP2001044744 A JP 2001044744A JP 2001291838 A5 JP2001291838 A5 JP 2001291838A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- manufacturing
- semiconductor wafer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
【0001】
【発明の属する技術分野】
本発明は、半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器に関する。
【発明の属する技術分野】
本発明は、半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器に関する。
本発明は、上記問題を解消するためになされたもので、側面から電気的な接続をとることができる半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器を提供することを目的としている。
Claims (12)
- 能動素子形成面に電極が形成されてなる半導体チップの製造方法において、
前記半導体チップの集合体である半導体ウエハの前記電極が設けられた第1の面に、絶縁性を有する下部保護膜を形成する第1の工程と、
前記下部保護膜の、少なくとも前記電極上に設けられた部分を除去する第2の工程と、
前記下部保護膜に導電膜を形成する第3の工程と、
前記導電膜の、少なくとも単一の半導体チップとなる領域内に形成された電極同士を接続している部分を除去する第4の工程と、
前記下部保護膜及び前記導電膜に、絶縁性を有するとともに、少なくとも前記導電膜が被覆される厚さを有する上部保護膜を形成する第5の工程と、
前記半導体ウエハを前記半導体チップごとに断裁する第6の工程と、
を少なくとも有することを特徴とする半導体チップの製造方法。 - 前記第1の工程において、前記第1の面に有機系材料を塗布することを特徴とする請求項1に記載の半導体チップの製造方法。
- 前記第2の工程において、前記第1の保護膜の、少なくとも前記電極上に設けられた部分をエッチングにより除去することを特徴とする請求項1または請求項2に記載の半導体チップの製造方法。
- 前記第3の工程において、前記下部保護膜にメッキより金属膜を形成することを特徴とする請求項1ないし請求項3のいずれかに記載の半導体チップの製造方法。
- 前記第3の工程と前記第4の工程の間に、前記導電膜の前記電極上に形成された部位に導電性材料を配置する工程と、
前記第6の工程の後に、前記能動素子形成面と略直交する方向から前記半導体チップを加圧するとともに、前記能動素子形成面を加熱する工程と、
を有することを特徴とする請求項1ないし請求項4のいずれかに記載の半導体チップの製造方法。 - 前記第6の工程において、
前記半導体ウエハの第2の面側をウエハシートに貼り付けて、前記半導体ウエハを前記第1の面側からハーフダイシングし、
前記半導体ウエハを前記第2の面側から研磨して前記半導体ウエハを断裁することを特徴とする請求項1ないし請求項5のいずれかに記載の半導体チップの製造方法。 - 能動素子形成面に電極が形成されてなる半導体チップの製造方法において、
前記半導体チップの集合体である半導体ウエハの前記電極が設けられた第1の面に、端子材を前記電極上に形成する第1の工程と、
前記第1の面に、絶縁性を有するとともに、少なくとも前記端子材が被覆される厚さを有する保護膜を形成する第2の工程と、
前記半導体ウエハを前記半導体チップごとに断裁する第3の工程と、
を少なくとも有し、
前記第1の工程において、インクジェットノズルからの吹き付けにより端子材を形成することを特徴とする半導体チップの製造方法。 - 前記第3の工程において、
前記半導体ウエハの第2の面側をウエハシートに貼り付けて、前記半導体ウエハを前記第1の面側からハーフダイシングし、
前記半導体ウエハを前記第2の面側から研磨して前記半導体ウエハを断裁することを特徴とする請求項7に記載の半導体チップの製造方法。 - 請求項1から請求項8のいずれかに記載された方法によって製造された半導体チップ。
- 請求項9に記載された半導体チップを有する半導体装置。
- 請求項10に記載された半導体装置が搭載された回路基板。
- 請求項10に記載された半導体装置を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001044744A JP4158008B2 (ja) | 1999-11-16 | 2001-02-21 | 半導体チップの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32558199 | 1999-11-16 | ||
JP11-325581 | 1999-11-16 | ||
JP2001044744A JP4158008B2 (ja) | 1999-11-16 | 2001-02-21 | 半導体チップの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000309006A Division JP3614099B2 (ja) | 1999-11-16 | 2000-10-10 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001291838A JP2001291838A (ja) | 2001-10-19 |
JP2001291838A5 true JP2001291838A5 (ja) | 2005-06-16 |
JP4158008B2 JP4158008B2 (ja) | 2008-10-01 |
Family
ID=26571878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001044744A Expired - Fee Related JP4158008B2 (ja) | 1999-11-16 | 2001-02-21 | 半導体チップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4158008B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2832941B1 (fr) * | 2001-11-30 | 2004-09-24 | Gemplus Card Int | Nettoyage de tetes de jet de matiere |
JP2007005782A (ja) * | 2005-05-27 | 2007-01-11 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
JP4835048B2 (ja) * | 2005-06-24 | 2011-12-14 | パナソニック電工株式会社 | マイクロ構造体 |
US7927920B2 (en) * | 2007-02-15 | 2011-04-19 | Headway Technologies, Inc. | Method of manufacturing electronic component package, and wafer and substructure used for manufacturing electronic component package |
US7906838B2 (en) * | 2007-07-23 | 2011-03-15 | Headway Technologies, Inc. | Electronic component package and method of manufacturing same |
-
2001
- 2001-02-21 JP JP2001044744A patent/JP4158008B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI565021B (zh) | 連接器總成及其製造方法 | |
US6121119A (en) | Resistor fabrication | |
JP2007013092A5 (ja) | ||
KR970067892A (ko) | 고주파 집적회로장치 및 그 제조방법 | |
US8435837B2 (en) | Panel based lead frame packaging method and device | |
JP2003031730A5 (ja) | ||
US7525140B2 (en) | Integrated thin film capacitors with adhesion holes for the improvement of adhesion strength | |
US11749589B2 (en) | Module | |
WO2006023034A3 (en) | Probe pad arrangement for an integrated circuit and method of forming | |
JP2001291838A5 (ja) | 半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器 | |
US9474162B2 (en) | Circuit substrate and method of manufacturing same | |
JP2021002644A5 (ja) | ||
EP3457434B1 (en) | Method for producing a semiconductor substrate for a power semiconductor module arrangement | |
US9806145B2 (en) | Passive chip device and method of making the same | |
JP2005260079A5 (ja) | ||
WO2011086796A1 (ja) | コンデンサ内蔵基板の製造方法 | |
JP2004079710A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4671511B2 (ja) | 配線基板の製造方法 | |
US7592203B2 (en) | Method of manufacturing an electronic protection device | |
JP3826046B2 (ja) | 抵抗器およびその製造方法 | |
JP4424298B2 (ja) | 電子部品 | |
TWI313875B (ja) | ||
JP2001326447A (ja) | プリント回路基板の製造方法およびプリント回路基板 | |
JP2743524B2 (ja) | 混成集積回路装置 | |
CN101866905B (zh) | 基板结构及其制造方法 |