JP2001291838A - 半導体チップ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 側面から電気的導通を確保できる半導体装置
を提供すること。 【解決手段】 半導体チップ１０の能動素子形成面１８
に、複数層の保護膜２０Ａ、２０Ｂを設けている。保護
膜２０Ａ、２０Ｂはポリイミド樹脂から形成され、柔軟
性を有する。電極パッド１２Ａ、１２Ｂ上に電気的に接
続された端子１４Ａ、１４Ｂが、能動素子形成面１８か
ら離隔して設けられる。端子１４Ａ、１４Ｂは、保護膜
２０Ａ、２０Ｂの側面２８Ａ、２８Ｂから露出してい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体チップ及び
その製造方法、半導体装置及びその製造方法、回路基板
並びに電子機器に関する。

【０００２】

【背景技術】半導体装置の分野においては、近年半導体
装置の小型化、軽量化を目的として、単一のパッケージ
内に複数の半導体チップを設ける、特に各半導体チップ
を積層状態に設けるものが多く開発されてきた。このよ
うな半導体装置は、マルチチップパッケージ（ＭＣ
Ｐ）、またはマルチチップモジュール（ＭＣＭ）と呼ば
れている。このような装置の具体的な例としては、実開
昭６２−１５８８４０号の発明が挙げられる。すなわ
ち、単一のセラミック・パッケージにおいて複数のチッ
プを積層し、各チップの電極をワイヤーで接続するもの
である。また、別な事例として、特開平１１−１３５７
１１号の発明のように、インターポーザと呼ばれる配線
基板に半導体チップを実装し、インターポーザ同士を相
互に接続するとともに、積層して単一の半導体装置とす
るものである。

【０００３】

【発明が解決しようとする課題】ところが、通常の半導
体チップにおいては、その周側面において電気的導通を
確保することができない。よって、実開昭６２−１５８
８４０号の発明の場合、積層される半導体チップの大き
さが略同一の場合には、最上部に位置する半導体チップ
以外のものは、その電極が上位に位置する半導体チップ
で隠された状態になるので、それらのボンディングは困
難となる。また、特開平１１−１３５７１１号の発明に
おいては、略同一の大きさの半導体チップを積層して単
一の半導体装置とすることは容易にできるが、各半導体
チップをインターポーザに実装し、さらにインターポー
ザ間の電気的接続を確保するので、実開昭６２−１５８
８４０号の発明よりもはるかに複雑な製造工程を要する
ことになる。

【０００４】本発明は、上記問題を解消するためになさ
れたもので、側面から電気的な接続をとることができる
半導体チップ及びその製造方法、半導体装置及びその製
造方法、回路基板並びに電子機器を提供することを目的
としている。

【０００５】

【課題を解決するための手段】（１）本発明は、能動素
子形成面に電極が形成されてなる半導体チップにおい
て、絶縁性を有するとともに、前記能動素子形成面に形
成されてなる２層以上の保護膜と、前記電極に電気的に
接続されるとともに、一部を前記保護膜の側面に露出し
て、前記保護膜毎に形成されてなる端子と、を有するこ
とを特徴とする半導体チップである。

【０００６】このように構成した本発明においては、半
導体チップの側面を当該半導体チップの電気的な接続に
利用でき、半導体チップを複数層積層する構成を持つマ
ルチチップパケージに好適な半導体チップを提供でき
る。また、端子を保護膜毎に形成、つまり上下に配置さ
れた多層構造としているので、電極ピッチがかなり狭隘
な場合でも、十分に端子ピッチを確保することができ
る。

【０００７】（２）この半導体チップにおいて、前記能
動素子形成面に２層の保護膜を積層し、前記能動素子形
成面の直上に形成された第１の前記保護膜において、当
該第１の前記保護膜の前記電極に対応する部位に少なく
とも１つのビアホールを形成して、前記ビアホールに導
電材を充填し、前記第１の前記保護膜上に形成された第
２の前記保護膜において、当該第２の前記保護膜の前記
端子を前記導電材に接続して、当該第２の前記保護膜の
前記端子を前記電極に電気的に接続してもよい。

【０００８】これによれば、第２の保護膜の端子を導電
材に接続することにより、当該端子と任意の電極とを容
易に電気的に接続できる。

【０００９】（３）この半導体チップにおいて、前記能
動素子形成面に３層以上の保護膜を積層し、前記能動素
子形成面の直上に形成された第１の前記保護膜におい
て、当該第１の前記保護膜の前記電極に対応する部位に
少なくとも１つのビアホールを形成して、前記ビアホー
ルに導電材を充填し、前記第１の前記保護膜の上方に形
成された前記保護膜のうち最上層以外の第２の前記保護
膜において、当該第２の前記保護膜の直下の保護膜に形
成された前記導電材に対応する部位に少なくとも１つの
ビアホールを形成して、前記ビアホールに導電材を充填
し、最上層に形成された第３の前記保護膜において、当
該第３の前記保護膜の前記端子を前記導電材に接続し
て、当該第３の前記保護膜の前記端子を前記電極に電気
的に接続してもよい。

【００１０】これによれば、端子を３層以上の多層構造
とすることができる。よって、例えば、能動素子形成面
の縁辺部に形成された電極を第１の保護膜の端子と、縁
辺部のやや内側に形成された電極を第２の保護膜の端子
と、能動素子形成面の中央に形成された電極を第３の保
護膜の端子と接続するなど、半導体チップの電極の形成
部位の自由度が高まる。

【００１１】（４）本発明は、能動素子形成面に電極が
形成されてなる半導体チップの製造方法において、前記
半導体チップの集合体である半導体ウエハの前記電極が
設けられた第１の面に、絶縁性を有する下部保護膜を形
成する第１の工程と、前記下部保護膜の、少なくとも前
記電極上に設けられた部分を除去する第２の工程と、前
記下部保護膜に導電膜を形成する第３の工程と、前記導
電膜の、少なくとも単一の半導体チップとなる領域内に
形成された電極同士を接続している部分を除去する第４
の工程と、前記下部保護膜及び前記導電膜に、絶縁性を
有するとともに、少なくとも前記導電膜が被覆される厚
さを有する上部保護膜を形成する第５の工程と、前記半
導体ウエハを前記半導体チップごとに断裁する第６の工
程と、を少なくとも有することを特徴とする半導体チッ
プの製造方法である。

【００１２】このように構成した本発明においては、側
面において電気的接続を行うことが可能な半導体チップ
を容易に製造できる。くわえて、１つの保護膜を上部保
護膜と下部保護膜との２層からなるものとしたので、端
子を能動素子形成面から離隔して設けることが容易にで
きる。

【００１３】（５）この半導体チップの製造方法におい
て、前記第１の工程において、前記第１の面に有機系材
料を塗布してもよい。

【００１４】これによれば、保護膜を能動素子形成面に
自在の厚さで形成することができる。

【００１５】（６）この半導体チップの製造方法におい
て、前記第２の工程において、前記第１の保護膜の、少
なくとも前記電極上に設けられた部分をエッチングによ
り除去してもよい。

【００１６】これによれば、保護膜を選択的に除去する
ことが容易にできる。

【００１７】（７）この半導体チップの製造方法におい
て、前記第３の工程において、前記下部保護膜にメッキ
より金属膜を形成してもよい。

【００１８】これによれば、端子を任意の形状で形成す
ることが容易にできる。

【００１９】（８）この半導体チップの製造方法におい
て、前記第３の工程と前記第４の工程の間に、前記導電
膜の前記電極上に形成された部位に導電性材料を配置す
る工程と、前記第６の工程の後に、前記能動素子形成面
と略直交する方向から前記半導体チップを加圧するとと
もに、前記能動素子形成面を加熱する工程と、を有して
もよい。

【００２０】これによれば、導電膜上に形成された導電
性材料を半導体チップの周側面からせり出させることが
容易にできる。

【００２１】（９）この半導体チップの製造方法におい
て、前記第６の工程において、前記半導体ウエハの第２
の面側をウエハシートに貼り付けて、前記半導体ウエハ
を前記第１の面側からハーフダイシングし、前記半導体
ウエハを前記第２の面側から研磨して前記半導体ウエハ
を断裁してもよい。

【００２２】これによれば、薄型の半導体チップを製造
する場合、半導体ウエハを能動素子形成面側からハーフ
ダイシングした後に、裏面を研磨することにより、半導
体チップに断裁するので、チッピングの発生を低減する
ことができる。また、保護膜を設けているので、上記工
程において、当該保護膜が半導体ウエハの補強材の役割
を果たす。

【００２３】（１０）本発明は、能動素子形成面に電極
が形成されてなる半導体チップの製造方法において、前
記半導体チップの集合体である半導体ウエハの前記電極
が設けられた第１の面に、端子材を前記電極上に形成す
る第１の工程と、前記第１の面に、絶縁性を有するとと
もに、少なくとも前記端子材が被覆される厚さを有する
保護膜を形成する第２の工程と、前記半導体ウエハを前
記半導体チップごとに断裁する第３の工程と、を少なく
とも有し、前記第１の工程において、インクジェットノ
ズルからの吹き付けにより端子材を形成することを特徴
とする半導体チップの製造方法である。

【００２４】このように構成した本発明においては、側
面において電気的接続を行うことが可能な半導体チップ
を容易に製造でき、端子材を所定の大きさで迅速に形成
することができる。なお、端子材については、少なくと
も単一の半導体チップに形成された端子材同士が離隔す
るように形成することが好ましい。また、最初にこれら
の端子材同士を一体的に形成し、次にこれらの端子同士
をエッチングするなどの方法により離隔させるようにし
ても良い。

【００２５】（１１）この半導体チップの製造方法にお
いて、前記第３の工程において、前記半導体ウエハの第
２の面側をウエハシートに貼り付けて、前記半導体ウエ
ハを前記第１の面側からハーフダイシングし、前記半導
体ウエハを前記第２の面側から研磨して前記半導体ウエ
ハを断裁してもよい。

【００２６】これによれば、薄型の半導体チップを製造
する場合、半導体ウエハを能動素子形成面側からハーフ
ダイシングした後に、裏面を研磨することにより、半導
体チップに断裁するので、チッピングの発生を低減する
ことができる。また、保護膜を設けているので、上記工
程において当該保護膜が半導体ウエハの補強材の役割を
果たす。

【００２７】（１２）本発明は、能動素子形成面に電極
が形成されてなる半導体チップにおいて、絶縁性を有す
るとともに、前記能動素子形成面に形成されてなる少な
くとも１層の保護膜と、前記電極に電気的に接続される
とともに、一部が前記保護膜の側面に露出する端子と、
前記端子上に形成されてなり、一部が前記保護膜の側面
に露出する導電性材料と、を有する半導体チップであ
る。

【００２８】このように構成した本発明においては、半
導体チップの側面を当該半導体チップの電気的な接続に
利用でき、半導体チップを複数層積層する構成を持つマ
ルチチップパケージに好適な半導体チップを提供でき
る。

【００２９】（１３）この半導体チップにおいて、複数
層の前記保護膜が形成され、複数の前記端子が形成さ
れ、それぞれの前記端子は、いずれかの前記保護膜上に
形成されていてもよい。

【００３０】これによれば、端子を保護膜毎に形成、つ
まり上下に配置された多層構造としているので、電極ピ
ッチがかなり狭隘な場合でも、十分に端子ピッチを確保
することができる。

【００３１】（１４）本発明は、能動素子形成面に電極
が形成されてなる半導体チップにおいて、絶縁性を有す
るとともに、前記能動素子形成面に形成されてなる少な
くとも１層の保護膜と、前記電極に電気的に接続された
端子と、を有し、前記電極の一部は、前記保護膜の側面
に露出してなり、前記端子の一部は、前記保護膜の側面
における前記電極の露出部の直上に露出してなる半導体
チップである。

【００３２】このように構成した本発明においては、半
導体チップの側面を当該半導体チップの電気的な接続に
利用でき、半導体チップを複数層積層する構成を持つマ
ルチチップパケージに好適な半導体チップを提供でき
る。

【００３３】（１５）本発明は、能動素子形成面に電極
が形成されてなる半導体チップにおいて、絶縁性を有す
るとともに、前記能動素子形成面に形成されてなる少な
くとも１層の保護膜と、前記電極に電気的に接続される
とともに、前記能動素子形成面の直上において、一部が
前記保護膜の側面に露出してなる端子と、を有し、前記
電極は、前記保護膜及び前記端子の少なくとも一方によ
って、露出しないように覆われてなる半導体チップであ
る。

【００３４】このように構成した本発明においては、半
導体チップの側面を当該半導体チップの電気的な接続に
利用でき、半導体チップを複数層積層する構成を持つマ
ルチチップパケージに好適な半導体チップを提供でき
る。

【００３５】（１６）本発明に係る半導体装置は、複数
の電極が形成されてなる半導体チップと、前記電極が形
成された面に形成されてなる絶縁層と、前記絶縁層の側
面から露出する複数の端子と、を有し、いずれかの前記
端子と他のいずれかの前記端子とは、前記電極が形成さ
れた面から異なる高さで、前記絶縁層の側面から露出し
てなる。

【００３６】本発明によれば、絶縁層の側面から露出す
る端子によって、電気的な接続をとることができる。ま
た、高さ方向において異なる位置に複数の端子が露出す
るので、端子の露出部のピッチを大きくすることができ
る。

【００３７】（１７）この半導体装置において、複数層
の前記絶縁層が形成され、それぞれの前記端子は、いず
れかの前記絶縁層上に形成されていてもよい。

【００３８】（１８）この半導体装置において、少なく
とも１つの前記絶縁層には、前記絶縁層の積層方向の電
気的な接続を図るビアが形成されてなり、前記ビアが形
成された前記絶縁層よりも上に形成された少なくとも１
つの前記端子は、前記ビアに電気的に接続されていても
よい。

【００３９】こうすることで、絶縁層と端子の多層構造
を簡単に形成することができる。

【００４０】（１９）この半導体装置において、積層さ
れた一対の前記絶縁層の間に前記端子が形成されていて
もよい。

【００４１】（２０）この半導体装置において、隣同士
の前記端子のピッチは、隣同士の前記電極のピッチより
も広く形成されていてもよい。

【００４２】こうすることで、電気的な接続部のピッチ
変換を行うことができる。

【００４３】（２１）この半導体装置において、３つ以
上の前記端子における前記絶縁層からの露出部は、千鳥
状に並んでいてもよい。

【００４４】こうすることで、大きなピッチをもって端
子の露出部を配列することができる。

【００４５】（２２）本発明に係る半導体装置の製造方
法は、半導体ウエハの複数の電極が設けられた面に、ダ
イシングラインをまたいで絶縁層を形成し、導電膜を、
前記ダイシングラインをまたいで前記絶縁層に形成し、
前記半導体ウエハをダイシングすることを含み、前記ダ
イシング工程で、前記導電膜及び前記絶縁層を切断し
て、前記導電膜の切断面を前記絶縁層の切断面から露出
させる。

【００４６】本発明によれば、絶縁層の側面から端子
（導電膜）が露出した半導体装置を簡単に製造すること
ができる。絶縁層の側面から露出する端子によって、電
気的な接続をとることができる。

【００４７】（２３）本発明に係る半導体装置の製造方
法は、半導体チップの複数の電極が形成された面に絶縁
層を形成し、複数の端子を形成し、いずれかの前記端子
と他のいずれかの前記端子とが、前記電極が形成された
面から異なる高さで、前記絶縁層の側面から露出するよ
うに、前記複数の端子を形成する。

【００４８】本発明によれば、絶縁層の側面から端子が
露出する半導体装置を製造することができる。この半導
体装置によれば、端子によって電気的な接続をとること
ができる。また、高さ方向において異なる位置に複数の
端子が露出するので、端子の露出部のピッチを大きくす
ることができる。

【００４９】（２４）この半導体装置の製造方法におい
て、複数層の前記絶縁層を形成し、それぞれの前記端子
を、いずれかの前記絶縁層上に形成してもよい。

【００５０】（２５）この半導体装置の製造方法におい
て、少なくとも１つの前記絶縁層に、前記絶縁層の積層
方向の電気的な接続を図るビアを形成し、前記ビアが形
成された前記絶縁層よりも上に、少なくとも１つの前記
端子を、前記ビアに電気的に接続して形成してもよい。

【００５１】こうすることで、絶縁層と端子の多層構造
を簡単に形成することができる。

【００５２】（２６）この半導体装置の製造方法におい
て、積層された一対の前記絶縁層の間に前記端子を形成
してもよい。

【００５３】（２７）この半導体装置の製造方法におい
て、隣同士の前記端子のピッチが、隣同士の前記電極の
ピッチよりも広くなるように、前記複数の端子を形成し
てもよい。

【００５４】こうすることで、電気的な接続部のピッチ
変換を行うことができる。

【００５５】（２８）この半導体装置の製造方法におい
て、３つ以上の前記端子が、千鳥状に並ぶように、前記
複数の端子を形成してもよい。

【００５６】こうすることで、大きなピッチをもって端
子の露出部を配列することができる。

【００５７】（２９）本発明に係る半導体チップは、上
述した方法によって製造されたものである。

【００５８】（３０）本発明に係る半導体装置は、上述
した方法によって製造されたものである。

【００５９】（３１）本発明に係る回路基板は、上述し
た半導体装置が搭載されたものである。

【００６０】（３２）本発明に係る電子機器は、上述し
た半導体装置を有する。

【００６１】

【発明の実施の形態】以下、本発明の実施の形態を説明
するが、本発明は、以下の実施の形態に限定されるもの
ではない。なお、本願には、半導体チップ及び半導体装
置に係る発明が記載されているが、いずれの場合でも、
半導体チップに保護材、絶縁膜、端子等の部材が設けら
れている。

【００６２】したがって、半導体チップに係る発明を、
半導体装置に係る発明として捉えても良いし、その逆も
可能である。また、半導体チップに係る発明の実施の形
態について説明した内容は、半導体装置に係る発明の実
施の形態に適用しても良いし、その逆も可能である。

【００６３】同様に、半導体チップの製造方法に係る発
明を、半導体装置の製造方法に係る発明として捉えても
良いし、その逆も可能である。また、半導体チップの製
造方法に係る発明の実施の形態について説明した内容
は、半導体装置の製造方法に係る発明の実施の形態に適
用しても良いし、その逆も可能である。

【００６４】以下の説明において、いずれかの実施の形
態で説明した内容は、他の実施の形態に適用することも
できる。

【００６５】（第１の実施の形態）図１は、本発明の第
１の実施の形態に係る保護膜を多層化した半導体チップ
を示す断面図である。

【００６６】半導体チップ１０の能動素子形成面１８に
おいて、その縁辺近くに電極パッド１２Aを設け、その
内側の領域に電極パッド１２Ｂを設けている。よって、
半導体チップ１０は、電極パッド１２Ａ、１２Ｂが２列
に配置されている。電極パッド１２Ａは、半導体チップ
１０の能動素子形成面１８の周辺部の相対向する２辺に
形成されていてもよいし、当該周辺部の４辺等その他の
数の辺に設けられていても良い。電極パッド１２Ａ、１
２Ｂは、アルミニウム（Ａｌ）、アルミニウム−シリコ
ン（Ａｌ−Ｓｉ）、銅、アルミニウム−シリコン−銅
（Ａｌ−Ｓｉ−Ｃｕ）など一般的に電極や配線として用
いられているものであれば、どのような材質のものであ
っても良い。また、電極パッド１２Ａ、１２Ｂ上に、端
子１４Ａ又はビアコンタクト２４との接続が容易で安定
的に行えるように、一般的にアンダーバンプメタルとし
て知られているような金属層（例えば、Ｔｉ−Ｗ、Ｐｔ
−Ａｕ、Ｎｉ、Ｃｕ−Ａｕなど）を形成し、その上に端
子１４Ａ又はビアコンタクト２４を形成しても良い。半
導体チップ１０の能動素子形成面１８または側面２２
に、ポッティング、蒸着、トランスファーモールドなど
の方法で絶縁膜を形成しても良い。

【００６７】能動素子形成面１８の直上に保護膜（下部
保護膜）２０Ａと、保護膜２０Ａの上に設けられる保護
膜（上部保護膜）２０Ｂとを設けている。半導体チップ
１０は、電極パッド１２Ａ、１２Ｂが設けられている能
動素子形成面１８の全面に保護膜２０Ａ、２０Ｂを設け
ている。保護膜２０Ａ、２０Ｂは、端子１４Ａ、１４Ｂ
を被覆可能な厚さがあればいずれの厚さにしても良い。
例えば、半導体チップ１０が５０μｍと極めて薄型であ
る場合など、半導体チップ１０の補強材としての作用を
発揮させるために、例えば５０μｍ以上の厚さを持つよ
うに形成しても良い。逆に、半導体チップ１０が十分な
厚さを持つ場合は、端子１４Ａ、１４Ｂを被覆可能な最
低限必要な厚さにしても良い。

【００６８】保護膜２０Ａ、２０Ｂは、後述する方法に
より、ポリイミド樹脂から形成されており、柔軟性を有
する。ポリイミドは、柔軟性を有するので、外部から加
わる衝撃から端子１４Ａ、１４Ｂを保護する。保護膜２
０Ａ、２０Ｂの材質は、ポリイミド樹脂に限られるもの
ではなく、柔軟性および耐熱性に富むシリコン樹脂およ
び液晶樹脂も好ましく用いることができる。くわえて、
ＰＥＴ、ＡＢＳ、ＢＣＢなどの樹脂を用いても良い。

【００６９】半導体チップ１０の能動素子形成面１８
は、保護膜２０Ａ、２０Ｂによって全面的に被覆されて
いるので、能動素子形成面１８側から電気的に接続され
ない。

【００７０】そして、保護膜２０Ａにおいて、端子１４
Ａと、端子１４Ａと同一工程において同一形状に形成さ
れるビアコンタクト（ビア）２４とを設けている。さら
に、端子１４Ａを電極パッド１２Ａに接続し、ビアコン
タクト２４を電極パッド１２Ｂに接続したものとしてい
る。また、保護膜２０Ｂに形成された端子１４Ｂは、ビ
アコンタクト２４に接続した状態に設けられている。よ
って、半導体チップ１０においては、電極パッド１２Ａ
は保護膜２０Ａに設けられた端子１４Ａによって外部接
続可能になされ、電極パッド１２Ｂは保護膜２０Ｂに設
けられた端子１４Ｂによって外部接続可能になされてい
る。

【００７１】電極パッド１２Ａ上には、端子１４Ａが電
極パッド１２Ａに接続されるとともに、能動素子形成面
１８から離隔して設けられている。端子１４Ａ、１４Ｂ
は、能動素子形成面１８から離隔した状態に設けられて
いるので、能動素子形成面１８に接することに起因する
短絡の発生が防止される。また、端子１４Ａ、１４Ｂ
は、保護膜２０Ａ、２０Ｂの側面２８Ａ、２８Ｂにおい
て露出部１６Ａ、１６Ｂが外部に露出しているが、他の
部分は保護膜２０Ａ、２０Ｂによって完全に被覆されて
いる。端子１４Ａ、１４Ｂの露出部１６Ａ、１６Ｂ以外
の部分が、保護膜２０Ａ、２０Ｂに被覆されていれば、
半導体チップ１０を複数層積層した際に、上下の半導体
チップ１０間に短絡が発生するのを防止できる。端子１
４Ａ、１４Ｂを金で形成すれば、保護膜２０の変形に追
従する。さらに、端子１４Ａ、１４Ｂの材質は、金に限
られるものではなく、例えば銅（Ｃｕ）、ニッケル（Ｎ
ｉ）など他の導電性の良い金属を用いても良い。

【００７２】以上の構成を有するこの実施の形態におい
ては、保護膜２０Ａ、２０Ｂの側面２８Ａ、２８Ｂ側に
おいて電極パッド１２Ａ、１２Ｂと電気的に接続された
端子１４Ａ、１４Ｂが露出しているので、半導体チップ
１０の側面２２側から半導体チップ１０を電気的に接続
することが可能である。

【００７３】露出部１６Ａ、１６Ｂは、側面２８Ａ、２
８Ｂから突出していても良い。外部装置を端子１４Ａ、
１４Ｂに接続する際に、保護膜２０Ａ、２０Ｂを加圧す
る、あるいは加熱および加圧すれば、保護膜２０Ａ、２
０Ｂの側面２８Ａ、２８Ｂが側方にわずかに膨出し、端
子１４Ａ、１４Ｂの露出部１６Ａ、１６Ｂがわずかにせ
りだすので、基板等の外部装置との電気的導通の確保が
容易である。

【００７４】以上の構成によれば、端子１４Ａ、１４Ｂ
を２層にして設けているので、能動素子形成面１８にお
いて電極パッド１２Ａを当該面周辺に２列に配置して
も、その配列に関係なしに当該電極パッド１２Ａと外部
装置とを電気的に接続することが可能になる。よって、
従来技術に係る半導体チップにおいては、外部との電気
的な接続を確保するために、電極パッドを能動素子形成
面の周辺に、極めて狭隘なピッチで配置せざるを得なか
ったが、この実施の形態においては、電極パッドを広い
ピッチで設けることができる。

【００７５】以上のように、保護膜２０Ａ、２０Ｂを積
層して設けて端子１４Ａ、１４Ｂを多層化することによ
り、半導体チップ１０の能動素子形成面１８において、
電極パッド１２Ａ、１２Ｂの形成部位に制約がなくな
る。また、端子ピッチを相当程度広く確保することがで
きるので、この半導体チップ１０を接続する基板等の配
線パターンの形成が容易になる。

【００７６】なお、各保護膜２０Ａ、２０Ｂの材質を異
なるものとしてもよい。また、各保護膜２０Ａ、２０Ｂ
の厚さを異なるものとしても良い。さらに、各保護膜２
０Ａ、２０Ｂに形成された端子１４Ａ、１４Ｂおよび／
またはビア２４の形状をそれぞれ異なるものとしても良
い。くわえて、これらの端子１４Ａ、１４Ｂおよび／ま
たはビア２４の材質についても異なるものとしても良
い。また、端子１４Ａ、１４Ｂにおいて、その露出部１
６Ａ、１６Ｂが各保護膜２０Ａ、２０Ｂの特定の面に集
中するように形成しても良い。

【００７７】変形例として、一部または大部分の端子を
保護膜の側面から露出しないように形成するとともに、
保護膜２０Ａ、２０Ｂに開口部を設けて、当該端子を露
出させても良い。この場合、半導体チップ１０の周側面
２２側および能動素子形成面１８側において、電気的な
接続が行えるようになるので、当該半導体チップ１０に
接続される外部装置の形状や端子等の配置などの構成の
自由度が高まる。特に、当該半導体チップ１０を積層し
て１つの半導体装置とする場合、最上層の半導体チップ
１０に対して好適な構成と言える。

【００７８】また、各端子に対して、その先端部が保護
膜の側面から突出するようにピンを接続して設け、この
ピンを介してコネクタ等に接続されるものとしても良
い。なお、端子とピンとは、ハンダ等によりピンが容易
に離脱しないように接続されていることが好ましい。ま
た、保護膜は、ピンの間隔を十分に確保するのに必要な
厚さを有することが好ましい。この場合、半導体装置を
コネクタ等に直接接続できるので、電子機器の小型化が
容易になる。

【００７９】（第２の実施の形態）図２は、本発明の第
２の実施の形態に係る半導体チップの製造工程の説明図
である。

【００８０】まず、図２（Ａ）に示すように、電極パッ
ド１２を形成した半導体ウエハ３０の表面に保護膜材を
塗布して保護膜２０を形成する。半導体ウエハ３０をス
ピンコータで回転しながら、保護膜２０の材料をポッテ
ィングしても良い。これによれば、保護膜２０を所定の
厚さで形成することが容易にできる。

【００８１】次に、図２（Ｂ）に示すように、保護膜２
０にフォトレジストを塗布してフォトレジストの塗布、
露光、現像を行い、保護膜２０の電極パッド１２上に形
成されていた部分を除去する。そして、フォトレジスト
が除去された部分の保護膜２０を除去する。保護膜２０
自体を感光性材料で形成し、保護膜２０の露光、現像を
行うことにより除去しても良い。

【００８２】次に、図２（Ｃ）に示すように、メッキに
より金属膜３４を形成する。なお、金属膜３４は、金に
よって形成することが好ましいが、銅やニッケルも好ま
しく利用できる。金属膜３４の形成方法は、メッキ法に
限られるものではなく、所定の形状、厚さで形成可能で
あればインクジェットによる吹き付けなど他の手段で形
成しても良い。

【００８３】次に、図２（Ｄ）に示すように、金属膜３
４にフォトレジストを塗布してフォトレジストの塗布、
露光、現像を行い、Ｂに示す領域など金属膜３４の不要
な部分を除去する。例えば、金属膜３４において、単一
の半導体チップ１０Ａ、１０Ｂとなる領域内に形成され
た電極パッド１２同士を接続している部分を除去する。
そして、フォトレジストが除去された部分の金属膜３４
を除去して端子１４を形成する。

【００８４】次に、図２（Ｅ）に示すように、さらに半
導体ウエハ３０の表面に保護膜材を塗布して保護膜２０
を厚くする。なお、その厚さを少なくとも端子１４が被
覆されるものとする。端子１４を被覆する程度の厚さを
持つ保護膜２０を設ければ、保護膜２０が半導体ウエハ
３０をダイシングするときの補強板の役割を果たす。

【００８５】また、２層目に形成される端子の水平部ま
での厚さだけ保護膜を塗布する。そして、その保護膜に
おいて、１層目の保護膜２０に形成されたビアコンタク
ト上の部分を除去してビアホールを形成する。そして、
２層目の保護膜上に金属膜を形成する。さらに、その金
属膜の所定の部分を除去する。これにより、２層目の端
子とビアコンタクトを形成することができる。なお、保
護膜を３層以上形成する場合は、以上の工程を繰り返せ
ばよい。また、端子とビアコンタクトとは、短絡の発生
を防止するために十分な距離をおく必要がある。よっ
て、上記金属膜の除去は、この点を考慮して行う。

【００８６】次に、図２（Ｆ）に示すように、図示しな
いウエハシートを半導体ウエハ３０の裏面に貼り付け、
ダイサにより半導体ウエハ３０を保護膜２０側から半導
体チップ１０Ａ、１０Ｂ毎にハーフカットする。なお、
ハーフカットする方法としては、ダイサによりダイシン
グする方法に限らず、半導体ウエハ３０とともに、保護
膜２０をハーフカットすることが可能であるならば、ド
ライエッチングまたはウェットエッチングでハーフカッ
トしても良い。エッチング法による場合、エッチングの
対象毎にエッチングガスまたはエッチング溶液等を切り
替えても良い。そして、半導体ウエハ３０の裏面側をラ
ッピング装置により研磨して、半導体ウエハ３０を複数
の半導体チップ１０A、１０Ｂに断裁する。なお、ダイ
サにより半導体ウエハ３０をフルカットしても良い。

【００８７】以上の工程は、すべてウエハプロセスであ
り、各半導体チップに対する処理を一括して行うことが
できる。

【００８８】（第３の実施の形態）図３は、本発明の第
３の実施の形態において、ハンダボールを設けた半導体
チップを示す断面図である。本実施の形態で説明する内
容は、他の実施の形態に適用することができる。以下の
説明では、第２の実施の形態（図２）で説明した内容と
同じ構成には同じ符号を使用する。

【００８９】すなわち、図３（Ａ）に示すように、端子
１４上にハンダボール３６を設けるものとする。ハンダ
ボール３６も保護膜２０に完全に被覆されている。そし
て、図３（Ｂ）に示すように、ハンダボール３６を押し
つぶして、保護膜２０の側面２８から飛び出すように
し、突出部３８を形成する。

【００９０】以上の構成によれば、半導体チップを外部
装置に実装する際に、突出部３８を加熱すると、突出部
３８が溶融して、突出部３８と外部装置の端子等とが直
接接続される。さらに、溶融した突出部３８が端子１４
の露出部１６に付着して、端子１４と外部装置の端子等
との接続性を高めるので、半導体チップの実装を容易、
かつ確実に行えるようになる。くわえて、ハンダボール
３６が保護膜２０により完全に被覆されるように形成し
ているので、溶融したハンダボール３６が能動素子形成
面側に位置するものに付着して、短絡等の問題を発生さ
せる可能性がない。

【００９１】なお、端子１４は、その上にハンダボール
３６を設けることを容易にするために、例えば茶碗状な
どハンダボール３６を載せるのに好適な形成に形成する
ことが好ましい。ハンダボール３６が、スズまたはスズ
系合金（導電性材料）であれば、融点が低いので、比較
的低温での加熱処理でも変形させることができる。ま
た、ハンダボール３６を設ける代わりに、ハンダペース
トや導電性樹脂など他の導電性材料を設けるものとして
も良い。このような場合、端子１４の形状は、その上に
当該導電性材料を設けるのに好適なものにすることが好
ましい。導電性材料を導電性ゴムまたは導電性ペースト
により形成してもよい。

【００９２】本実施の形態に係るハンダボールを設けた
半導体チップは、以下の工程により形成が可能である。
すなわち、図２（Ｄ）の工程を終えた段階で、端子１４
上にハンダボール３６を配置し、その後に図２（Ｅ）、
（Ｆ）に示す工程を行う。そして、図３（Ａ）に示すよ
うに、保護膜２０を矢印Ａに示すように加圧しつつ、保
護膜２０の端子１４近傍、または保護膜２０全体を加熱
することにより、ハンダボール３６を押し潰す。なお、
この時の加熱温度は、保護膜２０を損なわない範囲で行
うことが好ましい。押し潰されたハンダボール３６は、
その一部が保護膜２０の側面から突出して突出部３８を
形成する。なお、ハンダボール３６を押し潰す工程は、
半導体チップを基板などに実装する工程と一体に行って
も良い。

【００９３】（第４の実施の形態）図４は、本発明の第
４の実施の形態に係る半導体チップの断面図である。本
実施の形態で説明する内容は、他の実施の形態に適用す
ることができる。

【００９４】図４（Ａ）に示すように、半導体チップ４
０は、能動素子形成面４２の電極パッド４４上に導電性
ゴムの端子材４６を設け、矢印Ａに示す方向に押しつぶ
したものである。端子材４６は、インクジェットによる
吹き付けなどで形成しても良い。押しつぶされた端子材
４６は、図４（Ｂ）に示すように、保護膜４８の側面
（端面）５０から押し出されて、突出部５２を有する端
子５４となる。ポッティングにより保護膜４８を形成す
る場合、その材料の動粘度が低ければ、端子材４６周辺
の隅部や細かい隙間にまで当該材料が行き渡る。

【００９５】本実施の形態においては、半導体チップ４
０を押圧しつつ加熱するすることにより、端子材４６の
先端部が半導体チップ４０の周側面にせり出すように塑
性加工することが容易にできる。また、端子１４が柔軟
性を有する導電性ゴムに形成されているので、外部装置
との接続が容易にできる。

【００９６】（第５の実施の形態）図５は、本発明の第
５の実施の形態に係る半導体チップの断面図である。本
実施の形態で説明する内容は、他の実施の形態に適用す
ることができる。

【００９７】図５に示すように、半導体チップ４０の能
動素子形成面４２には、保護膜４８がその全面に渡って
形成されている。また、能動素子形成面４２の電極パッ
ド４４上にのみ端子５６が設けられるとともに、電極パ
ッド４４および端子５６の一部が保護膜４８の側面５０
側に露出している。また、端子５６は、ハンダで形成さ
れている。さらに、保護膜４８は、熱硬化性樹脂によっ
て形成されている。電極パッド４４の材質等について
は、本発明の第１の実施の形態と同様である。

【００９８】以上の構成によれば、電極パッド４４およ
び端子５６の一部が保護膜４８の側面５０側に露出して
いるので、本発明の第１の実施の形態と同様に半導体チ
ップ４０の側面５８側から電気的に接続することが可能
である。なお、端子５６は、ハンダの他に、金、銅など
の金属や、それらの複合材料、導電性ペーストなどの有
機導電材料など、他の導電性材料で形成しても良い。ま
た、保護膜４８は、熱硬化性樹脂のほかに、本発明の第
１の実施の形態と同じ樹脂を用いても良い。

【００９９】さらに、本実施の形態に係る半導体チップ
を積層した半導体装置の例について述べる。図６は、本
実施の形態に係る半導体チップ４０Ａ、４０Ｂを積層し
て構成された半導体装置を示したものである。積層され
た半導体チップ４０Ａ、４０Ｂは、接着剤６０によって
相互に接着されており、くわえて、それぞれの電極パッ
ド４４Ａ、４４Ｂおよび端子５６Ａ、５６Ｂがワイヤ６
２によって接続されている。また、半導体チップ４０Ａ
上に設けられた２層目の保護膜４８Ａから露出する端子
（図示せず）と、半導体チップ４０Ｂ上に設けられた２
層目の保護膜（図示せず）から露出する端子（図示せ
ず）と、がワイヤ６２によって電気的に接続されてい
る。

【０１００】さらに、外部接続用ワイヤ６４によって図
示しない外部装置に接続されている。なお、ワイヤ６２
は金により形成されている。接着剤６０は、エポキシ系
などの絶縁性がある樹脂を用いたものであればどのよう
なものでも良い。

【０１０１】半導体装置は、同一の大きさの半導体チッ
プを積層する場合でも、半導体チップ４０Ａ、４０Ｂの
側面５８Ａ、５８Ｂ側に露出した電極パッド４４Ａ、４
４Ｂおよび端子５６Ａ、５６Ｂを利用することによっ
て、相互接続が容易にでき、外部装置との接続も外部接
続用ワイヤ６４を介して容易にできる。さらに、半導体
チップの相互接続のためにインターポーザのような補助
的手段を利用する必要がない。

【０１０２】なお、積層する半導体チップは、この構成
により積層が可能な限り何層積層しても良い。また、ワ
イヤの６２の材質は、金に限られるものではなく、アル
ミニウムなど他の金属を適宜利用しても良い。また、半
導体チップ４０Ａ、４０Ｂの間に放熱板を挟み込んで積
層する構成にしても良い。さらに、以上の例において
は、半導体チップ４０Ａ、４０Ｂ相互の接続、および外
部装置との接続を、ワイヤによって行うものとしたが、
印刷により配線パターンを形成する、ヒートシールを貼
り付けるなど、他の方法によって行っても良い。

【０１０３】（第６の実施の形態）次に、本発明の第６
の実施の形態に係る半導体チップの製造方法について述
べる。図７は、本実施の形態に係る半導体チップの製造
工程の説明図である。

【０１０４】まず、図７（Ａ）に示すように、半導体ウ
エハ６６の電極パッド４４上にハンダペースト６８を塗
布して加熱する。なお、図７（Ａ）に示したように、隣
接する半導体チップ４０の電極パッド４４間の半導体ウ
エハ６６の表面にハンダペースト６８を塗布しても良
い。また、電極パッド４４上にメッキ、印刷、ボール搭
載などの方法で形成しても良い。

【０１０５】次に、図７（Ｂ）に示すように、半導体ウ
エハ６６上に保護膜４８を塗布する。なお、ポッティン
グ、蒸着、トランスファーモールドなどの方法で当該部
分を保護する保護膜４８を形成しても良い。なお、２層
目の保護膜及び端子の形成方法は、第２の実施の形態で
説明した内容を適用してもよい。

【０１０６】次に、図７（Ｃ）に示すように、図示しな
いウエハシートを半導体ウエハ６６の裏面に貼り付け、
ダイサにより半導体ウエハ６６を保護膜４８側から半導
体チップ毎にハーフカットする。なお、ハーフカットす
る方法としては、ダイサによりダイシングする方法に限
らず、半導体ウエハ６６とともに、保護膜４８をハーフ
カットすることが可能であるならば、ドライエッチング
またはウェットエッチングでハーフカットしても良い。
エッチング法による場合、エッチングの対象毎にエッチ
ングガスまたはエッチング溶液等を切り替えても良い。
そして、半導体ウエハ６６の裏面側をラッピング装置に
より研磨して、半導体ウエハ６６を半導体チップ４０に
断裁する。なお、ダイサにより半導体ウエハ６６をフル
カットしても良い。

【０１０７】半導体ウエハ６６は、図７（Ｃ）に示すよ
うに電極パッド４４が露出するように切断してもよい。
例えば、ハンダペースト６８を切断しながら電極パッド
４４の端部もわずかに削る。あるいは、図７（Ｄ）に示
すように電極パッド４４が露出しないように半導体ウエ
ハ６６を切断してもよい。例えば、複数の電極パッド４
４の間隔よりも狭い切り溝によって、半導体ウエハ６６
を切断する。こうすることで、電極パッド４４は、ハン
ダペースト６８によって覆われ、保護膜４８の側面５０
から露出しないようになる。いずれの場合でも、ハンダ
ペースト６８における保護膜４８の側面に露出する部分
は、端子となる。この端子は、半導体チップの能動素子
形成面の直上に形成されたものである。

【０１０８】以上の工程は、すべてウエハプロセスであ
り、各半導体チップに対する処理を一括して行うことが
できる。

【０１０９】（第７の実施の形態）図８は、本発明の第
７の実施の形態に係る半導体チップを説明する図であ
る。図８に示すように、保護膜を３層積層させても良
い。すなわち、半導体チップ７０の能動素子形成面７２
に保護膜８０Ａ、８０Ｂ、８０Ｃを積層させて設ける。
そして、保護膜８０Ｂに形成された端子７４Ｂをビアコ
ンタクト７６Ａを介して電極パッド７８Ｂに接続し、保
護膜８０Ｃに形成された端子７４Ｃをビアコンタクト７
６Ｂおよび７６Ａを介して電極パッド７８Ｃに接続す
る。なお、電極パッドは、電極パッド７８Ａ、７８Ｂ、
７８Ｃの順に内側に向かって配列されている。さらに、
ある層のビアコンタクトにその上層のビアコンタクトを
接続すれば、保護膜を４層以上積層させることも可能で
ある。なお、電極パッドの配列は、３列に限られるもの
ではなく、４列以上、あるいは能動素子の配置等に応じ
て適当な位置に設けても良い。

【０１１０】（第８の実施の形態）図９は、本発明の第
８の実施の形態に係る半導体装置を示す図である。本実
施の形態は、第１の実施の形態に係る半導体チップを積
層した半導体装置を２個連接したものである。すなわ
ち、半導体チップ１０を複数個積層した半導体装置８２
Ａと、半導体チップ１０を複数個積層した半導体装置８
２Ｂと、を並置した状態で接続したものである。また、
半導体装置８２Ａと半導体装置８２Ｂとの間には、異方
性導電膜８４が設けられている。

【０１１１】図９に示したように、第１の実施の形態に
係る半導体チップ１０を積層した半導体装置は、複数個
並置して接続することが容易にできる。また、異方性導
電膜８４を半導体装置間に介在させたので、異方性導電
膜８４に含有される導電粒子が端子１４Ａ、１４Ｂ間の
接続の確実性を高める。

【０１１２】（第９の実施の形態）図１０は、本発明の
第９の実施の形態に係る半導体装置を示す図である。こ
の半導体装置は、異なる大きさの半導体チップを積層し
て一体としたものである。すなわち、保護膜を多層化し
た半導体チップ９０Ａにおいて、保護膜９６Ａ上に、半
導体チップ９０Ａと大きさの異なる別の半導体チップ９
０Ｂを設けている。また、半導体チップ９０Ａの電極パ
ッド９２Ａは、端子９４Ａと接続されて外部装置との接
続が可能に設けられている。また、半導体チップ９０Ａ
の他の電極パッド（図示せず）は、端子９４Ｂと接続さ
れて外部装置との接続が可能に設けられている。電極パ
ッド９２Ｂは、ビアコンタクト９８を介して端子９４Ｃ
と接続されている。くわえて、端子９４Ｃは半導体チッ
プ９０Ｂの電極パッド９２Ｃに接続されている。なお、
半導体チップ９０Ｂは、保護膜９６Ｂによって封止され
ている。

【０１１３】以上の構成によれば、半導体装置は、異な
る大きさの半導体チップを積層して１つの半導体チップ
とすることが可能である。また、積層される半導体チッ
プ間の電気的接続を確保できる上、外部との電気的接続
も容易である。さらに、上方の半導体チップ９０Ｂを保
護膜９６Ｂによって封止しているので、電極パッド９２
Ｃ周辺などへの水分等の侵入を防止することができる。

【０１１４】なお、積層される保護膜の層数を増やし
て、半導体チップの積層数を増やしても良い。また、半
導体チップのほかに、抵抗やコンデンサ等の受動素子を
設けても良い。さらに、半導体チップを封止する保護膜
と他の保護膜との材質を異なるものとしてもよい。ま
た、これらの保護膜の厚さを異なるものとしても良い。
さらに、これらの保護膜に形成された端子および／また
はビアの形状をそれぞれ異なるものとしても良い。くわ
えて、これらの端子および／またはビアの材質について
も異なるものとしても良い。

【０１１５】（第１０の実施の形態）図１１は、本発明
の第１０の実施の形態に係る半導体装置を基板に実装し
た状態を示す断面図である。図１１に示すように、半導
体チップ１００を積層して１つの半導体装置としてい
る。さらに、半導体装置を基板１０２に異方性導電膜８
４を用いて実装している。また、半導体チップ１００に
保護膜１０４Ａ、１０４Ｂを積層して設け、それぞれに
形成された端子１０６Ａ、１０６Ｂの露出部１０８Ａ、
１０８Ｂが、保護膜１０４Ａ、１０４Ｂの基板１０２の
配線パターン８８との接続面に集中するように形成して
いる。

【０１１６】以上の構成によれば、端子１０６Ａ、１０
６Ｂの露出部１０８Ａ、１０８Ｂが保護膜１０４Ａ、１
０４Ｂの基板１０２の配線パターン８８との接続面に集
中しているので、基板１０２に積層された半導体チップ
１００の１つの側面を接続するだけで、当該半導体装置
の実装を行うことができる。

【０１１７】本実施の形態においては、側面において電
気的接続が可能な半導体チップを積層するので、略同一
の大きさの半導体チップを積層することができる。

【０１１８】（第１１の実施の形態）図１２及び図１３
は、本発明を適用した第１１の実施の形態に係る半導体
装置を示す図である。なお、図１３は、半導体装置の側
面図であり、図１２は、図１３のXII−XII線断面図であ
る。

【０１１９】本実施の形態に係る半導体装置は、半導体
チップ１１０を有する。半導体チップ１１０の平面形状
は一般的には矩形である。半導体チップの一方の面に、
複数の電極１１２が形成されている。電極１１２は、半
導体チップ１１０の面の少なくとも１辺（多くの場合、
２辺又は４辺）に沿って並んでいる（ペリフェラル
型）。また、電極１１２は、半導体チップ１１０の面の
中央部に並んでいてもよい。あるいは、電極１１２は、
半導体チップ１１０の面の端部及び中央部に並んで面配
列されている場合がある（エリアアレイ型）。各電極１
１２は、アルミニウムなどで薄く平らに形成されたパッ
ドと、その上に形成されたバンプと、からなることが多
い。バンプが形成されない場合は、パッドのみが電極と
なる。電極１１２の少なくとも一部を避けて半導体チッ
プ１１０には、パッシベーション膜（図示しない）が形
成されている。パッシベーション膜は、例えば、ＳｉＯ
₂、ＳｉＮ、ポリイミド樹脂などで形成することができ
る。パッシベーション膜は電気的に絶縁性を有する層で
ある。

【０１２０】パッシベーション膜以外に、半導体チップ
１１０の電極１１２が形成された面に絶縁層１２０が形
成されている。絶縁層１２０は、電気的に絶縁性を有す
る。本実施の形態では、絶縁層１２０は、複数層の絶縁
層（例えば第１〜第３の絶縁層）１２１〜１２３からな
るが、１層からなる場合であってもよい。複数層の絶縁
層１２１〜１２３は、外見上複数層に見える場合や、そ
れぞれの材料が異なる場合などがある。製造工程におい
て、複数層の絶縁層１２１〜１２３を順に形成しても、
同一材料で各層を形成して外見上１層に見えれば、その
絶縁層１２０は１層とみなしてもよい。あるいは、少な
くとも境界が表れていれば複数層とみなしてもよい。

【０１２１】絶縁層１２０は、応力を吸収する程度に変
形するが、一定の形状を維持できる性質を有しているこ
とが好ましい。ただし、このことは本発明の必須要件で
はない。例えば、ポリイミド樹脂等を使用してもよく、
中でもヤング率が低いもの（例えばオレフィン系のポリ
イミド樹脂等）を用いることが好ましい。ヤング率は、
３００ｋｇ／ｍｍ²以下程度であることが好ましい。あ
るいは、絶縁層１２０として、シリコーン変性ポリイミ
ド樹脂、エポキシ樹脂やシリコーン変性エポキシ樹脂等
を用いてもよい。このような材料で絶縁層１２０を形成
することで、電極１１２と配線１１４又はビア１１６と
の接合部への応力集中を低減することができる。あるい
は、絶縁層１２０として、第１の実施の形態で説明した
保護膜２０Ａ、２０Ｂを形成するための材料を使用して
もよい。絶縁層１２０も保護膜となる場合がある。

【０１２２】半導体チップ１１０の電極１１２には、配
線１１４又はビア１１６が電気的に接続されている。例
えば、電極１１２上に、配線１１４又ビア１１６が直接
接合されている。

【０１２３】配線１１４は、横方向（半導体チップ１１
０の面と平行な方向）に電気的な接続を図る部分であ
る。配線１１４は、銅（Ｃｕ）、クローム（Ｃｒ）、チ
タン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン
（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニ
ッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のう
ちのいずれかを積層して、あるいはいずれかの一層で形
成することができる。

【０１２４】電極１１２に接合された配線１１４は、電
気的な絶縁が十分に図れるのであれば、図示しないパッ
シベーション膜上に形成してもよい。電極１１２が半導
体チップ１１０の端部にのみ形成されていれば、配線１
１４は、端部に位置する電極１１２から中央に向かう部
分を有する。例えば、図１２において、半導体チップ１
１０の左端に位置する電極１１２は、紙面の裏面方向
（図１３では右方向）に延びる部分を有する。

【０１２５】複数の絶縁層１２１〜１２３が形成されて
いる場合、各配線１１４を、いずれかの絶縁層１２１
（１２２）上に形成してもよい。本発明で必須要件では
ないが、本実施の形態では、配線１１４の上に、いずれ
かの絶縁層１２２（１２３）が形成されている。したが
って、最も半導体チップ１１０から離れた位置にある配
線１１４は、最上層に位置する絶縁層１２３の下に形成
されている。こうすることで、配線１１４の表面が絶縁
層１２１〜１２３によって覆われて保護される。

【０１２６】異なる絶縁層１２１〜１２３上に形成され
た配線１１４は、ビア１１６によって電気的に接続され
ている。すなわち、ビア１１６が形成された絶縁層（例
えば１２２）よりも上に形成された配線１１４は、その
ビア１１６に電気的に接続されている。ビア１１６と配
線１１４とは一体的に形成してあってもよい。

【０１２７】ビア１１６は、縦方向（絶縁層１２０の厚
さ方向又は複数の絶縁層１２１〜１２３の積層方向）に
電気的な接続を図る部分である。ビア１１６も、上述し
た配線１１４を形成するための材料で形成することがで
きる。電極１１２が面配列された場合（エリアアレイ型
チップ）のように、半導体チップ１１０の面上に配線１
１４を形成するスペースがない場合や、パッシベーショ
ン膜だけでは電気的な絶縁が不十分である場合には、全
ての電極１１２上に、ビア１１６を設けてもよい。その
場合、配線１１４は、電極１１２には直接接合されず、
ビア１１６から延びるように形成される。また、電極１
１２が形成された面（例えばパッシベーション膜の表
面）には絶縁層１２０が形成され、電極１１２が形成さ
れた面と配線１１４との間には、絶縁層１２０の一部
（複数層の絶縁層のうちの少なくとも１層であってもよ
い）が介在する。

【０１２８】ビア１１６は、複数の絶縁層１２１、１２
２のいずれかを貫通して電気的な接続を図る。ビア１１
６は、絶縁層１２１、１２２に形成されたビア孔１２
４、１２８（図１４（Ａ）〜図１５（Ｅ）参照）に設け
られた導電膜１２６、１３４からなる。ビア孔１２４、
１２８は、テーパが付された壁面によって形成されてす
り鉢状をなしていてもよいし、垂直に立ち上がる壁面に
よって形成されて円筒状をなしていてもよい。ビア孔１
２４、１２８に導電体が充填されていてもよいし（フィ
ルドビア）、ビア孔１２４、１２８の壁面に導電膜１２
６、１３４が形成されてもよい（コンフォーマルビ
ア）。

【０１２９】ビア１１６は、１層の絶縁層（１２１又は
１２２）の両面間の電気的な接続を図るものであっても
よい。あるいは、２層以上の隣り合う絶縁層（例えば１
２１、１２２）を併せてなる層の両面間を電気的に接続
するものであってもよい（スキップビア）。ビア１１６
は、電極１１２、配線１１４、他のビア１１６のうちい
ずれかの上に形成される。

【０１３０】絶縁層１２０の側面から露出して、複数の
端子１１８が設けられている。本実施の形態では、各端
子１１８は、いずれかの配線１１４の端部である。配線
１１４が、積層された一対の絶縁層（例えば１２２、１
２３）間に形成されていれば、端子１１８も、その一対
の絶縁層（例えば１２２、１２３）間に形成される。

【０１３１】複数の端子１１８は、絶縁層１２０のいず
れか１つの側面のみに露出して形成されていてもよい
し、複数の側面に露出して形成されていてもよい。

【０１３２】少なくとも１つの端子１１８は、いずれか
の電極１１２に電気的に接続されている。全ての端子１
１８が複数の電極１１２に電気的に接続されていてもよ
い。複数の電極１１２に電気的に接続された複数の端子
１１８同士が電気的に接続されていてもよい。あるい
は、電極１１２に電気的に接続されない複数の端子１１
８同士が電気的に接続されていてもよい。あるいは、Ｇ
ＮＤに電気的に接続される端子１１８を、他の部材（例
えば放熱部材や補強部材など）に電気的に接続してもよ
い。

【０１３３】端子１１８は、複数列（図１３に示す２列
に限らず３列以上でもよい）で並んで露出している。す
なわち、いずれかの端子１１８と、他のいずれかの端子
１１８とは、半導体チップ１１０から異なる高さに位置
する。本実施の形態では、複数（３つ以上）の端子１１
８が、千鳥状（千鳥格子状）に並んでいる。このような
配列によれば、隣同士の端子１１８のピッチを大きくす
ることができる。特に、半導体チップ１１０の電極１１
２のピッチよりも、端子１１８のピッチを大きくするこ
とができる。すなわち、電極１１２のピッチが狭い場合
には、本発明を適用することで、ピッチ変換を行うこと
ができる。

【０１３４】端子１１８は、絶縁層１２０の側面から露
出していれば、絶縁層１２０と面一であってもよいし、
絶縁層１２０から窪んでいてもよいし、絶縁層１２０か
ら突出していてもよい。配線１１４の端部に、ハンダボ
ールなどのロウ材を設けることで端子１１８を形成して
もよい。

【０１３５】本実施の形態に係る半導体装置は、上述し
たように構成されており、以下その製造方法を説明す
る。図１４（Ａ）〜図１５（Ｅ）は、本実施の形態に係
る半導体装置の製造方法を説明する図である。図１５
（Ｅ）には、この方法によって製造された半導体装置
を、図１３に示す半導体装置のXV−XV線断面に対応して
示してある。

【０１３６】図１４（Ａ）に示すように、半導体ウエハ
１３０を用意する。半導体ウエハ１３０には、複数の電
極１１２が形成されている。なお、図１４（Ａ）には、
一部の電極１１２を省略してある。半導体ウエハ１３０
における電極１１２を有する面に、絶縁層１２１を設け
る。液状の材料で絶縁層１２１を形成してもよい。例え
ば、半導体ウエハ１３０をスピンコータで回転しなが
ら、絶縁層１２１の材料をポッティングしても良い。こ
れによれば、絶縁層１２１を所定の厚さで形成すること
が容易にできる。絶縁層１２１は、後述するダイシング
ラインをまたいで形成する。半導体ウエハ１３０におけ
る電極１１２が形成された面の全面に絶縁層１２１を形
成してもよい。

【０１３７】図１４（Ｂ）に示すように、絶縁層１２１
から電極１１２を露出させる。予め電極１１２が露出す
るように絶縁層１２１を形成してもよいが、電極１１２
を覆うように絶縁層１２１を形成してから、その一部を
除去してもよい。例えば、絶縁層１２１における電極１
１２上に、ビア孔１２４を形成してもよい。図１４
（Ｂ）に示すビア孔１２４は、すり鉢状をなしている
が、円筒状をなしていてもよいし、それ以外の形状であ
ってもよい。

【０１３８】ビア孔１２４を形成するために、絶縁層１
２１は、エネルギー感応性（例えば感光性）を有するこ
とが好ましい。そうすれば、マスク（例えばフォトマス
ク）を使用して、ビア孔１２４を簡単に形成することが
できる。あるいは、絶縁層１２１上に、レジストを形成
してパターニング（露光、現像）し、これをマスクとし
て絶縁層１２１をエッチングしてもよい。

【０１３９】図１４（Ｃ）に示すように、絶縁層１２１
上に導電膜１２６を形成する。絶縁層１２１の表面の全
面に導電膜１２６を形成してもよい。絶縁層１２１から
電極１１２が露出しているので、電極１１２及び絶縁層
１２１上に導電膜１２６を形成する。

【０１４０】導電膜１２６は、配線１１４の材料として
前述したもので形成する。例えば、メッキ（特に無電解
メッキ）で導電膜１２６を形成することができる。

【０１４１】図１４（Ｄ）に示すように、導電膜１２６
を、ビア１１６及び配線（図１２参照）を含むようにパ
ターニングする。例えば、リソグラフィ技術を適用し
て、導電膜１２６をエッチングしてもよい。あるいは、
直接、ビア１１６及び配線（図１２参照）を含むよう
に、導電膜１２６を形成してもよい。その場合には、イ
ンクジェットによる吹き付けを適用しても良いし、パタ
ーニングされたレジストを形成してから無電解メッキを
施すなどの方法を適用してもよい。

【０１４２】また、導電膜１２６は、ダイシングライン
１３２をまたぐ部分を有するようにパターニングしても
よい。こうすることで、ダイシングによって、導電膜１
２６の端部を、絶縁層１２１から露出させることができ
る。導電膜１２６の露出した部分は、端子１１８とな
る。

【０１４３】図１４（Ｅ）に示すように、パターニング
された導電膜１２６上に、絶縁層１２２を形成する。絶
縁層１２２は、ダイシングライン１３２をまたぐように
形成する。絶縁層１２２は、導電膜１２６を全て覆って
いてもよい。

【０１４４】図１５（Ａ）に示すように、絶縁層１２２
にビア孔１２８を形成する。ビア孔１２８は、絶縁層１
２１に形成されたビア１１６又は配線（図示せず）上に
形成する。

【０１４５】図１５（Ｂ）に示すように、絶縁層１２２
上に導電膜１３４を形成し、図１５（Ｃ）に示すように
導電層１３４をパターニングし、図１５（Ｄ）に示すよ
うに、絶縁層１２３を形成する。その詳細については、
図１４（Ｃ）〜図１４（Ｅ）を参照して説明した内容が
該当する。

【０１４６】図１５（Ｅ）に示すように、半導体ウエハ
１３０をダイシングして、個々の半導体装置を得る。こ
こで、導電膜１２６（導電膜１３４については図示せ
ず）におけるダイシングラインをまたぐ部分が切断され
る。その結果、導電膜１２６の切断面が絶縁層１２０か
ら露出して端子１１８が形成される。

【０１４７】本実施の形態によれば、端子１１８を簡単
に形成することができる。なお、上記製造方法におい
て、上述した半導体装置の構成に起因する形状や構造を
得られるように、工程が行われる。また、上記製造方法
では、半導体ウエハ１３０から複数の半導体装置を製造
したが、半導体チップ１１０を加工して個々の半導体装
置を製造してもよい。

【０１４８】図１６には、本発明を適用した半導体装置
１を実装した回路基板１０００が示されている。回路基
板１０００には例えばガラスエポキシ基板等の有機系基
板を用いることが一般的である。回路基板１０００には
例えば銅からなる配線パターン１１００が所望の回路と
なるように形成されていて、それらの配線パターン１１
００と半導体装置の端子とを機械的に接続することでそ
れらの電気的導通を図る。

【０１４９】そして、本発明を適用した半導体装置を有
する電子機器２０００として、図１７には、ノート型パ
ーソナルコンピュータ２０００が示されており、図１８
には携帯電話３０００が示されている。

【０１５０】なお、本実施の形態で使用した半導体チッ
プの代わりに電子素子（能動素子か受動素子かを問わな
い）を使用して電子部品を製造することができる。この
ような電子素子を使用して製造される電子部品として、
例えば、光素子、抵抗器、コンデンサ、コイル、発振
器、フィルタ、温度センサ、サーミスタ、バリスタ、ボ
リューム又はヒューズなどがある。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る半導体チップ
の断面図である。

【図２】本発明の第２の実施の形態に係る半導体チップ
の製造工程の説明図である。

【図３】本発明の第３の実施の形態において、ハンダボ
ールを設けた半導体チップを示す断面図である。

【図４】本発明の第４の実施の形態に係る半導体チップ
の断面図である。

【図５】本発明の第５の実施の形態に係る半導体チップ
の断面図である。

【図６】本発明の第５の実施の形態に係る半導体チップ
を積層してなる半導体装置の一例を示す断面図である。

【図７】本発明の第６の実施の形態に係る半導体チップ
の製造工程の説明図である。

【図８】本発明の第７の実施の形態に係る半導体チップ
の断面図である。

【図９】本発明の第８の実施の形態に係る半導体チップ
を積層した半導体装置を２個連接した状態を示す断面図
である。

【図１０】本発明の第９の実施の形態に係る半導体チッ
プの断面図である。

【図１１】本発明の第１０の実施の形態に係る半導体チ
ップを積層してなる半導体装置を基板に実装した状態を
示す断面図である。

【図１２】本発明の第１１の実施の形態に係る半導体チ
ップの断面図である。

【図１３】本発明の第１１の実施の形態に係る半導体チ
ップの側面図である。

【図１４】本発明の第１１の実施の形態に係る半導体チ
ップの製造工程の説明図である。

【図１５】本発明の第１１の実施の形態に係る半導体チ
ップの製造工程の説明図である。

【図１６】本発明を適用した実施の形態に係る回路基板
を示す図であり、

【図１７】本発明を適用した実施の形態に係る電子機器
を示す図であり、

【図１８】本発明を適用した実施の形態に係る電子機器
を示す図である。

【符号の説明】

１０ 半導体チップ １０Ａ 半導体チップ １０Ｂ 半導体チップ １２ 電極パッド １２Ａ 電極パッド １２Ｂ 電極パッド １４ 端子 １４Ａ 端子 １４Ｂ 端子 １６Ａ 露出部 １６Ｂ 露出部 １８ 能動素子形成面 ２０ 保護膜 ２０Ａ 保護膜 ２０Ｂ 保護膜 ２２ 側面 ２４ ビアコンコンタクト ２８ 側面 ２８Ａ 側面 ２８Ｂ 側面 ３０ 半導体ウエハ ３２ 能動素子形成面 ３４ 金属膜 ４０ 半導体チップ ４０Ａ 半導体チップ ４０Ｂ 半導体チップ ４２ 能動素子形成面 ４４ 電極パッド ４６ 端子材 ４８ 保護膜 ４８Ａ 保護膜 ５０ 側面 ５４ 端子 ５６ 端子 ５６Ａ 端子 ５６Ｂ 端子 ５８ 側面 ５８Ａ 側面 ５８Ｂ 側面 ６６ 半導体ウエハ ７０ 半導体チップ ７２ 能動素子形成面 ７４Ａ 端子 ７４Ｂ 端子 ７４Ｃ 端子 ７６Ａ ビアコンタクト ７６Ｂ ビアコンタクト ７８Ａ 電極パッド ７８Ｂ 電極パッド ８０Ａ 保護膜 ８０Ｂ 保護膜 ８０Ｃ 保護膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/065 Ｈ０１Ｌ 25/08 Ｚ 25/07 25/18

Claims (32)

【特許請求の範囲】
1. 【請求項１】 能動素子形成面に電極が形成されてなる
   半導体チップにおいて、 絶縁性を有するとともに、前記能動素子形成面に形成さ
   れてなる２層以上の保護膜と、 前記電極に電気的に接続されるとともに、一部を前記保
   護膜の側面に露出して、前記保護膜毎に形成されてなる
   端子と、 を有することを特徴とする半導体チップ。
2. 【請求項２】 前記能動素子形成面に２層の保護膜を積
   層し、 前記能動素子形成面の直上に形成された第１の前記保護
   膜において、当該第１の前記保護膜の前記電極に対応す
   る部位に少なくとも１つのビアホールを形成して、前記
   ビアホールに導電材を充填し、 前記第１の前記保護膜上に形成された第２の前記保護膜
   において、当該第２の前記保護膜の前記端子を前記導電
   材に接続して、当該第２の前記保護膜の前記端子を前記
   電極に電気的に接続してなることを特徴とする請求項１
   に記載の半導体チップ。
3. 【請求項３】 前記能動素子形成面に３層以上の保護膜
   を積層し、 前記能動素子形成面の直上に形成された第１の前記保護
   膜において、当該第１の前記保護膜の前記電極に対応す
   る部位に少なくとも１つのビアホールを形成して、前記
   ビアホールに導電材を充填し、 前記第１の前記保護膜の上方に形成された前記保護膜の
   うち最上層以外の第２の前記保護膜において、当該第２
   の前記保護膜の直下の保護膜に形成された前記導電材に
   対応する部位に少なくとも１つのビアホールを形成し
   て、前記ビアホールに導電材を充填し、 最上層に形成された第３の前記保護膜において、当該第
   ３の前記保護膜の前記端子を前記導電材に接続して、当
   該第３の前記保護膜の前記端子を前記電極に電気的に接
   続してなることを特徴とする請求項１に記載の半導体チ
   ップ。
4. 【請求項４】 能動素子形成面に電極が形成されてなる
   半導体チップの製造方法において、 前記半導体チップの集合体である半導体ウエハの前記電
   極が設けられた第１の面に、絶縁性を有する下部保護膜
   を形成する第１の工程と、 前記下部保護膜の、少なくとも前記電極上に設けられた
   部分を除去する第２の工程と、 前記下部保護膜に導電膜を形成する第３の工程と、 前記導電膜の、少なくとも単一の半導体チップとなる領
   域内に形成された電極同士を接続している部分を除去す
   る第４の工程と、 前記下部保護膜及び前記導電膜に、絶縁性を有するとと
   もに、少なくとも前記導電膜が被覆される厚さを有する
   上部保護膜を形成する第５の工程と、 前記半導体ウエハを前記半導体チップごとに断裁する第
   ６の工程と、 を少なくとも有することを特徴とする半導体チップの製
   造方法。
5. 【請求項５】 前記第１の工程において、前記第１の面
   に有機系材料を塗布することを特徴とする請求項４に記
   載の半導体チップの製造方法。
6. 【請求項６】 前記第２の工程において、前記第１の保
   護膜の、少なくとも前記電極上に設けられた部分をエッ
   チングにより除去することを特徴とする請求項４または
   請求項５に記載の半導体チップの製造方法。
7. 【請求項７】 前記第３の工程において、前記下部保護
   膜にメッキより金属膜を形成することを特徴とする請求
   項４ないし請求項６のいずれかに記載の半導体チップの
   製造方法。
8. 【請求項８】 前記第３の工程と前記第４の工程の間
   に、前記導電膜の前記電極上に形成された部位に導電性
   材料を配置する工程と、 前記第６の工程の後に、前記能動素子形成面と略直交す
   る方向から前記半導体チップを加圧するとともに、前記
   能動素子形成面を加熱する工程と、 を有することを特徴とする請求項４ないし請求項７のい
   ずれかに記載の半導体チップの製造方法。
9. 【請求項９】 前記第６の工程において、 前記半導体ウエハの第２の面側をウエハシートに貼り付
   けて、前記半導体ウエハを前記第１の面側からハーフダ
   イシングし、 前記半導体ウエハを前記第２の面側から研磨して前記半
   導体ウエハを断裁することを特徴とする請求項４ないし
   請求項８のいずれかに記載の半導体チップの製造方法。
10. 【請求項１０】 能動素子形成面に電極が形成されてな
    る半導体チップの製造方法において、 前記半導体チップの集合体である半導体ウエハの前記電
    極が設けられた第１の面に、端子材を前記電極上に形成
    する第１の工程と、 前記第１の面に、絶縁性を有するとともに、少なくとも
    前記端子材が被覆される厚さを有する保護膜を形成する
    第２の工程と、 前記半導体ウエハを前記半導体チップごとに断裁する第
    ３の工程と、 を少なくとも有し、 前記第１の工程において、インクジェットノズルからの
    吹き付けにより端子材を形成することを特徴とする半導
    体チップの製造方法。
11. 【請求項１１】 前記第３の工程において、 前記半導体ウエハの第２の面側をウエハシートに貼り付
    けて、前記半導体ウエハを前記第１の面側からハーフダ
    イシングし、 前記半導体ウエハを前記第２の面側から研磨して前記半
    導体ウエハを断裁することを特徴とする請求項１０に記
    載の半導体チップの製造方法。
12. 【請求項１２】 能動素子形成面に電極が形成されてな
    る半導体チップにおいて、 絶縁性を有するとともに、前記能動素子形成面に形成さ
    れてなる少なくとも１層の保護膜と、 前記電極に電気的に接続されるとともに、一部が前記保
    護膜の側面に露出する端子と、 前記端子上に形成されてなり、一部が前記保護膜の側面
    に露出する導電性材料と、 を有する半導体チップ。
13. 【請求項１３】 請求項１２記載の半導体チップにおい
    て、 複数層の前記保護膜が形成され、 複数の前記端子が形成され、 それぞれの前記端子は、いずれかの前記保護膜上に形成
    されてなる半導体チップ。
14. 【請求項１４】 能動素子形成面に電極が形成されてな
    る半導体チップにおいて、 絶縁性を有するとともに、前記能動素子形成面に形成さ
    れてなる少なくとも１層の保護膜と、 前記電極に電気的に接続された端子と、 を有し、 前記電極の一部は、前記保護膜の側面に露出してなり、 前記端子の一部は、前記保護膜の側面における前記電極
    の露出部の直上に露出してなる半導体チップ。
15. 【請求項１５】 能動素子形成面に電極が形成されてな
    る半導体チップにおいて、 絶縁性を有するとともに、前記能動素子形成面に形成さ
    れてなる少なくとも１層の保護膜と、 前記電極に電気的に接続されるとともに、前記能動素子
    形成面の直上において、一部が前記保護膜の側面に露出
    してなる端子と、 を有し、 前記電極は、前記保護膜及び前記端子の少なくとも一方
    によって、露出しないように覆われてなる半導体チッ
    プ。
16. 【請求項１６】 複数の電極が形成されてなる半導体チ
    ップと、 前記電極が形成された面に形成されてなる絶縁層と、 前記絶縁層の側面から露出する複数の端子と、 を有し、 いずれかの前記端子と他のいずれかの前記端子とは、前
    記電極が形成された面からから異なる高さで、前記絶縁
    層の側面から露出してなる半導体装置。
17. 【請求項１７】 請求項１６記載の半導体装置におい
    て、 複数層の前記絶縁層が形成され、 それぞれの前記端子は、いずれかの前記絶縁層上に形成
    されてなる半導体装置。
18. 【請求項１８】 請求項１７記載の半導体装置におい
    て、 少なくとも１つの前記絶縁層には、前記絶縁層の積層方
    向の電気的な接続を図るビアが形成されてなり、 前記ビアが形成された前記絶縁層よりも上に形成された
    少なくとも１つの前記端子は、前記ビアに電気的に接続
    されてなる半導体装置。
19. 【請求項１９】 請求項１８記載の半導体装置におい
    て、 積層された一対の前記絶縁層の間に前記端子が形成され
    てなる半導体装置。
20. 【請求項２０】 請求項１６から請求項１９のいずれか
    に記載の半導体装置において、 隣同士の前記端子のピッチは、隣同士の前記電極のピッ
    チよりも広く形成されてなる半導体装置。
21. 【請求項２１】 請求項１６から請求項２０のいずれか
    に記載の半導体装置において、 ３つ以上の前記端子における前記絶縁層からの露出部
    は、千鳥状に並んでなる半導体装置。
22. 【請求項２２】 半導体ウエハの複数の電極が設けられ
    た面に、ダイシングラインをまたいで絶縁層を形成し、 導電膜を、前記ダイシングラインをまたいで前記絶縁層
    に形成し、 前記半導体ウエハをダイシングすることを含み、 前記ダイシング工程で、前記導電膜及び前記絶縁層を切
    断して、前記導電膜の切断面を前記絶縁層の切断面から
    露出させる半導体装置の製造方法。
23. 【請求項２３】 半導体チップの複数の電極が形成され
    た面に絶縁層を形成し、 複数の端子を形成し、 いずれかの前記端子と他のいずれかの前記端子とが、前
    記電極が形成された面から異なる高さで、前記絶縁層の
    側面から露出するように、前記複数の端子を形成する半
    導体装置の製造方法。
24. 【請求項２４】 請求項２３記載の半導体装置の製造方
    法において、 複数層の前記絶縁層を形成し、 それぞれの前記端子を、いずれかの前記絶縁層上に形成
    する半導体装置の製造方法。
25. 【請求項２５】 請求項２４記載の半導体装置の製造方
    法において、 少なくとも１つの前記絶縁層に、前記絶縁層の積層方向
    の電気的な接続を図るビアを形成し、 前記ビアが形成された前記絶縁層よりも上に、少なくと
    も１つの前記端子を、前記ビアに電気的に接続して形成
    する半導体装置の製造方法。
26. 【請求項２６】 請求項２５記載の半導体装置の製造方
    法において、 積層された一対の前記絶縁層の間に前記端子を形成する
    半導体装置の製造方法。
27. 【請求項２７】 請求項２３から請求項２６のいずれか
    に記載の半導体装置の製造方法において、 隣同士の前記端子のピッチが、隣同士の前記電極のピッ
    チよりも広くなるように、前記複数の端子を形成する半
    導体装置の製造方法。
28. 【請求項２８】 請求項２３から請求項２７のいずれか
    に記載の半導体装置の製造方法において、 ３つ以上の前記端子が、千鳥状に並ぶように、前記複数
    の端子を形成する半導体装置の製造方法。
29. 【請求項２９】 請求項４から請求項１１のいずれかに
    記載された方法によって製造された半導体チップ。
30. 【請求項３０】 請求項２２から請求項２８のいずれか
    に記載された方法によって製造された半導体装置。
31. 【請求項３１】 請求項１６から請求項２１のいずれか
    １つ又は請求項３０に記載された半導体装置が搭載され
    た回路基板。
32. 【請求項３２】 請求項１６から請求項２１のいずれか
    １つ又は請求項３０に記載された半導体装置を有する電
    子機器。