KR20170108838A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20170108838A
KR20170108838A KR1020170029565A KR20170029565A KR20170108838A KR 20170108838 A KR20170108838 A KR 20170108838A KR 1020170029565 A KR1020170029565 A KR 1020170029565A KR 20170029565 A KR20170029565 A KR 20170029565A KR 20170108838 A KR20170108838 A KR 20170108838A
Authority
KR
South Korea
Prior art keywords
wafer
resin
die bonding
back surface
separation groove
Prior art date
Application number
KR1020170029565A
Other languages
English (en)
Inventor
히데키 고시미즈
유리카 아라야
데츠카즈 스기야
다카시 하이모토
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170108838A publication Critical patent/KR20170108838A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/6715Apparatus for applying a liquid, a resin, an ink or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Laser Beam Processing (AREA)

Abstract

[과제] 선다이싱을 채용하는 경우의 반도체 디바이스 칩의 이면에 대해서, 생산성을 악화시키지 않고, 개개의 디바이스 칩에 대해서 다이 본드용 수지를 부설하는 웨이퍼의 가공 방법을 제공한다.
[해결 수단] 복수의 디바이스 칩이 분할 예정 라인에 의해서 구획되고 표면에 형성된 웨이퍼의 가공 방법으로서, 분할 예정 라인을 따라서, 디바이스 칩의 마무리 두께에 상당하는 분리홈을 형성하는 분리홈 형성 공정과, 웨이퍼의 표면에 보호 부재를 배치 형성하고, 웨이퍼를 박화하여 분리홈을 웨이퍼의 이면에 표출시키고, 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 공정과, 그 웨이퍼의 이면에 대해서 액상의 다이 본드용 수지를 도포하여 고화시킴으로써, 다이 본드용 수지를 개개의 디바이스 칩의 이면에 원하는 두께로 부설하는 다이 본드용 수지 부설 공정과, 이면에 그 다이 본드용 수지가 부설된 그 디바이스 칩을 웨이퍼로부터 분리하는 분리 공정을 포함한다.

Description

웨이퍼의 가공 방법{METHOD OF MACHINING WAFER}
본 발명은 다이 본드용 수지를 이면에 구비한 복수의 디바이스 칩을 형성하는 웨이퍼의 가공 방법에 관한 것이다.
IC, LSI 등에 사용되는 반도체 디바이스 칩의 제조 프로세스에 있어서는, 복수의 디바이스가 분할 예정 라인에 의해서 구획되어 표면에 형성된 웨이퍼가, 개개의 디바이스 칩으로 분할됨으로써 반도체 디바이스 칩이 형성된다. 그리고, 그 반도체 디바이스 칩이 패키징됨으로써, 휴대전화, PC 등의 전기 기기에 이용되고 있다.
분할된 반도체 디바이스 칩은, 리드 프레임 (금속제 기판) 등에 본딩 (접착) 되지만, 그 반도체 디바이스 칩의 이면에 대해서 리드 프레임에 접착하기 위한 본딩제를 부설 (敷設) 하는 방법으로서, 개개의 디바이스 칩으로 분할되기 전의 웨이퍼의 이면에, 그 웨이퍼와 대략 동일한 크기의 DAF (다이 어태치 필름 : 다이싱 테이프와 본딩제로서의 기능을 겸비한 필름) 를 첩착 (貼着) 하고, 웨이퍼의 표면측으로부터 다이싱에 의해서 웨이퍼를 개개의 디바이스 칩으로 분할함과 함께, 개개의 디바이스 칩에 대응하여 본딩제를 절단하고, 분할된 개개의 디바이스 칩을 그 웨이퍼로부터 분리하여 꺼냄으로써, 이면에 본딩제가 부설된 반도체 디바이스 칩을 얻는 것이 알려져 있다 (예를 들어, 특허문헌 1 을 참조).
상기한 바와 같은 본딩제의 부설 방법을 채용할 경우에는, 웨이퍼를 원하는 두께가 되도록 이면측으로부터 연삭 (박화) 을 행하고, 연삭 후의 이면에 대해서 그 DAF 를 첩착한 후에 표면측으로부터 다이싱하여 개개의 디바이스 칩으로 분할하는 것을 전제로 한다.
그러나, 표면측으로부터 절삭 블레이드를 사용하여 마무리 두께에 상당하는 깊이의 분리홈을 형성하는 다이싱을 행하고, 그 후, 이면을 연삭함으로써 개개의 디바이스 칩으로 분할하는, 이른바 선 (先) 다이싱이라고 불리는 기술을 채용할 경우, 이면 연삭의 완료와 동시에, 웨이퍼가 개개의 디바이스 칩으로 분할되어 버리기 때문에 상기와 같은 방법을 채용하는 것은 곤란하다. 그래서, 선다이싱을 채용했을 경우의 디바이스 칩의 이면에 본딩제가 되는, 예를 들어, 다이 본드용 수지를 부설할 경우에는, 개개의 디바이스 칩으로 분할한 후, 웨이퍼로부터 개개의 반도체 디바이스 칩을 꺼내기 전에, 웨이퍼의 이면 전체에 다이 본드용의 수지 필름을 첩착하고, 웨이퍼의 표면의 분리홈측으로부터 레이저 광선을 조사하거나 하여, 그 필름을 그 반도체 디바이스 칩에 대응시켜 분할하는 것이 시도되고 있다 (예를 들어, 특허문헌 2 를 참조). 또한, 분할 예정 라인을 따라서, 디바이스 칩의 마무리 두께에 상당하는 깊이의 분리홈을 형성하는 방법으로는, 상기 절삭 블레이드에 한정하지 않고 에칭 등에 의해서 형성할 수도 있다 (예를 들어, 특허문헌 3 을 참조).
일본 공개특허공보 2000-182995호 일본 공개특허공보 2002-118081호 일본 공개특허공보 2006-294913호
상기한 선다이싱을 채용했을 경우의 다이 본드용 수지를 부설하는 방법에서는, 반도체 디바이스의 분할과는 별도로, 이면에 첩착된 다이 본드용의 수지 필름의 절단이 필요해져 비교적 복잡한 공정이 된다는 문제가 발생된다. 또, 다이싱 후에 실행되는 이면 연삭을 종료하여 개개의 반도체 디바이스 칩으로 분할된 후의 웨이퍼의 분할 예정 라인은, 이면 연삭시의 연삭 그라인더로부터 가해지는 부하에 의해서, 분할 전의 분할 예정 라인에 대해서 그 폭이나 위치가 변화되어 직선성이 저해되는 등의 가능성이 있고, 당해 분할 예정 라인을 따라서 물리적인 가공 수단, 예를 들어 절삭 블레이드에 의해서 직선상으로 가공하여 분할하기가 곤란해질 우려도 있다. 특히 디바이스가 작을 경우 (예를 들어, 가로세로 2 ㎜ 이하의 디바이스) 에는, 분할되는 디바이스의 수가 많아져, 분할 예정 라인을 따라서 물리적인 가공을 실시하기가 더욱 곤란해져 생산성이 악화된다는 문제가 있다.
본 발명은, 상기 사실을 감안하여 이루어진 것으로서, 그 주된 기술적 과제는, 선다이싱 (Dicing Before Grinding) 을 채용할 경우의 웨이퍼로부터 분리되는 디바이스 칩의 이면에 대해서, 생산성을 악화시키지 않고, 개개의 디바이스 칩에 대해서 다이 본드용 수지를 부설하는 웨이퍼의 가공 방법을 제공하는 것이다.
상기 주된 기술 과제를 해결하기 위해서, 본 발명에 의하면, 복수의 디바이스 칩이 교차하는 복수의 분할 예정 라인에 의해서 구획되어 표면에 형성된 웨이퍼의 가공 방법으로서, 분할 예정 라인을 따라서, 디바이스 칩의 마무리 두께에 상당하는 분리홈을 형성하는 분리홈 형성 공정과, 그 분리홈 형성 공정을 실시한 후, 웨이퍼의 표면에 보호 부재를 배치 형성하고, 웨이퍼를 박화하여 그 분리홈을 웨이퍼의 이면에 표출시키고, 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 공정과, 그 분할 공정을 실시한 후, 그 웨이퍼의 이면에 대해서 액상의 다이 본드용 수지를 도포하여 고화시킴으로써, 다이 본드용 수지를 개개의 디바이스 칩의 이면에 원하는 두께로 부설하는 다이 본드용 수지 부설 공정과, 이면에 그 다이 본드용 수지가 부설된 그 디바이스 칩을 웨이퍼로부터 분리하는 분리 공정을 포함하고, 그 다이 본드용 수지 부설 공정은, 액상의 그 다이 본드용 수지를 무상 (霧狀) 으로 하여 웨이퍼의 이면에 도포하여 박막층을 형성하는 박막층 형성 공정과, 그 박막층에 외적 자극을 부여함으로써 그 박막층을 고화시키는 외적 자극 부여 공정을 포함하고, 그 박막층 형성 공정과, 외적 자극 부여 공정을 교대로, 또한 적어도 2 회 이상 반복하여 그 다이 본드용 수지를 원하는 두께로 형성하는 웨이퍼의 가공 방법이 제공된다.
그 분리홈 형성 공정에서는, 절삭 블레이드를 분할 예정 라인을 따라서 절입함으로써, 또는 웨트 에칭 또는 드라이 에칭에 의해서 레이저 광선을 분할 예정 라인을 따라서 조사함으로써 중 어느 것에 의해서, 디바이스 칩의 마무리 두께에 상당하는 깊이를 구비한 분리홈을 형성한다.
바람직하게는, 그 분할 공정은 웨이퍼의 이면을 연삭하고 박화하여, 그 분리홈을 웨이퍼의 이면에 표출시킨다.
바람직하게는, 그 다이 본드용 수지 부설 공정 후, 그 다이 본드용 수지가 부설된 웨이퍼의 이면에 점착 테이프를 첩착함과 함께, 그 웨이퍼를 수용하는 개구를 갖는 프레임에서 그 점착 테이프를 개재하여 웨이퍼를 지지하고, 그 웨이퍼의 표면으로부터 보호 부재를 제거하는 이체 (移替) 공정을 실시하고, 그 이체 공정의 실시 후, 그 점착 테이프로부터 디바이스 칩을 픽업하여 그 분리 공정을 실시한다.
바람직하게는, 그 박막층 형성 공정은, 그 웨이퍼의 이면을 노출시켜 회전 가능한 테이블에 웨이퍼를 유지하는 유지 공정과, 그 테이블을 회전시켜, 액상의 그 다이 본드용 수지를 무상으로 하여 그 웨이퍼의 이면에 도포하는 도포 부착 공정을 포함한다.
바람직하게는, 그 박막층 형성 공정에 의해서 도포되는 다이 본드용 수지가 자외선 경화형 수지이고, 부여되는 외적 자극은 자외선의 조사이다. 또는, 그 다이 본드용 수지가 열 경화형 수지이고, 부여되는 외적 자극을 가열로 할 수 있다. 또, 그 박막층의 두께는 3 ∼ 7 ㎛ 이고, 그 다이 본드용 수지의 원하는 두께는 30 ∼ 50 ㎛ 인 것이 바람직하다.
본 발명의 웨이퍼의 가공 방법에 의하면, 다이 본드용의 수지가 액상 상태에서 분할된 개개의 디바이스 칩의 이면에 도포하는 것이 가능해지고, 개개의 디바이스 칩에 대응하여 부설된다. 따라서, 선다이싱에 의해서 개개의 디바이스 칩을 얻는 경우여도, 별도 레이저 광선을 조사하여 DAF 를 디바이스 칩에 대응하여 분할하는 등의 공정을 필요로 하지 않아 생산성이 향상된다.
도 1 은, 분리홈 형성 공정을 실행하기 위한 절삭 장치의 일부를 나타내는 사시도 및 웨이퍼의 A-A 단면도.
도 2 는, 보호 부재를 장착하는 공정을 나타내는 사시도.
도 3 은, 웨이퍼의 이면을 연삭하여 웨이퍼를 디바이스 칩으로 분할하는 분할 공정을 나타내는 사시도.
도 4 는, 수지 부설 공정에 있어서 액상의 다이 본드용 수지를 도포하는 공정, 및 액상의 다이 본드용 수지에 자외선을 조사하는 공정을 나타내는 사시도.
도 5 는, 이체 공정에 있어서, 보호 부재를 박리하는 공정을 나타내는 사시도.
도 6 은, 디바이스 칩을 웨이퍼로부터 분리하는 분리 공정을 나타내는 단면도이다.
이하에서, 본 발명에 의한 웨이퍼의 가공 방법의 바람직한 실시형태에 대해서, 첨부 도면을 참조하여 상세하게 설명한다.
도 1 에는, 본 실시형태에 있어서 피가공물이 되는 반도체 웨이퍼 (W) 의 표면측에 형성된 분할 예정 라인을 따라서, 디바이스 칩의 마무리 두께에 상당하는 분리홈을 형성하는 분리홈 형성 공정이 실행되는 상태가 도시되어 있다.
도 1(a) 에 나타내는 바와 같이, 상기 분리홈 형성 공정은, 스핀들 유닛 (10) 을 구비한 절삭 장치 (장치 전체의 도시는 생략) 에 의해서 실행된다. 그 스핀들 유닛 (10) 은, 스핀들 (12) 의 선단부에 고정된 절삭 블레이드 (13) 를 유지하는 스핀들 하우징 (11) 을 구비하고 있다. 소정의 두께 (예를 들어, 700 ㎛) 로 형성된 가공 전의 그 반도체 웨이퍼 (W) 의 표면 (20a) 측은, 분할 예정 라인에 의해서 복수의 영역으로 구획되어 있고, 당해 구획된 각 영역에 디바이스 (21) 가 형성되어 있다. 스핀들 (12) 과 함께 고속 회전된 절삭 블레이드 (13) 를, 절삭 장치의 유지 테이블 (도시 생략) 에 이면 (20b) 측이 흡인 유지된 반도체 웨이퍼 (W) 에 대해서 하강시켜 절입하게 하고, 그 유지 테이블과 절삭 블레이드 (13) 를 가공 이송 방향으로 상대 이동시킴으로써, 도 1(a) 의 A-A 단면도로서 나타내는 도 1(b) 에 나타내는 바와 같이, 분할 예정 라인을 따른 디바이스 칩의 마무리 두께 (예를 들어, 50 ㎛) 에 상당하는 깊이에서, 소정의 홈폭 (예를 들어, 30 ㎛) 의 분리홈 (22) 을 형성한다. 또한, 도 1(b) 는, 설명의 편의상 상 분리홈 (22) 을 강조하여 기재한 것으로서, 실제의 치수에 따른 것은 아니다.
그 절삭 장치는, 절삭 블레이드 (13) 의 절삭 방향을 따른 가공 이송 방향, 그 가공 이송 방향과 직교하는 산출 이송 방향, 절삭 블레이드 (13) 를 반도체 웨이퍼 (W) 를 향하여 상하동시키는 절출 (切出) 방향, 어느 것에 대해서도 미리 기억된 프로그램에 따라서 제어 가능하게 구성되어 있고, 반도체 웨이퍼 (W) 상의 분할 예정 라인 상의 전체에 상기와 동일한 분리홈 (22) 이 형성되고, 그 분리홈 형성 공정이 종료되면, 절삭 장치의 유지 테이블로부터 반도체 웨이퍼 (W) 가 꺼내어진다. 또한, 상기 분리홈 (22) 은 디바이스 칩의 마무리 두께에 상당하는 깊이로 설정되지만, 반드시 디바이스 칩의 마무리 두께와 엄밀하게 일치할 필요는 없고, 후술하는 연삭 장치에 의해서 연삭되어, 원하는 마무리 두께로 연삭 가공되었을 때, 결과적으로 개개의 디바이스 칩으로 분할되는 깊이이면 되고, 그 원하는 마무리 두께보다 약간 깊게 설정해도 된다.
도 2(a) 에 나타내는 바와 같이, 그 분리홈 형성 공정이 종료되면, 꺼내어진 반도체 웨이퍼 (W) 의 표면 (20a) 측에 대해서, 디바이스 (21) 를 보호하기 위한 보호 부재인 보호 테이프 (23) 를 첩착하고 (보호 부재 첩착 스텝), 그 보호 부재 첩착 스텝에 의해서 얻어진 그 반도체 웨이퍼 (W) (도 2(b) 를 참조) 를, 개개의 디바이스 칩으로 분할하는 분할 공정으로 이행한다.
도 3 에 기초하여 분할 공정에 대해서 설명한다. 도 3(a) 에 나타내는 바와 같이, 보호 테이프 (23) 가 첩착된 반도체 웨이퍼 (W) 는, 연삭 장치 (전체의 설명은 생략한다) 에 구비된 척 테이블 (30) 상에 그 보호 테이프 (23) 측을 위치 부여하여 고정된다. 척 테이블 (30) 은 도시하지 않은 모터에 의해서 회전 가능하게 구성되고, 그 상면부가 미세한 통기공을 갖는 포러스 세라믹스에 의해서 형성되어 있고, 도시하지 않은 흡인 수단에 연통되어 있다. 이와 같이 구성된 척 테이블 (30) 은 도시하지 않은 흡인 수단을 작동함으로써, 그 척 테이블 (30) 의 상면인 유지면에 재치 (載置) 된 반도체 웨이퍼 (W) 를 흡인 유지한다.
연삭 장치의 척 테이블 (30) 의 상방에는, 도시하지 않은 서보 모터에 의해서 구동되는 스핀들 (31) 이 구비되어 있고, 척 테이블 (30) 의 중심에 대해서 편심된 위치에 설정된 스핀들 (31) 의 하단에는 마운터 (32) 가 형성되어 있다. 마운터 (32) 에는, 척 테이블 (30) 상에 흡인 유지된 반도체 웨이퍼 (W) 를 연삭하기 위한 연삭 지석을 구비한 연삭 휠 (33) 이 볼트에 의해서 강고하게 고정되어 있다. 그 연삭 장치는, 상기 스핀들 (31) 과 마운터 (32) 와 연삭 휠 (33) 과 도시하지 않은 서보 모터에 의해서 구성된 연삭 유닛을 상하 방향인 연삭 이송 방향으로 이동하기 위한 연삭 이송 수단을 구비하고 있다.
상기 연삭 이송 수단에 의해서, 척 테이블 (30) 상에 흡인 유지된 반도체 웨이퍼 (W) 에 대해서 연삭 휠 (33) 의 연삭 지석이 압접하게 된다. 이 때, 척 테이블 (30) 은 300 rpm, 연삭 휠 (33) 은 6000 rpm 의 회전 속도로 구동되고, 하방을 향하여 1 ㎛/초의 속도로 연삭 이송된다. 도시하지 않은 접촉식 또는 비접촉식의 두께 측정 게이지로 반도체 웨이퍼 (W) 의 두께를 측정하면서, 반도체 웨이퍼 (W) 를 원하는 마무리 두께 (50 ㎛) 까지 연삭하면, 도 3(b) 에 나타내는 바와 같이, 상기한 분리홈 형성 공정에서 형성했던 분리홈 (22) 이 이면측에 표출되고, 결과적으로, 반도체 웨이퍼 (W) 가 개개의 디바이스 칩으로 분할된다. 이와 같이 하여 개개의 디바이스 칩으로 분할되면, 개개의 디바이스 칩의 표면에 그 표면을 보호하는 보호 부재인 보호 테이프 (23) 가 배치 형성된 상태가 되고, 본 발명의 분할 공정이 종료된다.
도 4 에 기초하여, 본 발명에 따라서 실행되는 다이 본드용 수지 부설 공정에 대해서 설명한다. 도 4(a) 에 나타내는 바와 같이, 상기한 분할 공정에서 연삭된 그 반도체 웨이퍼 (W) 의 이면측을 상면으로 하여, 다이 본드용 수지 부설 장치 (장치 전체의 도시는 생략) 의 유지 테이블 (40) 에 보호 테이프 (23) 측을 유지시킨다. 당해 유지 테이블 (40) 도, 상기 척 테이블 (30) 과 동일한 구성을 가지고 있고, 도시하지 않은 흡인 수단에 의해서 흡인 유지됨과 함께, 도시하지 않은 서보 모터에 의해서 회전 가능하게 구성되어 있다.
반도체 웨이퍼 (W) 를 유지 테이블 (40) 에 유지한 후, 다이 본드용 수지 부설 장치의 유지 테이블 (40) 근방에 설치되는 도포 유닛 (50) 에 의해서 박막층 형성 스텝이 실행된다. 당해 도포 유닛 (50) 은, 유지 테이블 (40) 상에 유지된 반도체 웨이퍼 (W) 의 상방에, 그 선단부 (51a) 가 위치 부여되도록 연장되는 도포 노즐 (51) 과, 후술하는 액상의 다이 본드용 수지와 고압 에어를 혼합하여, 도포 노즐 (51) 측에 공급하는 혼합 유닛 (52) 과, 그 도포 유닛 (50) 의 도포 노즐 (51) 을 반도체 웨이퍼 (W) 의 상면을 따라서 평행하게 요동시키는 (도면 중 화살표를 참조) 도시하지 않은 에어 모터를 구비한 요동 유닛 (53) 과, 혼합 유닛 (52) 에 고압 에어를 공급하는 고압 에어 탱크 (54) 와, 혼합 유닛 (52) 에 액상의 다이 본드용 수지를 공급하는 액상 수지 탱크 (55) 에 의해서 구성되어 있다.
그 고압 에어 탱크 (54) 에는, 도시하지 않은 에어 펌프와 릴리프 밸브가 구비되고, 작동 중에는 그 탱크 내가 항상 일정한 압력 (예를 들어, 0.3 ㎫) 이 되도록 제어되어 있고, 필요에 따라서 혼합 유닛 (52) 을 향하여 고압 에어를 공급할 수 있도록 구성되어 있다. 또, 액상 수지 탱크 (55) 에는, 정상 (定常) 에서는 액상 상태를 유지하고, 외적 자극을 줌으로써 고화되어 본딩제로서 기능하는 다이 본드용의 수지가 충전되어 있고, 내장된 펌프에 의해서 일정 압력으로 혼합 유닛 (52) 을 향하여 공급 가능하게 구성되어 있다. 본 실시형태에 있어서의 다이 본드용 수지로는, 자외선을 조사함으로써 고화되는 자외선 경화형 수지를 채용하고, 당해 자외선 경화형 수지로는, 예를 들어 Honghow Specialty Chemicals Inc. 제조의 상품명「HP20VL」또는「ST20VL」을 채용할 수 있다. 또한, 그 밖에 외적 자극으로서 소정의 열을 부가 (가열) 함으로써 고화되는 은 충전 에폭시 수지, 예를 들어 Ablestik Laboratories 제조의 상품명「Ablebond 8200c」등도 사용 가능하다.
혼합 유닛 (52) 내에는, 상기 고압 에어가 통과하는 도시하지 않은 잘록부가 형성되어 있고, 당해 잘록부에 대해서 직교하는 방향으로부터 상기 액상 수지가 세관 (細管) 에 의해서 공급 가능한, 이른바 벤투리 구조가 구비되어 있다. 도포 노즐 (51) 의 선단부 (51a) 로부터 그 액상 수지를 분무하는 경우에는, 고압 에어 탱크 (54) 로부터 고압 에어를, 그 액상 수지 탱크 (55) 로부터 액상 수지를 공급하고, 혼합 유닛 (52) 내의 그 잘록부를 고압 에어가 통과할 때, 벤투리 효과에 의해서 세관으로부터 액상 수지가 흡출 (吸出) 됨과 함께 미립화되어, 도포 노즐 (51) 의 선단부 (51a) 로부터 반도체 웨이퍼 (W) 의 이면을 향하여 무상으로 분사 가능하게 구성되어 있다. 또한, 당해 혼합 유닛 (52) 의 구조는 이에 한정되지 않는다. 일반적으로 잘 알려진 도장 용구로서 사용되는 에어 브러시 등의 구성을 그대로 적용할 수도 있다.
상기 도포 노즐 (51) 로부터 반도체 웨이퍼 (W) 의 이면을 향하여 그 액상 수지를 분무하는 박막층 형성 스텝에 대해서 더욱 설명한다. 반도체 웨이퍼 (W) 가 유지 테이블 (40) 상에 유지되면, 상기 도포 유닛 (50) 이 스탠바이 상태로 세트된다. 이 때, 도포 노즐 (51) 의 선단부 (51a) 는, 반도체 웨이퍼 (W) 의 상방에 위치하지 않는 근방에 세트된다. 이것은 분무 개시시에 큰 입경의 액상 수지가 반도체 웨이퍼 (W) 상에 적하되지 않도록 하기 위해서이다. 그 도포 노즐 (51) 로부터 액상의 다이 본드용 수지를 분무시킬 경우, 먼저 유지 테이블 (40) 이 예를 들어 500 rpm 의 속도로 회전을 개시한다. 다음으로, 고압 에어 (54) 로부터 고압 에어의 공급을 개시하고, 그 후, 액상 수지 탱크 (55) 로부터 액상 수지의 공급을 개시한다. 그리고, 도포 노즐 (51) 의 선단부 (51a) 가 반도체 웨이퍼 (W) 의 상방에 없는 상태에서, 선단부 (51a) 로부터의 분무가 개시된 후에, 요동 유닛 (53) 의 구동이 개시된다. 요컨대, 반도체 웨이퍼 (W) 가 상기 속도로 회전하면서, 그 위를, 그 요동 유닛 (53) 에 의해서 구동되는 도포 노즐 (51) 의 선단부 (51a) 가 왕복동하게 한다. 그리고, 요동 유닛 (53) 에 의해서, 도포 노즐 (51) 이 설정 횟수만큼 (예를 들어 5 왕복) 왕복동했다면, 도포 노즐 (51) 의 선단부 (51a) 가 반도체 웨이퍼 (W) 상에 없는 스탠바이 상태로 되돌려져, 액상 수지의 공급, 고압 에어의 공급이 정지되고, 유지 테이블 (40) 의 회전도 정지되어, 박막층 형성 스텝이 완료된다. 또한, 한번에 대량으로 분무하지 않고, 상기한 바와 같이 1 회의 도포 처리를 5 왕복으로 한정함으로써, 액상의 다이 본드용 수지의 박막층이 3 ∼ 7 ㎛ 로 형성되도록 하고 있다.
그 박막층 형성 스텝이 완료된 후, 도 4(b) 에 나타내는 바와 같이, 액상의 그 다이 본드용 수지가 도포된 면에 대해서, 외적 자극을 부여하는 수단으로서의 자외선 조사 수단 (100) 에 의해서 자외선을 조사하여 (외적 자극 부여 스텝), 그 반도체 웨이퍼 (W) 의 개개의 디바이스 칩의 이면에, 고화된 다이 본드용 수지층 (60) 을 얻을 수 있다.
본 발명에서는, 상기한 박막층 형성 스텝에 이어서, 외적 자극 부여 스텝을 실행하고, 이것을 적어도 2 회 이상 반복한다. 즉, 액상의 다이 본드용 수지를 무상으로 도포하여 3 ∼ 7 ㎛ 의 박막층을 형성한 후, 일단 자외선을 조사하여, 도포된 다이 본드용 수지를 고화시킨다. 그 후, 그 박막층 형성 스텝과 외적 자극 부여 스텝을 다시 실행한다. 이와 같이, 박막층 형성 스텝과 외적 자극 부여 스텝을 2 회 이상 반복 실행함으로써, 미리 설정된 원하는 두께 (예를 들어 30 ∼ 50 ㎛) 의 다이 본드용 수지층을 얻는다. 이상으로 다이 본드용 수지 부설 공정이 종료된다. 또한, 액상의 다이 본드용 수지로서 열 경화형 수지를 채용했을 경우에는, 외적 자극 부여 스텝으로서 상기 자외선의 조사 대신에, 전기 히터 등에 의한 가열을 실행하여 그 액상의 다이 본드용 수지를 고화시키고, 개개의 디바이스 칩의 이면에, 그 다이 본드용 수지층 (60) 을 얻는다.
상기한 바와 같이, 반도체 웨이퍼 (W) 의 이면 상에 다이 본드용의 수지를 액상으로 또한 무상으로 도포하고, 고화시키는 공정을 2 회 이상 반복 실행하여, 원하는 두께의 다이 본드용 수지층을 얻는 구성을 채용함으로써, 개개의 디바이스 칩 사이에 존재하는 분리홈 형성 공정에서 형성된 30 ㎛ 폭의 분리홈 폭 내에 액상의 다이 본드용 수지를 유입시키지 않고, 디바이스 칩의 이면에만 머무르게 하는 것, 즉 선다이싱에 의한 개개의 디바이스 칩으로 분할한 후에 다이 본드용 수지를 개개의 디바이스 칩에 대응시켜 분할하는 공정이 필요없는 상태에서 그 다이 본드용의 수지층을 부설하는 것이 가능해진다.
상기한 다이 본드용 수지 부설 공정이 종료된 후, 이체 공정을 실시한다. 상기한 바와 같이, 그 다이 본드용 수지 부설 공정이 종료된 반도체 웨이퍼 (W) 는, 분리홈 (22) 에 다이 본드용 수지가 침입해 있지 않고, 개개의 디바이스 칩은 보호 테이프 (23) 만에 의해서 연결되어 있는 상태이다. 여기서, 당해 반도체 웨이퍼 (W) 를, 상기 수지 부설 장치의 유지 테이블 (40) 로부터 떼어내고, 도 5 에 나타내는 바와 같이, 환상의 프레임 (F) 의 내측 개구부를 덮도록 외주부가 장착된 신축성이 우수한 점착 테이프 (T) 의 표면에, 반도체 디바이스 칩 W 의 이면, 즉 상기 다이 본드용 수지층 (60) 이 형성된 면을 첩착하고, 표면측을 보호하도록 첩착되어 있던 보호 테이프 (23) 를 박리하여, 이체 공정이 종료된다.
상기 이체 공정이 종료되면, 이면에 그 수지가 부설된 그 디바이스 칩을 웨이퍼로부터 분리하는 분리 공정을 실시한다. 그 분리 공정은, 도 6 에 그 일부를 나타내는 분리 장치 (70) 에서 실시되는 것으로서, 그 분리 장치 (70) 는, 프레임 유지 부재 (71) 와, 그 상면부에 환상 프레임 (F) 을 재치하여 상기 환상의 프레임 (F) 을 유지하는 클램프 (72) 와, 그 클램프 (72) 에 의해서 유지된 환상의 프레임 (F) 에 장착된 반도체 웨이퍼 (W) 를 확장하기 위한 적어도 상방이 개구된 원통 형상으로 이루어지는 확장 드럼 (73) 을 구비하고 있다. 프레임 유지 부재 (71) 는, 확장 드럼 (73) 을 둘러싸도록 설치된 복수의 에어 실린더 (723a) 와, 에어 실린더 (723a) 로부터 연장되는 피스톤 로드 (723b) 로 구성되는 지지 수단 (723) 에 의해서 승강 가능하게 지지되어 있다.
그 확장 드럼 (73) 은, 환상의 프레임 (F) 의 내경보다 작고, 환상의 프레임 (F) 에 장착된 점착 테이프 (T) 에 첩착되는 반도체 웨이퍼 (W) 의 외경보다 크게 설정되어 있다. 여기서, 도 6 에 나타내는 바와 같이, 분리 장치 (70) 는, 프레임 유지 부재 (71) 와, 확장 드럼 (73) 의 상면부가 대략 동일한 높이가 되는 위치 (점선으로 나타낸다) 와, 지지 수단 (723) 의 작용에 의해서 프레임 유지 부재 (71) 가 하강되고, 확장 드럼 (73) 의 상단부가 프레임 유지 부재 (71) 의 상단부보다 높아지는 위치 (실선으로 나타낸다) 로 할 수 있다.
상기 프레임 유지 부재 (71) 를 하강시켜, 확장 드럼 (73) 의 상단을, 점선으로 나타내는 위치로부터, 실선으로 나타내는 프레임 유지 부재 (71) 보다 높은 위치가 되도록 상대적으로 변화시키면, 환상의 프레임 (F) 에 장착된 점착 테이프 (T) 는 확장 드럼 (73) 의 상단 가장자리에 밀려 확장된다. 이 결과, 점착 테이프 (T) 에 첩착되어 있는 반도체 웨이퍼 (W) 에는 방사상으로 인장력이 작용하기 때문에, 미리 분리홈 (22) 을 따라서 분할되어 있는 개개의 디바이스 칩끼리의 간격이 넓어진다. 그리고, 개개의 디바이스 칩끼리의 간격이 넓어진 상태에서, 픽업 콜릿 (74) 을 작동시켜 이미 분할되어 있는 디바이스 칩을 흡착하고, 점착 테이프 (T) 로부터 박리하여 픽업하고, 도시하지 않은 트레이 또는 리드 프레임에 디바이스 칩을 접착하는 다이 본딩 공정으로 반송한다. 이상에 의해서, 분리 공정이 종료되고, 본 발명에 의한 웨이퍼의 가공 방법이 완료된다. 또한, 상기한 박막층 형성 공정에 있어서 무상으로 도포된 다이 본드용 수지가, 앞서 형성된 분리홈에 미미하게 침입하는 경우가 있지만, 상기한 분리 공정에서 점착 테이프 (T) 를 확장함으로써 개개의 디바이스 칩으로 분리할 수 있어, 별도로 절삭 수단 등을 준비하여 분할할 필요는 없다.
상기한 보호 부재 배치 형성 공정의 일부를 구성하는 분리홈 형성 공정에서는, 분리홈을 형성하기 위해서, 스핀들의 선단부에 형성된 절삭 블레이드를 회전시켜 반도체 웨이퍼의 표면에 압접하여 가공함으로써 형성하는 예를 나타냈지만, 분리홈을 형성하는 방법은 이에 한정되지 않고, 여러 가지 방법을 취할 수 있다. 예를 들어, 특허문헌 3 에 나타낸 바와 같은, 플라즈마에 의해서 가스를 이온화ㆍ라디칼화하여 에칭하는 반응성 이온 에칭 등의 드라이 에칭, 혹은, 웨이퍼의 재료에 따라서 선택되는 여러 가지 액체를 사용하는 웨트 에칭을 채용할 수 있다. 또, 다른 방법으로는, 웨이퍼의 표면에 대해서 흡수성을 갖는 파장의 레이저 광선을 사용한 레이저 가공을 채용할 수도 있다.
상기한 바와 같이, 다이 본드용 수지 부설 공정에서 실시되는 다이 본드용 수지를 도포할 때, 액상의 다이 본드용 수지를 반도체 웨이퍼 이면측에 분사하는데, 그 때의 고압 에어의 압력, 액상 수지 탱크로부터의 공급량, 혹은 혼합 유닛에 있어서의 혼합 비율은, 분무된 액상 수지의 입경이 미세하여, 시간당 분무량이 적은 것이 바람직하다. 입경이 지나치게 크거나 시간당 분무량이 지나치게 많거나 하면, 도포된 액상 수지가 이면으로부터 표출된 분리홈 내로 진입하여 메워 버려, 상기한 종래 기술과 마찬가지로 별도로 분할하는 공정이 필요해질 우려가 있다. 따라서, 시간당 액상 수지의 공급량이나, 분무의 입경 등에 영향이 있는 고압 에어의 압력 조건은, 그 분리홈의 홈 폭, 액상 수지의 점도 등을 고려하여, 액상 수지가 그 분리홈에 들어가지 않을 정도의 조건을 선택하면 된다.
10 : 스핀들 유닛
11 : 스핀들 하우징
12 : 회전 스핀들
13 : 절삭 블레이드
21 : 디바이스 칩
22 : 분리홈
23 : 보호 테이프 (보호 부재)
30 : 척 테이블
33 : 연삭 휠
50 : 도포 유닛
51 : 도포 노즐
52 : 혼합 유닛
53 : 요동 유닛
54 : 고압 에어 탱크
55 : 액체 수지 탱크
60 : 다이 본드용 수지층
70 : 분리 장치
71 : 프레임 유지 부재
72 : 클램프
73 : 확장 드럼
720 : 지지 수단

Claims (10)

  1. 복수의 디바이스가 교차하는 복수의 분할 예정 라인에 의해서 구획되어 표면에 형성된 웨이퍼의 가공 방법으로서,
    분할 예정 라인을 따라서, 디바이스 칩의 마무리 두께에 상당하는 분리홈을 형성하는 분리홈 형성 공정과,
    그 분리홈 형성 공정을 실시한 후, 웨이퍼의 표면에 보호 부재를 배치 형성하고, 웨이퍼를 박화하여 상기 분리홈을 웨이퍼의 이면에 표출시키고, 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 공정과,
    그 분할 공정을 실시한 후, 상기 웨이퍼의 이면에 대해서 액상의 다이 본드용 수지를 도포하여 고화시킴으로써, 다이 본드용 수지를 개개의 디바이스 칩의 이면에 원하는 두께로 부설하는 다이 본드용 수지 부설 공정과,
    이면에 상기 다이 본드용 수지가 부설된 상기 디바이스 칩을 웨이퍼로부터 분리하는 분리 공정을 포함하고,
    상기 다이 본드용 수지 부설 공정은, 액상의 상기 다이 본드용 수지를 무상 (霧狀) 으로 하여 웨이퍼의 이면에 도포하여 박막층을 형성하는 박막층 형성 공정과,
    상기 박막층에 외적 자극을 부여함으로써 그 박막층을 고화시키는 외적 자극 부여 공정을 포함하고,
    상기 박막층 형성 공정과, 외적 자극 부여 공정을 교대로, 또한 적어도 2 회 이상 반복하여 상기 다이 본드용 수지를 원하는 두께로 형성하는, 웨이퍼의 가공 방법.
  2. 제 1 항에 있어서,
    상기 분리홈 형성 공정은, 절삭 블레이드를 분할 예정 라인을 따라서 절입하고, 상기 디바이스 칩의 마무리 두께에 상당하는 깊이의 분리홈을 형성하는, 웨이퍼의 가공 방법.
  3. 제 1 항에 있어서,
    상기 분리홈 형성 공정은, 웨트 에칭, 또는 드라이 에칭에 의해서 분할 예정 라인에 상기 디바이스 칩의 마무리 두께에 상당하는 깊이의 분리홈을 형성하는, 웨이퍼의 가공 방법.
  4. 제 1 항에 있어서,
    상기 분리홈 형성 공정은, 레이저 광선을 분할 예정 라인을 따라서 조사하여 상기 디바이스 칩의 마무리 두께에 상당하는 깊이의 분리홈을 형성하는, 웨이퍼의 가공 방법.
  5. 제 1 항에 있어서,
    상기 분할 공정은, 웨이퍼의 이면을 연삭하여 박화하고 상기 분리홈을 웨이퍼의 이면에 표출시키는, 웨이퍼의 가공 방법.
  6. 제 1 항에 있어서,
    상기 다이 본드용 수지 부설 공정 후, 상기 다이 본드용 수지가 부설된 웨이퍼의 이면에 점착 테이프를 첩착함과 함께, 상기 웨이퍼를 수용하는 개구를 갖는 환상 프레임에서 그 점착 테이프를 개재하여 웨이퍼를 지지하고, 그 웨이퍼의 표면으로부터 보호 부재를 제거하는 이체 공정과,
    그 이체 공정의 실시 후, 상기 점착 테이프로부터 디바이스 칩을 픽업하는 픽업 공정을 추가로 포함하는, 웨이퍼의 가공 방법.
  7. 제 1 항에 있어서,
    상기 박막층 형성 공정은,
    상기 웨이퍼의 이면을 노출시켜 회전 가능한 테이블에 웨이퍼를 유지하는 유지 공정과, 그 테이블을 회전시켜, 액상의 상기 다이 본드용 수지를 무상으로 하여 그 웨이퍼의 이면에 도포하는 도포 부착 공정을 포함하는, 웨이퍼의 가공 방법.
  8. 제 1 항에 있어서,
    상기 박막층 형성 공정에 의해서 도포되는 상기 다이 본드용 수지는 자외선 경화형 수지이고, 부여되는 외적 자극은 자외선의 조사인, 웨이퍼의 가공 방법.
  9. 제 1 항에 있어서,
    상기 박막층 형성 공정에 의해서 도포되는 상기 다이 본드용 수지는 열 경화형 수지이고, 부여되는 외적 자극은 가열인, 웨이퍼의 가공 방법.
  10. 제 1 항에 있어서,
    상기 박막층 형성 공정에서 형성되는 상기 박막층의 두께는 3 ∼ 7 ㎛ 이고, 상기 다이 본드용 수지의 원하는 두께는 30 ∼ 50 ㎛ 인, 웨이퍼의 가공 방법.
KR1020170029565A 2016-03-17 2017-03-08 웨이퍼의 가공 방법 KR20170108838A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-054223 2016-03-17
JP2016054223A JP2017168736A (ja) 2016-03-17 2016-03-17 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
KR20170108838A true KR20170108838A (ko) 2017-09-27

Family

ID=59751761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170029565A KR20170108838A (ko) 2016-03-17 2017-03-08 웨이퍼의 가공 방법

Country Status (6)

Country Link
US (1) US10312144B2 (ko)
JP (1) JP2017168736A (ko)
KR (1) KR20170108838A (ko)
CN (1) CN107204286B (ko)
DE (1) DE102017105503B4 (ko)
TW (1) TWI721106B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6352824B2 (ja) * 2015-01-23 2018-07-04 東芝メモリ株式会社 基板処理装置、制御プログラムおよび制御方法
KR102408524B1 (ko) * 2017-09-19 2022-06-14 삼성디스플레이 주식회사 표시 장치의 제조 장치 및 표시 장치의 제조 방법
JP7045843B2 (ja) * 2017-12-12 2022-04-01 株式会社ディスコ 被加工物の分割方法
CN109909623A (zh) * 2017-12-12 2019-06-21 中芯国际集成电路制造(北京)有限公司 用于晶圆的切割方法
US10685863B2 (en) * 2018-04-27 2020-06-16 Semiconductor Components Industries, Llc Wafer thinning systems and related methods
KR20210141155A (ko) 2020-05-15 2021-11-23 삼성전자주식회사 기판 디본딩 장치
US11552040B2 (en) * 2020-07-21 2023-01-10 Western Digital Technologies, Inc. Package process, DAF replacement
TWI783395B (zh) * 2021-03-03 2022-11-11 華泰電子股份有限公司 晶圓薄化方法
CN114669452B (zh) * 2022-03-26 2023-06-06 宁波芯健半导体有限公司 一种超薄芯片背胶涂覆方法、涂覆装置及存储介质

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182995A (ja) 1998-12-14 2000-06-30 Mitsumi Electric Co Ltd 半導体装置の製造方法
JP4109823B2 (ja) 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4296052B2 (ja) * 2003-07-30 2009-07-15 シャープ株式会社 半導体装置の製造方法
JP2005129607A (ja) * 2003-10-22 2005-05-19 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006196701A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2006294913A (ja) 2005-04-12 2006-10-26 Disco Abrasive Syst Ltd ウェーハの分割方法
JP4942313B2 (ja) * 2005-07-07 2012-05-30 株式会社ディスコ ウエーハのレーザー加工方法
JP2008235650A (ja) * 2007-03-22 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法
JP2009194135A (ja) * 2008-02-14 2009-08-27 Disco Abrasive Syst Ltd ダイボンディング方法及びダイボンダ
JP2011233711A (ja) * 2010-04-27 2011-11-17 Toshiba Corp 半導体装置の製造方法
JP5659033B2 (ja) 2011-02-04 2015-01-28 株式会社東芝 半導体装置の製造方法
JP6054234B2 (ja) * 2013-04-22 2016-12-27 株式会社ディスコ ウエーハの加工方法
JP2017041574A (ja) * 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
JP2017168736A (ja) 2017-09-21
DE102017105503A1 (de) 2017-09-21
US20170271208A1 (en) 2017-09-21
US10312144B2 (en) 2019-06-04
DE102017105503B4 (de) 2024-01-18
CN107204286B (zh) 2021-11-19
TW201742130A (zh) 2017-12-01
TWI721106B (zh) 2021-03-11
CN107204286A (zh) 2017-09-26

Similar Documents

Publication Publication Date Title
KR20170108838A (ko) 웨이퍼의 가공 방법
KR20170022881A (ko) 웨이퍼의 가공 방법
US9362174B2 (en) Device wafer processing method
US8513096B2 (en) Wafer dividing method
KR20170077029A (ko) 웨이퍼의 가공 방법
US9640420B2 (en) Wafer processing method
KR20170046584A (ko) 웨이퍼의 가공 방법
US10366925B2 (en) Wafer processing method
US10763172B2 (en) Method of processing wafer
KR20170030035A (ko) 웨이퍼의 가공 방법
US10707129B2 (en) Processing method of wafer
KR20190045067A (ko) 웨이퍼의 가공 방법
KR20130007424A (ko) 피가공물의 연삭 방법
US20150170969A1 (en) Device wafer processing method
JP2015041687A (ja) ウエーハの加工方法
KR20180056381A (ko) 디바이스 칩 패키지의 제조 방법
JP2018117049A (ja) パッケージデバイスの製造方法
JP2014033160A (ja) ウエーハの加工方法
JP2018198241A (ja) ウェーハの加工方法
JP7343300B2 (ja) ウエーハの加工方法
JP7132710B2 (ja) ウェーハの加工方法
JP2023015593A (ja) ウエーハの処理方法
JP2014033157A (ja) ウエーハの加工方法
JP2017107986A (ja) ウエーハの加工方法
JP2017107983A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application