KR20170046584A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20170046584A
KR20170046584A KR1020160134301A KR20160134301A KR20170046584A KR 20170046584 A KR20170046584 A KR 20170046584A KR 1020160134301 A KR1020160134301 A KR 1020160134301A KR 20160134301 A KR20160134301 A KR 20160134301A KR 20170046584 A KR20170046584 A KR 20170046584A
Authority
KR
South Korea
Prior art keywords
wafer
resin
grinding
divided
thickness
Prior art date
Application number
KR1020160134301A
Other languages
English (en)
Inventor
도시키 미야이
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170046584A publication Critical patent/KR20170046584A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

(과제) 비용을 억제하면서, 범프의 높이가 높아도 연삭면에 범프의 요철이 전사되지 않고, 연삭 후의 웨이퍼의 두께 편차도 작게 할 수 있고, 연삭 중에 칩끼리 충돌하는 것을 막아, 척 테이블에 웨이퍼를 유지할 때 부압의 리크가 발생하지 않는 웨이퍼의 가공 방법을 제공하는 것이다.
(해결 수단) 교차하여 형성된 복수의 분할 예정 라인에 의해 구획된 표면의 각 영역에 디바이스가 형성되고, 그 각 디바이스가 표면에 돌출되는 복수의 범프를 갖는 웨이퍼를 그 분할 예정 라인을 따라 분할하여 소정 두께의 복수의 디바이스 칩을 형성하는 웨이퍼의 가공 방법으로서, 웨이퍼의 표면으로부터 그 분할 예정 라인을 따라 그 소정 두께보다 깊고 또한 웨이퍼를 완전 절단하지 않는 깊이의 홈을 형성하는 홈 형성 스텝과, 그 홈이 형성된 웨이퍼의 그 표면을 그 범프 높이의 1.5 ∼ 5 배의 두께를 갖는 액상 수지로 덮는 수지 피복 스텝과, 그 수지 피복 스텝을 실시한 후, 그 액상 수지를 경화시키는 수지 경화 스텝과, 그 수지 경화 스텝을 실시한 후, 웨이퍼의 이면을 연삭하여 그 소정 두께로 웨이퍼를 박화함과 함께 그 홈을 그 이면에 노출시킴으로써, 웨이퍼를 그 분할 예정 라인을 따라 분할하여 소정 두께의 복수의 디바이스 칩을 형성하는 연삭 스텝을 구비한 것을 특징으로 한다.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}
본 발명은 교차하여 형성된 복수의 분할 라인에 의해 구획된 표면의 각 영역에 디바이스가 형성되고, 그 각 디바이스가 표면에 돌출되는 복수의 범프를 갖는 웨이퍼의 가공 방법에 관한 것이다.
반도체 디바이스 칩의 제조 프로세스에 있어서는, 실리콘이나 화합물 반도체로 이루어지는 웨이퍼 표면에 스트리트라 불리는 복수의 분할 예정 라인이 격자상으로 형성되고, 분할 예정 라인에 의해 구획되는 각 영역에 LSI 등의 디바이스가 형성된다. 이들 웨이퍼는 이면이 연삭되어 소정의 두께로 박화 (薄化) 된 후, 스트리트를 따라 절삭 장치 등에 의해 분할됨으로써 각각의 반도체 디바이스 칩이 제조된다.
최근 반도체 디바이스 모듈의 경박단소화 (輕薄短小化) 를 실현하기 위한 기술로서, 디바이스 표면에 범프라 불리는 금속 돌기물을 복수 형성하고, 이들 범프를 배선 기판에 형성된 전극에 상대시켜 직접 접합하는 플립 칩 본딩이라 불리는 실장 기술이 실용화되어 있다 (예를 들어, 일본 공개특허공보 2001-237278호 참조).
또, 웨이퍼를 보다 얇은 디바이스 칩으로 분할하는 기술로서, 소위 선 (先) 다이싱법 (Dicing Before Grinding) 이라 칭하는 분할 기술이 개발되어 실용화되어 있다 (예를 들어, 일본 공개특허공보 평11-40520호 참조).
이 선다이싱법은, 반도체 웨이퍼 또는 광 디바이스 웨이퍼의 표면으로부터 분할 예정 라인을 따라 소정 깊이 (디바이스 칩의 마무리 두께에 상당하는 깊이 이상의 깊이) 의 분할홈을 형성하고, 그 후, 표면에 분할홈이 형성된 웨이퍼의 이면을 연삭하고 그 이면에 분할홈을 노출시켜 웨이퍼를 각각의 디바이스 칩으로 분할하는 기술이며, 디바이스 칩의 두께를 50 ㎛ 이하로 가공할 수 있다.
최근, 범프가 표면에 형성된 웨이퍼 중에는 하이 범프라 불리는 높이가 높은 범프가 실장되어 있는 것도 있다. 이와 같은 웨이퍼를 이면 연삭할 때, 상당 두께가 있는 보호 테이프를 웨이퍼 표면에 첩착 (貼着) 하여 이면 연삭을 하고 있었다. 그러나, 범프의 높이가 높기 때문에, 보호 테이프로 범프의 요철을 흡수하여 평탄화시키려고 해도 완전히 평탄화시키는 것은 곤란하였다.
그 결과, 범프를 갖는 웨이퍼의 표면에 보호 테이프를 첩착하여 웨이퍼의 이면을 연삭하면, 연삭면에 범프의 요철이 전사되거나, 연삭 후의 웨이퍼의 두께 편차가 커진다는 문제가 있었다. 또, 보호 테이프를 개재하여 척 테이블에서 웨이퍼를 흡인 유지할 때, 보호 테이프가 다 추종되지 않고 부압이 리크되어 웨이퍼의 흡인 유지가 불완전해진다는 문제도 있었다.
일본 공개특허공보 2001-237278호 일본 공개특허공보 평11-40520호 일본 공개특허공보 2012-160515호 일본 공개특허공보 2012-119594호
그러나, 범프의 요철을 흡수하는 두께가 있는 보호 테이프는 비용이 비싸다는 문제에 더하여, 보호 테이프의 점착층은 비교적 무르기 때문에, 연삭 중에 보호 테이프 위에서 칩이 움직여, 칩끼리 충돌하여 칩의 외주가 이지러지거나 웨이퍼가 깨진다는 문제가 발생한다.
본 발명은 이와 같은 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 비용을 억제하면서, 범프의 높이가 높아도 연삭면에 범프의 요철이 전사되지 않고, 연삭 후의 웨이퍼의 두께 편차도 작게 할 수 있고, 연삭 중에 칩끼리 충돌하는 것을 막아, 척 테이블에 웨이퍼를 유지할 때 부압의 리크가 발생하지 않는 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명에 의하면, 교차하여 형성된 복수의 분할 예정 라인에 의해 구획된 표면의 각 영역에 디바이스가 형성되고, 그 각 디바이스가 표면에 돌출되는 복수의 범프를 갖는 웨이퍼를 그 분할 예정 라인을 따라 분할하여 소정 두께의 복수의 디바이스 칩을 형성하는 웨이퍼의 가공 방법으로서, 웨이퍼의 표면으로부터 그 분할 예정 라인을 따라 그 소정 두께보다 깊고 또한 웨이퍼를 완전 절단하지 않는 깊이의 홈을 형성하는 홈 형성 스텝과, 그 홈이 형성된 웨이퍼의 그 표면을 그 범프 높이의 1.5 ∼ 5 배의 두께를 갖는 액상 수지로 덮는 수지 피복 스텝과, 그 수지 피복 스텝을 실시한 후, 그 액상 수지를 경화시키는 수지 경화 스텝과, 그 수지 경화 스텝을 실시한 후, 웨이퍼의 이면을 연삭하여 그 소정 두께로 웨이퍼를 박화함과 함께 그 홈을 그 이면에 노출시킴으로써, 웨이퍼를 그 분할 예정 라인을 따라 분할하여 소정 두께의 복수의 디바이스 칩을 형성하는 연삭 스텝을 구비한 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
바람직하게는 웨이퍼의 가공 방법은, 수지 피복 스텝과 동시에 또는 수지 피복 스텝을 실시한 후, 피복된 수지 상에 보호 시트를 배치 형성하는 보호 시트 배치 형성 스텝을 추가로 구비하고 있다.
본 발명의 가공 방법에서는, 수지 피복 스텝을 실시한 후, 자외선의 조사 또는 가열 등의 외적 자극에 의해 액상 수지를 경화시켜 범프 높이의 1.5 ∼ 5 배의 두께를 갖는 수지를 웨이퍼의 표면에 첩착하여 웨이퍼의 이면 연삭을 실시하기 때문에, 연삭 중에 칩이 움직이는 것이 방지되고, 경화된 수지에 의해 범프의 요철이 해소되어 연삭면에 대한 범프의 전사나 웨이퍼의 두께 편차, 나아가서는 흡인 유지시의 부압의 리크를 방지할 수 있다.
도 1 은 각 디바이스가 복수의 범프를 갖는 반도체 웨이퍼의 사시도이다.
도 2(A) 는 홈 형성 스텝을 나타내는 단면도, 도 2(B) 는 홈 형성 스텝 종료 후의 웨이퍼의 단면도이다.
도 3 은 수지 피복 스텝을 설명하는 단면도이다.
도 4 는 수지 피복 스텝을 설명하는 단면도이다.
도 5 는 수지 경화 스텝을 나타내는 단면도이다.
도 6(A) 는 연삭 스텝을 나타내는 일부 단면 측면도, 도 6(B) 는 연삭 스텝 종료 후의 단면도이다.
도 7 은 전사 스텝을 나타내는 단면도이다.
도 8 은 박리 스텝 실시 후의 단면도이다.
도 9 는 픽업 스텝을 나타내는 단면도이다.
이하, 본 발명의 실시형태를 도면을 참조하여 상세하게 설명한다. 도 1 을 참조하면, 표면에 형성된 각 디바이스가 복수의 범프를 갖는 반도체 웨이퍼 (이하, 간단히 웨이퍼라고 약칭하는 경우가 있다) (11) 의 사시도가 나타나 있다.
반도체 웨이퍼 (11) 는 실리콘이나 화합물 반도체로 형성되고, 표면 (11a) 및 이면 (11b) 을 갖고 있으며, 표면 (11a) 에는 복수의 분할 예정 라인 (스트리트) (13) 이 직교하여 형성되고, 분할 예정 라인 (13) 에 의해 구획된 각 영역에는 각각 LSI 등의 디바이스 (15) 가 형성되어 있다.
도 1 의 확대도에 나타낸 바와 같이, 각 디바이스 (15) 의 4 변에는 복수의 돌기상의 범프 (17) 가 형성되어 있다. 각 디바이스 (15) 의 4 변에 범프 (17) 가 형성되어 있기 때문에, 반도체 웨이퍼 (11) 는 범프 (17) 가 형성되어 있는 디바이스 영역 (범프 형성 영역) (19) 과, 디바이스 영역 (19) 을 둘러싸는 외주 잉여 영역 (범프 미형성 영역) (21) 을 갖고 있다.
본 발명의 웨이퍼의 가공 방법은, 선다이싱법 (Dicing Before Grinding) 에 기초하는 가공 방법이기 때문에, 먼저 웨이퍼 (11) 의 표면 (11a) 에 분할 예정 라인 (13) 을 따라 소정 깊이 (칩의 마무리 두께 이상의 깊이) 의 홈을 형성하는 홈 형성 스텝을 실시한다.
이 홈 형성 스텝은, 본 발명 실시형태에서는 도 2(A) 에 나타내는 바와 같이, 절삭 장치의 절삭 유닛 (12) 에 의해 실시한다. 절삭 유닛 (12) 은, 고속으로 회전 구동되는 스핀들 (14) 과, 스핀들 (14) 의 선단 (先端) 에 고정된 절삭 블레이드 (16) 를 포함하고 있다.
홈 형성 스텝에서는, 고속 회전하는 절삭 블레이드 (16) 를 웨이퍼 (11) 의 표면 (11a) 으로부터 분할 예정 라인 (13) 을 따라 소정 깊이 (칩 마무리 두께 이상의 깊이) 절입하고, 웨이퍼 (11) 를 가공 이송함으로써, 소정 깊이의 홈 (23) 을 형성한다. 이 소정 깊이는 웨이퍼 (11) 를 완전 절단하지 않는 깊이일 필요가 있다.
절삭 블레이드 (16) 를 할출 (割出) 이송함으로써, 제 1 방향으로 신장되는 분할 예정 라인 (13) 을 따라 소정 깊이의 홈 (23) 을 형성한다. 이어서, 웨이퍼 (11) 를 유지한 척 테이블을 90°회전시킨 후, 제 1 방향에 직교하는 제 2 방향으로 신장되는 분할 예정 라인 (23) 을 따라 소정 깊이의 홈 (23) 을 형성한다. 도 2(B) 는 홈 형성 스텝 종료 후의 웨이퍼 (11) 의 단면도를 나타내고 있다.
본 실시형태에서는, 홈 형성 스텝을 절삭 장치에 의해 실시하고 있지만, 웨이퍼 (11) 에 대해 흡수성을 갖는 파장 (예를 들어 355 ㎚) 의 레이저 빔을 분할 예정 라인 (13) 을 따라 웨이퍼 (11) 의 표면 (11a) 에 조사하고, 레이저 빔의 어블레이션 가공에 의해 소정 깊이의 홈 (23) 을 형성하도록 해도 된다.
홈 형성 스텝 종료 후, 홈 (23) 이 형성된 웨이퍼 (11) 의 표면 (11a) 을 범프 (17) 높이의 1.5 ∼ 5 배의 두께를 갖는 수지로 덮는 수지 피복 스텝을 실시한다. 이 수지 피복 스텝에 대해, 도 3(A) ∼ 도 4(B) 를 참조하여 설명한다.
먼저, 도 3(A) 에 나타내는 바와 같이, 지지 테이블 (18) 상에 보호 시트 (20) 를 배치 형성하고, 수지 공급원 (24) 에 접속된 공급 노즐 (22) 로부터 액상 수지 (26) 를 보호 시트 (20) 상에 공급한다. 수지 (26) 는 외적 자극을 가함으로써 경화되는 수지이며, 예를 들어, 자외선의 조사에 의해 경화되는 자외선 경화 수지, 혹은 가열함으로써 경화되는 열 경화 수지를 채용할 수 있다. 본 실시형태에서는, 액상 수지 (26) 로서 자외선 경화 수지를 채용하였다.
액상 수지 (26) 를 지지 테이블 (18) 상에 지지된 보호 시트 (20) 상에 공급한 후, 도 3(B) 에 나타내는 바와 같이, 유지 테이블 (28) 에서 웨이퍼 (11) 의 이면 (11b) 측을 흡인 유지하고, 웨이퍼 (11) 의 표면 (11a) 측을 액상 수지 (26) 에 누르는 가압 스텝을 실시한다.
도 3(B) 에 있어서, 유지 테이블 (28) 은 원형 오목부 (30a) 가 형성된 프레임체 (30) 와, 프레임체 (30) 의 원형 오목부 (30a) 중에 끼워 맞춰진 다공성 세라믹스 등으로 형성된 흡인 유지부 (32) 로 구성된다.
흡인 유지부 (32) 는, 흡인로 (34) 를 통하여 흡인원 (36) 에 선택적으로 접속된다. 유지 테이블 (28) 은 가압 기구 (37) 의 지지 부재 (38) 에 연결되어 있고, 가압 기구 (37) 에 의해 상하 방향으로 이동 가능하게 구성되어 있다.
가압 스텝에서는, 웨이퍼 (11) 를 흡인 유지한 유지 테이블 (28) 을 가압 기구 (37) 에 의해, 도 3(B) 및 도 4(A) 에 나타내는 바와 같이, 화살표 A 방향으로 이동시켜 웨이퍼 (11) 의 표면 (11a) 을 보호 시트 (20) 상에 공급된 액상 수지 (26) 에 누른다.
이 누름에 의해, 액상 수지 (26) 는 보호 시트 (20) 와 웨이퍼 (11) 사이에서 확대되어, 도 4(B) 에 나타내는 바와 같이, 웨이퍼 (11) 의 표면 (11a) 은 범프 (17) 를 매설한 상태에서 액상 수지 (26) 에 의해 덮인다. 액상 수지 (26) 는, 범프 (17) 높이의 1.5 ∼ 5 배의 두께를 갖고 있는 것이 바람직하다.
이와 같은 두께를 갖는 액상 수지로 웨이퍼 (11) 의 표면 (11a) 을 덮음으로써, 보호 시트 (20) 상에서 범프 (17) 의 요철이 완전히 해소된다. 또한, 상기 서술한 가압 스텝은 수지 피복 스텝의 일부를 구성한다.
또한, 상기 서술한 실시형태에서는, 지지 테이블 (18) 상에 보호 시트 (20) 를 배치 형성하고, 이 보호 시트 (20) 상에 액상 수지 (26) 를 적하하여 웨이퍼 (11) 의 표면 (11a) 을 수지 (26) 로 피복하고 있지만, 보호 시트 (26) 는 필수가 아니고, 보호 시트 (20) 를 생략하고 지지 테이블 (18) 상에 직접 액상 수지 (26) 를 공급하여, 웨이퍼 (11) 의 표면 (11a) 을 수지 (26) 로 피복하도록 해도 된다. 이 경우에는 지지 테이블 (18) 의 상면이 충분히 평탄하여, 경화된 수지 (26) 가 지지 테이블 (18) 의 상면으로부터 간단히 박리될 수 있는 성질을 갖고 있을 필요가 있다.
수지 피복 스텝을 실시한 후, 액상 수지 (26) 를 경화시키는 수지 경화 스텝을 실시한다. 본 실시형태에서는 수지 (26) 로서 자외선 경화 수지를 채용하였기 때문에, 도 5 에 나타내는 바와 같이, 지지 테이블 (18) 의 하방에 배치된 자외선 램프 (40) 로부터 액상 수지 (26) 에 자외선을 조사하여, 수지 (26) 를 경화시킨다.
또한, 지지 테이블 (18) 및 보호 시트 (20) 는 자외선 램프 (40) 로부터 조사된 자외선을 투과시키는 성질을 갖고 있을 필요가 있다. 액상 수지 (26) 로서 열경화성 수지를 채용한 경우에는, 액상 수지 (26) 를 가열함으로써 경화시킨다.
수지 경화 스텝을 실시한 후, 웨이퍼 (11) 의 이면 (11b) 을 연삭하여 웨이퍼 (11) 를 소정 두께로 박화함과 함께, 홈 (23) 을 이면 (11b) 에 노출시킴으로써 웨이퍼 (11) 를 분할 예정 라인 (13) 을 따라 분할하여 소정 두께의 복수의 디바이스 칩 (25) 을 형성하는 연삭 스텝을 실시한다.
연삭 스텝에서는, 도 5 에 나타내는 수지 경화 스텝을 실시한 후, 지지 테이블 (18) 상으로부터 박리한 보호 시트 (20) 를, 도 6(A) 에 나타내는 바와 같이, 연삭 장치의 척 테이블 (42) 상에 재치 (載置) 하여 척 테이블 (42) 에서 보호 시트 (20) 를 개재하여 웨이퍼 (11) 을 흡인 유지하고, 웨이퍼 (11) 의 이면 (11b) 을 노출시킨다.
도 6(A) 에서, 연삭 유닛 (44) 은, 스핀들 (16) 과, 스핀들 (16) 의 선단에 고정된 휠 마운트 (48) 와, 휠 마운트 (48) 에 도시되지 않은 나사에 의해 착탈 가능하게 장착된 연삭 휠 (50) 을 포함하고 있다. 연삭 휠 (50) 은, 환상의 휠 기대 (基臺) (52) 와, 휠 기대 (52) 의 하단부 외주에 고착된 복수의 연삭 지석 (54) 으로 구성된다.
연삭 스텝에서는, 척 테이블 (42) 을 화살표 a 방향으로 예를 들어 300 rpm 으로 회전시키면서, 연삭 휠 (50) 을 화살표 b 방향으로 예를 들어 6000 rpm 으로 회전시킴과 함께, 도시되지 않은 연삭 이송 기구를 구동시켜 연삭 지석 (54) 을 웨이퍼 (11) 의 이면 (11b) 에 가압하여 웨이퍼 (11) 의 이면 (11b) 을 연삭한다.
웨이퍼 (11) 의 이면 (11b) 을 연삭하여 웨이퍼 (11) 를 소정 두께로 박화하면, 도 6(B) 에 나타내는 바와 같이, 홈 (23) 이 웨이퍼 (11) 의 이면 (11b) 에 노출되어 웨이퍼 (11) 가 복수의 디바이스 칩 (25) 으로 분할된다. 연삭 스텝 실시 후의 웨이퍼 (11) 의 단면도가 도 6(B) 에 나타나 있다.
본 실시형태의 연삭 스텝에서는, 웨이퍼 (11) 의 표면 (11a) 에 형성된 복수의 범프 (17) 가 수지 (26) 중에 매설되어 수지 (26) 에 의해 범프 (17) 의 요철이 완전히 흡수되기 때문에, 웨이퍼 (11) 의 이면 (11b) 을 연삭하여 웨이퍼 (11) 를 균일한 두께로 마무리할 수 있다.
연삭 스텝을 실시한 후, 도 7 에 나타내는 바와 같이, 외주부가 환상 프레임 (F) 에 장착된 점착 테이프 (T) 에 웨이퍼 (11) 의 이면 (11b) 을 첩착하는 전사 스텝을 실시한다. 이어서, 도 8 에 나타내는 바와 같이, 수지 (26) 및 보호 시트 (20) 를 웨이퍼 (11) 의 표면 (11a) 으로부터 박리하는 박리 스텝을 실시한다. 수지 (26) 는 자외선의 조사에 의해 경화되어 있기 때문에, 간단히 수지 (26) 및 보호 시트 (20) 를 웨이퍼 (11) 의 표면 (11a) 으로부터 박리할 수 있다.
박리 스텝 실시 후, 도 9 에 나타내는 바와 같이, 도시되지 않은 픽업 장치에 의해 디바이스 칩 (25) 을 점착 테이프 (T) 로부터 픽업하는 픽업 스텝을 실시하여, 픽업된 디바이스 칩 (25) 을 트레이 등에 수용한다.
11 : 반도체 웨이퍼
12 : 절삭 유닛
13 : 분할 예정 라인
14 : 스핀들
15 : 디바이스
16 : 절삭 블레이드
17 : 범프
18 : 지지 테이블
20 : 보호 시트
22 : 공급 노즐
23 : 홈
24 : 수지 공급원
25 : 디바이스 칩
26 : 액상 수지
28 : 유지 테이블
37 : 가압 기구
40 : 자외선 램프
42 : 척 테이블
44 : 연삭 유닛
50 : 연삭 휠

Claims (2)

  1. 교차하여 형성된 복수의 분할 예정 라인에 의해 구획된 표면의 각 영역에 디바이스가 형성되고, 그 각 디바이스가 표면에 돌출되는 복수의 범프를 갖는 웨이퍼를 상기 분할 예정 라인을 따라 분할하여 소정 두께의 복수의 디바이스 칩을 형성하는 웨이퍼의 가공 방법으로서,
    웨이퍼의 표면으로부터 상기 분할 예정 라인을 따라 상기 소정 두께보다 깊고 또한 웨이퍼를 완전 절단하지 않는 깊이의 홈을 형성하는 홈 형성 스텝과,
    상기 홈이 형성된 웨이퍼의 상기 표면을 상기 범프 높이의 1.5 ∼ 5 배의 두께를 갖는 액상 수지로 덮는 수지 피복 스텝과,
    상기 수지 피복 스텝을 실시한 후, 상기 액상 수지를 경화시키는 수지 경화 스텝과,
    상기 수지 경화 스텝을 실시한 후, 웨이퍼의 이면을 연삭하여 상기 소정 두께로 웨이퍼를 박화함과 함께 상기 홈을 상기 이면에 노출시킴으로써, 웨이퍼를 상기 분할 예정 라인을 따라 분할하여 소정 두께의 복수의 디바이스 칩을 형성하는 연삭 스텝을 구비한 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제 1 항에 있어서,
    상기 수지 피복 스텝과 동시에 또는 상기 수지 피복 스텝을 실시한 후, 상기 수지 상에 보호 시트를 배치 형성하는 보호 시트 배치 형성 스텝을 추가로 구비한 것을 특징으로 하는 웨이퍼의 가공 방법.
KR1020160134301A 2015-10-21 2016-10-17 웨이퍼의 가공 방법 KR20170046584A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-207469 2015-10-21
JP2015207469A JP2017079291A (ja) 2015-10-21 2015-10-21 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
KR20170046584A true KR20170046584A (ko) 2017-05-02

Family

ID=58665464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160134301A KR20170046584A (ko) 2015-10-21 2016-10-17 웨이퍼의 가공 방법

Country Status (4)

Country Link
JP (1) JP2017079291A (ko)
KR (1) KR20170046584A (ko)
CN (1) CN106992150A (ko)
TW (1) TW201725616A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190118124A (ko) * 2018-04-09 2019-10-17 가부시기가이샤 디스코 보호 시트 설치 방법
KR20200133022A (ko) * 2017-11-06 2020-11-25 가부시키가이샤 도교 세이미쓰 웨이퍼의 가공 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6906843B2 (ja) * 2017-04-28 2021-07-21 株式会社ディスコ ウェーハの加工方法
JP6925714B2 (ja) * 2017-05-11 2021-08-25 株式会社ディスコ ウェーハの加工方法
JP6837717B2 (ja) * 2017-05-11 2021-03-03 株式会社ディスコ ウェーハの加工方法
JP6914587B2 (ja) * 2017-05-25 2021-08-04 株式会社ディスコ ウェーハの加工方法
JP6999322B2 (ja) * 2017-07-31 2022-01-18 株式会社ディスコ ウエーハの研削方法
JP7132710B2 (ja) 2017-11-24 2022-09-07 株式会社ディスコ ウェーハの加工方法
JP7071782B2 (ja) * 2017-12-28 2022-05-19 株式会社ディスコ ウェーハの加工方法
JP7114176B2 (ja) * 2018-06-01 2022-08-08 株式会社ディスコ 樹脂パッケージ基板の加工方法
JP7184458B2 (ja) * 2018-11-06 2022-12-06 株式会社ディスコ 金属膜付き半導体デバイスの製造方法
TWI670779B (zh) * 2018-11-16 2019-09-01 典琦科技股份有限公司 晶片封裝體的製造方法
CN110757278B (zh) * 2019-10-23 2020-09-18 清华大学 一种晶圆厚度测量装置和磨削机台
JP7399565B2 (ja) 2019-12-23 2023-12-18 株式会社ディスコ 被加工物の加工方法
JP7431052B2 (ja) 2020-02-13 2024-02-14 株式会社ディスコ ウェーハの加工方法
CN115870875B (zh) * 2022-12-08 2024-04-12 西安奕斯伟材料科技股份有限公司 一种用于研磨硅片的研磨盘及研磨设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203828A (ja) * 2000-12-28 2002-07-19 Lintec Corp ウエハの裏面研削方法
JP5832060B2 (ja) * 2008-02-18 2015-12-16 デンカ株式会社 電子部品集合体の研削方法とこれを用いた電子部品集合体の分割方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200133022A (ko) * 2017-11-06 2020-11-25 가부시키가이샤 도교 세이미쓰 웨이퍼의 가공 방법
KR20190118124A (ko) * 2018-04-09 2019-10-17 가부시기가이샤 디스코 보호 시트 설치 방법

Also Published As

Publication number Publication date
CN106992150A (zh) 2017-07-28
TW201725616A (zh) 2017-07-16
JP2017079291A (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
KR20170046584A (ko) 웨이퍼의 가공 방법
US9685377B2 (en) Wafer processing method
US9006085B2 (en) Adhesive and protective member used in a wafer processing method
JP5770677B2 (ja) ウェーハの加工方法
KR102163441B1 (ko) 웨이퍼의 가공 방법
US9362174B2 (en) Device wafer processing method
US9446479B2 (en) Processing method for plate-shaped workpiece
US9640420B2 (en) Wafer processing method
JP7458964B2 (ja) ウェハの処理方法
JP7071782B2 (ja) ウェーハの加工方法
KR20170030035A (ko) 웨이퍼의 가공 방법
JP5762213B2 (ja) 板状物の研削方法
JP2017028160A (ja) ウエーハの加工方法
KR20170053115A (ko) 웨이퍼의 가공 방법
KR20180129643A (ko) 웨이퍼의 가공 방법
JP5545640B2 (ja) 研削方法
US20150170969A1 (en) Device wafer processing method
JP2018032777A (ja) パッケージデバイスチップの製造方法
JP5995599B2 (ja) ウエーハの加工方法
JP2012160515A (ja) 被加工物の加工方法
JP2018198241A (ja) ウェーハの加工方法
JP6621338B2 (ja) 被加工物の樹脂被覆方法及び被加工物の加工方法
JP2011238818A (ja) ウエーハの加工方法
TW201935549A (zh) 晶圓之加工方法
JP7132710B2 (ja) ウェーハの加工方法