KR20170022881A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20170022881A
KR20170022881A KR1020160101242A KR20160101242A KR20170022881A KR 20170022881 A KR20170022881 A KR 20170022881A KR 1020160101242 A KR1020160101242 A KR 1020160101242A KR 20160101242 A KR20160101242 A KR 20160101242A KR 20170022881 A KR20170022881 A KR 20170022881A
Authority
KR
South Korea
Prior art keywords
wafer
resin
back surface
separation groove
divided
Prior art date
Application number
KR1020160101242A
Other languages
English (en)
Inventor
다카시 하이모토
히데키 고시미즈
유리카 아라야
데츠카즈 스기야
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170022881A publication Critical patent/KR20170022881A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

(과제) 선 (先) 다이싱을 채용하는 경우의 반도체 디바이스의 이면에 대하여 생산성을 악화시키지 않고 개개의 디바이스에 대하여 다이 본드용 수지를 부설하는 웨이퍼의 가공 방법을 제공한다.
(해결수단) 복수의 디바이스가 분할 예정 라인에 의해 구획되어 표면에 형성된 웨이퍼의 가공 방법으로서, 개개의 디바이스 칩으로 분할된 웨이퍼의 표면에 그 표면을 보호하는 보호 부재를 배치 형성하는 보호 부재 배치 형성 공정과, 액상 다이 본드용 수지를 웨이퍼의 이면에 도포하여 고화시킴으로써 다이 본드용 수지를 개개의 디바이스 칩의 이면에 부설하는 수지 부설 공정과, 이면에 그 수지가 부설된 그 디바이스 칩을 웨이퍼로부터 분리하는 분리 공정을 포함한다.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}
본 발명은 다이 본드용 수지를 이면에 구비한 복수의 디바이스 칩을 형성하는 웨이퍼의 가공 방법에 관한 것이다.
IC, LSI 등에 사용되는 반도체 디바이스의 제조 프로세스에 있어서는, 복수의 디바이스가 분할 예정 라인에 의해 구획되어 표면에 형성된 웨이퍼가, 개개의 디바이스 칩으로 분할됨으로써, 반도체 디바이스 칩이 형성된다. 그리고, 그 반도체 디바이스 칩이 패키징됨으로써, 휴대전화, 퍼스널 컴퓨터 등의 전기 기기에 이용되고 있다.
분할된 반도체 디바이스 칩은, 리드 프레임 (금속제 기판) 등에 본딩 (접착) 되지만, 그 반도체 디바이스 칩의 이면에 대하여 리드 프레임에 접착시키기 위한 본딩재를 부설하는 방법으로서, 개개의 디바이스 칩으로 분할하기 전의 웨이퍼 이면에, 그 웨이퍼와 거의 동일한 크기의 DAF (다이 어태치 필름) 를 첩착 (貼着) 시키고, 웨이퍼의 표면측으로부터 다이싱에 의해 웨이퍼를 개개의 디바이스 칩으로 분할함과 함께, 개개의 디바이스 칩에 대응되게 본딩재를 절단하고, 분할된 개개의 디바이스 칩을 그 웨이퍼로부터 분리하여 취출함으로써, 이면에 본딩재가 부설된 반도체 디바이스 칩을 얻는 것이 알려져 있다 (예를 들어, 특허문헌 1 을 참조).
상기한 바와 같은 본딩재의 부설 방법을 채용하는 경우에는, 웨이퍼를 원하는 두께가 되도록 이면측으로부터 연삭 (박화 (薄化)) 을 실시하고, 연삭 후의 이면에 대하여 그 DAF 를 첩착시킨 후에 표면측으로부터 다이싱하여, 개개의 디바이스 칩으로 분할하는 것을 전제로 한다.
그러나, 표면측으로부터 절삭 블레이드를 사용하여 마무리 두께에 상당하는 깊이의 분리홈을 형성하는 다이싱을 실시하고, 그 후, 이면을 연삭함으로써 개개의 디바이스 칩으로 분할하는 이른바 선 (先) 다이싱이라고 하는 기술을 채용하는 경우, 이면 연삭의 완료와 동시에, 웨이퍼가 개개의 디바이스 칩으로 분할되어 버리기 때문에, 상기와 같은 방법을 채용하기는 곤란하다. 그래서, 선다이싱을 채용한 경우의 디바이스 칩의 이면에 본딩재가 되는, 예를 들어, 다이 본드용 수지를 부설하는 경우에는, 개개의 반도체 디바이스 칩으로 분할한 후, 웨이퍼로부터 개개의 반도체 디바이스 칩을 취출하기 전에, 웨이퍼의 이면 전체에 다이 본드용 수지 필름을 첩착시키고, 웨이퍼 표면의 분리홈측으로부터 레이저 광선을 조사하거나 하여, 그 필름을 그 반도체 디바이스 칩에 대응시켜 분할하는 것이 시도되고 있다 (예를 들어, 특허문헌 2 를 참조). 또, 분할 예정 라인을 따라, 디바이스 칩의 마무리 두께에 상당하는 깊이의 분리홈을 형성하는 방법으로는, 상기 절삭 블레이드에 한정되지 않고, 에칭 등에 의해 형성할 수도 있다 (예를 들어, 특허문헌 3 을 참조).
일본 공개특허공보 2000-182995호 일본 공개특허공보 2002-118081호 일본 공개특허공보 2006-294913호
상기한 선다이싱을 채용한 경우의 다이 본드용 수지를 부설하는 방법에서는, 반도체 디바이스의 분할과는 별도로, 이면에 첩착된 다이 본드용 수지 필름의 절단이 필요해져, 비교적 복잡한 공정이 된다는 문제가 발생한다. 추가로 말하면, 다이싱 후에 실행되는 이면 연삭을 종료하고 개개의 반도체 디바이스 칩으로 분할된 후의 웨이퍼의 분할 예정 라인은, 이면 연삭시의 연삭 지석으로부터 가해지는 부하에 의해, 분할 전의 분할 예정 라인에 대하여 그 폭이나 위치가 변화되어 직선성이 저해되거나 할 가능성이 있어, 해당 분할 예정 라인을 따라 물리적인 가공 수단에 의해 분할하는 것이 곤란해질 우려도 있는 등, 생산성이 악화된다는 문제가 있다.
본 발명은, 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술적 과제는, 선다이싱을 채용하는 경우의 반도체 디바이스의 이면에 대하여 생산성을 악화시키지 않고, 개개의 디바이스에 대하여 다이 본드용 수지를 부설하는 웨이퍼의 가공 방법을 제공하는 것에 있다.
상기 주된 기술 과제를 해결하기 위해, 본 발명에 따르면, 복수의 디바이스가 분할 예정 라인에 의해 구획되어 표면에 형성된 웨이퍼의 가공 방법으로서, 개개의 디바이스 칩으로 분할된 웨이퍼의 표면에 그 표면을 보호하는 보호 부재가 배치 형성되는 보호 부재 배치 형성 공정과, 액상 다이 본드용 수지를 웨이퍼의 이면에 도포하여 고화 (固化) 시킴으로써 다이 본드용 수지를 개개의 디바이스의 이면에 부설하는 수지 부설 공정과, 이면에 그 수지가 부설된 그 디바이스 칩을 웨이퍼로부터 분리하는 분리 공정을 구비한 웨이퍼의 가공 방법이 제공된다.
바람직하게는 그 보호 부재 배치 형성 공정은, 그 보호 부재를 배치 형성하기 전에 그 분할 예정 라인을 따라 그 디바이스 칩의 마무리 두께에 상당하는 분리홈을 형성하는 분리홈 형성 스텝과, 그 분리홈이 형성된 그 웨이퍼의 표면에 보호 부재를 첩착시키는 보호 부재 첩착 스텝과, 그 웨이퍼를 박화시켜 그 분리홈을 그 웨이퍼의 이면에 표출시키고, 그 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 스텝을 포함한다.
그 분리홈 형성 스텝에서는, 절삭 블레이드를 분할 예정 라인을 따라 절입하거나, 웨트 에칭 또는 드라이 에칭에 의해, 레이저 광선을 분할 예정 라인을 따라 조사함으로써, 그 중 어느 것에 의해 디바이스의 마무리 두께에 상당하는 깊이를 구비한 분리홈을 형성할 수 있다.
그 분할 스텝은, 웨이퍼의 이면을 연삭하고 박화시켜 분리홈을 웨이퍼의 이면으로 표출시키는 것이 바람직하다.
바람직하게는 그 수지 부설 공정 후, 그 수지가 부설된 웨이퍼의 이면에 점착 테이프를 첩착시킴과 함께, 그 웨이퍼를 수용하는 개구를 갖는 프레임으로 그 점착 테이프를 개재하여 웨이퍼를 지지하고, 그 웨이퍼의 표면으로부터 보호 부재를 제거하는 트랜스퍼 공정을 실시하고, 그 트랜스퍼 공정의 실시 후, 그 점착 테이프로부터 디바이스 칩을 픽업하여 그 분리 공정을 실시한다.
바람직하게는 그 수지 부설 공정은, 그 웨이퍼의 이면을 노출시켜 회전 가능한 테이블에 유지하는 유지 스텝과, 그 테이블을 회전시키고 그 액상 수지를 미스트상(狀)으로 하여 웨이퍼의 이면에 도포하는 도포 스텝과, 그 웨이퍼의 이면에 도포된 액상 수지에 외적 자극을 부여하여 고화시킴으로써 그 수지를 웨이퍼의 이면에 부설하는 부설 스텝을 포함한다.
그 도포 스텝은, 그 액상 수지를 미스트상으로 하여 웨이퍼의 이면에 도포하여 개개의 디바이스의 이면에 박막층을 형성하고, 그 후, 추가로 그 박막층에 쌓아올려 박막층을 적층시켜 원하는 두께로 마무리하는 것을 포함하는 것이 바람직하고, 또한, 한 번에 도포되는 해당 박막층은 3 ∼ 7 ㎛ 의 두께로 형성되는 것이 바람직하다.
본 발명의 웨이퍼의 가공 방법에 따르면, 다이 본드용 수지를 액상 상태에서 분할된 개개의 디바이스 칩의 이면에 도포할 수 있게 되어, 개개의 디바이스 칩에 대응되게 다이 본드용 수지가 부설된다. 따라서, 종래 기술과 같이 선다이싱에 의해 개개의 디바이스 칩을 얻는 경우여도, 별도 레이저 광선을 조사하여 DAF 를 디바이스 칩에 대응되게 분할하거나 하는 공정을 필요로 하지 않고, 복잡한 공정이 불필요해져 생산성이 향상된다.
도 1 은 분리홈 형성 스텝을 실행하기 위한 절삭 장치의 일부를 나타내는 사시도 및 웨이퍼의 A-A 단면도.
도 2 는 보호 부재를 장착하는 공정을 나타내는 사시도.
도 3 은 웨이퍼의 이면을 연삭하여 디바이스를 분할하는 분할 공정을 나타내는 사시도.
도 4 는 수지 부설 공정에 있어서, 액상 다이 본드용 수지를 도포하는 공정을 나타내는 사시도.
도 5 는 수지 부설 공정에 있어서, 액상 다이 본드용 수지에 자외선을 조사하는 공정을 나타내는 사시도.
도 6 은 트랜스퍼 공정에 있어서, 보호 부재를 박리하는 공정을 나타내는 사시도.
도 7 은 디바이스 칩을 웨이퍼로부터 분리하는 분리 공정을 나타내는 단면도.
이하, 본 발명에 의한 웨이퍼의 가공 방법의 바람직한 실시형태에 대해서, 첨부 도면을 참조하여 상세하게 설명한다.
(보호 부재 배치 형성 공정)
도 1 에는, 반도체 웨이퍼 (W) 의 표면측에 형성된 분할 예정 라인을 따라, 디바이스 칩의 마무리 두께에 상당하는 분리홈을 형성하는 분리홈 형성 스텝을 실행하는 상태가 도시되어 있다.
도 1(a) 에 나타내는 바와 같이, 상기 분리홈 형성 스텝은, 스핀들 유닛 (10) 을 구비한 절삭 장치 (장치 전체의 도시는 생략) 에 의해 실행된다. 그 스핀들 유닛 (10) 은, 스핀들 (12) 의 선단부에 고정된 절삭 블레이드 (13) 를 유지하는 스핀들 하우징 (11) 을 구비하고 있다. 소정의 두께 (예를 들어, 700 ㎛) 로 형성된 가공 전의 그 반도체 웨이퍼 (W) 의 표면 (20a) 측은, 분할 예정 라인에 의해 복수의 영역으로 구획되어 있고, 해당 구획된 각 영역에 디바이스 (21) 가 형성되어 있다. 스핀들 (12) 과 함께 고속 회전된 절삭 블레이드 (13) 를, 절삭 장치의 유지 테이블 (도시 생략) 에 이면 (20b) 측이 흡인 유지된 반도체 웨이퍼 (W) 에 대하여 하강시켜 절입시키고, 그 유지 테이블과 절삭 블레이드 (13) 를 가공 이송 방향으로 상대 이동시킴으로써, 도 1(a) 의 A-A 단면도로서 나타내는 도면 1(b) 에 나타낸 바와 같이, 분할 예정 라인을 따른 디바이스 칩의 마무리 두께 (예를 들어, 50 ㎛) 에 상당하는 깊이로, 소정의 홈 폭 (예를 들어, 30 ㎛) 의 분리홈 (22) 을 형성한다. 또, 도 1(b) 는, 설명 형편상 분리홈 (22) 을 강조하여 기재한 것으로, 실제 치수에 따른 것은 아니다.
그 절삭 장치는, 절삭 블레이드 (13) 의 절삭 방향을 따른 가공 이송 방향, 반도체 웨이퍼 (W) 와 병행하고 그 가공 이송 방향과 직교하는 산출 이송 방향, 절삭 블레이드 (13) 를 반도체 웨이퍼 (W) 를 향하여 상하 이동시키는 잘라내기 방향, 어느 것에 대해서도 미리 기억된 프로그램에 따라 제어 가능하게 구성되어 있고, 반도체 웨이퍼 (W) 상의 분할 예정 라인 상의 전부에 상기와 동일한 분리홈 (22) 이 형성되고, 그 분리홈 형성 스텝이 종료되면, 절삭 장치의 유지 테이블로부터 반도체 웨이퍼 (W) 가 취출된다. 또, 상기 분리홈 (22) 은, 디바이스 칩의 마무리 두께에 상당하는 깊이로 설정되지만, 후술하는 연삭 장치에 의해 연삭되고, 원하는 마무리 두께로 연삭 가공되었을 때에, 결과적으로 개개의 디바이스 칩으로 분할되면 되고, 마무리 두께보다 약간 깊게 설정할 수 있다.
도 2(a) 에 나타내는 바와 같이, 그 분리홈 형성 스텝이 종료되고, 취출된 반도체 웨이퍼 (W) 의 표면 (20a) 측에 대하여 디바이스 (21) 를 보호하기 위한 보호 부재인 보호 테이프 (23) 가 첩착되고 (보호 부재 첩착 스텝, 도 2(b) 를 참조), 그 반도체 웨이퍼 (W) 를 개개의 디바이스 칩으로 분할하는 분할 스텝으로 이행된다.
도 3 에 의거하여 분할 스텝에 대해서 설명한다. 도 3(a) 에 나타내는 바와 같이, 보호 테이프 (23) 가 첩착된 반도체 웨이퍼 (W) 는, 연삭 장치에 구비된 척 테이블 (30) 상에 그 보호 테이프 (23) 측을 하면에 위치하게 하여 고정된다. 척 테이블 (30) 은, 도시되지 않은 모터에 의해 회전 가능하게 구성되고, 그 상면부가 미세한 통기 구멍을 갖는 포러스 세라믹스에 의해 형성되어 있고, 도시되지 않은 흡인 수단에 연통되어 있다. 이와 같이 구성된 척 테이블 (30) 은, 도시되지 않은 흡인 수단을 작동시킴으로써, 그 척 테이블 (30) 의 상면인 유지면에 재치 (載置) 된 반도체 웨이퍼 (W) 를 흡인 유지한다.
연삭 장치의 척 테이블 (30) 의 상방에는, 도시되지 않은 서보 모터에 의해 구동되는 스핀들 (31) 이 구비되어 있고, 척 테이블 (30) 의 중심에 대하여 편심된 위치로 설정된 스핀들 (31) 의 하단에는, 마운터 (32) 가 부착되어 있다. 마운터 (32) 에는, 척 테이블 (30) 상에 흡인 유지된 반도체 웨이퍼 (W) 를 연삭하기 위한 연삭 휠 (33) 이 볼트에 의해 강고하게 고정되어 있다. 그 연삭 장치는, 상기 스핀들 (31) 과 마운터 (32) 와 연삭 휠 (33) 과 도시되지 않은 서보 모터에 의해 구성된 연삭 유닛을 상하 방향인 연삭 이송 방향으로 이동시키기 위한 연삭 이송 수단을 구비하고 있다.
상기 연삭 이송 수단에 의해, 척 테이블 (30) 상에 흡인 유지된 반도체 웨이퍼 (W) 에 대하여 연삭 휠 (33) 이 압접된다. 이 때, 척 테이블 (30) 은 약 300 rpm, 연삭 휠 (33) 은 약 6000 rpm 의 회전 속도로 화살표 방향으로 회전 구동되고, 하방을 향하여 1 ㎛/초의 속도로 연삭 이송된다. 도시되지 않은 접촉식 또는 비접촉식 두께 측정 게이지로 반도체 웨이퍼 (W) 의 두께를 측정하면서, 반도체 웨이퍼 (W) 를 원하는 마무리 두께 (50 ㎛) 까지 연삭하면, 도 3(b) 에 나타낸 바와 같이, 상기한 분리홈 형성 스텝에서 형성된 분리홈 (22) 이 이면측으로 표출되고, 결과적으로, 반도체 웨이퍼 (W) 가 개개의 디바이스 칩으로 분할된다. 이와 같이 해서 개개의 디바이스 칩으로 분할되면, 개개의 디바이스 칩으로 분할된 웨이퍼의 표면에 그 표면을 보호하는 보호 부재가 배치 형성된 상태가 되어, 본 발명의 보호 부재 배치 형성 공정이 종료된다.
(수지 부설 공정)
도 4, 5 에 의거하여 본 발명의 수지 부설 공정에 대해서 설명한다. 상기한 보호 부재 배치 형성 공정이 종료된 후, 도 4 에 나타내는 바와 같이, 반도체 웨이퍼 (W) 가 척 테이블 (30) 로부터 취출되고, 상기 분할 스텝에서 연삭된 그 반도체 웨이퍼 (W) 의 이면측을 상면으로 하고, 수지 부설 장치 (장치 전체의 도시는 생략) 의 유지 테이블 (40) 에 표면측을 유지시키는 유지 스텝을 실행한다. 해당 유지 테이블 (40) 도, 상기 척 테이블 (30) 과 동일한 구성을 갖고 있고, 도시되지 않은 흡인 수단에 의해 흡인 유지됨과 함께, 도시되지 않은 서보 모터에 의해 회전 가능하게 구성되어 있다.
상기 유지 스텝에 의해 반도체 웨이퍼 (W) 를 유지 테이블 (40) 에 유지한 후, 수지 부설 장치의 유지 테이블 (40) 근방에 설치되는 도포 유닛 (50) 에 의해 도포 스텝이 실행된다. 해당 도포 유닛 (50) 은, 유지 테이블 (40) 상에 유지된 반도체 웨이퍼 (W) 의 상방에, 그 선단부 (51a) 가 위치하도록 연장되는 도포 노즐 (51) 과, 후술하는 액상 다이 본드용 수지 (액상 수지) 와 고압 에어를 혼합하여 도포 노즐 (51) 측에 공급하는 혼합 유닛 (52) 과, 그 도포 유닛 (50) 의 도포 노즐 (51) 을 반도체 웨이퍼 (W) 의 상면을 따라 평행하게 요동시키는 (도면 중 화살표시를 참조) 도시되지 않은 에어 모터를 구비한 요동 유닛 (53) 과, 혼합 유닛 (52) 에 고압 에어를 공급하는 고압 에어 탱크 (54) 와, 혼합 유닛 (52) 에 다이 본드용 액상 수지를 공급하는 액상 수지 탱크 (55) 에 의해 구성되어 있다.
그 고압 에어 탱크 (54) 에는, 도시되지 않은 에어 펌프와 릴리프 밸브가 구비되고, 작동 중에는 그 탱크내가 항상 일정한 압력 (예를 들어, 0.3 MPa) 이 되도록 제어되어 있고, 필요에 따라 혼합 유닛 (52) 을 향하여 고압 에어를 공급할 수있게 구성되어 있다. 또, 액상 수지 탱크 (55) 에는, 정상 (定常) 인 경우에는 액상 상태를 유지하고, 외적 자극을 부여함으로써 고화되고, 본딩제로서 기능하는 다이 본드용 수지가 충전되어 있어, 내장된 펌프에 의해 일정 압력으로 혼합 유닛 (52) 을 향하여 공급할 수 있게 구성되어 있다. 또, 해당 다이 본드용 액상 수지로서는, 외적 자극으로서 자외선을 조사함으로써 고화하는 자외선 경화형 접착제를 채용한다. 해당 자외선 경화형 접착제로서는, 예를 들어, Honghow Specialty Chemicals Inc. 제조의 상품명 「HP20VL」또는 「ST20VL」을 채용할 수 있다. 또, 그 밖에도 외적 자극으로서 소정의 열을 부가함으로써 고화시키는 은 충전 에폭시 수지 접착제, 예를 들어, Ablestik Laboratories 제조의 상품명 「Ablebond 8200c」 등을 사용할 수 있다.
혼합 유닛 (52) 내에는, 상기 고압 에어가 통과하는 도시되지 않은 잘록부가 형성되어 있고, 해당 잘록부에 대하여 직교하는 방향으로부터 상기 액상 수지가 가는 관에 의해 공급 가능하게 되어 있다. 도포 노즐 (51) 의 선단부 (51a) 로부터 그 액상 수지를 분무하는 경우에는, 고압 에어 탱크 (54) 로부터 고압 에어를, 그 액상 수지 탱크 (55) 로부터 액상 수지를 공급하고, 혼합 유닛 (52) 내의 그 잘록부를 고압 에어가 통과할 때에, 벤투리 효과에 의해 가는 관으로부터 액상 수지가 흡출됨과 함께 미립화되고, 도포 노즐 (51) 의 선단부 (51a) 로부터 반도체 웨이퍼 (W) 의 이면을 향하여 미스트상으로 분사할 수 있게 구성되어 있다. 또, 해당 혼합 유닛 (52) 의 구조는 이것에 한정되지 않는다. 일반적으로 잘 알려진 도장 (塗裝) 용구로서 사용되는 에어 브러시 등의 구성을 그대로 적용할 수 있다.
상기 도포 노즐 (51) 로부터 반도체 웨이퍼 (W) 의 이면을 향하여 그 액상 수지를 분무하는 도포 스텝에 대해서 더 설명한다. 상기한 유지 스텝에 의해 반도체 웨이퍼 (W) 가 유지 테이블 (40) 상에 유지되면, 상기 도포 유닛 (50) 이 스탠바이 상태로 세트된다. 이 때, 도포 노즐 (51) 의 선단부 (51a) 는, 반도체 웨이퍼 (W) 의 상방에 위치하지 않는 근방에 세트된다. 그 이유는, 분무 개시시에 큰 입경의 액상 수지가 반도체 웨이퍼 (W) 상에 적하되지 않도록 하기 위함이다. 그 도포 노즐 (51) 로부터 액상 수지를 분무시키는 경우, 먼저 유지 테이블 (40) 이, 예를 들어 500 rpm 의 속도로 회전을 개시한다. 다음으로 고압 에어 (54) 로부터 고압 에어의 공급을 개시하고, 그 후, 액상 수지 탱크 (55) 로부터 액상 수지의 공급을 개시한다. 그리고, 도포 노즐 (51) 의 선단부 (51a) 가 반도체 웨이퍼 (W) 의 상방에 없는 상태에서, 선단부 (51a) 로부터의 분무가 개시된 후에, 요동 유닛 (53) 의 구동이 개시된다. 요컨대, 반도체 웨이퍼 (W) 가 상기 속도로 회전하면서, 그 위를, 그 요동 유닛 (53) 에 의해 구동되는 도포 노즐 (51) 의 선단부 (51a) 가 왕복 이동된다. 그리고, 요동 유닛 (53) 에 의해, 도포 노즐 (51) 이 설정 횟수만 (예를 들어 5 왕복) 왕복 이동했다면, 도포 노즐 (51) 의 선단부 (51a) 가 반도체 웨이퍼 (W) 상에 없는 스탠바이 상태로 되돌려지고, 액상 수지의 공급, 고압 에어의 공급이 정지되어 유지 테이블 (40) 의 회전도 정지된다. 또한, 한 번에 대량으로 분무하지 않고, 상기한 바와 같이 1 회의 도포 처리를 5 왕복으로 한정함으로써, 액상 수지에 의해 형성되는 박막층을 3 ∼ 7 ㎛ 가 되도록 하고 있다.
상기한 1 회째의 도포 처리를 실시한 후, 반도체 웨이퍼 (W) 의 개개의 디바이스 칩 상에 분무된 액상 다이 본드용 수지가 안정되는 시간을 두고 (예를 들어, 30 초 정도), 재차 상기와 동일한 액상 수지를 도포하는 처리를 실행하여, 추가로 액상 수지의 박막층을 형성한다. 해당 박막층을 형성하는 도포 처리의 횟수는, 후술하는 부설 스텝에 의해 고화된 결과, 그 다이 본드용 수지의 최종적인 두께가 10 ∼ 50 ㎛ 가 되는 횟수만 실행되면 된다. 소정의 도포 처리의 횟수가 실행됨으로써, 그 도포 스텝이 종료된다. 이와 같이 본 실시 형태의 도포 스텝에서는, 도포 노즐 (51) 의 선단부 (51a) 로부터 고압의 액상 수지를 분무하여, 개개의 디바이스 칩 상에 박막층을 형성한다. 이 때, 분리홈 (22) 내에도 고압의 액상 수지가 분무되어 분리홈 (22) 의 바닥부에 첩착된 보호 테이프 (23) 상에 액상 수지가 퇴적된다. 그러나, 이 퇴적된 액상 수지는 매우 얇기 때문에, 도포 스텝을 복수 회 반복해도 분리홈 (22) 이 액상 수지로 완전히 메워지는 일은 없고, 개개로 분할된 디바이스 칩의 이면 상에 퇴적된 액상 수지는 디바이스 칩마다 독립적으로 퇴적되게 된다.
그 도포 스텝이 완료된 후, 도 5 에 나타내는 바와 같이, 액상의 그 다이 본드용 수지가 도포된 면에 대하여, 외적 자극을 부가하는 수단으로서의 자외선 조사 수단 (100) 에 의해 자외선을 조사하여 고화시킴으로써, 개개의 디바이스 칩으로 분할된 반도체 웨이퍼 (W) 의 이면에, 그 다이 본드용 수지층 (60) 을 부설할 수 있다 (부설 스텝). 이상, 유지 스텝 ∼ 부설 스텝을 실행함으로써, 수지 부설 공정이 종료된다. 또, 액상 다이 본드용 수지로서 열 경화형 수지를 채용한 경우에는, 상기 자외선 조사 대신에, 히터 등에 의한 가열을 실행하여 그 액상 수지를 고화시켜, 개개의 디바이스 칩 이면에 그 다이 본드용 수지층 (60) 을 부설한다.
상기와 같이 반도체 웨이퍼 (W) 의 이면 상에 다이 본드용 수지를 액상으로 도포하여 고화시키는 구성을 채용함으로써, 개개의 디바이스 칩 사이에 존재하고 있는 분리홈 형성 공정에서 형성된 30 ㎛ 폭의 분리홈 폭 내에 다이 본드용 수지를 유입시키지 않고, 디바이스 칩의 이면에만 머무르게 하는 것, 즉 선다이싱에 의해 개개의 디바이스 칩으로 분할한 후에 다이 본드용 수지를 개개의 디바이스 칩에 대응시켜 분할하는 공정이 필요 없는 상태에서 그 수지를 부설할 수 있게 된다.
(트랜스퍼 공정)
상기한 수지 부설 공정이 종료된 후, 트랜스퍼 공정을 실시한다. 상기한 바와 같이 그 수지 부설 공정이 종료된 반도체 웨이퍼 (W) 는, 분리홈 (22) 에 다이 본드용 수지가 침입하지 않고, 개개의 디바이스 칩은 보호 테이프 (23) 에 의해서만 연결되어 있는 상태이다. 여기서, 해당 반도체 웨이퍼 (W) 를, 상기 수지 부설 장치의 유지 테이블 (40) 로부터 떼어내고, 도 6 에 나타내는 바와 같이, 고리형 프레임 (F) 의 내측 개구부를 덮도록 외주부가 장착된 신축성이 우수한 점착 테이프 (T) 의 표면에, 반도체 웨이퍼 (W) 의 이면, 즉 상기 다이 본드용 수지층 (60) 이 형성된 면을 첩착시키고, 표면측을 보호하기 위해 첩착되었던 보호 테이프 (23) 를 박리시켜 트랜스퍼 공정이 종료된다.
(분리 공정)
상기 트랜스퍼 공정이 종료되면, 이면에 그 수지가 부설된 그 디바이스 칩을 웨이퍼로부터 분리하는 분리 공정을 실시한다. 그 분리 공정은, 도 7 에 그 일부를 나타내는 분리 장치 (70) 에서 실시되는 것으로, 그 분리 장치 (70) 는, 프레임 유지 부재 (71) 와, 그 상면부에 고리형 프레임 (F) 을 재치하여 상기 고리형 프레임 (F) 을 유지하는 클램프 (72) 와, 그 클램프 (72) 에 의해 유지된 고리형 프레임 (F) 에 장착된 반도체 웨이퍼 (W) 를 확장하기 위한 적어도 상방이 개구된 원통 형상으로 이루어지는 확장 드럼 (73) 을 구비하고 있다. 프레임 유지 부재 (71) 는, 확장 드럼 (73) 을 둘러싸도록 설치된 복수의 에어 실린더 (723a) 와, 에어 실린더 (723a) 로부터 연장되는 피스톤 로드 (723b) 로 구성되는 지지 수단 (723) 에 의해 승강 가능하게 지지되고 있다.
그 확장 드럼 (73) 은, 고리형 프레임 (F) 의 내경보다 작고, 고리형 프레임 (F) 에 장착된 점착 테이프 (T) 에 첩착되는 반도체 웨이퍼 (W) 의 외경보다 크게 설정되어 있다. 여기서, 도 7 에 나타내는 바와 같이, 분리 장치 (70) 는, 프레임 유지 부재 (71) 와, 확장 드럼 (73) 의 상면부가 거의 동일한 높이가 되는 위치 (실선으로 나타낸다) 와, 지지 수단 (723) 의 작용에 의해 프레임 유지 부재 (71) 가 하강되어, 확장 드럼 (73) 의 상단부가, 프레임 유지 부재 (71) 의 상단부보다 높아지는 위치 (점선으로 나타낸다) 로 할 수 있다.
상기 프레임 유지 부재 (71) 를 하강시켜, 확장 드럼 (73) 의 상단을, 점선으로 나타내는 위치로부터, 실선으로 나타내는 프레임 유지 부재 (71) 보다 높은 위치가 되도록 상대적으로 변화시키면, 고리형 프레임 (F) 에 장착된 점착 테이프 (T) 는 확장 드럼 (73) 의 상단 가장자리에 접하며 확장된다. 그 결과, 점착 테이프 (T) 에 첩착되어 있는 반도체 웨이퍼 (W) 에는 방사상으로 인장력이 작용하기 때문에, 미리 분리홈 (22) 을 따라 분할되어 있는 개개의 디바이스 칩끼리의 간격이 넓혀진다. 그리고, 개개의 디바이스 칩끼리의 간격이 넓혀진 상태에서, 픽업 콜레트 (74) 를 작동시켜 이미 분할되어 있는 디바이스 칩을 흡착시키고, 점착 테이프 (T) 로부터 박리시켜 픽업하고, 도시되지 않은 트레이 또는 리드 프레임에 디바이스 칩을 접착시키는 다이 본딩 공정으로 반송한다. 이상에 의해, 분리 공정이 종료되고, 본 발명에 의한 웨이퍼의 가공 방법이 완료된다.
상기한 보호 부재 배치 형성 공정의 일부를 구성하는 분리홈 형성 스텝에서는, 분리홈을 형성하기 위해서, 스핀들의 선단부에 형성된 절삭 블레이드 (13) 를 회전시켜 반도체 웨이퍼의 표면에 압접하여 가공함으로써 형성하는 예를 나타냈는데, 분리홈을 형성하는 방법은 이에 한정되지 않고, 여러 가지 방법을 취할 수 있다. 예를 들어, 특허문헌 3 에 나타나 있는 바와 같은, 플라즈마에 의해 가스를 이온화·라디칼화시켜 에칭하는 반응성 이온 에칭 등의 드라이 에칭, 혹은 웨이퍼의 재료에 따라 선택되는 각종 액체를 사용하는 웨트 에칭을 채용할 수 있다. 또한, 다른 방법으로는, 웨이퍼의 표면에 대하여 흡수성을 갖는 파장의 레이저 광선을 사용한 레이저 가공에 의해 형성할 수도 있다.
상기한 바와 같이, 수지 부설 공정에서 실시되는 다이 본드용 수지를 도포할 때, 액상 다이 본드용 수지를 반도체 웨이퍼 이면측에 분사하는데, 그 때의 고압 에어의 압력, 액상 수지 탱크로부터의 공급량, 혹은 혼합 유닛에 있어서의 혼합 비율은, 분무된 액상 수지의 입경이 작고, 시간당 분무량이 적은 것이 바람직하다. 입경이 지나치게 크거나, 시간당 분무량이 지나치게 많거나 하면, 도포된 액상 수지가 이면으로부터 표출된 분리홈 (22) 내에 진입하여 분리홈 (22) 을 메워 버려, 상기한 종래 기술과 마찬가지로 별도 분할하는 공정이 필요해질 우려가 있다. 따라서, 시간당 액상 수지의 공급량이나 분무의 입경 등에 영향을 주는 고압 에어의 압력 조건은, 그 분리홈의 홈 폭, 액상 수지의 점도 등을 고려하여, 액상 수지가 그 분리홈에 들어가지 않을 정도의 조건을 선택하면 된다.
10 : 스핀들 유닛
11 : 스핀들 하우징
12 : 회전 스핀들
13 : 절삭 블레이드
21 : 디바이스
22 : 분리홈
23 : 보호 테이프 (보호 부재)
30 : 척 테이블
33 : 연삭 휠
50 : 도포 유닛
51 : 도포 노즐
52 : 혼합 유닛
53 : 요동 유닛
54 : 고압 에어 탱크
55 : 액체 수지 탱크
60 : 다이 본드용 수지층
70 : 분리 장치
71 : 프레임 유지 부재
72 : 클램프
73 : 확장 드럼
723 : 지지 수단

Claims (10)

  1. 복수의 디바이스가 교차하는 복수의 분할 예정 라인에 의해 구획되어 표면에 형성된 웨이퍼의 가공 방법으로서,
    개개의 디바이스 칩으로 분할된 웨이퍼의 표면에 그 표면을 보호하는 보호 부재를 배치 형성하는 보호 부재 배치 형성 공정과,
    액상 다이 본드용 수지를 웨이퍼의 이면에 도포하여 고화시킴으로써 다이 본드용 수지를 개개의 디바이스의 이면에 부설하는 수지 부설 공정과,
    이면에 상기 수지가 부설된 상기 디바이스 칩을 웨이퍼로부터 분리하는 분리 공정을 구비한 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제 1 항에 있어서,
    상기 보호 부재 배치 형성 공정은,
    상기 보호 부재를 웨이퍼의 표면에 배치 형성하기 전에, 상기 분할 예정 라인을 따라 상기 디바이스 칩의 마무리 두께에 상당하는 분리홈을 형성하는 분리홈 형성 스텝과,
    상기 분리홈이 형성된 상기 웨이퍼의 표면에 보호 부재를 첩착시키는 보호 부재 첩착 스텝과,
    상기 웨이퍼를 박화시켜 상기 분리홈을 상기 웨이퍼의 이면에 표출시키고, 상기 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 스텝을 포함하는, 웨이퍼의 가공 방법.
  3. 제 2 항에 있어서,
    상기 분리홈 형성 스텝은, 절삭 블레이드를 분할 예정 라인을 따라 절입하고, 디바이스 칩의 마무리 두께에 상당하는 깊이를 구비한 분리홈을 형성하는, 웨이퍼의 가공 방법.
  4. 제 2 항에 있어서,
    상기 분리홈 형성 스텝은, 웨트 에칭 또는 드라이 에칭에 의해 분할 예정 라인에 상기 디바이스 칩의 마무리 두께에 상당하는 깊이의 분리홈을 형성하는, 웨이퍼의 가공 방법.
  5. 제 2 항에 있어서,
    상기 분리홈 형성 스텝은, 레이저 광선을 분할 예정 라인을 따라 조사하여, 상기 디바이스 칩의 마무리 두께에 상당하는 깊이의 분리홈을 형성하는, 웨이퍼의 가공 방법.
  6. 제 2 항에 있어서,
    상기 분할 스텝은, 웨이퍼의 이면을 연삭하고 박화시켜 분리홈을 웨이퍼의 이면으로 표출시키는, 웨이퍼의 가공 방법.
  7. 제 1 항에 있어서,
    상기 수지 부설 공정을 실시한 후, 상기 수지가 부설된 웨이퍼의 이면에 점착 테이프를 첩착시킴과 함께, 상기 웨이퍼를 수용하는 개구를 갖는 프레임으로 상기 점착 테이프를 개재하여 웨이퍼를 지지하고, 상기 웨이퍼의 표면으로부터 보호 부재를 제거하는 트랜스퍼 공정을 실시하고,
    상기 트랜스퍼 공정의 실시 후, 상기 점착 테이프로부터 디바이스 칩을 픽업하여 상기 분리 공정을 실시하는, 웨이퍼의 가공 방법.
  8. 제 1 항에 있어서,
    상기 수지 부설 공정은,
    상기 웨이퍼의 이면을 노출시켜 회전 가능한 테이블에 유지하는 유지 스텝과,
    상기 테이블을 회전시키고 상기 액상 수지를 미스트상으로 하여 웨이퍼의 이면에 도포하는 도포 스텝과,
    상기 웨이퍼의 이면에 도포된 액상 수지에 외적 자극을 부여하여 고화시킴으로써 상기 수지를 웨이퍼의 이면에 부설하는 부설 스텝을 포함하는, 웨이퍼의 가공 방법.
  9. 제 8 항에 있어서,
    상기 도포 스텝은,
    상기 액상 수지를 미스트상으로 하여 웨이퍼의 이면에 도포하여 개개의 디바이스 칩의 이면에 제 1 박막층을 형성하고, 그 후, 추가로 상기 제 1 박막층에 쌓아올려 제 2 박막층을 적층시켜 원하는 두께로 마무리하는 것을 포함하는, 웨이퍼의 가공 방법.
  10. 제 9 항에 있어서,
    상기 도포 스텝에 있어서의 상기 제 1 및 제 2 박막층의 한 번에 형성되는 두께가 3 ∼ 7 ㎛ 인, 웨이퍼의 가공 방법.
KR1020160101242A 2015-08-21 2016-08-09 웨이퍼의 가공 방법 KR20170022881A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015163365A JP2017041574A (ja) 2015-08-21 2015-08-21 ウエーハの加工方法
JPJP-P-2015-163365 2015-08-21

Publications (1)

Publication Number Publication Date
KR20170022881A true KR20170022881A (ko) 2017-03-02

Family

ID=57961321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160101242A KR20170022881A (ko) 2015-08-21 2016-08-09 웨이퍼의 가공 방법

Country Status (7)

Country Link
US (1) US9716040B2 (ko)
JP (1) JP2017041574A (ko)
KR (1) KR20170022881A (ko)
CN (1) CN106469681B (ko)
DE (1) DE102016215472A1 (ko)
MY (1) MY180537A (ko)
TW (1) TW201717267A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168736A (ja) * 2016-03-17 2017-09-21 株式会社ディスコ ウエーハの加工方法
US20170287768A1 (en) * 2016-03-29 2017-10-05 Veeco Precision Surface Processing Llc Apparatus and Method to Improve Plasma Dicing and Backmetal Cleaving Process
JP6738687B2 (ja) * 2016-08-25 2020-08-12 株式会社ディスコ パッケージウエーハの加工方法
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
JP6823528B2 (ja) * 2017-04-17 2021-02-03 株式会社ディスコ ウエーハの加工方法
JP2018206795A (ja) * 2017-05-30 2018-12-27 株式会社ディスコ ウェーハの加工方法
JP6766758B2 (ja) 2017-06-15 2020-10-14 株式会社デンソー 半導体装置およびその製造方法
JP7062330B2 (ja) * 2017-11-08 2022-05-06 株式会社ディスコ ダイボンド用樹脂層形成装置
JP6994965B2 (ja) * 2018-01-29 2022-02-04 株式会社ディスコ ダイボンド用樹脂の敷設方法
US10685863B2 (en) * 2018-04-27 2020-06-16 Semiconductor Components Industries, Llc Wafer thinning systems and related methods
KR20200008246A (ko) * 2018-07-16 2020-01-28 삼성전자주식회사 기판 본딩용 진공척, 이를 포함하는 기판 본딩 장치 및 이를 이용한 기판 본딩 방법
KR102617347B1 (ko) * 2018-10-04 2023-12-26 삼성전자주식회사 다이 이젝터 및 상기 다이 이젝터를 포함하는 다이 공급 장치
US11552040B2 (en) * 2020-07-21 2023-01-10 Western Digital Technologies, Inc. Package process, DAF replacement
US20220181208A1 (en) * 2020-12-03 2022-06-09 Western Digital Technologies, Inc. Semiconductor device with reduced stress die pick and place

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182995A (ja) 1998-12-14 2000-06-30 Mitsumi Electric Co Ltd 半導体装置の製造方法
JP2002118081A (ja) 2000-10-10 2002-04-19 Toshiba Corp 半導体装置の製造方法
JP2006294913A (ja) 2005-04-12 2006-10-26 Disco Abrasive Syst Ltd ウェーハの分割方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4296052B2 (ja) * 2003-07-30 2009-07-15 シャープ株式会社 半導体装置の製造方法
JP2006196701A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4818187B2 (ja) * 2007-04-16 2011-11-16 株式会社東芝 半導体装置の製造方法
JP2009231629A (ja) * 2008-03-24 2009-10-08 Sekisui Chem Co Ltd 半導体ウエハの加工方法
JP2010183014A (ja) * 2009-02-09 2010-08-19 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011233576A (ja) * 2010-04-23 2011-11-17 Shibaura Mechatronics Corp 半導体装置の製造装置及び半導体装置の製造方法
JP2011233711A (ja) * 2010-04-27 2011-11-17 Toshiba Corp 半導体装置の製造方法
KR101560039B1 (ko) * 2010-06-08 2015-10-13 헨켈 아이피 앤드 홀딩 게엠베하 그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅
JP5600035B2 (ja) * 2010-06-30 2014-10-01 株式会社ディスコ ウエーハの分割方法
JP5659033B2 (ja) * 2011-02-04 2015-01-28 株式会社東芝 半導体装置の製造方法
JP2013008831A (ja) * 2011-06-24 2013-01-10 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014120494A (ja) * 2012-12-13 2014-06-30 Disco Abrasive Syst Ltd ウエーハの加工方法
JP6219565B2 (ja) * 2012-12-26 2017-10-25 株式会社ディスコ ウエーハの加工方法
JP6110136B2 (ja) * 2012-12-28 2017-04-05 株式会社ディスコ ウエーハのレーザー加工方法およびレーザー加工装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182995A (ja) 1998-12-14 2000-06-30 Mitsumi Electric Co Ltd 半導体装置の製造方法
JP2002118081A (ja) 2000-10-10 2002-04-19 Toshiba Corp 半導体装置の製造方法
JP2006294913A (ja) 2005-04-12 2006-10-26 Disco Abrasive Syst Ltd ウェーハの分割方法

Also Published As

Publication number Publication date
DE102016215472A1 (de) 2017-02-23
US20170053830A1 (en) 2017-02-23
JP2017041574A (ja) 2017-02-23
CN106469681A (zh) 2017-03-01
US9716040B2 (en) 2017-07-25
CN106469681B (zh) 2022-05-17
TW201717267A (zh) 2017-05-16
MY180537A (en) 2020-12-01

Similar Documents

Publication Publication Date Title
KR20170022881A (ko) 웨이퍼의 가공 방법
TWI721106B (zh) 晶圓之加工方法
US8513096B2 (en) Wafer dividing method
KR102505700B1 (ko) 웨이퍼의 가공 방법
US9362174B2 (en) Device wafer processing method
US9640420B2 (en) Wafer processing method
KR20170046584A (ko) 웨이퍼의 가공 방법
US9953871B2 (en) Wafer processing method
KR20160072775A (ko) 웨이퍼의 가공 방법
KR20170030035A (ko) 웨이퍼의 가공 방법
KR101779622B1 (ko) 피가공물의 연삭 방법
KR20110026390A (ko) 보호막 피복 방법 및 보호막 피복 장치
JP2017028160A (ja) ウエーハの加工方法
KR20200019086A (ko) 캐리어판의 제거 방법
KR20200091337A (ko) 캐리어판의 제거 방법
JP5840003B2 (ja) ウエーハの加工方法
US20150170969A1 (en) Device wafer processing method
JP2018117049A (ja) パッケージデバイスの製造方法
JP2018198241A (ja) ウェーハの加工方法
TWI831886B (zh) 裝置晶片的製造方法
JP7132710B2 (ja) ウェーハの加工方法
JP2020191321A (ja) ウエーハの加工方法
JP2020061494A (ja) ウェーハの加工方法
KR20190102993A (ko) 판상물의 가공 방법
JP2014033157A (ja) ウエーハの加工方法