TW202117847A - 使用沉積製程和蝕刻製程的工件處理 - Google Patents

使用沉積製程和蝕刻製程的工件處理 Download PDF

Info

Publication number
TW202117847A
TW202117847A TW109123924A TW109123924A TW202117847A TW 202117847 A TW202117847 A TW 202117847A TW 109123924 A TW109123924 A TW 109123924A TW 109123924 A TW109123924 A TW 109123924A TW 202117847 A TW202117847 A TW 202117847A
Authority
TW
Taiwan
Prior art keywords
gas
etching
plasma
workpiece
silicon nitride
Prior art date
Application number
TW109123924A
Other languages
English (en)
Inventor
王善禹
春 顏
華 仲
麥克Ｘ 楊
采文 宋
張齊
Original Assignee
美商得昇科技股份有限公司
大陸商北京屹唐半導體科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商得昇科技股份有限公司, 大陸商北京屹唐半導體科技有限公司 filed Critical 美商得昇科技股份有限公司
Publication of TW202117847A publication Critical patent/TW202117847A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating
    • H01J2237/3327—Coating high aspect ratio workpieces

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供用於在工件上進行蝕刻移除製程的設備、系統及方法。此方法可包含，使用電漿源在電漿室內從沉積製程氣體生成電漿，以沉積一鈍化層於高橫寬比結構的特定層體上。此方法可包含，使用電漿源在電漿室內從蝕刻製程氣體生成電漿，以從高深寬比結構上移除特定層體。此方法可包含以相較於在高深寬比結構上之二氧化矽層更快的蝕刻速速率移除氮化矽層。

Description

使用沉積製程和蝕刻製程的工件處理
【優先權主張】
本申請案請求2019年7月17日提申之美國專利臨時申請案第62/875,104號名稱為「Processing Of Workpieces Using Deposition Process and Etch Process」的優先權，就所有目的以參考方式將該案合併至本文。本申請案請求2020年3月17日提申之美國專利臨時申請案第62/990,752號名稱為「Selective SiN Lateral Recess With Byproduct-Enabled Vertical Loading Control」的優先權，就所有目的以參考方式將該案合併至本文。本申請案請求2020年3月31日提申之美國專利臨時申請案第63/002,488號名稱為「Selective SiN Lateral Recess With Byproduct-Enabled Vertical Loading Control」的優先權，就所有目的以參考方式將該案合併至本文。
本案一般關於使用電漿源來處理工件的設備、系統及方法。
在半導體產業中，廣泛使用電漿處理來進行半導體晶圓及其他基板的沉積、蝕刻、阻劑移除、及相關處理。 電漿源(如微波式、ECR、感應耦合等等)時常用於電漿處理來產生處理基板用之高密度電漿及反應性物種。已經使用電漿乾式剝離製程來完成後植入光阻、後蝕刻殘餘物及其他遮罩及/或材料的移除。在電漿乾式剝離製程中，從遠方電漿室中所生成的電漿而來的中性物種(如自由基)，通過分離網格，進入處理室以處理工件，如半導體晶圓。在電漿蝕刻製程中，在電漿中生成的直接地曝露至工件的自由基、離子及其他物種，可用來蝕刻及/或移除工件上的材料。
電漿處理工具可包含其中生成電漿的電漿室，及處理基板用的分離處理室。處理室可在電漿室的「下游」，以致基板並未直接曝露至電漿。可使用分離網格，將處理室與電漿室隔開。分離網格對於電漿內的中性物種是可以穿透的，但對於帶電荷物種是不可穿透的。分離網格可包含一或更多具有孔洞的材料薄片或板。
本案具體實施例的態樣及優點將部份地在以下的描述中提出、或可從該描述習得、或可經由具體實施例的實行而習得。
本案一示例態樣係有關可供處理工件的方法。工件可包含高深寬比結構。高深寬比結構可包含以交替方式排列的複數氮化矽層及複數二氧化矽層。此方法可包含放置工件於處理室內的工件支架上。此方法可包含執行沉積製程，以沉積 一鈍化層於複數二氧化矽層之至少一者的表面上。沉積製程包含曝露該工件至由沉積電漿內的沉積氣體所生成的自由基。此方法可包含執行蝕刻製程，以大於複數二氧化矽層蝕刻速率的蝕刻速率，在側向上移除至少一部分的複數氮化矽層。
在參照下文描述及後附申請專利範圍下，將更佳地理解各個具體實施例的這些及其他特徵、態樣及優點。合併至本說明書並構成其一部分的附圖係說明本案具體實施例，並連同描述用於解釋相關原理。
10:Workpiece 工件
12:High aspect ratio structure 高深寬比結構
14:Silicon nitride layer 氮化矽層
16:Silicon dioxide layer 二氧化矽層
18:Substrate 基板
20:Deposition process 沉積製程
22:Passivation layer 鈍化層
30:Etch process 蝕刻製程
50:Workpiece 工件
52:High aspect ratio structure 高深寬比結構
54:Silicon nitride layer 氮化矽層
56:Silicon dioxide layer 二氧化矽層
58:Substrate 基板
100:Plasma processing apparatus 電漿處理設備
110:Processing chamber 處理室
112:Workpiece support or pedestal 工件支架或基座
114:Workpiece 工件
120:Plasma chamber 電漿室
122:Dielectric side wall 介電質側壁
124:Ceiling 頂板
125:Plasma chamber interior 電漿室內部
128:Faraday shield 法拉第屏蔽
130:Induction coil 感應線圈
132:Matching network 匹配網路
134:RF power generator RF電力產生器
135:Inductively coupled plasma source 感應耦合電漿源
150:Gas supply 氣體供應器
150:Gas delivery system 氣體輸送系統
151:Gas distribution channel 氣體分配通道
159:Feed gas line 饋入氣體管線
200:Separation grid assembly 分離網格組合件
210:First grid plate 第一網格板
220:Second grid plate 第二網格板
300:Method 方法
300:Separation grid 分離網格
400:Gas port 氣埠
402:Gas 氣體
500:Method 方法
600:Method 方法
700:Method 方法
802:High aspect ratio structure 高深寬比結構
804:Silicon nitride layer 氮化矽層
806:Silicon dioxide layer 二氧化矽層
808:Substrate 基板
820:Etch process 蝕刻製程
822:Partial etching 部分蝕刻
822:Vertical loading shape 垂直負載形狀
830:Etch process 蝕刻製程
832:Partial etching 部分蝕刻
832:Vertical loading shape 垂直負載形狀
840:Etch process 蝕刻製程
842:Designated amount of silicon nitride 指定量的氮化矽
842:Partial etching 部分蝕刻
842:Vertical loading shape 垂直負載形狀
850:Etch process 蝕刻製程
852:Substantially no silicon nitride 實質無氮化矽
852:Workpiece 工件
900:Method 方法
1002:Gas port 氣埠
1002:Gas 氣體
1004:Gas port 氣埠
1100:Workpiece 工件
1102:Recess gradience 內凹梯度
1104:Recess gradience 內凹梯度
1105:Recess onset position 內凹起始位置
1150:Workpiece 工件
1152:Recess gradience 內凹梯度
1154:Recess gradience 內凹梯度
1156:Recess onset position 內凹起始位置
1192:High aspect ratio structure 高深寬比結構
1194:Silicon nitride layer 氮化矽層
1196:Silicon dioxide layer 二氧化矽層
1198:Substrate 基板
在本說明書中提出了針對本技術領域中具有通常知識者的具體實施例的詳細討論，其係參照附圖，其中：
第一圖繪出高深寬比結構上的示範沉積製程及蝕刻移除製程；
第二圖繪出依照本案示範實施例之示例電漿處理設備；
第三圖繪出依照本案示範實施例之示例方法的流程圖；
第四圖繪出依照本案示範實施例之示例方法的流程圖；
第五圖繪出依照本案示範實施例之示例表面處理的流程圖；
第六圖繪出依照本案示範實施例之示例表面處理 的流程圖；
第七圖繪出依照本案示範實施例之表面處理製程期間離子過濾後的示例氣體注入；
第八圖繪出依照本案示範態樣之相較於二氧化矽層及矽層的氮化矽層的蝕刻率選擇性；
第九圖繪出針對一高深寬比結構的不完美垂直負載形狀；
第十圖繪出依照本案示範實施例之示例蝕刻製程；
第十一圖繪出依照本案示範實施例之示例電漿處理設備；
第十二圖繪出依照本案示範實施例之示例方法的流程圖；
第十三圖繪出依照本案示範實施例之示例方法的流程圖；
第十四圖繪出依照本案示範實施例之示例方法的流程圖；
第十五圖繪出依照本案示範實施例之示例方法的流程圖；
第十六圖繪出依照本案示範實施例之分離網格上的示例後電漿氣體注入；以及
第十七圖繪出依照本案示範實施例之示例垂直負 載形狀。
現在將詳細參照具體實施例，其一或多個示例已在圖式中加以圖解。所提出各示例是要解釋該等具體實施例，並非作為本案的限制。事實上，所屬技術領域中具有通常知識者應能輕易看出，該等具體實施例可有各種修改及變異而不會偏離本案的範疇及精神。舉例來說，所繪示或描述作為一具體實施例之某部分的特徵可配合另一具體實施例使用，以產生又一具體實施例。因此，本發明的各態樣係企圖涵蓋此等修飾及變異。
本案示範態樣有關用於處理具有高深寬比結構的工件的程序，此結構包含二氧化矽及氮化矽的交替層(如ONON結構)。在製造高性能半導體裝置中，尤其是在工件尺寸持續地縮小到10nm以下，電漿乾式蝕刻製程扮演一個非常重要的角色。氮化矽乾式蝕刻製程可運用在互補金屬氧化物半導體邏輯及3D NAND記憶體裝置中的各種應用，例如閘蝕刻遮罩、擴散屏障層、各種間隔體、應力產生件、犠牲層、停止層及其他硬遮罩。
對於建造3D NAND記憶體裝置而言，吾人想要的是高於二氧化矽蝕刻或矽蝕刻的選擇性氮化矽蝕刻。事實上，吾人想要的是，在對於其他氧化物層或矽基板有最小或降低的破壞下，能部分或完全移除氮化矽，這樣會需要對二氧化矽有 高的氮化矽選擇性以及對矽有高的氮化矽選擇性。
可透過利用例如含有各種添加劑的熱磷酸的濕式製程來移除氮化矽。濕式製程可以取得高的氮化矽對二氧化矽與矽的選擇性；然而，這有各種問題，包含低(慢)蝕刻速率、工件的嚴重殘留物及微粒污染、大量廢棄物、高操作成本、及高深寬比結構中的不良垂直負載。
從濕式製程切換到乾式製程可解決許多前述的問題；然而，某些利用以氟為基之電漿的乾式製程，在氮化矽相對二氧化矽或矽這一方面具有嚴重受限的選擇性。在氟碳電漿或其他純氟電漿中的氮化矽蝕刻也相對地較慢。此外，在高深寬比(>50：1)的先進3D多層ONON結構中取得優良蝕刻垂直負載非常困難，這起因於高產量要求及高深寬比通道孔或縫隙內固有物質的傳輸緩慢，包含蝕刻劑向下擴散及副產物排出。不良垂直負載(如頂部上較多內凹且底部上較少內凹)，可能造成裝置失效及其他相關問題。又，可能難以取得高選擇性的氮化矽對二氧化矽蝕刻，其原因在於氮化矽與二氧化矽鍵有相似的鍵結本質(如鍵結能量、鍵結長度等)。高選擇性的氮化矽對矽蝕刻甚至是更難，因為Si-Si鍵比Si-N鍵更弱(如相較於Si-N的355kJ/mol，Si-Si為222kJ/mol)。
依照本案示範實施例，一種製程可將具有高深寬比結構的工件(包含複數交替的氮化矽及二氧化矽層)，曝露至沉積電漿內的沉積氣體所生成的自由基，以便將鈍化層沉積在 二氧化矽層上。然後，可將工件曝露至蝕刻製程氣體所生成的自由基，以大於二氧化矽層之蝕刻速率的蝕刻速率，來移除氮化矽層。沉積製程及蝕刻製程可以循環交替，一直到複數個氮化矽層已移除，讓二氧化矽層保留在矽基板上。
本案態樣可提供數個技術功效及優點。例如，依照本案示範實施例使用循環沉積/蝕刻製程，可以取得高氮化矽蝕刻速率，例如，在某些例子中高達每分鐘150nm。另外，可實現高氮化矽對氧化物及氮化矽對矽的選擇性。此外，依照本案示範實施例使用交替沉積及蝕刻製程，可預期得到內凹之優異的垂直負載。
為了說明和討論的目的，參照「工件」、「基板」、「晶圓」(如半導體晶圓)，來討論本發明的各態樣。所屬技術領域中具有通常知識者在使用本文提供的揭露內容後將理解到，本發明的示例態樣可與任何半導體基板或其他合適的基板配合使用。另外，術語「約」與數值結合使用意指在所述數值的百分之二十(20%)之內。「基座」是指可用於支撐工件的任何結構。
第一圖繪出依照本案示範實施例之用於具有高深寬比結構12的工件10之示例沉積製程20及蝕刻製程30的概觀。高深寬比結構12包含位在基板18(如矽基板)上的複數氮化矽層14及複數二氧化矽層16。高深寬比結構12可包含以交替模式排列的複數氮化矽層及複數二氧化矽層。例如，如第一圖所 示，高深寬比結構12可含有一層氮化矽，其以垂直方式在氮化矽層頂部具有一層二氧化矽。這種氮化矽層14及二氧化矽層16之間的垂直交替排列可以重複。
可在高深寬比結構12上進行沉積製程20，以將鈍化層22沉積在複數二氧化矽層16上。沉積製程20也可沉積鈍化層22到基板18上。然後，在高深寬比結構12上可進行蝕刻製程30，以移除至少一部分的氮化矽層14。在某些態樣中，側向移除複數氮化矽層14。參照第一圖，側向顯示成沿圖的水平面的移除。二氧化矽層14及基板18的鈍化作用，造成蝕刻製程30對氮化矽層14有改善的選擇性。然後，可以循環重複沉積製程20及蝕刻製程30，直到所得工件10含有指定數量的氮化矽內凹或實質無氮化矽層14，只有二氧化矽層16保留在工件10的基板18上。
第二圖描繪了根據本發明示例實施例的示例電漿處理設備100，其可用於執行沉積製程及蝕刻製程。如圖所示，電漿處理設備100包含處理室110以及與處理室110分離的電漿室120。處理室110包含可操作以保持待處理工件114(例如半導體晶圓)的工件支架或基座112。在此示例說明中，藉由感應耦合電漿源135在電漿室120(亦即，電漿產生區域)中產生電漿，並通過分離網格組合件200將期望的物種從電漿室120引導至工件114的表面。
為了說明和討論的目的，參考感應耦合電漿源來 討論本案的態樣。所屬技術領域中具有通常知識者在使用本文所提供的公開內容下將理解到，可使用任何電漿源(例如，感應耦合電漿源、電容耦合電漿源等)而不偏離本發明範疇。
電漿室120包含介電質側壁122和頂板124。介電質側壁122、頂板124和分離網格200定義了電漿室內部125。介電質側壁122可由介電質材料形成，例如石英及/或氧化鋁。感應耦合電漿源135可包含感應線圈130，其鄰近介電質側壁122設置在電漿室120周圍。感應線圈130透過合適的匹配網絡132耦合到RF功率產生器134。可從氣體供應器150和環形氣體分配通道151或其他合適的氣體引入機制，將製程氣體(例如，如下文所詳細描述)提供至室內部。當感應線圈130被來自RF功率產生器134的RF功率賦予能量時，可在電漿室120中產生電漿。在一特定具體實施例中，電漿處理設備100可包含可選用的接地法拉第屏蔽128，以減少感應線圈130與電漿之間的電容耦合。
如第二圖所示，分離網格200將電漿室120與處理室110分開。分離網格200可用以對在電漿室120中由電漿所產生的混合物進行離子過濾，以產生過濾後的混合物。濾後混合物可在處理室中曝露於工件114。
在一些具體實施例中，分離網格200可為多板分離網格。舉例來說，分離網格200可包含彼此平行地間隔開的第一網格板210和第二網格板220。第一網格板210和第二網格板 220可分開一定距離。
第一網格板210可具有包含複數個孔的第一網格型樣。第二網格板220可具有包含複數個孔的第二網格型樣。第一網格型樣可與第二網格型樣相同或不同。帶電物種可在其穿過分離網格中之每一網格板210、220的孔的路徑中，在壁上進行再結合。中性物質(例如自由基)可相對自由地流過第一網格板210和第二網格板220中的孔。每一網格板210和220的孔的大小以及厚度可影響帶電和中性物種兩者的通透度。
在一些具體實施例中，第一網格板210可由金屬(例如，鋁)或其他導電材料製成，及/或第二網格板220可由導電材料或介電材料(例如，石英、陶瓷)製成。在一些具體實施例中，第一網格板210及/或第二網格板220可由其他材料製成，例如矽或碳化矽。在網格板由金屬或其他導電材料製成的情況下，網格板可接地。在一些具體實施例中，網格組合件可包含具有單一網格板的單一網格。在一些具體實施例中，網格組合件可包含至少三個網格板。
如第二圖所示，設備100可包含氣體輸送系統150，其組態為例如經由氣體分配通道151或其他分配系統(例如，噴頭)將製程氣體輸送至電漿室120。氣體輸送系統可包含複數饋入氣體管線159。可使用閥及/或質流控制器來控制饋入氣體管線159，以將所需的氣體量輸送到電漿室中作為製程氣體。如第二圖所示，氣體輸送系統150可包含用於輸送含氟氣 體(例如，CF4、C2F4、CHF3、CH2F2、CH3F)的饋入氣體管線。氣體輸送系統150可包含用於輸送含氧氣體(例如，O2、NO、CO2)的饋入氣體管線。氣體輸送系統150可包含用於輸送稀釋氣體(例如，N2、Ar、He或其他惰性氣體)的饋入氣體管線。氣體輸送系統150可包含用於輸送含氫氣體(例如，H2、CH4、NH3)的饋入氣體管線。
第三圖描繪了根據本發明示例態樣的一示例方法(300)的流程圖。將以示例的方式參照第二圖的電漿處理設備100來討論方法(300)。方法(300)可在任何合適的電漿處理裝置中實施。為了說明和討論的目的，第三圖描繪了以特定順序執行的步驟。所屬技術領域中具有通常知識者在使用本文所提供的公開內容下將理解到，可以以各種方式省略、擴展、同時執行、重新配置及/或修改本文描述的任何方法的各個步驟，而不偏離本發明的範疇。此外，可在不偏離本發明範疇的情況下執行許多步驟(未示出)。
在(302)，方法可包含放置工件於電漿處理設備100的處理室內。處理室110可與電漿室120分隔(如藉由分離網格組合件)。例如，此方法可包含放置工件114到第二圖處理室110中的工件支架112上。
在(304)，方法可包含進行沉積製程，以便將鈍化層沉積到工件上。可在相對於方法(300)其餘部分為分離的處理設備中執行沉積製程，或可使用相同的處理設備來執行。在 某些實施例中，沉積製程可包含，使用電漿室內感應生成的電漿，從沉積製程氣體生成一或更多物種，過濾此一或更多物種以生成濾後沉積混合物，並將複數二氧化矽層曝露到此濾後沉積混合物。在某些實施例中，沉積製程可包含，從電漿室120內的沉積製程氣體生成電漿(如沉積電漿)，以分離網格組合件200過濾離子，並允許中性自由基通過分離網格組合件200。可將中性自由基曝露到工件114，來選擇性地以鈍化層22塗覆二氧化矽層及矽基板。
沉積製程(304)期間所使用的製程氣體可包含含氟氣體。例如，製程氣體可包含四氟甲烷(CF4)、二氟甲烷(CH2F2)、氟甲烷(CH3F)、氟仿(CHF3)、四氟乙烷(C2F4)及其組合。也可使用其他含氟氣體而不偏離本案範圍。
製程氣體內可包含其他合適的氣體。例如，製程氣體可包含含氧氣體，如氧氣(O2)、一氧化氮(NO)、或二氧化碳(CO2)氣體。製程氣體可包含含氫氣體，如氫(H2)、甲烷(CH4)、或氨(NH3)。製程氣體可包含稀釋氣體，如氮氣(N2)及/或惰氣，如氦氣(He)、氬氣(Ar)或其他惰氣。
沉積製程可包含，使用電漿室內所感應生成的電漿，從沉積製程氣體生成一或更多物種，並透過分離網格(其將電漿室與處理室隔開)來過濾此一或更多物種，以生成濾後的沉積混合物。
在(306)，此方法可包含執行蝕刻製程，例如電漿 蝕刻製程。蝕刻製程可在相對於方法(300)其餘部分為分離的處理設備中進行，或者可使用相同處理設備來施行。蝕刻方法可包含，在電漿室120內從蝕刻氣體生成電漿(如蝕刻電漿),以分離網格組合件200來過濾離子，並允許中性自由基通過分離網格組合件200。可曝露中性自由基到工件114，以至少部分地從工件114移除至少一部分的氮化矽層。
在某些實施例中，蝕刻方法可包含使用電漿室內所感應生成的電漿來從蝕刻製程氣體生成一或更多物種，過濾一或更多物種以生成濾後蝕刻混合物，並曝露複數氮化矽層至濾後蝕刻混合物，以大於複數二氧化矽層的蝕刻速率的蝕刻速率，在側向上移除至少一部分的複數氮化矽層。在某些實施例中，此一或更多物種可經分離網格(其將電漿室與處理室隔開)過濾，形成濾後蝕刻混合物。
蝕刻製程(304)期間所使用的製程氣體可包含含氟氣體。例如，製程氣體可包含四氟甲烷(CF4)、二氟甲烷(CH2F2)、氟甲烷(CH3F)、氟仿(CHF3)、四氟乙烷(C2F4)及其組合。也可使用其他含氟氣體而不偏離本案範圍。
製程氣體內可包含其他合適的氣體。例如，製程氣體可包含含氧氣體，如氧氣(O2)、一氧化氮(NO)、或二氧化碳(CO2)氣體。製程氣體可包含含氫氣體，如氫(H2)、甲烷(CH4)、或氨(NH3)。製程氣體可包含稀釋氣體，如氮氣(N2)及/或惰氣，如氦氣(He)、氬氣(Ar)或其他惰氣。
進一步地，如第三圖所示，此方法可更包含，交替沉積製程(304)及蝕刻製程(306)，直到已從工件114移除想要的量或實質上全部的氮化矽層。
在(308)，此方法可包含執行殘餘物移除製程，以移除任何可能殘留在工件114上的殘餘鈍化層22。殘餘物移除製程可在相對於方法(300)其餘部分為分離的處理設備中進行，或者可使用相同處理設備來施行。殘餘物移除製程可包含在電漿室120內從第二蝕刻製程氣體生成電漿，以分離網格組合件200過濾離子，並允許中性自由基通過分離網格組合件200。可曝露此中性物種至工件114，以便至少部分地或完全地移除殘留在工件114上的鈍化層。在某些實施例中，殘餘物移除製程包含使用電漿室內所感應生成的電漿，從第二蝕刻製程氣體生成一或更多物種，過濾一或更多物種以生成濾後第二蝕刻混合物，及在處理室內曝露複數氮化矽層及二氧化矽層到此濾後第二蝕刻混合物，其中第二蝕刻混合物從工件移除任何殘留鈍化層。
殘餘物移除製程(308)期間所使用的製程氣體可包含含氟氣體。例如，製程氣體可包含四氟甲烷(CF4)、二氟甲烷(CH2F2)、氟甲烷(CH3F)、氟仿(CHF3)、四氟乙烷(C2F4)及其組合。也可使用其他含氟氣體而不偏離本案範圍。
製程氣體內可包含其他合適的氣體。例如，製程氣體可包含含氧氣體，如氧氣(O2)、一氧化氮(NO)、或二氧化 碳(CO2)氣體。製程氣體可包含含氫氣體，如氫氣(H2)、甲烷(CH4)、或氨(NH3)。製程氣體可包含稀釋氣體，如氮氣(N2)及/或惰氣，如氦氣(He)、氬氣(Ar)或其他惰氣。
在第三圖的(310)，此方法可包含從處理室移出工件。例如，可將工件114從處理室110中的工件支架112上移開。接著，可對電漿處理裝置進行調節，以用於將來處理其他的工件。
第四圖繪示依照本案示範實施例之一示例方法(300A)的流程圖。作為示例之下，方法(300A)將參照第二圖的電漿處理設備100進行討論。方法(300A)包含與第二圖中討論的方法(300)所提供相同的步驟。然而，在(312)，此方法可包含執行清潔製程，將處理室110及內含的工件114曝露到淨化氣體。在某些實施例中，可在沉積製程後及在蝕刻製程前執行清潔製程。
清潔期間所使用的淨化氣體可包含O2氣體。淨化氣體可包含H2氣體。可經由氣體輸送系統150將淨化氣體引入處理室。此氣體輸送系統150可包含饋入氣體管線，用於輸送含氧氣體(如氧氣(O2)、一氧化氮(NO)、二氧化碳(CO2))。此氣體輸送系統150可包含饋入氣體管線，用於輸送含氫氣體(如氫(H2)、甲烷(CH4)、或氨(NH3))。可將淨化氣體引入電漿室120，並流經分離網格200進入處理室110中。可透過經配置來直接輸送淨化氣體進入電漿室120的氣體輸送系統(未示)，直接地將 淨化氣體引入處理室中，及/或例如透過氣體分配通道或其他分配系統將淨化氣體引至分離網格。也可透過經配置直接注入氣體到處理室110中氣體注入埠，將淨化氣體引入處理室110。
第五圖繪出依照本案之沉積製程(320)的一示例方法的流程圖。作為範例，將參照第二圖的電漿處理設備100來討論方法(320)。
在(322)，沉積製程可包含在電漿處理設備的電漿室120內，從沉積製程氣體生成電漿。可經由氣體輸送系統150，將沉積製程氣體引入電漿室。沉積製程氣體可包含任何合適的製程氣體，其包含但不限於：四氟甲烷(CF4)、甲烷(CH4)、四氟乙烷(C2F4)、氟仿(CHF3)、二氟甲烷(CH2F2)、氟甲烷(CH3F)、氧(O2)、氮(N2)及/或氫(H2)氣體。製程氣體可包含稀釋氣體，如氮氣(N2)及/或惰氣，如氦氣(He)、氬氣(Ar)或其他惰氣。
在(324)，沉積製程可包含將(322)生成的物種進行過濾，以生成濾後沉積混合物。可使用分離網格200，對於在電漿室120內由沉積製程氣體所生的電漿，進行離子過濾，以生成濾後沉積混合物。簡短地說，從電漿室120內的沉積製程氣體生成的帶電物種，可在其穿過分離網格200每一網格板210、200之孔的路徑的壁面上再結合。中性物種(如自由基)可相對較自由地流過每一網格板210、200的孔洞。因此，分離網格200過濾在電漿室120內由沉積氣體所生的電漿，允許濾後沉 積混合物進入處理室110。
在某些態樣中，沉積製程(320)可更包含允許非製程氣體經由一或更多位在分離網格200(或下方)的氣體注入埠進入，以調節通過分離網格200之自由基分布或自由基能量。(未示)。非製程氣體可包含稀釋氣體，如氮氣(N2)及/或惰氣，如氦氣(He)、氬氣(Ar)或其他惰氣。可在將工件曝露至濾後沉積混合物之前，注入非製程氣體。
在(326)，沉積方法可包含曝露工件到濾後沉積混合物，以在工件上沉積鈍化層。更具體地，濾後沉積混合物可在工件的二氧化矽層及矽基板上沉積鈍化層。鈍化層可改善蝕刻製程針對氮化矽層(相對於二氧化矽層及矽基板)的選擇性。鈍化層可由氟碳高分子(如鐵氟龍類(CF2)x)、氫氟高分子(如CHaF2-a)x)、板式氟矽酸銨鹽(slat ammonium silicon fluoride salt)(例如，氟矽酸銨(NH4)2SiF6)、或其組合等，來組成。在某些態樣中，高分子或板式氟矽酸銨鹽的鈍化層沉積可以提供表面鈍化作用，對抗後續蝕刻製程中的氟化物侵襲。可以藉由氧對陽離子(例如氟碳高分子中的碳及板式氟矽酸銨鹽中的矽或NH4)的靜電親和性，使高分子或板式氟酸銨鹽能夠沉積在金屬氧化物層(如二氧化矽)或矽層(如矽基板)之上。然而，氮化矽具有非常薄的氮氧化物，因此呈現出最少的鈍化作用。可藉由調整電漿條件、基板溫度、表面處理時間等，來調整表面鈍化的效果。
第六圖繪出依照本案示範實施例之蝕刻製程(330)的一示例方法的流程圖。作為示範，將參照第二圖的電漿處理設備100來討論方法(330)。
在(332)，蝕刻製程可包含，在電漿處理設備100的電漿室120內，從蝕刻製程氣體生成電漿。可經由氣體輸送系統150將蝕刻製程氣體引入電漿室。蝕刻製程氣體可包含任何合適的製程氣體，其包含但不限於：四氟甲烷(CF4)、四氟乙烷(C2F4)、氟仿(CHF3)、二氟甲烷(CH2F2)、氟甲烷(CH3F)、氧氣(O2)、二氧化碳(CO2)、一氧化氮(NO)、氮氣(N2)、甲烷(CH4)及/或氫氣(H2)。蝕刻製程氣體可包含稀釋氣體，如氮氣(N2)及/或惰氣，如氦氣(He)、氬氣(Ar)或其他惰氣。
在(334)，蝕刻製程可包含對(332)生成的物種進行過濾，以生成濾後蝕刻混合物。可使用分離網格200對在電漿室120內由蝕刻製程氣體所生的電漿進行離子過濾，以生成濾後蝕刻混合物。簡短地說，電漿室120內從蝕刻製程氣體生成的帶電物種，在其穿過分離網格200每一網格板210、200之孔的路徑中的壁面上可再結合。中性物種(如自由基)可相對較自由地流過每一網格板210、200的孔洞。因此，分離網格200過濾了在電漿室120內由蝕刻氣體所生的電漿，允許濾後沉積混合物進入處理室110。
在(336)，蝕刻製程可包含曝露工件至濾後蝕 刻混合物，以大於二氧化矽層之蝕刻速率的蝕刻速率，在側向上移除至少一部分的複數氮化矽層。二氧化矽層的蝕刻速率可以是零。在某些實施例中，濾後蝕刻混合物以大於矽基板之蝕刻速率的蝕刻速率，在側向上移除複數氮化矽層的至少一部分。矽基板的蝕刻速率可以是零。在某些實施例中，複數氮化矽層的蝕刻速率相對於複數二氧化矽層的蝕刻速率係大於約500。在某些實施例中，將工件曝露在濾後蝕刻混合物之下，可以移除至少一部分的已沉積在二氧化矽層上的鈍化層，而不會移除任何二氧化矽層本身。在某些實施例中，將工件曝露在濾後蝕刻混合物之下，可以移除已沉積在矽基板上的鈍化層的至少一部分，而不會移除任何矽基板。
在某些態樣中，蝕刻方法(330)更可包含允許非製程氣體經由一或更多位在分離網格200(或下方)的氣體注入埠進入，以調整通過分離網格200之自由基分布或自由基能量。(未示)。非製程氣體可包含稀釋氣體，如氮氣(N2)及/或惰氣，如氦氣(He)、氬氣(Ar)或其他惰氣。可在工件曝露至濾後蝕刻混合物之前注入非製程氣體。
第七圖繪出依照本案示範實施例在分離網格的一示例後電漿氣體注入。作為示例，第七圖將參照第二圖的電漿處理設備100來討論。
依照本案示範態樣，電漿處理設備100可包 含一或更多氣埠400，其經配置以將氣體注入流經分離網格200的中性物種之中。例如，氣埠400可以操作成將氣體(如冷卻氣體)注入多板分離網格的網格板之間。藉此方式，分離網格提供後電漿氣體注入到中性物種之中。後電漿氣體注入可以提供數個技術功效及優點。例如，可以注入氣體，以例如控制製程的均勻度特性。例如，可注入中性氣體(如惰氣)，以控制均勻度，例如相對於工件在徑向上的均勻度。可注入冷卻氣體，以控制通過分離網格的自由基能量。
分離網格200可為多板分離網格(如第二圖所示的雙板網格、三板網格、四板網格等)。如第七圖所示，電漿處理設備100可包含氣埠400，其經配置以將氣體402注入在網格板210及網格板220之間，例如在網格板210及網格板220之間形成的通道。更具體地，電漿中所生成的離子與中性物種混合物可曝露到網格板210。氣埠402可將氣體420或其他物質注入流經網格板210的中性物種中。通過網格板220的中性物種可曝露到工件。在某些實施例中，氣埠400可在分離網格下方且在工件114表面上方的位置，將氣體402直接注入處理室110中。
來自氣埠400的氣體402或其他物質，相較於來自電漿室120的自由基，可以有較高或較低的溫度，或同等於來自電漿室120的自由基的溫度。可利用此氣體來調整或矯正電漿處理室設備100內的均勻度，例如自由基均勻 度，藉由控制通過分離網格200的自由基能量。非製程氣體可包含稀釋氣體，如氮氣(N2)及/或惰氣，如氦氣(He)、氬氣(Ar)或其他惰氣。在某些實施例中，氣體402可為惰氣，例如氦氣、氮氣及/或氬氣。
在某些態樣中，沉積製程(320)、蝕刻製程(330)或殘餘物移除製程，更可包含允許非製程氣體經由位在分離網格200或其下方的一或更多氣埠400進入，以便調整通過分離網格200的自由基能量的步驟。
沉積製程的示例製程參數將述於下文。
例1：
製程氣體：CF4、CH4、O2、N2
稀釋氣體：He或Ar
製程壓力：約100~800mTorr
感應耦合電漿源：約1000~2500W
工件溫度：約10~40℃
製程期間(時間)：約10~30秒
製程氣體的氣體流速：
氣體1：約20sccm至約200sccm
氣體2：約20sccm至約200sccm
氣體3：約500sccm至約1500sccm
氣體4：約100sccm至約500sccm
稀釋氣體：約0sccm至約1000sccm
例2：
製程氣體：CF4、C2F4、CHF3、H2
稀釋氣體：He或Ar
製程壓力：約4~100mTorr
感應耦合電漿源：約1000~2500W
工件溫度：約10~40℃
製程期間(時間)：約10~30秒
製程氣體的氣體流速：
氣體1：約0sccm至約200sccm
氣體2：約0sccm至約200sccm
氣體3：約0sccm至約200sccm
氣體4：約0sccm至約300sccm
稀釋氣體：約0sccm至約1000sccm
蝕刻製程的示例製程參數將述於下文。
例3：
製程氣體：CF4、H2、O2、N2
稀釋氣體：He或Ar
製程壓力：約500~950mTorr
感應耦合電漿源：約1000~2500W
工件溫度：約10~40℃
製程期間(時間)：約10~60秒
製程氣體之氣體流速：
氣體1：約50sccm至約400sccm
氣體2：約20sccm至約200sccm
氣體3：約500sccm至約2000sccm
氣體4：約100sccm至約500sccm
稀釋氣體：約0sccm至約1000sccm
第八圖圖示依照本案示範態樣之氮化矽層相對於分別已塗覆鈍化層之二氧化矽層與矽層的蝕刻速率選擇性。事實上，如第八圖所示，在圖案化結構(例如，具有約50：1之深寬比的96對的ONON堆疊結構)中，氮化矽層相對於經塗覆的二氧化矽層的選擇性係大於1,000。在圖案化結構(例如，有約50：1之深寬比的96對的ONON堆疊結構)中，氮化矽層相對於的矽的選擇性係大於500。
用於取得第八圖選擇性的示例製程參數將述於下文。
蝕刻製程：
製程氣體：CF4、H2、O2、N2
稀釋氣體：He或Ar
製程壓力：約900mTorr
感應耦合電漿源：約2000W
工件溫度：約20℃
製程期間(時間)：約30秒
製程氣體的氣體流速：
氣體1：約250sccm
氣體2：約60sccm
氣體3：約1000sccm
氣體4：約200sccm
稀釋氣體：約200sccm
沉積製程：
製程氣體：CF4、CH4、O2、N2
稀釋氣體：He或Ar
製程壓力：約600mTorr
感應耦合電漿源：約1500W
工件溫度：約20℃
製程期間(時間)：約10秒
製程氣體的氣體流速：
氣體1：約60sccm
氣體2：約60sccm
氣體3：約1000sccm
氣體4：約200sccm
稀釋氣體：約200sccm
循環次數：約5
在其他實施例中，本案示例態樣係有關用於處理具有高深寬比結構(其包含交替的二氧化矽層及氮化矽層(如ONON結構))之工件的製程。本文描述的系統及方法係 可用於在高深寬比結構的特徵堆疊中取得不同垂直負載形狀，其中希望有氮化矽層相對於二氧化矽層或矽的選擇性蝕刻，例如用於建造3D NAND裝置。如本文中所使用的，高深寬比結構是一種結構，其深度大於與結構關聯之其他維度(如寬度、長度、直徑)至少5倍，例如大於與結構關聯之其他維度至少10倍，例如大於與結構關聯之其他維度至少20倍。
高深寬比結構的選擇性蝕刻通常有垂直負載的問題。例如，因為蝕刻劑在高深寬比結構頂部積聚，使高深寬比結構頂部蝕刻較快或底部的擴散速率受限，所以在高深寬比結構上執行單一蝕刻製程，可能造成不均勻的垂直負載。雖然可利用濕式蝕刻製程(例如使用含有多種添加劑的熱磷酸)來實現適當垂直負載，以及氮化矽對二氧化矽的高選擇性蝕刻與蝕刻法，但濕式蝕刻遭遇數個問題，其包含低蝕刻速率(慢蝕刻)、工件殘餘物及微粒污染，且通常難以精準控制。從濕式製程切換成乾式製程可解決許多上述問題。例如，因為乾式蝕刻係在低壓下施行，並生成較少量的殘餘物，所以乾式蝕刻降低了工件微粒污染。又，因為可以控制製程氣體的組成來增加、降低或停止蝕刻，所以乾式蝕刻允許遠遠較大的蝕刻製程控制。
依照本案示範態樣，可執行複數乾式蝕刻製程，以部分地蝕刻高深寬比結構的相對不同的垂直部分，產生想要的垂直負載輪廓。例如，可控制製程參數來執行第一 蝕刻製程，其部分地蝕刻高深寬比結構的第一部分。在第一蝕刻製程之後，藉由調諧製程參數，可執行第二蝕刻製程，其蝕刻高深寬比結構的第二部分，以建構出想要的及/或直的垂直負載形狀。
依照本案示範實施例，具有高深寬比結構的工件可曝露到初始突破(breakthrough)蝕刻製程，以便在將工件曝露到一或更多蝕刻製程之前，移除氮化矽層上的氧化物層。例如，初始突破蝕刻製程可將具有高深寬比結構(包含複數交替氮化矽層及二氧化矽層)的工件曝露到蝕刻製程氣體(其包含氟化物及/或含氧氣體)所生成的自由基。添加含氧氣體可增加氟(F)物種的解離。雖然在某些實施例中，初始突破蝕刻有較高的氮化矽對矽或二氧化矽的選擇性，但選擇性的差異微小，以致高深寬比工件的氧化物側翼(fins)未受到破壞，且在氮化矽表面上只有不良品質的氧化物層受到蝕刻。
依照本案示範實施例，可藉由調整各種製程氣體的組成，來控制高深寬比結構的垂直負載形狀。例如，一製程可將具有高深寬比結構(包含複數交替氮化矽層及二氧化矽層)之工件，曝露到第一電漿內的第一蝕刻製程氣體所生成的自由基，以便在工件特定部分內相較於二氧化矽選擇性地蝕刻氮化矽。如果想要均勻及/或直的垂直負載輪廓，可曝露工件到第二電漿中第二蝕刻製程氣體所生成的自由基，以便在工件的另一部分內相較於二氧化矽選擇性地蝕刻 氮化矽，進而取得企盼的均勻蝕刻。
依照本案示範實施例，可藉由調整各種製程氣體的組成以控制蝕刻製程期間一或更多含鹽副產物的形成，來控制具有高深寬比結構之工件的垂直負載形狀。例如，一製程可將具有高深寬比結構(含有氮化矽、二氧化矽及/或矽)之工件曝露到使用含氟氣體與含氫氣體而生成的電漿。因為氫自由基的小尺寸及高擴散速率，所以可以控制沿高深寬比結構孔洞(如層體之間或之內藉由蝕刻所生的空間)的氫(H)物種密度及停留時間分布。含氫電漿的存在使氮化矽蝕刻速率大幅地增加，造成氮化矽相較於矽或二氧化矽蝕刻有高度選擇性的蝕刻，且可在高深寬比結構上蝕刻不同的垂直負載形狀，其中沿著孔洞有不同的內凹率。在存有其他化合物(如氮、氧、矽等)的情況下，調諧用於生成電漿的含氟氣體與/或含氫氣體的組成，有助於形成含氟鹽類(如(NH4)2SiF6)。可使用含氟鹽類來控制工件的垂直負載形狀，或執行慢且高度控制的氮化矽蝕刻。例如，依照本案示範實施例，一製程可將具有高深寬比結構之工件曝露到第一電漿內由第一蝕刻製程氣體(包含第一比例的含氟及含氫氣體)所生成的自由基，以便在工件第一部分內相較於二氧化矽選擇性地蝕刻氮化矽。然後，藉由調諧製程氣體以包含相較不同的第二比例之含氟及含氫氣體，以致第二電漿內由第二製程氣體所生成的自由基可以在工件第二部分內相較於的二氧 化矽選擇性地蝕刻氮化矽。在某些實施例中，第二部分可以與第一部分不同。
依照本案示範實施例，可藉由調整諸如電漿及/或處理室內的壓力、溫度及/或製程氣體流速等條件，來控制具高深寬比結構之工件的垂直負載形狀。藉由調諧每一蝕刻製程的溫度、壓力及氣體流速，連同控制製程氣體的組成，能夠控制精確的垂直負載輪廓。例如，藉由調諧將具高深寬比結構的工件曝露至其中的每一蝕刻製程的溫度、壓力及氣體流速，可調諧內凹梯度。如另一例子，藉由調諧將具高深寬比結構的工件曝露至其中的每一蝕刻製程的溫度、壓力及氣體流速，可調諧內凹起始位置。
在某些示範實施例中，工件可曝露到具有複數製程氣體的複數蝕刻製程，其中每一製程氣體具有相同或相異的組成，以產生想要的高深寬比工件的垂直負載形狀。在某些示範實施例中，複數蝕刻製程可以循環重複，以產生想要的高深寬比工件的垂直負載形狀。在某些示範實施例中，複數蝕刻製程可執行單一蝕刻製程的一部分時間，循環地重複複數蝕刻製程總時間大約等同單一蝕刻製程。藉由減少工件曝露到每一蝕刻製程的時間，氟離子穿透進入具高深寬比結構的工件之內的可能性降低，對於工件的目標高深寬比結構內的二氧化矽及矽的破壞減低。
在某些示範實施例中，曝露工件至複數蝕刻 製程會造成不平均的蝕刻前端，此起因於氫、氧、及/或含氟製程氣體的添加，或由於鹽類形成(如含氟鹽類)而造成的可能的微遮罩。為確保平滑且均勻的蝕刻前端，工件可曝露到包括製程氣體的平滑蝕刻製程，其製程氣體包含含氧氣體及/或含氟氣體。例如，在工件曝露到複數蝕刻製程之後，一蝕刻製程可將具不均勻前端之高深寬比結構的工件曝露到用含氧及/或含氟氣體所生成的自由基，使不均勻蝕刻前端均勻化及/或平滑化，以便取得想要的垂直負載形狀。在某些實施例中，平滑化蝕刻製程可包含含有一或更多稀釋劑/稀釋氣體的製程氣體。在某些實施例中，平滑化蝕刻製程可包含不含有一或更多稀釋劑/稀釋氣體的製程氣體。
在某些示範實施例中，可在每一蝕刻製程之間或在蝕刻製程的每一循環之間，進行清潔製程。例如，可以循環地重複第一蝕刻製程及第二蝕刻製程，以生成高深寬比工件的想要的垂直負載形狀，並在每一蝕刻製程之間或在每一組蝕刻製程之後，執行清潔製程。在某些例子中，清潔製程可以包含曝露處理室及/或工件到具有反應性或惰性氣體的電漿。使用具有反應性或惰性氣體的電漿，可將殘餘物從處理室移除，或處理工件中的材料。
依照本案示範實施例，具有高深寬比結構的工件可在蝕刻製程期間曝露到退火製程。退火可以分解在清潔期間並未抽走的任何殘餘副產物(如含氟鹽類)。在某些實 施例中，退火製程可以在域外、於不同的製程單元或室內執行。在某些實施例中，退火製程可以就地執行，例如使用處理室內的加熱元件(如一或更多的燈泡)或單元，以便在下次循環之前，增加製程溫度。依照本案的示範實施例，本文所述的製程可以在廣大範圍的外部條件下來執行。例如，本文所述的製程可以在約0℃到約100℃的溫度下執行。如另一例子，本文所述的製程可以在約5mTorr到約5Torr的壓力下執行。又如另一例子，本文所述的製程可以在約100sccm到約1000sccm的寬流速範圍內執行。
本案的態樣可以提供數個技術功效及優點。例如，使用依照本案的各種製程氣體的不同組成，可以實現高氮化矽蝕刻速率。此外，實施依照本案示範態樣的乾式蝕刻製程可以比濕式蝕刻快上至少兩個量級，並使整體蝕刻製程得到更多的控制。此外，可以更加緊密地控制蝕刻製程期間的副產物形成，因而得以增加對高深寬比結構的垂直負載形狀的控制。也可降低對於工件內二氧化矽及矽的破壞。
第九圖繪出具有高深寬比結構52之工件50的不完美垂直負載形狀的例子。高深寬比結構52包含設置在基板58(如矽基板)上的複數氮化矽層54及複數二氧化矽層56。高深寬比結構52可包含以交替方式排列的複數氮化矽層54及複數二氧化矽層56。例如，如第九圖所示，高深寬比結 構52可含有一層氮化矽，其中以垂直方式在氮化矽頂部有一層二氧化矽。此種氮化矽層54及二氧化矽層56之間的垂直交替排列可以重複。交替的氮化矽層54及二氧化矽層56的數目可從32到多於128。可以執行蝕刻製程，導致部分的氮化矽內凹，造成具高深寬比結構52的工件50的有花瓶狀的非均勻垂直負載形狀，如第九圖所示。花瓶狀的垂直負載形狀可能是下述的結果，氮化矽內凹隨高深寬比結構52往下而減少，而在高深寬比結構52底部則由於副產物的解吸收及蝕刻劑的吸收的緣故而使氮化矽內凹稍微增加。
第十圖繪出依照本案示範實施例之用於具高深寬比結構802的工件200的一示範蝕刻製程(820、830、840)。高深寬比結構802包含設置在基板808(如矽基板)上的複數氮化矽層804及複數二氧化矽層806。高深寬比結構802可包含以交替方式排列的複數氮化矽層804及複數二氧化矽層806。例如，如第二圖所示，高深寬比結構802可含有一層氮化矽，其中以垂直方式在氮化矽頂部有一層二氧化矽。此種氮化矽層804及二氧化矽層806之間的垂直交替排列可以重複。交替的氮化矽層54及二氧化矽層56的數目可從32到多於128。
可在高深寬比結構802上執行第一蝕刻製程820，將複數氮化矽層804的第一部分從高深寬比結構802上蝕離。在某些態樣中，側向地移除複數氮化矽層804。參照 第十圖，側向係顯示成沿圖的水平平面移除。可在高深寬比結構802上執行第二蝕刻830，將複數氮化矽層804的第二部分從高深寬比結構802上蝕離。可以循環地重複第一及第二蝕刻製程，直到所得工件含有指定量的氮化矽842，或實質沒有氮化矽852時為止，只有二氧化矽層806還保留在工件852的基板808上。
依照本案態樣，可使用第一蝕刻製程氣體(其可從高深寬比結構802的第一部分選擇性地蝕離氮化矽層804)，在高深寬比結構802上執行第一蝕刻製程。在某些實例中，從高深寬比結構802的第一部分將氮化矽蝕離可包含：以大於在高深寬比結構802上部分(如822)之複數氮化矽層的蝕刻速率之蝕刻速率，來蝕刻位於高深寬比結構802下部分之複數氮化矽層。
依照本案態樣，可使用第二蝕刻製程氣體(其可從高深寬比結構802的第二部分選擇性地蝕離氮化矽層804)，在高深寬比結構802上執行第二蝕刻製程。在某些實例中，從高深寬比結構802的第二部分將氮化矽蝕離，可包含以大於在高深寬比結構802下部分(如832)之複數氮化矽層的蝕刻速率之蝕刻速率，來蝕刻位於高深寬比結構802上部分之複數氮化矽層。
依照本案態樣，從高深寬比結構802至少一特定部分將氮化矽層804蝕離的每一蝕刻製程，可包含使用 電漿室內感應生成的電漿從各自的蝕刻製程氣體來生成一或更多物種。在某些實例中，所生成的物種可經由過濾以生成各自的濾後蝕刻混合物，且高深寬比結構802可曝露到各自的濾後混合物，以至少移除複數氮化矽層804的該特定部分。
依照本案態樣，每一蝕刻製程可包含各自的製程氣體，其可用來生成各自的電漿物種。高深寬比結構802可曝露到具有較高的氮化矽蝕刻速率之已生成的電漿物種。例如，蝕刻製程氣體可包含含氟氣體及含氧氣體在特定比例及/或成分之組成。由蝕刻製程氣體生成的電漿可包氟物種及氫物種。因為電漿內氫物種的存在會增加氮化矽的蝕刻速率，所以將選定範圍的氫物種包含在內時，將會主要蝕刻氮化矽層(相較於二氧化矽層或矽層)。例如，可使用四氟甲烷(CF4)充當含氟氣體，且可使用氫氣(H2)作為含氫氣體。又，可以添加稀釋劑，如氬氣(Ar)、氦氣(He)、氮氣(N2)或其他氣體，如氧氣(O2)或氮氣(N2)，用於增加氟物種解離(如CF4)。
依照本案態樣，每一蝕刻製程可包含不同比例的及/或濃度的製程氣體成分。例如，每一蝕刻製程氣體可包含不同濃度的及/或比例的含氟氣體(相較於其他蝕刻製程中所使用的製程氣體)。例如，每一蝕刻製程氣體可包含不同濃度及/或比例的含氫氣體(相較於其他蝕刻製程中所使用的 製程氣體)。例如，每一蝕刻製程氣體可包含不同濃度及/或比例的含氧氣體(相較於其他蝕刻製程中所使用的製程氣體)。例如，每一蝕刻製程氣體可包含不同濃度及/或比例的含氮氣體(相較於其他蝕刻製程中所使用的製程氣體)。
依照本案態樣，製程氣體可包含在電漿氣體內比例為1：4的氫氣與四氟甲烷，以形成類似花瓶的垂直負載形狀，其中在高深寬比結構802的頂部上有某些氮化矽內凹，此氮化矽內凹朝著高深寬比結構802的下部分減少。然而，由於副產物的解吸收及蝕刻劑的吸收的緣故，底部的氮化矽蝕刻速率可以增加。對於氫及四氟甲烷比例的調整可以產生較對稱的沙漏狀垂直負載。如另一例子，調整製程氣體的組成，可造成確切地蝕刻高深寬比結構802上部分中的氮化矽層804。
依照本案態樣，可在高深寬比結構(如820、830、840、850等)上執行複數蝕刻製程，其中每一製程包括特定的組成的製程氣體，造成高深寬比結構802一特定部位的部分蝕刻(如822、832、842)。此外，蝕刻製程的每一者可以循環重複，以產生想要的垂直負載形狀(如822、832、842)，或將氮化矽層804從工件顯著地蝕離(如852)。
第十一圖繪出一示例電漿處理設備100，其可用於執行依照本案示範實施例的沉積製程及蝕刻製程。如圖所示，電漿處理設備100包含處理室110以及與處理室110 分離的電漿室120。處理室110包含可操作以保持待處理工件114(例如半導體晶圓)的工件支架或基座112。在此示例說明中，藉由感應耦合電漿源135在電漿室120(亦即，電漿產生區域)中產生電漿，並通過分離網格組合件200將期望的物種從電漿室120引導至工件114的表面。
為了說明和討論的目的，參考感應耦合電漿源來討論本發明的各個態樣。所屬技術領域中具有通常知識者在使用本文所提供的公開內容下將理解到，可使用任何電漿源(例如，感應耦合電漿源、電容耦合電漿源等)而不偏離本發明範疇的情況下。電漿源功率可約1000W到約2000W,例如約1500W、約600W或約2500W。在某些實施例中，電漿電源可從約300W到約500W。
電漿室120包含介電質側壁122和頂板124。介電質側壁122、頂板124和分離網格200定義了電漿室內部125。介電質側壁122可由介電質材料形成，例如石英及/或氧化鋁。感應耦合電漿源135可包含感應線圈130，其鄰近介電質側壁122設置在電漿室120周圍。感應線圈130透過合適的匹配網絡132耦合到RF功率產生器134。可從氣體供應器150和環形氣體分配通道151或其他合適的氣體引入機制，將製程氣體(例如，如下文所詳細描述)提供至室內部。當感應線圈130被來自RF功率產生器134的RF功率賦能時，可在電漿室120中產生電漿。在一特定具體實施例中，電漿處理設備100 可包含可選用的接地法拉第屏蔽128，以減少感應線圈130與電漿之間的電容耦合。
如第十一圖所示，分離網格200將電漿室120與處理室110分開。分離網格200可用以對在電漿室120中由電漿所產生的混合物進行離子過濾，以產生過濾後的混合物。濾後混合物可在處理室中曝露於工件114。
在一些具體實施例中，分離網格200可為多板分離網格。舉例來說，分離網格200可包含彼此平行地間隔開的第一網格板210和第二網格板220。第一網格板210和第二網格板220可分開一定距離。
第一網格板210可具有包含複數個孔的第一網格型樣。第二網格板220可具有包含複數個孔的第二網格型樣。第一網格型樣可與第二網格型樣相同或不同。帶電荷的微粒可在其穿過分離網格中之每一網格板210、220的孔的路徑中，在壁上進行再結合。中性物質(例如自由基)可相對自由地通過第一網格板210和第二網格板220中的孔。每一網格板210和220的孔的大小以及厚度，可影響帶電和中性物種的通透度。
在一些具體實施例中，第一網格板210可由金屬(例如，鋁)或其他導電材料製成，及/或第二網格板220可由導電材料或介電材料(例如，石英、陶瓷)製成。在一些具體實施例中，第一網格板210及/或第二網格板220可由其他 材料製成，例如矽或碳化矽。在網格板由金屬或其他導電材料製成的情況下，網格板可接地。在一些具體實施例中，網格組合件可包含具有單一網格板的單一網格。在一些具體實施例中，網格組合可包含至少三個網格板。
如第十一圖所示，設備100可包含氣體輸送系統150，其組態為例如經由氣體分配通道151或其他分配系統(例如，噴頭)將製程氣體輸送至電漿室120。氣體輸送系統可包含複數饋入氣體管線159。可使用閥及/或質團流動控制器來控制饋入氣體管線159，以將所需的氣體量輸送到電漿室中作為製程氣體。如第十一圖所示，氣體輸送系統150可包含用於輸送含氟氣體(例如，CF4、C2F4、CHF3、CH2F2、CH3F、NF3、SF6、CFxHy)的饋入氣體管線。氣體輸送系統150可包含用於輸送含氫氣體(例如，H2、CH4、NH3、NH4、CFxHy)的饋入氣體管線。氣體輸送系統150可包含用於輸送含氧氣體(例如，O2、NO、CO2)的饋入氣體管線。氣體輸送系統150可包含用於輸送稀釋氣體(例如，N2、Ar、He或其他惰性氣體)的饋入氣體管線。氣體輸送系統150可包含用於輸送製程氣體的饋入氣體管線，製程氣體由含氟氣體及含氫氣體組成。例如，可使用四氟甲烷(CF4)作為含氟氣體，且可使用氫氣(H2)作為含氫氣體。四氟甲烷(CF4)流速可約250sccm~約450sccm、如約300sccm，且氫氣(H2)流速可約20sccm~約200sccm，如約80sccm。製程氣體中可添加稀釋氣體，如氮氣(N2) 及/或惰氣，如氦氣(He)、氬氣(Ar)或其他惰氣。另外，可添加氧氣(O2)或氮氣(N2)，以增加氫物種解離。例如，可添加約500sccm~約3000sccm(如約1000sccm)的氧氣(O2)到製程氣體混合物。例如，可添加約50sccm~約500sccm(如約200sccm)的氮氣(N2)到製程氣體混合物。也可添加矽源，例如四氟甲烷(CF4)以供應矽來形成副產物(如(NH4)2SiF6)。製程的操作壓力可約200mT~約2000mT，如約900mT或約1000mT，且溫度可在約15℃~50℃，如約20℃。
第十二圖繪出依照本案示範態樣的一示例方法(900)的流程圖。將以示例的方式參照第十一圖的電漿處理設備100來討論方法(900)。方法(900)可在任何合適的電漿處理裝置中實施。為了說明和討論的目的，第十二圖描繪了以特定順序執行的步驟。所屬技術領域中具有通常知識者在使用本文所提供的公開內容下將理解到，可以以各種方式省略、擴展、同時執行、重新配置及/或修改本文描述的任何方法的各個步驟，而不偏離本發明的範疇。此外，可執行各種步驟(未繪出)而不偏離本發明範疇。
在(902)，方法可包含放置工件於電漿處理設備100的處理室內。處理室110可與電漿室120分隔(如藉由分離網格組合件)。例如，此方法可包含放置工件114到第十一圖處理室110的工件支架112上。例如，工件114可包含依照本案示範實施例的高深寬比結構802。高深寬比結構802包含設 置在基板808(如矽基板)上的複數氮化矽層804及複數二氧化矽層806。
在(904)，此方法可包含進行第一蝕刻製程，將工件114上的氮化矽層804之第一部分蝕離。第一蝕刻製程可在相對於方法(900)其餘部分分離的處理設備中進行，或者可使用相同處理設備來施行。第一蝕刻製程可包含在電漿室120內由第一製程氣體生成電漿(如第一蝕刻電漿)，以分離網格組合件200過濾離子，並允許中性自由基通過分離網格組合件200。可曝露中性自由基到工件114，選擇性地從工件114移除氮化矽層804的第一部分。
第一蝕刻製程(904)期間所使用的製程氣體可包含含氟氣體。例如，製程氣體可包含四氟甲烷(CF4)、二氟甲烷(CH2F2)、氟甲烷(CH3F)、氟仿(CHF3)、四氟乙烷(C2F4)、三氟化氮(NF3)、六氟化硫(SF6)及其組合。也可使用其他含氟氣體而不偏離本案範圍。
製程氣體中可包含其他合適的氣體。例如，製程氣體可包含含氫氣體，如氫氣(H2)、甲烷(CH4)或氨氣(NH3)。製程氣體可包含含氧氣體，如氧氣(O2)、一氧化氮(NO)、或二氧化碳(CO2)。製程氣體可包含稀釋氣體，如氮氣(N2)及/或惰氣，如氦氣(He)、氬氣(Ar)或其他惰氣。在某些實例中，製程氣體可包含含氟、氫氣及/或含氧氣體的一或更多者之組合。
在(910)，此方法可包含進行第二蝕刻製程，將工件114上的氮化矽層804的第二部分蝕離，諸如電漿蝕刻製程。第二蝕刻製程可在相對於方法(900)其餘部分分離的處理設備中進行，或者可使用相同處理設備來施行。第二蝕刻製程可包含在電漿室120內由第二製程氣體生成電漿(如蝕刻電漿)，以分離網格組合件200過濾離子，並允許中性自由基通過分離網格組合件200。可曝露中性自由基到工件114，至少部分地從工件114移除至少一部分的氮化矽層。
蝕刻製程(910)期間所使用的製程氣體可包含含氟氣體。例如，製程氣體可包含四氟甲烷(CF4)、二氟甲烷(CH2F2)、氟甲烷(CH3F)、氟仿(CHF3)、四氟乙烷(C2F4)及其組合。也可使用其他含氟氣體而不偏離本案範圍。
製程氣體中可包含其他合適的氣體。例如，製程氣體可包含含氧氣體，如氧氣(O2)、一氧化氮(NO)、或二氧化碳(CO2)。製程氣體可包含含氫氣體，如氫氣(H2)、甲烷(CH4)或氨(NH3)。製程氣體可包含稀釋氣體，如氮氣(N2)及/或惰氣，如氦氣(He)、氬氣(Ar)或其他惰氣。在某些實例中，製程氣體可包含含氟、氫及/或氧的氣體的一或更多之組合。
又，如第十二圖所示，此方法更可包含交替或循環重複第一蝕刻製程(904)及第二蝕刻製程(910)，直到從工件114上蝕離想要的氮化矽量或實質全部的氮化矽層。
在(912)，此方法可包含執行清潔製程，其藉由提供一段解吸收期間，來移除可能殘留在工件114上的微粒污染，及/或減少副產物形成。清潔製程可包含曝露處理室110及其內含的工件114到淨化氣體。
清潔期間所使用的淨化氣體可包含O2氣體。淨化氣體可包含H2氣體。可經由氣體輸送系統150，將淨化氣體引入處理室。此氣體輸送系統150可包含用於輸送含氧氣體(如氧氣(O2)、一氧化氮(NO)、二氧化碳(CO2))的饋入氣體管線。此氣體輸送系統150可包含用於輸送含氫氣體(如氫(H2)、甲烷(CH4)、或氨(NH3))的饋入氣體管線。可將淨化氣體引入電漿室120，並流經分離網格200進入處理室110。可透過經配置來直接輸送淨化氣體進入電漿室120(未示)的氣體輸送系統，直接地將淨化氣體引入處理室，及/或例如透過氣體分配通道或其他分配系統將淨化氣體引至分離網格。也可透過氣體注入埠(其經配置直接注射氣體進入處理室110)，將淨化氣體引入處理室110。
在第十二圖的(914)，此方法可包含從處理室移出工件。例如，工件114可從處理室110工件支架112上移出。然後，可調節電漿處理設備以供未來額外工件的處理。
第十三圖繪出依照本案示範態樣的一示例方法(500)的流程圖。將以示例的方式參照第十一圖的電漿處理設備100來討論方法(500)。方法(500)可在任何合適的電漿 處理裝置中實施。為了說明和討論的目的，第十三圖描繪了以特定順序執行的步驟。所屬技術領域中具有通常知識者在使用本文所提供的公開內容下將理解到，可以以各種方式省略、擴展、同時執行、重新配置及/或修改本文描述的任何方法的各個步驟，而不偏離本發明的範疇。此外，可在不偏離本發明範疇的情況下執行各種步驟(未繪出)。
第十三圖繪出依照本案示範態樣的一示例方法(500)的流程圖。方法(500)包含與分別在第十二圖中所討論的方法(900)中所提供的製程類似。然而在(506)，方法可包含執行清潔製程，以曝露處理室110及其內含工件114到淨化氣體。
清潔製程期間所使用的淨化氣體可包含O2氣體。淨化氣體可包含H2氣體。可經由氣體輸送系統150，將淨化氣體引入處理室。此氣體輸送系統150可包含用於輸送含氧氣體(如氧氣(O2)、一氧化氮(NO)、二氧化碳(CO2))的饋入氣體管線。此氣體輸送系統150可包含用於輸送含氫氣體(如氫(H2)、甲烷(CH4)、或氨(NH3))的饋入氣體管線。可將淨化氣體引入電漿室120，並流經分離網格200進入處理室110。可透過經配置來直接輸送淨化氣體進入電漿室120(未示)的氣體輸送系統，直接地將淨化氣體引入處理室，及/或例如透過氣體分配通道或其他分配系統將淨化氣體引至分離網格。也可透過氣體注入埠(其經配置直接注射氣體進入處 理室110)，將淨化氣體引入處理室110。
第十四圖繪出依照本案示範態樣的一示例方法(600)的流程圖。將以示例的方式參照第十一圖的電漿處理設備100來討論方法(600)。方法(600)可在任何合適的電漿處理裝置中實施。為了說明和討論的目的，第十四圖描繪了以特定順序執行的步驟。所屬技術領域中具有通常知識者在使用本文所提供的公開內容下將理解到，可以以各種方式省略、擴展、同時執行、重新配置及/或修改本文描述的任何方法的各個步驟，而不偏離本發明的範疇。此外，可在不偏離本發明範疇的情況下執行各種步驟(未繪出)。
方法(600)包含與分別在第十三圖中所討論的方法(500)中所提供的製程類似。然而在(608)，方法可包含執行退火製程，以便在一經調節的環境內，將處理室110及其內含工件114曝露到高溫下(如超過攝氏1000度)一段特定的時間(如數秒鐘)。可執行退火製程來分解任何未在循環之間的清潔期間被抽出的副產物(如氟鹽副產物)。退火製程可在相較於方法(600)其餘部分分離的處理設備中進行，或可使用相同處理設備來進行。例如，藉中合併加熱單元到處理室中，可以使用相同處理設備來執行退火製程，以在下次循環之前提高製程溫度。在某些實施例中，可在第一及第二蝕刻製程每一者之後執行退火製程。
第十五圖繪出依照本案示範態樣的示例方 法(700)的流程圖。將以示例的方式參照第十一圖的電漿處理設備100來討論方法(700)。
在(702)，蝕刻製程可包含在電漿處理設備100電漿室120內從蝕刻製程氣體生成電漿。蝕刻製程氣體可經由氣體輸送系統150引入電漿室。蝕刻製程氣體可包含任何合適的製程氣體，其包含但不限於：四氟甲烷(CF4)、四氟乙烷(C2F4)、氟仿(CHF3)、二氟甲烷(CH2F2)、氟甲烷(CH3F)、氧(O2)、二氧化碳(CO2)、一氧化氮(NO)、氮(N2)、甲烷(CH4)、三氟化氮(NF3)、六氟化硫(SF6)及/或氫(H2)氣體。蝕刻製程氣體可包含稀釋氣體，如氮(N2)氣及/或惰氣，如氦氣(He)、氬氣(Ar)或其他惰氣。
在(704)，蝕刻製程可包含過濾在(702)生成的物種以生成濾後蝕刻混合物。可使用分離網格對在電漿室120內由蝕刻製程氣體所生的電漿進行離子過濾，以生成濾後蝕刻混合物。簡短地說，從電漿室120內的蝕刻製程氣體所生成帶電物種，在其穿過分離網格200每一網格板210、200之孔的路徑中的壁面上可以再結合。中性物種(如自由基)可相對較自由地流過每一網格板210、200的孔洞。因此，分離網格200過濾在電漿室120內由蝕刻氣體所生的電漿，使濾後沉積混合物得以進入處理室110。
在(706)，蝕刻製程可包含曝露工件至濾後蝕刻混合物，以大於複數二氧化矽層蝕刻速率的蝕刻速率，在 側向上移除至少一部分的複數氮化矽層。二氧化矽層的蝕刻速率可以是零。在某些實施例中，濾後蝕刻混合物以大於矽基板蝕刻速率的蝕刻速率，在側向上移除至少一部分的複數氮化矽層。矽基板的蝕刻速率可以是零。
某些態樣中，蝕刻製程(700)可進一步包含允許非製程氣體經由一或更多位在分離網格200(或下方)的氣體注入埠進入，以調節通過分離網格200之自由基分布或自由基能量。(未示)。非製程氣體可包含稀釋氣體，如氮氣(N2)及/或惰氣，如氦氣(He)、氬氣(Ar)或其他惰氣。可在工件曝露至濾後蝕刻混合物之前，注入非製程氣體。
第十六圖繪出依照本案示範實施例在分離網格的一示例後電漿氣體注入。作為示範，第十六圖將參照第十一圖的電漿處理設備100來進行討論。
依照本案示範態樣，電漿處理設備100可包含一或更多氣埠1002，其經配置以將氣體注入流經分離網格300的中性物種之中。例如，氣埠1002可以操作以將氣體(如冷卻氣體)注入多板分離網格的網格板之間。藉此方式，分離網格提供後電漿氣體注入到中性物種之中。後電漿氣體注入可以提供數個技術功效及優點。例如，可以注入氣體以例如控制製程的均勻性特性。例如，可注入中性氣體(如惰氣)以控制相較於工件徑向上的均勻度。可注入冷卻氣體以控制通過分離網格的自由基能量。
分離網格200可為多板網格(如第十一圖所示的雙板網格，三板網格、四板網格等)。如第十六圖所示，電漿處理設備100可包含氣埠1004，其經配置以將氣體1002注入網格板210及網格板220之間，例如在網格板210及網格板220之間形成的通道中。更具體地，電漿中所生成的離子與中性物種混合物可曝露到網格板210。氣埠1004可將氣體1002或其他物質注入流經網格板210的中性物種中。通過網格板220的中性物種可曝露到工件。在某些實施例中，氣埠1004可在分離網格下方且在工件114表面上方的位置，將氣體1002直接注入處理室110。
來自氣埠1004的氣體1002或其他物質，相較於來自電漿室120的自由基，可以有較高或較低的溫度，或同等於來自電漿室120的自由基的溫度。可利用此氣體來調整或矯正電漿處理室設備100內的均勻度，例如自由基均勻度，藉由控制通過分離網格200的自由基能量。非製程氣體可包含稀釋氣體，如氮氣(N2)及/或惰氣，如氦氣(He)、氬氣(Ar)或其他惰氣。在某些實施例中，氣體1002可為惰氣，例如氦氣、氮氣及/或氬氣。
在某些態樣中，蝕刻製程或殘餘物移除製程可進一步包含下述步驟：允許非製程氣體經由一或更多位在分離網格200或其下方的氣埠1004進入，以調整通過分離網格200的自由基的能量。
第十七圖繪出可調諧參數，以控制具高深寬比結構1192之工件(1100及1150)的垂直負載形狀，高深寬比結構1192包含位在基板1198(如矽基板)上的複數氮化矽層1194及複數二氧化矽層1196。可藉由調整工件被曝露至的複數蝕刻製程的每一者的例如壓力、溫度及/或製程氣體流速等條件，來控制具高深寬比結構之工件的垂直負載形狀。藉由調諧每一蝕刻製程的溫度、壓力及氣體流速，連同控制製程氣體的組成，能夠控制精確的垂直負載形態。在某些實施例中，藉由調諧曝露至具高深寬比結構的工件之每一蝕刻製程的溫度、壓力及氣體流速，可控制工件的內凹梯度(1102、1152、1104、1154)，造成精確的垂直負載形態。在某些實施例中，內凹梯度(1102、1152、1104、1154)可以很小。例如，藉由調諧每一蝕刻製程的溫度、壓力、氣體流速及/或組成，工件上部的氮化矽蝕刻稍微大於工件(1100)下部的氮化矽蝕刻，或反之亦然。在另一實例中，內凹梯度(1102、1152、1104、1154)可以很大。例如，藉由調諧每一蝕刻製程的溫度、壓力、氣體流速及/或組成，工件上部的氮化矽蝕刻明顯大於工件(1150)下部的氮化矽蝕刻，或反之亦然。
依照本案示範實施例，藉由調諧曝露到具高深寬比結構的工件上的每一蝕刻製程的溫度、壓力及氣體流速，可控制工件的內凹起始位置(1105及1156)，造成精確的垂直負載形態。在某些實施例中，內凹起始位置可以接近工 件(1100)的上部。在其他實施例中，內凹起始位置可以接近工件(1150)的下部。在某些實施例中，內凹起始位置可以接近工件的中央部。
將由下列條款的標的來提供本發明之進一步的態樣。
一種用於處理工件的方法，工件包括高深寬比結構，此高深寬比結構包括以交替方式排列的複數氮化矽層及複數二氧化矽層，此方法包括：放置工件於處理室內的工件支架上；使用第一蝕刻製程氣體來執行第一蝕刻製程，以大於複數二氧化矽層蝕刻速率的蝕刻速率，在側向上移除至少第一部分的複數氮化矽層；及使用第二製程氣體來執行第二蝕刻製程，以大於複數二氧化矽層蝕刻速率的蝕刻速率，在側向上移除至少第二部分的複數氮化矽層。
依照前述任一條款的方法進一步包括：在第一蝕刻製程及第二蝕刻製程之每一者後，執行清潔製程。
依照前述任一條款的方法進一步包括：循環地交替第一蝕刻製程及第二蝕刻製程。
依照前述任一條款的方法，其中執行清潔製程包括將處理室曝露至淨化氣體，其中淨化氣體包括H2、O2、CF4、Ar、或N2之至少一者。
依照前述任一條款的方法，其中執行第一蝕刻製程而以大於複數二氧化矽層蝕刻速率的蝕刻速率，在側 向上移除複數氮化矽層的至少第一部分，其包括：使用在電漿室內感應生成的電漿，由第一蝕刻製程氣體生成一或更多第一物種；過濾一或更多第一物種以生成第一濾後蝕刻混合物；及在處理室內曝露複數二氧化矽層至第一濾後蝕刻混合物，以大於複數二氧化矽層蝕刻速率的蝕刻速率，在側向上移除至少第一部分的複數氮化矽層。
依照前述任一條款的方法，其中移除至少第一部分的複數氮化矽層包括以大於工件上部中複數氮化矽層的蝕刻速率的蝕刻速率，蝕刻工件下部中的複數氮化矽層。
依照前述任一條款的方法，其中複數氮化矽層的第一部分包括至少在工件下部內的複數氮化矽層。
依照前述任一條款的方法，其中過濾一或更多第一物種以生成第一濾後蝕刻混合物包括：經由將電漿室與處理室隔開的分離網格來過濾一或更多的第一物種。
依照前述任一條款的方法，其中執行第二蝕刻製程以大於複數二氧化矽層蝕刻速率的蝕刻速率，在側向上移除至少第二部分的複數氮化矽層，其包括：使用在電漿室內感應生成的電漿，由第二蝕刻製程氣體生成一或更多第二物種；過濾一或更多第二物種以生成第二濾後蝕刻混合物；及在處理室內曝露複數氮化矽層至第二濾後蝕刻混合物，以大於複數二氧化矽層蝕刻速率的蝕刻速率，在側向上 移除複數氮化矽層的至少第二部分。
依照前述任一條款的方法，其中移除至少第二部分的複數氮化矽層包括，以大於工件下部中複數氮化矽層的蝕刻速率的蝕刻速率，來蝕刻工件上部中的複數氮化矽層。
依照前述任一條款的方法，其中複數氮化矽層的第二部分包括至少在工件上部內的複數氮化矽層。
依照前述任一條款的方法，其中過濾一或更多第二物種以生成第二濾後蝕刻混合物包括：經由將電漿室與處理室隔開的分離網格來過濾一或更多的第二物種。
依照前述任一條款的方法，其中第一蝕刻製程氣體及第二蝕刻製程氣體包括含氟氣體。
依照前述任一條款的方法，其中第一蝕刻製程氣體相較於第二蝕刻製程氣體，有不同的含氟氣體濃度。
依照前述任一條款的方法，其中含氟氣體包括四氟甲烷(CF4)、三氟化氮(NF3)、六氟化硫(SF6)、二氟甲烷(CH2F2)、氟甲烷(CH3F)、氟仿(CHF3)或四氟乙烷(C2F4)。
依照前述任一條款的方法，其中第一蝕刻製程氣體及第二蝕刻製程氣體包括含氫氣體。
依照前述任一條款的方法，其中第一蝕刻製程氣體相較於第二蝕刻製程氣體，有不同的含氫氣體濃度。
依照前述任一條款的方法，其中含氫氣體包 括氫氣(H2)、甲烷(CH4)、或氨(NH3)。
依照前述任一條款的方法，其中第一蝕刻製程氣體及第二蝕刻製程氣體包括含氧氣體。
依照前述任一條款的方法，其中第一蝕刻製程氣體相較於第二蝕刻製程氣體，有不同的含氧氣體濃度。
依照前述任一條款的方法，其中含氧氣體包括氧氣(O2)、一氧化氮(NO)、或二氧化碳(CO2)。
依照前述任一條款的方法，其中透過感應耦合電漿源來感應生成電漿。
依照前述任一條款的方法，進一步包括：允許非製程氣體通過一或更多位在分離網格或其下方的氣埠，以調整通過分離網格的自由基的能量。
一種用於處理工件的方法，此工件包括高深寬比結構，高深寬比結構包括以交替模式排列的複數氮化矽層及複數二氧化矽層，該方法包括：放置工件於處理室內的工件支架上；執行第一蝕刻製程，以大於複數二氧化矽層蝕刻速率的蝕刻速率，在側向上移除複數氮化矽層的至少第一部分，其中移除複數氮化矽層的至少第一部分包括，以大於工件上部中複數氮化矽層的蝕刻速率的蝕刻速率，來蝕刻工件下部中的複數氮化矽層；執行第二蝕刻製程，以大於複數二氧化矽層蝕刻速率的蝕刻速率，在側向上移除複數氮化矽層的至少第二部分，其中移除複數氮化矽層至少的第二部分 包括，以大於工件下部中複數氮化矽層的蝕刻速率的蝕刻速率，來蝕刻工件上部中的複數氮化矽層；及在第一蝕刻製程及第二蝕刻製程之每一者後，執行清潔製程。
雖然已針對本發明標的特定示例具體實施例詳細地描述了本發明標的，但可理解到，本技術領域中具有通常知識者在理解前述內容後，可輕易地產生這些具體實施例之修飾、變化和等效者。因此，本案的範圍僅作為示範，而非作為限制，且主要揭示內容並未排除包含對所屬技術領域中具有通常知識者而言係可輕易完成的本發明標的的這類修飾、變化及/或添加。
110:Processing chamber 處理室
112:Workpiece support or pedestal 工件支架或基座
114:Workpiece 工件
120:Plasma chamber 電漿室
122:Dielectric side wall 介電質側壁
124:Ceiling 頂板
125:Plasma chamber interior 電漿室內部
128:Faraday shield 法拉第屏蔽
130:Induction coil 感應線圈
132:Matching network 匹配網路
134:RF power generator RF電力產生器
135:Inductively coupled plasma source 感應耦合電漿源
150:Gas supply 氣體供應器
150:Gas delivery system 氣體輸送系統
151:Gas distribution channel 氣體分配通道
159:Feed gas line 饋入氣體管線
200:Separation grid assembly 分離網格組合件
210:First grid plate 第一網格板
220:Second grid plate 第二網格板

Claims (20)

  1. 一種用於處理一工件的方法，該工件包括一高深寬比結構，該高深寬比結構包括以交替方式排列的複數氮化矽層及複數二氧化矽層，該方法包括：
    放置一工件於一處理室內的一工件支架上；
    執行一沉積製程，以沉積一鈍化層於該複數二氧化矽層之至少一者的一表面上，其中該沉積製程包括曝露該工件至由一沉積電漿內的一沉積氣體所生成的自由基；
    執行一蝕刻製程，以大於該複數二氧化矽層的一蝕刻速率的一蝕刻速率，在側向上移除該複數氮化矽層的至少一部分。
  2. 如申請專利範圍第1項的方法，其中該鈍化層包括一氟碳高分子、一氫氟碳高分子、高分子、一板狀氟化矽銨鹽或其組合。
  3. 如申請專利範圍第1項的方法，進一步包括循環地交替該沉積製程及該蝕刻製程。
  4. 如申請專利範圍第1項的方法，其中該複數氮化矽層蝕刻速率相對複數二氧化矽層蝕刻速率的比率大於約500。
  5. 如申請專利範圍第1項的方法，其中執行該沉積製程以在該複數二氧化矽層上沉積該鈍化層包括：
    使用在一電漿室內感應生成的一電漿，由一沉積製程 氣體生成一或更多物種，其中該電漿係經由一感應耦合電漿源感應生成；
    過濾該一或更多物種，以生成一濾後沉積混合物；及曝露該複數二氧化矽層至該濾後沉積混合物。
  6. 如申請專利範圍第5項的方法，其中過濾該一或更多物種以生成濾後沉積混合物包括，經由一將該電漿室與該處理室隔開的分離網格，來過濾該一或更多物種。
  7. 如申請專利範圍第5項的方法，其中該沉積製程氣體包括一含氟氣體，其包括四氟甲烷(CF4)、二氟甲烷(CH2F2)、氟甲烷(CH3F)、氟仿(CHF3)或四氟乙烷(C2F4)。
  8. 如申請專利範圍第5項的方法，其中該沉積製程氣體包括一含氫氣體，其包括氫氣(H2)、甲烷(CH4)、或氨(NH3)。
  9. 如申請專利範圍第1項的方法，其中執行該蝕刻製程，以大於該複數二氧化矽層蝕刻速率的一蝕刻速率，在側向上移除該複數氮化矽層的至少一部分，其包括：
    使用在一電漿室內感應生成的電漿，由一蝕刻氣體生成一或更多物種，其中該電漿係透過一感應耦合電漿源感應生成；
    過濾該一或更多物種，以生成一濾後蝕刻混合物；及
    曝露該複數氮化矽層至該濾後蝕刻混合物，以大於該複數二氧化矽層蝕刻速率的一蝕刻速率，在側向上移除該複 數氮化矽層的至少一部分。
  10. 如申請專利範圍第10項的方法，其中過濾該一或更多物種以生成濾後蝕刻混合物包括，經由一將該電漿室與該處理室隔開的分離網格，過濾該一或更多物種。
  11. 如申請專利範圍第9項的方法，其中該蝕刻製程氣體包括一含氟氣體，其包括四氟甲烷(CF4)、二氟甲烷(CH2F2)、氟甲烷(CH3F)、氟仿(CHF3)或四氟乙烷(C2F4)。
  12. 如申請專利範圍第9項的方法，其中該蝕刻製程氣體包括一含氫氣體，其包括氫氣(H2)、甲烷(CH4)、或氨(NH3)。
  13. 如申請專利範圍第9項的方法，其中該蝕刻製程氣體包括一含氧氣體，其包括氧氣(O2)、一氧化氮(NO)、或二氧化碳(CO2)。
  14. 如申請專利範圍第6項的方法，進一步包括下述步驟：允許一非製程氣體，經由一或更多位在分離網格或其下方的氣體注入埠進入，以調整通過該分離網格之自由基的能量。
  15. 如申請專利範圍第10項的方法，進一步包括下述步驟：允許一非製程氣體，經由一或更多位在分離網格或其下方的氣體注入埠進入，以調整通過該分離網格之自由基的能量。
  16. 如申請專利範圍第1項的方法，進一步包括在 該沉積製程之後及在該蝕刻製程之前，執行一清潔製程。
  17. 如申請專利範圍第16項的方法，其中該清潔步驟包括，曝露該處理室至一淨化氣體，其中該淨化氣體包括H2或O2。
  18. 如申請專利範圍第1項的方法，進一步包括一殘餘物移除製程，以移除該結構上的殘餘鈍化層，該殘餘物移除製程包括：
    使用在一電漿室內感應生成的一電漿，由一第二蝕刻製程氣體生成一或更多物種；
    過濾該一或更多物種，以生成一第二濾後蝕刻混合物；及
    在該處理室內，曝露該複數氮化矽層及二氧化矽層至該濾後第二蝕刻混合物，其中該第二蝕刻混合物從該工件上移除任何殘餘鈍化層。
  19. 一種用於處理一工件的方法，該工件包括一高深寬比結構，該高深寬比結構包括以交替方式排列的複數氮化矽層及複數二氧化矽層，該方法包括：
    放置工件於一處理室內，該處理室位在一可供生成一電漿的一電漿室的下游，其中該處理室與該電漿室係經由一分離網格來隔開；
    在該電漿室內生成一沉積電漿；
    經由該分離網格過濾該沉積電漿，以生成一濾後沉積 混合物；
    曝露該工件至該濾後沉積混合物，其中該濾後沉積混合物在該些二氧化矽層的每一者的一表面上沉積一鈍化層；
    在該電漿室內生成一蝕刻電漿；
    經由該分離網格過濾該蝕刻電漿，以生成一濾後蝕刻混合物；及
    曝露該工件至該濾後蝕刻混合物，其中該濾後蝕刻混合物以大於該複數二氧化矽層蝕刻速率的一蝕刻速率，在側向上移除該複數氮化矽層的至少一部分。
  20. 如申請專利範圍第19項的方法，進一步包括循環地交替曝露該工件至該濾後沉積混合物及曝露該工件至該濾後蝕刻混合物。
TW109123924A 2019-07-17 2020-07-15 使用沉積製程和蝕刻製程的工件處理 TW202117847A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201962875104P 2019-07-17 2019-07-17
US62/875,104 2019-07-17
US202062990752P 2020-03-17 2020-03-17
US62/990,752 2020-03-17
US202063002488P 2020-03-31 2020-03-31
US63/002,488 2020-03-31

Publications (1)

Publication Number Publication Date
TW202117847A true TW202117847A (zh) 2021-05-01

Family

ID=74211362

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109123924A TW202117847A (zh) 2019-07-17 2020-07-15 使用沉積製程和蝕刻製程的工件處理

Country Status (4)

Country Link
US (1) US11462413B2 (zh)
CN (2) CN112602180A (zh)
TW (1) TW202117847A (zh)
WO (1) WO2021011718A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI837885B (zh) * 2022-03-08 2024-04-01 美商應用材料股份有限公司 高深寬比特徵中的金屬沉積及蝕刻

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021174902A (ja) * 2020-04-27 2021-11-01 東京エレクトロン株式会社 処理方法及び基板処理装置
CN113471049B (zh) * 2021-06-30 2022-07-26 北京屹唐半导体科技股份有限公司 用于处理工件的方法及等离子体刻蚀机、半导体器件
CN116072528A (zh) * 2021-11-03 2023-05-05 联芯集成电路制造(厦门)有限公司 半导体结构的制造方法
CN118028775A (zh) * 2024-02-01 2024-05-14 上海稷以科技有限公司 石英腔内表面sin膜的去除方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070051471A1 (en) * 2002-10-04 2007-03-08 Applied Materials, Inc. Methods and apparatus for stripping
US7452823B2 (en) * 2005-03-08 2008-11-18 Tokyo Electron Limited Etching method and apparatus
US8252696B2 (en) 2007-10-22 2012-08-28 Applied Materials, Inc. Selective etching of silicon nitride
US8999856B2 (en) * 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
KR101807247B1 (ko) * 2011-09-23 2017-12-11 삼성전자주식회사 3차원 반도체 장치의 제조 방법
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US9093389B2 (en) 2013-01-16 2015-07-28 Applied Materials, Inc. Method of patterning a silicon nitride dielectric film
CN105719965A (zh) * 2014-12-04 2016-06-29 北京北方微电子基地设备工艺研究中心有限责任公司 二氧化硅基片的刻蚀方法和刻蚀设备
US20160181116A1 (en) 2014-12-18 2016-06-23 Lam Research Corporation Selective nitride etch
US9911620B2 (en) * 2015-02-23 2018-03-06 Lam Research Corporation Method for achieving ultra-high selectivity while etching silicon nitride
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US10276398B2 (en) * 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
KR102455239B1 (ko) * 2017-10-23 2022-10-18 삼성전자주식회사 플라즈마 처리 장치 및 그를 이용한 반도체 소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI837885B (zh) * 2022-03-08 2024-04-01 美商應用材料股份有限公司 高深寬比特徵中的金屬沉積及蝕刻
US12087595B2 (en) 2022-03-08 2024-09-10 Applied Materials, Inc. Metal deposition and etch in high aspect-ratio features

Also Published As

Publication number Publication date
CN116130356A (zh) 2023-05-16
WO2021011718A1 (en) 2021-01-21
US20210020445A1 (en) 2021-01-21
US11462413B2 (en) 2022-10-04
CN112602180A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
TWI743249B (zh) 用於高深寬比結構之移除方法
TWI685034B (zh) 電漿處理方法
TW202117847A (zh) 使用沉積製程和蝕刻製程的工件處理
TWI671786B (zh) 清潔高深寬比通孔
KR102204116B1 (ko) 높은 종횡비 구조의 스트립 프로세스
US11195718B2 (en) Spacer open process by dual plasma
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
CN112771650B (zh) 间隔物刻蚀工艺
TW202032661A (zh) 用於移除硬遮罩之以水蒸氣為基礎的含氟電漿
CN112771649B (zh) 用于使用氟自由基处理工件的方法
Ventzek et al. Atomic precision device fabrication using cyclic self-limiting plasma processes: involving silicon, silicon nitride, and silicon dioxide
US20210391185A1 (en) Surface Smoothing of Workpieces