CN110534402A - 复合介质层的刻蚀方法以及复合介质层 - Google Patents
复合介质层的刻蚀方法以及复合介质层 Download PDFInfo
- Publication number
- CN110534402A CN110534402A CN201810507777.5A CN201810507777A CN110534402A CN 110534402 A CN110534402 A CN 110534402A CN 201810507777 A CN201810507777 A CN 201810507777A CN 110534402 A CN110534402 A CN 110534402A
- Authority
- CN
- China
- Prior art keywords
- etching
- gas
- medium layer
- compound medium
- flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 150000001875 compounds Chemical class 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 104
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims abstract description 26
- 230000005764 inhibitory process Effects 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 44
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 35
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 4
- 230000033228 biological regulation Effects 0.000 abstract description 4
- 230000002401 inhibitory effect Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 67
- 238000009616 inductively coupled plasma Methods 0.000 description 9
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 150000003254 radicals Chemical class 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010237 hybrid technique Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种复合介质层的刻蚀方法、复合介质层和半导体处理设备。包括：向刻蚀腔室提供预设总流量的刻蚀气体，所述刻蚀气体包括碳氟类气体和抑制类气体的混合气体，并且，所述碳氟类气体具有预设的第一流量，所述抑制类气体具有预设的第二流量；其中，所述碳氟类气体满足CHxFy，x和y均为大于等于1的正整数，且x+y＝4；将所述刻蚀气体电离以形成刻蚀等离子体；利用所述刻蚀等离子体，在预设的刻蚀参数下，对所述复合介质层进行一次刻蚀工艺，以选择性地完全或者部分刻蚀各所述介质子层，以获得预定的刻蚀图形。可以通过调控碳氟类气体、抑制类气体所占的流量或者比例，可以仅执行一次刻蚀工艺对复合介质层进行完全刻蚀或者精准减薄。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种复合介质层的刻蚀方法以及一种复合介质层。
背景技术
感性耦合等离子体(inductively coupled plasma，ICP)刻蚀设备具有腔室真空度高、刻蚀精度高、形貌控制性强等优点，已经成为超大规模集成电路器件制备中刻蚀多晶硅、介质层等材料的成熟技术。
但是，相关技术中，针对于复合(两层或多层)介质层刻蚀，由于刻蚀腔室的压强较大，不能应用于高真空度的ICP设备中；另一些相关技术中，虽然可以应用于ICP设备，但是在刻蚀复合介质层结构时需要至少两个工艺步骤，不能利用一次刻蚀工艺完成刻蚀。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种复合介质层的刻蚀方法以及一种复合介质层。
为了实现上述目的，本发明的第一方面，提供了一种复合介质层的刻蚀方法，所述复合介质层包括层叠设置的至少两层介质子层，并且，各层介质子层的材料不同，刻蚀方法包括：
S110、向刻蚀腔室提供预设总流量的刻蚀气体，所述刻蚀气体包括碳氟类气体和抑制类气体的混合气体，并且，所述碳氟类气体具有预设的第一流量，所述抑制类气体具有预设的第二流量；其中，所述碳氟类气体满足CHxFy，x和y均为大于等于1的正整数，且x+y＝4；
S120、将所述刻蚀气体电离以形成刻蚀等离子体；
S130、利用所述刻蚀等离子体，在预设的刻蚀参数下，对所述复合介质层进行一次刻蚀工艺，以选择性地完全或者部分刻蚀各所述介质子层，以获得预定的刻蚀图形。
可选地，所述碳氟类气体包括CH2F2和/或CHF3气体。
可选地，所述抑制类气体包括O2、N2和Ar2中的至少一者，所述抑制类气体用于控制刻蚀速率。
可选地，所述刻蚀气体的预设总流量范围为10sccm～500sccm；
所述预设的第一流量范围为5sccm～200sccm；
所述预设的第二流量范围为5sccm～300sccm。
可选地，所述刻蚀气体的预设总流量范围为200sccm～400sccm；
所述预设的第一流量范围为100sccm～200sccm；
所述预设的第二流量范围为100sccm～200sccm。
可选地，所述复合介质层包括层叠设置的氧化硅层和氮化硅层；
在步骤S130中，基于步骤S110中的所述碳氟类气体的预设的第一流量以及所述抑制类气体的预设的第二流量的不同，用于控制氮化硅层对所述氧化硅层具有不同的选择比。
可选地，所述刻蚀参数包括：
刻蚀腔室的真空度范围为0mTorr～300mTorr；
上电极的射频频率为13.56Mhz；
上电极的射频功率范围为50W～3000W；
静电卡盘的温度范围为20℃～100℃。
可选地，所述刻蚀参数包括：
刻蚀腔室的真空度范围为5mTorr～200mTorr；
上电极的射频功率范围为600W～900W；
静电卡盘的温度范围为40℃～80℃。
本发明的第二方面，提供了一种复合介质层，所述复合介质层采用前文记载的所述的刻蚀方法刻蚀形成。
本发明的复合介质层的刻蚀方法和复合介质层，可以通过调控碳氟类气体、抑制类气体所占的流量或者比例，可以仅执行一次刻蚀工艺(也即单步刻蚀工艺)即可以完成位于上方的介质子层(例如，氮化硅层)的完全刻蚀和下方的介质子层(氧化硅层)的精准减薄。并且，该刻蚀工艺可在真空度较高(真空度0～100mTorr)的高密度ICP设备腔室内执行，具有单步刻蚀、氮化硅刻蚀速率低、刻蚀完成后的氧化硅表面形貌平坦的优点。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为本发明复合介质层的刻蚀方法的流程图；
图2为本发明复合介质层的结构示意图；
图3为本发明实施例1中刻蚀气体之间的比例与刻蚀速率之间的关系图；
图4为本发明实施例2中刻蚀气体之间的比例与刻蚀速率之间的关系图。
附图标记说明
100：复合介质层；
110：介质子层；
111：氧化硅层；
112：氮化硅层。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在硅基互补型金属-氧化物-半导体(complementary metal-oxide-semiconductor，CMOS)集成电路的生产研发过程中，为了有效地降低栅源漏电极互连的串联电阻，降低器件的RC延时，从而提高器件的时钟工作频率，在工艺流程中需要制备自对准硅化物(self-aligned silicide，SALICIDE)。
自对准硅化物的制备方法通常是在多晶硅上外延钴(Co)、镍(Ni)等金属，然后通过热退火工艺处理来形成。在进行SALICIDE相关工艺之前，通常需要使用等离子体增强化学气相沉积方法(plasma enhanced chemical vapor depostition，PECVD)等方式外延较薄的氧化硅(SiO2)层，再在氧化硅层上外延氮化硅(Si3N4)层，氧化硅层可以起到后续外延氮化硅时缓冲其晶体张应力的作用，也能在刻蚀时可以作为刻蚀氮化硅的停止层。氮化硅和氧化硅作为硅化物阻隔层(SALICIDE Block，SAB)来屏蔽无需形成金属SALICIDE的器件区域，利用光刻和干法刻蚀工艺选择性地去除需要进行SALICIDE工艺的期间区域的SAB层，因为氮化硅厚度通常大于氧化硅，所以需要氮化硅对氧化硅刻蚀选择比足够高才能实现刻蚀氮化硅，另外，需要在氮化硅完全刻蚀干净后保留数十埃厚度量级的氧化硅层用于在下一步工艺流程操作之前保护多晶硅。
显然，上述的工艺流程中包括对氮化硅层和氧化硅层组成的复合介质层需要刻蚀，并且，在刻蚀的过程中，还需要确保氮化硅对氧化硅刻蚀选择比足够高，此外，需要在氮化硅完全刻蚀干净后保留数十埃厚度量级(相当于对氧化硅层进行精确减薄)的氧化硅层。
相关技术中，如背景技术部分所记载，对于上述复合介质层的刻蚀方法，有的刻蚀方法无法实现一次刻蚀工艺完成对复合介质层的刻蚀，有的刻蚀方法不能应用于高真空度的ICP设备中。
基于此，本发明的发明人设计了下述刻蚀方法。
本发明的第一方面，如图1所示，涉及一种复合介质层的刻蚀方法S100，一并参考图2，复合介质层100包括层叠设置的至少两层介质子层110，并且，各层介质子层110的材料不同。
上述刻蚀方法S100包括：
S110、向刻蚀腔室提供预设总流量的刻蚀气体，刻蚀气体包括碳氟类气体和抑制类气体的混合气体，并且，碳氟类气体具有预设的第一流量，抑制类气体具有预设的第二流量；其中，碳氟类气体满足CHxFy，x和y均为大于等于1的正整数，且x+y＝4。
具体地，在本步骤中，可以预先设定刻蚀气体总流量以及碳氟类气体的流量和抑制类气体的流量，并根据设定的值向刻蚀腔室提供相应流量的气体。
需要说明的是，对于碳氟类气体具体种类并没有作出限定，其只要满足CHxFy，且x+y＝4即可。例如，CH2F2和/或CHF3气体等。
此外，对于抑制类气体并没有作出具体限定，该抑制类气体所起的主要作用为控制刻蚀复合介质层的整体的刻蚀速率，因此，可以从能够有效控制刻蚀速率的气体中选取，例如，O2、N2和Ar2等，其中，O2可以调控下述形成的刻蚀等离子体的粒子组分，影响刻蚀速率。N2可以降低等离子密度，降低刻蚀速率。Ar2可以形成Ar+离子，增加离子轰击的作用。
S120、将刻蚀气体电离以形成刻蚀等离子体。
具体地，在本步骤中，可以利用射频功率信号或者其它方式将刻蚀气体电离，从而在刻蚀腔室内形成包含电子、正离子和自由基的刻蚀等离子体。
S130、利用刻蚀等离子体，在预设的刻蚀参数下，对复合介质层进行一次刻蚀工艺，以选择性地完全或者部分刻蚀各介质子层，以获得预定的刻蚀图形。
具体地，在本步骤中，刻蚀等离子体中的各类自由基将扩散至复合介质层的表面发生化学反应，反应产物由真空泵系统抽走，从而实现对于复合介质层的刻蚀。
需要说明的是，对于预定的刻蚀图形的具体形貌并没有作出限定，如前文记载，在复合介质层中，例如，层叠设置的氧化硅层和氮化硅层(氮化硅层位于氧化硅层上方)，此时，在氮化硅层的一些区域需要完全刻蚀，也就是说，相当于在氮化硅层上形成刻蚀通孔，以暴露出氧化硅层，并且，对该暴露出的氧化硅层进行精确减薄，例如，保留数十埃厚度量级的氧化硅层，以便可以用于在下一步工艺流程操作之前保护多晶硅。
本实施例中的刻蚀方法，通过调控碳氟类气体、抑制类气体所占的流量或者比例，可以仅执行一次刻蚀工艺(也即单步刻蚀工艺)即可以完成位于上方的介质子层(例如，氮化硅层)的完全刻蚀和下方的介质子层(氧化硅层)的精准减薄。并且，该刻蚀工艺可在真空度较高(真空度0～100mTorr)的高密度ICP设备腔室内执行，具有单步刻蚀、氮化硅刻蚀速率低、刻蚀完成后的氧化硅表面形貌平坦的优点。
可选地，刻蚀气体的预设总流量范围为10sccm～500sccm；
预设的第一流量范围为5sccm～200sccm；
预设的第二流量范围为5sccm～300sccm。
可选地，刻蚀气体的预设总流量范围为200sccm～400sccm；
预设的第一流量范围为100sccm～200sccm；
预设的第二流量范围为100sccm～200sccm。
可选地，复合介质层包括层叠设置的氧化硅层和氮化硅层；
在步骤S130中，基于步骤S110中的碳氟类气体的预设的第一流量以及抑制类气体的预设的第二流量的不同，用于控制氮化硅层对氧化硅层具有不同的选择比。
可选地，刻蚀参数包括：
刻蚀腔室的真空度范围为0mTorr～300mTorr；
上电极的射频频率为13.56Mhz；
上电极的射频功率范围为50W～3000W；
静电卡盘的温度范围为20℃～100℃。
可选地，刻蚀参数包括：
刻蚀腔室的真空度范围为5mTorr～200mTorr；
上电极的射频功率范围为600W～900W；
静电卡盘的温度范围为40℃～80℃。
本实施例中的刻蚀方法，通过合理设置刻蚀腔室内的刻蚀参数，调控碳氟类气体、抑制类气体所占的流量或者比例，可以仅执行一次刻蚀工艺(也即单步刻蚀工艺)即可以完成氮化硅层的完全刻蚀和(氧化硅层的精准减薄。并且，该刻蚀工艺可在真空度较高(真空度0～100mTorr)的高密度ICP设备腔室内执行，具有单步刻蚀、氮化硅刻蚀速率低、刻蚀完成后的氧化硅表面形貌平坦的优点。
下文将分两个实施例探究碳氟类气体、抑制类气体所占的流量或者比例，对复合介质层的选择比和刻蚀速率的影响。
结合图2，复合介质层100层叠设置的两层介质子层110，分别为氧化硅层111和氮化硅层112。并且，碳氟类气体为CHF3和CH2F2。抑制类气体为O2。
实施例1：
刻蚀气体总流量为总流量为210sccm，固定CHF3的流量为70sccm，调整CH2F2和O2的气体流量，从而调整了三种气体的相对比例。在不同气体流量的工艺条件下，氮化硅/氧化硅刻蚀速率和选择比的变化趋势如图3所示。图3表明，在此组工艺条件中，当CH2F2/CHF3/O2＝90/70/50sccm时，氮化硅对氧化硅的选择比最大，其值为10.7，氮化硅刻蚀速率为258A/min，氧化硅刻蚀速率为24。
当CH2F2比例降低、O2比例增大时，氧化硅刻蚀速率变化较小，氮化硅刻蚀速率变化较大，在CH2F2/CHF3/O2＝70/70/70sccm时，氮化硅对氧化硅选择比最低，其值为7.2。再进一步降低CH2F2比例，增大O2比例时，选择比增大。
实施例2：
刻蚀气体总流量为总流量为210sccm，保持CH2F2:CHF3:O2比例为1:1:1，改变三种气体的流量。CH2F2/CHF3/O2的气体流量由70sccm增加至110sccm，图4为此组实验条件下的刻蚀工艺趋势图。图4表明，当CH2F2/CHF3/O2气体流量为90/90/90sccm时，氮化硅对氧化硅的选择比最大，其值为10.6，此条件下，氮化硅的刻蚀速率为190A/min，氧化硅的刻蚀速率为18A/min。当CH2F2/CHF3/O2的气体流量由70sccm增加至110sccm的过程中，氧化硅的刻蚀速率变化较小，氮化硅的刻蚀速率变化较大。
因此，由实施例1和实施例2可以得出，通过调节混合工艺气体(CH2F2，CHF3，O2)的总流量、混合气体中各单项气体流量在总流量中所占的摩尔比，利用混合气体放电产生的等离子体可以选择性地完全或者部分刻蚀多种不同的介质子层。
本发明的第二方面，提供了一种复合介质层，复合介质层采用前文记载的刻蚀方法刻蚀形成。
本实施例中的复合介质层，通过前文记载的刻蚀方法刻蚀形成，因此，其可以通过调控碳氟类气体、抑制类气体所占的流量或者比例，可以仅执行一次刻蚀工艺(也即单步刻蚀工艺)即可以完成位于上方的介质子层(例如，氮化硅层)的完全刻蚀和下方的介质子层(氧化硅层)的精准减薄。并且，该刻蚀工艺可在真空度较高(真空度0～100mTorr)的高密度ICP设备腔室内执行，具有单步刻蚀、氮化硅刻蚀速率低、刻蚀完成后的氧化硅表面形貌平坦的优点。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (9)
1.一种复合介质层的刻蚀方法，所述复合介质层包括层叠设置的至少两层介质子层，并且，各层介质子层的材料不同，其特征在于，刻蚀方法包括：
S110、向刻蚀腔室提供预设总流量的刻蚀气体，所述刻蚀气体包括碳氟类气体和抑制类气体的混合气体，并且，所述碳氟类气体具有预设的第一流量，所述抑制类气体具有预设的第二流量；其中，所述碳氟类气体满足CHxFy，x和y均为大于等于1的正整数，且x+y＝4；
S120、将所述刻蚀气体电离以形成刻蚀等离子体；
S130、利用所述刻蚀等离子体，在预设的刻蚀参数下，对所述复合介质层进行一次刻蚀工艺，以选择性地完全或者部分刻蚀各所述介质子层，以获得预定的刻蚀图形。
2.根据权利要求1所述的复合介质层的刻蚀方法，其特征在于，所述碳氟类气体包括CH2F2和/或CHF3气体。
3.根据权利要求1所述的复合介质层的刻蚀方法，其特征在于，所述抑制类气体包括O2、N2和Ar2中的至少一者，所述抑制类气体用于控制刻蚀速率。
4.根据权利要求1至3中任意一项所述的复合介质层的刻蚀方法，其特征在于，
所述刻蚀气体的预设总流量范围为10sccm～500sccm；
所述预设的第一流量范围为5sccm～200sccm；
所述预设的第二流量范围为5sccm～300sccm。
5.根据权利要求4所述的复合介质层的刻蚀方法，其特征在于，
所述刻蚀气体的预设总流量范围为200sccm～400sccm；
所述预设的第一流量范围为100sccm～200sccm；
所述预设的第二流量范围为100sccm～200sccm。
6.根据权利要求1至3中任意一项所述的复合介质层的刻蚀方法，其特征在于，所述复合介质层包括层叠设置的氧化硅层和氮化硅层；
在步骤S130中，基于步骤S110中的所述碳氟类气体的预设的第一流量以及所述抑制类气体的预设的第二流量的不同，用于控制氮化硅层对所述氧化硅层具有不同的选择比。
7.根据权利要求1至3中任意一项所述的复合介质层的刻蚀方法，其特征在于，所述刻蚀参数包括：
刻蚀腔室的真空度范围为0mTorr～300mTorr；
上电极的射频频率为13.56Mhz；
上电极的射频功率范围为50W～3000W；
静电卡盘的温度范围为20℃～100℃。
8.根据权利要求7所述的复合介质层的刻蚀方法，其特征在于，所述刻蚀参数包括：
刻蚀腔室的真空度范围为5mTorr～200mTorr；
上电极的射频功率范围为600W～900W；
静电卡盘的温度范围为40℃～80℃。
9.一种复合介质层，其特征在于，所述复合介质层采用权利要求1至8中任意一项所述的刻蚀方法刻蚀形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810507777.5A CN110534402B (zh) | 2018-05-24 | 2018-05-24 | 复合介质层的刻蚀方法以及复合介质层 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810507777.5A CN110534402B (zh) | 2018-05-24 | 2018-05-24 | 复合介质层的刻蚀方法以及复合介质层 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110534402A true CN110534402A (zh) | 2019-12-03 |
| CN110534402B CN110534402B (zh) | 2022-06-14 |
Family
ID=68657189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810507777.5A Active CN110534402B (zh) | 2018-05-24 | 2018-05-24 | 复合介质层的刻蚀方法以及复合介质层 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110534402B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148151A (zh) * | 2010-02-10 | 2011-08-10 | 无锡华润上华半导体有限公司 | 刻蚀设备和氮化硅的刻蚀方法 |
| CN102737983A (zh) * | 2012-07-05 | 2012-10-17 | 中微半导体设备(上海)有限公司 | 半导体结构的形成方法 |
| CN103050396A (zh) * | 2012-12-31 | 2013-04-17 | 中微半导体设备(上海)有限公司 | 多层介质刻蚀方法 |
| CN103633014A (zh) * | 2012-08-21 | 2014-03-12 | 中国科学院微电子研究所 | 半导体器件制造方法 |
-
2018
- 2018-05-24 CN CN201810507777.5A patent/CN110534402B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148151A (zh) * | 2010-02-10 | 2011-08-10 | 无锡华润上华半导体有限公司 | 刻蚀设备和氮化硅的刻蚀方法 |
| CN102737983A (zh) * | 2012-07-05 | 2012-10-17 | 中微半导体设备(上海)有限公司 | 半导体结构的形成方法 |
| CN103633014A (zh) * | 2012-08-21 | 2014-03-12 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103050396A (zh) * | 2012-12-31 | 2013-04-17 | 中微半导体设备(上海)有限公司 | 多层介质刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110534402B (zh) | 2022-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7737042B2 (en) | Pulsed-plasma system for etching semiconductor structures | |
| US7718538B2 (en) | Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates | |
| KR101600738B1 (ko) | 에칭 중에 로우-k 게이트 스페이서로의 손상을 감소시키기 위한 방법 | |
| US7771606B2 (en) | Pulsed-plasma system with pulsed reaction gas replenish for etching semiconductors structures | |
| EP2595180B1 (en) | Etching method | |
| TWI780345B (zh) | 使用電漿修飾介電材料之選擇性循環乾蝕刻製程 | |
| WO2016014168A1 (en) | Single platform, multiple cycle spacer deposition and etch | |
| US11398386B2 (en) | Plasma etch processes | |
| TWI692809B (zh) | 蝕刻方法 | |
| TWI766866B (zh) | 蝕刻方法 | |
| TW201530648A (zh) | 乾式蝕刻方法 | |
| TW201705265A (zh) | 蝕刻方法 | |
| US20090057266A1 (en) | Line edge roughness control | |
| TW201742143A (zh) | 蝕刻方法 | |
| KR100747671B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| Mahorowala et al. | Etching of polysilicon in inductively coupled Cl 2 and HBr discharges. I. Experimental characterization of polysilicon profiles | |
| CN101447426B (zh) | 等离子体蚀刻方法 | |
| JPH11186229A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JP2023159347A (ja) | 基板処理方法および基板処理装置 | |
| CN111696863B (zh) | 硅介质材料刻蚀方法 | |
| CN110534402A (zh) | 复合介质层的刻蚀方法以及复合介质层 | |
| WO2008103453A1 (en) | Pulsed plasma system with pulsed reaction gas replenish for etching semiconductor structures | |
| US10937662B2 (en) | Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry | |
| JPH06349788A (ja) | エッチング方法 | |
| CN109671665A (zh) | 沟槽的制造方法及浅沟槽隔离结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |