CN102148151A - 刻蚀设备和氮化硅的刻蚀方法 - Google Patents
刻蚀设备和氮化硅的刻蚀方法 Download PDFInfo
- Publication number
- CN102148151A CN102148151A CN 201010118122 CN201010118122A CN102148151A CN 102148151 A CN102148151 A CN 102148151A CN 201010118122 CN201010118122 CN 201010118122 CN 201010118122 A CN201010118122 A CN 201010118122A CN 102148151 A CN102148151 A CN 102148151A
- Authority
- CN
- China
- Prior art keywords
- etching
- silicon nitride
- photoresist
- cover ring
- electrostatic chuck
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
一种刻蚀设备和氮化硅的刻蚀方法,其中氮化硅的刻蚀方法包括:提供衬底,所述衬底表面依次形成有氧化硅层和氮化硅层;在所述氮化硅层表面形成光刻胶图形;以所述光刻胶图形为掩膜,刻蚀所述氮化硅直至暴露出氧化硅层,所述刻蚀工艺采用的腔室去除聚焦环,且所述腔室的覆盖环表面无锁孔。本发明能够避免在刻蚀工艺形成的聚合物掉落在刻蚀衬底上,还能够减低刻蚀腔室内的部件清洗次数;且刻蚀工艺选用刻蚀腔室的覆盖环表面无锁孔,避免等离子体透过锁孔造成电流导通,造成静电卡盘被等离子体打坏,从而影响工艺。
Description
技术领域
本发明涉及半导体制造领域,特别涉及刻蚀设备和氮化硅的刻蚀方法。
背景技术
等离子体刻蚀(也称干法刻蚀)是集成电路制造中的关键工艺之一,其目的是完整地将掩膜图形复制到硅片表面,其范围涵盖前端CMOS栅极(Gate)大小的控制,以及后端金属铝的刻蚀及Via和Trench的刻蚀。当前,没有一个集成电路芯片能在缺乏等离子体刻蚀技术情况下完成。刻蚀设备的投资在整个芯片厂的设备投资中约占10%至12%比重,它的工艺水平将直接影响到最终产品质量及生产技术的先进性。
请参考图1,图1给出现有技术的刻蚀设备腔室的示意图,包括:刻蚀腔室100,位于刻蚀腔室100内的静电卡盘(Electro Static Chuck,ESC)110,位于刻蚀腔室100内并位于静电卡盘110表面的覆盖环(Cover Ring)120,所述覆盖环120的环壁上形成有第一锁孔121,所述覆盖环120用于使待刻蚀硅片与静电卡盘110之间绝缘;位于刻蚀腔室100内并位于覆盖环120表面的聚焦环(Focus Ring)130,所述聚焦环130形成有与第一锁孔121对应的第二锁孔131,所述聚焦环130用于聚焦刻蚀等离子体;所述第一锁孔121和第二锁孔131用于将聚焦环130连接在覆盖环120上。在申请号为200710179804.2的中国专利文件中可以发现更多与现有刻蚀设备相关的资料。
但是发明人发现,采用上述刻蚀设备刻蚀氮化硅时候在刻蚀硅片时候,衬底表面容易出现残留物。
发明内容
本发明解决的问题是提供一种刻蚀设备和氮化硅的刻蚀方法,防止刻蚀质量。
为解决上述问题,本发明还提供了一种刻蚀设备,包括:位于刻蚀腔体内的用于放置硅片的静电卡盘,所述静电卡盘具有肩部的台阶状圆台;设于静电卡盘上的的覆盖环,所述覆盖环的内缘设置有承载部,所述承载部具有承载面,在所述覆盖环设于静电卡盘上时与静电卡盘的圆台面齐平。
可选的,所述承载部的尺寸与所述硅片匹配。
可选的,所述覆盖环表面无锁孔。
可选的,所述覆盖环材料选自石英。
本发明提供一种氮化硅的刻蚀方法,包括:提供衬底,所述衬底表面依次形成有氧化硅层和氮化硅层;在所述氮化硅层表面形成光刻胶图形;以所述光刻胶图形为掩膜,采用前述的刻蚀设备刻蚀所述氮化硅直至暴露出氧化硅层。
可选的,所述刻蚀工艺的具体参数为:刻蚀腔室内的磁场为0高斯至50高斯,刻蚀腔室压力为10毫托至200毫托,刻蚀气体包括:CF4、CHF3和CH3F,其中CF4流量为0sccm至100sccm,CHF3流量为0sccm至100sccm,CH3F流量为0sccm至100sccm,辅助气体包括Ar和O2,其中Ar流量为0sccm至200sccm,O2流量为0sccm至150sccm,刻蚀能量为50瓦至800瓦。
可选的,所述氮化硅的形成工艺为化学气相沉积工艺。
可选的,所述光刻胶的形成步骤包括:在所述氮化硅层表面形成一层光刻胶层;接着通过曝光将掩膜版上的与刻蚀氮化硅层对应的图形转移到光刻胶层上,然后利用显影液将相应部位的光刻胶层去除,以形成光刻胶图形。
可选的,所述形成光刻胶的工艺可以为旋涂工艺。
与现有技术相比,本发明具有以下优点:本发明能够避免在刻蚀工艺形成的聚合物掉落在刻蚀衬底上,且本发明能够减低刻蚀腔室内的部件清洗次数。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1是现有技术的刻蚀设备腔室的示意图;
图2为本发明提供的刻蚀设备一实施例的结构示意图;
图3是本发明的一个实施例氮化硅的刻蚀方法的流程示意图;
图4至图6为本发明的一个实施例的氮化硅的刻蚀方法的过程示意图。
具体实施方式
由背景技术可知,在刻蚀的硅片表面容易出现刻蚀不干净的现象。通常技术人员认为硅片表面的这些残留物是由于刻蚀不干净造成的,但是经过研究发现,这些残留物是聚合物,并非待刻蚀的材料或者刻蚀气体与硅片表面材料形成的物质,经过大量研究发现造成这些残留物原因如下:刻蚀设备的覆盖环上覆盖环120和聚焦环130材料都为石英,在刻蚀氮化硅过程中会在聚焦环130表面形成有聚合物(Polymer),形成在聚焦环130表面的聚合物会掉落在需要刻蚀的硅片四周边缘,从而造成残留物,影响刻蚀质量;而且聚集有聚合物的聚焦环130会需要经常清洁,提高了设备的清洁次数,清洗次数过多也会影响聚焦环130的使用寿命,提高花费。
针对上述原因产生的技术问题,提出如下技术方案。
本发明提供了一种刻蚀设备,包括:位于刻蚀腔体内的用于放置硅片的静电卡盘,所述静电卡盘具有肩部的台阶状圆台;设于静电卡盘上的的覆盖环,所述覆盖环的内缘设置有承载部,所述承载部具有承载面,在所述覆盖环设于静电卡盘上时与静电卡盘的圆台面齐平。
可选的,所述承载部的尺寸与所述硅片匹配。
可选的,所述覆盖环表面无锁孔。
可选的,所述覆盖环材料选自石英。
本发明提供一种氮化硅的刻蚀方法,包括:提供衬底,所述衬底表面依次形成有氧化硅层和氮化硅层;在所述氮化硅层表面形成光刻胶图形;以所述光刻胶图形为掩膜,采用前述的刻蚀设备刻蚀所述氮化硅直至暴露出氧化硅层。
可选的,所述刻蚀工艺的具体参数为:刻蚀腔室内的磁场为0高斯至50高斯,刻蚀腔室压力为10毫托至200毫托,刻蚀气体包括:CF4、CHF3和CH3F,其中CF4流量为0sccm至100sccm,CHF3流量为0sccm至100sccm,CH3F流量为0sccm至100sccm,辅助气体包括Ar和O2,其中Ar流量为0sccm至200sccm,O2流量为0sccm至150sccm,刻蚀能量为50瓦至800瓦。
可选的,所述氮化硅的形成工艺为化学气相沉积工艺。
可选的,所述光刻胶的形成步骤包括:在所述氮化硅层表面形成一层光刻胶层;接着通过曝光将掩膜版上的与刻蚀氮化硅层对应的图形转移到光刻胶层上,然后利用显影液将相应部位的光刻胶层去除,以形成光刻胶图形。
可选的,所述形成光刻胶的工艺可以为旋涂工艺。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2为本发明提供的刻蚀设备一实施例的结构示意图,如图2所示,本发明提供的刻蚀设备包括:刻蚀腔体400、静电卡盘401以及覆盖环402。
所述刻蚀腔体400用于进行化学气相沉积,其为密封结构,通过等离子体发生器(未图示)等离子体化刻蚀气体,将衬底(未图示)表面选定区域的图形刻蚀去除。
静电卡盘401,位于刻蚀腔体400的底部,用于放置待刻蚀的衬底;所述静电卡盘401形状为具有肩部的台阶状圆台,所述静电卡盘401表面设置有吸附装置,用于吸附待刻蚀的衬底。
覆盖环402,所述覆盖环402直接设置于静电卡盘401肩部,所述覆盖环402的覆盖所述静电卡盘401的台阶,用于隔离等离子体,避免等离子体直接与静电卡盘401接触,造成电流导通,使得静电卡盘401被等离子体打坏;所述覆盖环402材料选自石英,所述覆盖环402为环状且所述覆盖环402表面无锁孔,用以避免等离子体穿过锁孔与静电卡盘401接触,使得静电卡盘401被等离子体打坏。
所述覆盖环402的内缘设置有承载部403,所述承载部403具有承载面4031,所述承载面4031用于承载待刻蚀的衬底超出静电卡盘401的部分,需要特别指出的是,承载面4031在所述覆盖环设于静电卡盘上时与静电卡盘的圆台面齐平,使得刻蚀的衬底能够稳定的放置于静电卡盘401上,提高刻蚀效果,且所述承载面4031能够阻挡等离子体通过覆盖环402与刻蚀的衬底的缝隙接触到静电卡盘401,避免静电卡盘401被等离子体打坏。
更优的,所述覆盖环402的上表面4032在承载部403承载刻蚀的衬底时与衬底的表面齐平,避免了覆盖环402与刻蚀气体反应生成残留物落在衬底上,从而污染衬底。
所述覆盖环402没有象常规技术那样设置有聚焦环,因为通常聚焦环位于衬底上且包围衬底,所以为了防止聚焦环的环体与刻蚀气体反应生成残留物落在衬底上,本发明将聚焦环撤除,而且优化了工艺条件,这样不会导致由于撤除了聚焦环影响刻蚀工艺。
图3是本发明的一个实施例氮化硅的刻蚀方法的流程示意图,图4至图6为本发明的一个实施例的氮化硅的刻蚀方法的过程示意图。下面结合图3至图6对本发明的氮化硅的刻蚀方法进行说明。
步骤S101,提供衬底,所述衬底表面依次形成有氧化硅层和氮化硅层。
参考图4,提供衬底200,所述衬底200的材质可以是单晶硅、非晶硅中的一种,所述衬底200的材质也可以是硅锗化合物,所述衬底200还可以是绝缘体上硅(SOI,Silicon On Insulator)结构或硅上外延层结构。
所述衬底200表面形成有氧化硅层201,所述氧化硅层201用于刻蚀氮化硅层210时的停止层,且所述氧化硅层201还作为氮化硅层210和衬底200的缓冲层,避免氮化硅层210与衬底200表面直接接触性能不佳现象出现。
所述衬底200表面形成有氮化硅层210,所述氮化硅层210在半导体衬底内形成隔离结构时,防止有源区器件间的导通,导致器件失效;所述氮化硅层210的形成工艺为化学气相沉积工艺。
步骤S102,在所述氮化硅层表面形成光刻胶图形。
参考图5,所述光刻胶图形220用于定义刻蚀氮化硅层210的图形,所述光刻胶层的形成步骤包括:在所述氮化硅层210表面形成一层光刻胶层,所述形成光刻胶的工艺可以为旋涂工艺;接着通过曝光将掩膜版上的与刻蚀氮化硅层210对应的图形转移到光刻胶层上,然后利用显影液将相应部位的光刻胶层去除,以形成光刻胶图形220。
步骤S 103,以所述光刻胶图形为掩膜,刻蚀所述氮化硅直至暴露出氧化硅层,所述刻蚀工艺采用的腔室去除聚焦环,且所述刻蚀工艺采用的腔室的覆盖环表面无锁孔。
所述刻蚀工艺采用等离子体刻蚀工艺,由背景技术可知,现有的刻蚀设备具有覆盖环和聚焦环,所述聚焦环材料为石英,而现有的刻蚀工艺在刻蚀氮化硅过程中会在聚焦环表面形成有聚合物,形成在聚焦环表面的聚合物会掉落在需要刻蚀的硅片四周边缘,影响刻蚀质量。
为此,本发明的发明人提出一种改进的刻蚀方法,采用优化的刻蚀工艺,并且刻蚀设备采用去除聚焦环的刻蚀腔室,腔室的覆盖环表面无锁孔,本发明去除聚焦环的目的为避免聚合物形成在聚焦环上,而覆盖环位于刻蚀衬底200的四周并且覆盖环在刻蚀工艺过程中低于衬底200表面,形成在覆盖环表面的聚合物不会掉落在衬底200的表面。
所述覆盖环的实施例请参考刻蚀设备一实施例中的示意图(图2和图3),在这里不再赘述,所述表面形成有锁孔的覆盖环容易在刻蚀工艺过程中在锁孔内形成有聚合物,刻蚀气流容易将形成在锁孔内聚合物带到衬底200表面,本发明中覆盖环402表面无锁孔,避免了上述的缺点,且覆盖环402无锁孔可以避免等离子体透过锁孔造成电流导通,造成静电卡盘被等离子体打坏,从而影响工艺。
需要特别指出的是,由于本发明去除了聚焦环,等离子体刻蚀工艺中均一性会受到一定的影响,但是本发明的发明人经过对刻蚀工艺中具体的工艺条件如刻蚀腔室内的磁场,腔室内的压力,刻蚀气体,辅助气体和刻蚀功率的优化,使得刻蚀工艺能够达到生产要求。
在本实施例中,所述刻蚀的具体参数为:刻蚀腔室内的磁场为0高斯至50高斯,刻蚀腔室压力为10毫托至200毫托,刻蚀气体包括:CF4、CHF3和CH3F,其中CF4流量为0sccm至100sccm,CHF3流量为0sccm至100sccm,CH3F流量为0sccm至100sccm,辅助气体包括Ar和O2,其中Ar流量为0sccm至200sccm,O2流量为0sccm至150sccm,刻蚀能量为50瓦至800瓦。
进一步优化地,为了防止撤除了聚焦环所带来的等离子体发散问题,本发明还进一步优化了刻蚀工艺,具体为:刻蚀腔室内的磁场为20高斯至30高斯,刻蚀腔室压力为120毫托至150毫托,刻蚀气体包括:CF4、CHF3和CH3F,其中CF4流量为40sccm至60sccm,CHF3流量为40sccm至60sccm,CH3F流量为40sccm至60sccm,辅助气体包括Ar和O2,其中Ar流量为90sccm至120sccm,O2流量为60sccm至120sccm,刻蚀能量为600瓦至700瓦。
经过研究,发现采用上述工艺可以在无聚焦环的条件下防止等离子体扩散且刻蚀时无残留物。
参考图6,采用上述的刻蚀条件,刻蚀所述氮化硅210直至暴露出氧化层201。
本发明提供了刻蚀设备和氮化硅的刻蚀方法,本发明能够避免在刻蚀工艺形成的聚合物掉落在刻蚀衬底上,还能够减低刻蚀腔室内的部件清洗次数;且刻蚀工艺选用刻蚀腔室的覆盖环表面无锁孔,避免等离子体透过锁孔造成电流导通,造成静电卡盘被等离子体打坏,从而影响工艺。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种刻蚀设备,其特征在于,包括:
位于刻蚀腔体内的用于放置硅片的静电卡盘,所述静电卡盘具有肩部的台阶状圆台;
设于静电卡盘上的覆盖环,所述覆盖环的内缘设置有承载部,所述承载部具有承载面,在所述覆盖环设于静电卡盘上时与静电卡盘的圆台面齐平。
2.如权利要求1所述的刻蚀设备,其特征在于,所述承载部的尺寸与所述硅片匹配。
3.如权利要求1所述的刻蚀设备,其特征在于,所述覆盖环表面无锁孔。
4.如权利要求1所述的刻蚀设备,其特征在于,所述覆盖环材料选自石英。
5.一种氮化硅的刻蚀方法,其特征在于,包括:
提供衬底,所述衬底表面依次形成有氧化硅层和氮化硅层;
在所述氮化硅层表面形成光刻胶图形;
以所述光刻胶图形为掩膜,采用如权利要求1至5中任一项所述的刻蚀设备刻蚀所述氮化硅直至暴露出氧化硅层。
6.如权利要求5所述的氮化硅的刻蚀方法,其特征在于,所述刻蚀工艺的具体参数为:刻蚀腔室内的磁场为0高斯至50高斯,刻蚀腔室压力为10毫托至200毫托,刻蚀气体包括:CF4、CHF3和CH3F,其中CF4流量为0sccm至100sccm,CHF3流量为0sccm至100sccm,CH3F流量为0sccm至100sccm,辅助气体包括Ar和O2,其中Ar流量为0sccm至200sccm,O2流量为0sccm至150sccm,刻蚀能量为50瓦至800瓦。
7.如权利要求5所述的氮化硅的刻蚀方法,其特征在于,所述氮化硅的形成工艺为化学气相沉积工艺。
8.如权利要求5所述的氮化硅的刻蚀方法,其特征在于,所述光刻胶的形成步骤包括:在所述氮化硅层表面形成一层光刻胶层;接着通过曝光将掩膜版上的与刻蚀氮化硅层对应的图形转移到光刻胶层上,然后利用显影液将相应部位的光刻胶层去除,以形成光刻胶图形。
9.如权利要求8所述的氮化硅的刻蚀方法,其特征在于,所述形成光刻胶的工艺可以为旋涂工艺。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010118122 CN102148151A (zh) | 2010-02-10 | 2010-02-10 | 刻蚀设备和氮化硅的刻蚀方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010118122 CN102148151A (zh) | 2010-02-10 | 2010-02-10 | 刻蚀设备和氮化硅的刻蚀方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102148151A true CN102148151A (zh) | 2011-08-10 |
Family
ID=44422331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010118122 Pending CN102148151A (zh) | 2010-02-10 | 2010-02-10 | 刻蚀设备和氮化硅的刻蚀方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102148151A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110534402A (zh) * | 2018-05-24 | 2019-12-03 | 北京北方华创微电子装备有限公司 | 复合介质层的刻蚀方法以及复合介质层 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1725451A (zh) * | 2004-07-20 | 2006-01-25 | 三星电子株式会社 | 半导体蚀刻装置 |
CN1845307A (zh) * | 2005-12-16 | 2006-10-11 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 促进晶片刻蚀均匀的静电卡盘 |
-
2010
- 2010-02-10 CN CN 201010118122 patent/CN102148151A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1725451A (zh) * | 2004-07-20 | 2006-01-25 | 三星电子株式会社 | 半导体蚀刻装置 |
CN1845307A (zh) * | 2005-12-16 | 2006-10-11 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 促进晶片刻蚀均匀的静电卡盘 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110534402A (zh) * | 2018-05-24 | 2019-12-03 | 北京北方华创微电子装备有限公司 | 复合介质层的刻蚀方法以及复合介质层 |
CN110534402B (zh) * | 2018-05-24 | 2022-06-14 | 北京北方华创微电子装备有限公司 | 复合介质层的刻蚀方法以及复合介质层 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101459116B (zh) | 浅沟槽隔离结构的制造方法 | |
TWI774742B (zh) | 矽氮化物之原子層蝕刻 | |
US20070111467A1 (en) | Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same | |
JP2001230320A (ja) | 半導体素子の自己整合コンタクト形成方法 | |
CN111524795B (zh) | 自对准双重图形化方法及其形成的半导体结构 | |
US20190148145A1 (en) | Directional processing to remove a layer or a material formed over a substrate | |
CN101770974A (zh) | 浅沟槽隔离结构的制造方法 | |
CN107564803B (zh) | 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法 | |
CN101764081B (zh) | 连接孔的制造方法 | |
KR20050071156A (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
KR20020009188A (ko) | 반도체 제조에서의 식각 방법 | |
CN105870050B (zh) | 半导体器件的形成方法 | |
CN102148151A (zh) | 刻蚀设备和氮化硅的刻蚀方法 | |
KR100649872B1 (ko) | 반도체소자의 트랜치 소자분리막 형성방법 | |
CN101567313A (zh) | 栅极制造方法 | |
CN102376627B (zh) | 接触孔的形成方法 | |
CN102044421B (zh) | 金属栅制作方法 | |
TWI747931B (zh) | 成膜方法 | |
CN108155144A (zh) | 一种半导体器件的制作方法 | |
CN111312587B (zh) | 刻蚀方法、半导体器件及其制造方法 | |
CN103972055B (zh) | 光刻胶去除方法 | |
US20070134869A1 (en) | Method for fabricating semiconductor device | |
US7534711B2 (en) | System and method for direct etching | |
US7037777B2 (en) | Process for producing an etching mask on a microstructure, in particular a semiconductor structure with trench capacitors, and corresponding use of the etching mask | |
CN109994420A (zh) | 一种深槽隔离结构的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110810 |