JP2001230320A - 半導体素子の自己整合コンタクト形成方法 - Google Patents

半導体素子の自己整合コンタクト形成方法

Info

Publication number
JP2001230320A
JP2001230320A JP2000391991A JP2000391991A JP2001230320A JP 2001230320 A JP2001230320 A JP 2001230320A JP 2000391991 A JP2000391991 A JP 2000391991A JP 2000391991 A JP2000391991 A JP 2000391991A JP 2001230320 A JP2001230320 A JP 2001230320A
Authority
JP
Japan
Prior art keywords
forming
self
insulating film
contact
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000391991A
Other languages
English (en)
Other versions
JP5084074B2 (ja
Inventor
Shinyu Kin
眞 雄 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2001230320A publication Critical patent/JP2001230320A/ja
Application granted granted Critical
Publication of JP5084074B2 publication Critical patent/JP5084074B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 本発明は、選択的エピタキシャル成長を利用
した自己整合コンタクト形成方法を提供する。 【解決手段】 本発明は、半導体基板上部にワードライ
ン及び前記ワードライン間に露出したコンタクト領域を
形成する工程と、前記コンタクト領域上にコンタクトプ
ラグ用エピタキシャル層を形成する工程と、全体構造上
部に層間絶縁膜を蒸着して、前記エピタキシャル層が形
成されていない非コンタクト領域上にエアギャップを形
成する工程及び前記層間絶縁膜をパターンして前記エピ
タキシャル層の上部を露出させる工程とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、半導体素子製造方
法に関し、特に、エアギャップ(air gap)と選択的エピ
成長(selective epitaxial growth、以下でSEGという)
方法による自己整列コンタクト(self aligned contact)
を利用して低い寄生(parasite)キャパシタンスを有する
半導体素子製造方法に関する。
【０００２】
【従来の技術】一般に、メモリ素子で重要な特性である
リフレッシュタイム(refresh time)は、主に蓄積電極ノ
ードとトランジスタのドレインとを連結する蓄積電極コ
ンタクト形成工程時、前記ドレインが損傷されて発生す
る漏れ電流により大きく決定される。
【０００３】現在用いられている露光技術では、コンタ
クト形成時、コンタクト孔側壁の導電層と絶縁不良なし
に16M DRAM素子まで形成できるが、素子が高集積化され
ることによって単位セルの大きさが縮小され、それによ
ってコンタクト孔と導電層との間隔が狭くなって、その
上記の集積素子ではコンタクト形成時多くの問題点を引
き起こすこととなる。
【０００４】上記のように狭いコンタクト孔を形成する
ために、コンタクトの大きさを縮小させるべきであり、
このために、露光方式を変えるか、マスクを変えて、あ
る程度は解決することができた。また、自己整合コンタ
クト(self aligned contact、以下SACという)でこれを
解決することもあった。
【０００５】一方、SAC工程中最も脚光を浴びるものと
して、酸化膜エッチング工程時エッチング障壁として窒
化膜を使用する自己整合コンタクト(nitride barrier S
AC、以下NBSACという)形成工程を使用する。そして、前
記NBSAC工程は、大きく酸化膜エッチング工程と窒化膜
エッチング工程とに分けられる。この中で、酸化膜エッ
チング工程は、窒化膜に対して高いエッチング選択比を
得るために、ポリマー誘発ガスであるC3F8やC4F8ガスを
多量用いているが、前記C3F8やC4F8ガスは、多くのポリ
マーを誘発して窒化膜に対するエッチング選択比を確保
することに対し、コンタクト孔内で酸化膜が完全に除去
されないエッチング停止問題を引き起こす。
【０００６】ここで、窒化膜に対する選択比とエッチン
グ停止(etching stop)とは、互いに相反する現象とし
て、プロセスウィンドウ(process window)を狭くして再
現性を悪化させる要因となる。前記プロセスウィンドウ
を拡張するためには、ポリマー発生の少ない条件を使用
し、酸化膜エッチング停止を解消するために、窒化膜の
厚さを増加した状態で工程がなされることとなる。ま
た、窒化膜の厚さを増加させる場合、コンタクト面積の
減少をもたらすため、これを補完するために等方性エッ
チング工程で前記窒化膜をエッチングしている。
【０００７】以外に、窒化膜エッチングは、窒化膜下の
酸化膜が電気的絶縁膜に用いられるために、酸化膜の損
傷ができるだけ小さいべきであり、酸化膜に対して高い
エッチング選択比の差が必要であり、周辺回路領域に酸
化膜エッチング時、半導体基板が露出される部分が存在
し得るために、半導体基板のエッチングを最小化する条
件が要求される。
【０００８】しかし、既存の窒化膜エッチング装置の一
つであるイオン誘導エッチング装置(ion induced etche
r)は、等方性エッチングと酸化膜に対して高いエッチン
グ選択比が得られない。そして、最近脚光を浴びている
ラジカルエッチング装置(radical etcher)は、NF3、C
F4、SF6などのガスを使用しており、等方性エッチング
と酸化膜に対して高いエッチング選択比を確保し得る
が、半導体基板であるシリコンに対する高いエッチング
選択比の確保は不可能である。なぜならば、エッチング
に最も大きい影響を及ぼす要因は、エッチング液(etcha
nt)であるが、NF3、CF4、SF6などのように、主なエッチ
ング液がフッ素(fluorine)系列である場合において、前
記ラジカルエッチング装置は、酸化膜、窒化膜、シリコ
ンの全てがエッチング可能であるために、薄膜の結合力
がエッチング速度を決定することとなる。すなわち、結
合力が酸化膜>窒化膜>シリコンの順である場合、シリコ
ンのエッチングが最も速く進行されるために、窒化膜エ
ッチング工程時、シリコンに対して高いエッチング選択
比の確保は不可能である。
【０００９】結果的に、従来の技術にかかるNBSAC工程
は、高エッチング選択比の確保側面から工程を進行する
ことは難しく、選択比を確保するとしても、工程マージ
ンを確保することが困難であるため、実際の量産工程に
適用することは難しいという問題点がある。
【００１０】
【発明が解決しようとする課題】前記問題点を解決する
ために案出された本発明は、選択的エピタキシャル成長
(selective epitaxial growth)を利用した自己整合コン
タクト形成方法を提供することにその目的がある。
【００１１】また、本発明は、寄生キャパシタンスを減
らすことによって、半導体素子の動作速度を増加させ、
メモリ素子のリフレッシュタイムを向上させる方法を提
供することにその目的がある。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、半導体基板上部にワードライン及び前記
ワードラインの間に露出したコンタクト領域を形成する
工程と、前記コンタクト領域上にコンタクトプラグ用エ
ピタキシャル層を形成する工程と、全体構造上部に層間
絶縁膜を蒸着して、前記エピタキシャル層が形成されて
いない非コンタクト領域上にエアギャップを形成する工
程と、前記層間絶縁膜をパターンして前記エピタキシャ
ル層の上部を露出させる工程とを含む。
【００１３】また、上記の目的を達成するため、本発明
にかかる半導体素子の自己整合コンタクト形成方法は、
選択的エピ成長(slective epitaxial groth、以下SEGと
いう)方法を利用してコンタクト領域の半導体基板にコ
ンタクトプラグを形成して後続工程でSEG層と酸化膜の
層間絶縁膜とのエッチング選択比の差を利用して自己整
合コンタクト形成工程を容易に実施できるようにするも
のとして、SEG SAC形成工程時、層間絶縁膜として段差
被覆性が不良なPECVD酸化膜を使用して絶縁膜埋め込み
(gap filling)を空気(air)で実施するものである。
【００１４】
【発明の実施の形態】以下、本発明が属する技術分野で
通常の知識を有するものが本発明の技術的思想を容易に
実施できるほど詳細に説明するため、本発明の最も好ま
しい実施形態を添付した図面を参照し説明する。
【００１５】図1A及び図1Bは、本発明の実施形態にかか
る半導体素子の自己整合コンタクト形成方法を示した断
面図である。
【００１６】まず、図1Aに示したように、半導体基板11
に半導体素子の活性領域を定義する素子分離膜13を半導
体素子の非活性領域に形成し、前記半導体基板11上部に
ゲート電極用導電層15を形成した後、その上部にマスク
絶縁膜17を形成する。この場合、前記マスク絶縁膜17
は、窒化膜や酸化窒化膜からなる。次いで、前記マスク
絶縁膜17とゲート電極用導電層15とを順にエッチングし
てパターンを形成し、前記マスク絶縁膜17とゲート電極
用導電層15の積層パターン側壁に絶縁膜スペーサ19を形
成してゲート電極、すなわちワードラインを形成する。
好ましい実施形態で、前記絶縁膜スペーサ19は、窒化膜
や酸化窒化膜により形成される。
【００１７】次いで、図1Bに示したように、前記ワード
ライン間に露出した前記半導体基板11のコンタクト領域
として予定された領域部分をSEGさせてSEG層23を形成す
る。この場合、前記SEG層23を形成する工程は、前記半
導体基板11の非コンタクト領域の上部に絶縁膜や感光膜
などのようにSEG層が成長しない物質により成長障壁層
(図示せず)を形成し、シリコンやシリコン-ゲルマニウ
ム層を成長させる。その後、前記半導体基板11の非コン
タクト領域に形成された成長障壁層を除去し、全体表面
上部にPECVD(Plasma Enhanced Chemical Vapor Deposit
ion)方法で、酸化膜からなる層間絶縁膜25を形成する
が、前記PECVD方法は、段差被覆性が不良であるため、
前記ワードライン間の非コンタクト領域をエアで埋め込
むエアギャップ21を形成する。前記PECVD方法は、段差
被覆性をさらに不良にするために、蒸着工程時圧力とRF
バイアス電力値を低くして実施する。
【００１８】次いで、コンタクトマスク(図示せず)を利
用したフォトエッチング工程により前記PECVD酸化膜の
層間絶縁膜25をエッチングして前記SEG層23を露出させ
る自己整合コンタクト孔27を形成する。この場合、前記
フォトエッチング工程時、誤整列(Misalignment)によっ
て前記ワードライン側壁のスペーサ19が露出し得る。
【００１９】次いで、前記PECVD酸化膜の層間絶縁膜25
のエッチング工程は、C-F系ガスプラズマを利用して実
施するが、C/F比が大きくて前記非晶質カーボン膜から
なるスペーサ19と容易に高選択比を確保し得るC2F6、C3
F8、C4F8、C5F8、またはC4F6などのガスを利用して実施
する。また、エッチング選択比を増加させるために、CH
3F、CH2F2、C2HF5、またはC3H2F6などのように、水素が
含有されたC-H-F系ガスを添加して実施することもでき
る。そして、前記したPECVD酸化膜25のエッチング工程
時、プラズマを安定化させるために、アルゴンやヘリウ
ムのような非活性ガスを添加して実施することもでき
る。
【００２０】最後に、プラズマを利用して等方性ドライ
エッチング方法により前記層間絶縁膜25のエッチング工
程時誘発されるポリマーを除去する。この場合、できる
だけSEG層23の損傷が小さくなるようにする条件で実施
する。
【００２１】なお、本発明の技術思想は、上記好ましい
実施形態によって具体的に記述されたが、上記した実施
形態はその説明のためのものであって、その制限のため
のものでないことに留意されるべきである。また、本発
明の技術分野の通常の専門家であるならば、本発明の技
術思想の範囲内で種々の実施形態が可能であることを理
解されるべきである。
【００２２】
【発明の効果】以上で説明したことのように、本発明に
かかる半導体素子の自己整合コンタクト形成方法は、ワ
ードラインが形成された活性領域のコンタクト領域にSE
G層を形成し、全体表面上部に段差被覆性が不良なPECVD
絶縁膜により層間絶縁膜を形成してワードライン間の非
コンタクト領域にエアギャップを形成した後、自己整合
コンタクト形成工程により前記SEG層を露出させるコン
タクト孔を形成することによって、SAC形成工程を容易
に実施するようにして半導体素子の生産性及び高集積化
を可能にする効果を提供する。
【図面の簡単な説明】
【図1A】 本発明の実施形態にかかる半導体素子の自己
整合コンタクト形成方法を示した断面図。
【図1B】 本発明の実施形態にかかる半導体素子の自己
整合コンタクト形成方法を示した断面図。
【符号の説明】
11 半導体基板 13 素子分離膜 15 ゲート電極用導電層 17 マスク絶縁膜 19 絶縁膜スペーサ 21 エアギャップ 23 SEG層 25 層間絶縁膜 27 自己整合コンタクト孔
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/088 Ｈ０１Ｌ 27/10 ６８１Ｚ 27/108 21/8242

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上部にワードライン及び前記
    ワードライン間に露出したコンタクト領域を形成する工
    程と、 前記コンタクト領域上にコンタクトプラグ用エピタキシ
    ャル層を形成する工程と、 全体構造上部に層間絶縁膜を蒸着して、前記エピタキシ
    ャル層が形成されていない非コンタクト領域上にエアギ
    ャップを形成する工程と、 前記層間絶縁膜をパターンして前記エピタキシャル層の
    上部を露出させる工程とを含む半導体素子の自己整合コ
    ンタクト形成方法。
  2. 【請求項２】 前記層間絶縁膜は、前記エアギャップを
    容易に形成するために、低いRFバイアス下でPECVD(Plas
    ma Enhanced Chemical Vapor Deposition)方法を利用し
    て形成されることを特徴とする請求項1に記載の半導体
    素子の自己整合コンタクト形成方法。
  3. 【請求項３】 前記層間絶縁膜エッチング工程は、C及
    びFを含むガスプラズマを利用して行うことを特徴とす
    る請求項1に記載の半導体素子の自己整合コンタクト形
    成方法。
  4. 【請求項４】 前記層間絶縁膜エッチング工程は、C
    2F6、C3F8、C4F8、C5F8、またはC4F6等からなる群から
    いずれか一つまたはこれらの組み合わせにより実施され
    ることを特徴とする請求項3に記載の半導体素子の自己
    整合コンタクト形成方法。
  5. 【請求項５】 前記層間絶縁膜エッチング工程は、C、H
    及びFを含むガスプラズマを利用して行うことを特徴と
    する請求項3に記載の半導体素子の自己整合コンタクト
    形成方法。
  6. 【請求項６】 前記C、H及びFを含むガスは、CH3F、CH2
    F2、C2HF5、C3H2F6、またはこれらの混合ガスなどから
    なる群からいずれか一つ、またはこれらの組合せにより
    実施されることを特徴とする請求項5に記載の半導体素
    子の自己整合コンタクト形成方法。
  7. 【請求項７】 前記層間絶縁膜エッチング工程は、プラ
    ズマを安定化させるために、アルゴンやヘリウムのよう
    な非活性ガスを添加して実施することを特徴とする請求
    項1又は3に記載の半導体素子の自己整合コンタクト形成
    方法。
  8. 【請求項８】 前記層間絶縁膜をパターンする工程は、
    ポリマーを除去するためにプラズマを利用した等方性ド
    ライエッチング工程からなることを特徴とする請求項1
    に記載の半導体素子の自己整合コンタクト形成方法。
  9. 【請求項９】 前記ワードライン側壁にスペーサを形成
    する工程をさらに含むことを特徴とする請求項1に記載
    の半導体素子の自己整合コンタクト形成方法。
  10. 【請求項１０】 前記スペーサは、酸化膜または窒化膜
    からなることを特徴とする請求項9に記載の半導体素子
    の自己整合コンタクト形成方法。
JP2000391991A 1999-12-24 2000-12-25 半導体素子の自己整合コンタクト形成方法 Expired - Fee Related JP5084074B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990061956A KR20010063852A (ko) 1999-12-24 1999-12-24 반도체소자의 자기정렬적인 콘택 형성방법
KR1999-61956 1999-12-24

Publications (2)

Publication Number Publication Date
JP2001230320A true JP2001230320A (ja) 2001-08-24
JP5084074B2 JP5084074B2 (ja) 2012-11-28

Family

ID=19629514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000391991A Expired - Fee Related JP5084074B2 (ja) 1999-12-24 2000-12-25 半導体素子の自己整合コンタクト形成方法

Country Status (4)

Country Link
US (1) US6362073B2 (ja)
JP (1) JP5084074B2 (ja)
KR (1) KR20010063852A (ja)
TW (1) TW561576B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806150B2 (en) * 2002-12-30 2004-10-19 Dongbu Electronics Co., Ltd. Methods of manufacturing semiconductor memory devices with epitaxial contact nodes
JP2007234961A (ja) * 2006-03-02 2007-09-13 Fujitsu Ltd 半導体装置の製造方法
JP2009290240A (ja) * 2009-09-09 2009-12-10 Hitachi Ltd 半導体装置
JP2012169640A (ja) * 2005-07-05 2012-09-06 Renesas Electronics Corp 半導体装置

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009149A (ja) * 2000-06-20 2002-01-11 Toshiba Corp 半導体装置およびその製造方法
US6643165B2 (en) 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US7259410B2 (en) * 2001-07-25 2007-08-21 Nantero, Inc. Devices having horizontally-disposed nanofabric articles and methods of making the same
US6919592B2 (en) * 2001-07-25 2005-07-19 Nantero, Inc. Electromechanical memory array using nanotube ribbons and method for making same
US6924538B2 (en) * 2001-07-25 2005-08-02 Nantero, Inc. Devices having vertically-disposed nanofabric articles and methods of making the same
US7566478B2 (en) * 2001-07-25 2009-07-28 Nantero, Inc. Methods of making carbon nanotube films, layers, fabrics, ribbons, elements and articles
US6706402B2 (en) * 2001-07-25 2004-03-16 Nantero, Inc. Nanotube films and articles
US6574130B2 (en) * 2001-07-25 2003-06-03 Nantero, Inc. Hybrid circuit having nanotube electromechanical memory
US6835591B2 (en) * 2001-07-25 2004-12-28 Nantero, Inc. Methods of nanotube films and articles
US6989108B2 (en) * 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
US6784028B2 (en) 2001-12-28 2004-08-31 Nantero, Inc. Methods of making electromechanical three-trace junction devices
US7176505B2 (en) * 2001-12-28 2007-02-13 Nantero, Inc. Electromechanical three-trace junction devices
US7560136B2 (en) * 2003-01-13 2009-07-14 Nantero, Inc. Methods of using thin metal layers to make carbon nanotube films, layers, fabrics, ribbons, elements and articles
US7105431B2 (en) * 2003-08-22 2006-09-12 Micron Technology, Inc. Masking methods
US7071532B2 (en) * 2003-09-30 2006-07-04 International Business Machines Corporation Adjustable self-aligned air gap dielectric for low capacitance wiring
US7354631B2 (en) * 2003-11-06 2008-04-08 Micron Technology, Inc. Chemical vapor deposition apparatus and methods
US7115524B2 (en) * 2004-05-17 2006-10-03 Micron Technology, Inc. Methods of processing a semiconductor substrate
US7341906B2 (en) * 2005-05-19 2008-03-11 Micron Technology, Inc. Method of manufacturing sidewall spacers on a memory device, and device comprising same
KR100672823B1 (ko) * 2005-07-18 2007-01-22 삼성전자주식회사 반도체 장치에서 배선의 형성 방법
US7649239B2 (en) * 2006-05-04 2010-01-19 Intel Corporation Dielectric spacers for metal interconnects and method to form the same
US8390079B2 (en) 2010-10-28 2013-03-05 International Business Machines Corporation Sealed air gap for semiconductor chip
KR20120121727A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 반도체 셀 및 그 형성 방법, 셀 어레이, 반도체 소자, 반도체 모듈, 반도체 시스템, 전자 유닛 및 전자 시스템
CN104025263B (zh) 2011-12-30 2018-07-03 英特尔公司 自封闭的非对称互连结构
KR102054264B1 (ko) 2012-09-21 2019-12-10 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US8847401B2 (en) 2012-10-31 2014-09-30 International Business Machines Corporation Semiconductor structure incorporating a contact sidewall spacer with a self-aligned airgap and a method of forming the semiconductor structure
US8772938B2 (en) 2012-12-04 2014-07-08 Intel Corporation Semiconductor interconnect structures
KR102188063B1 (ko) 2015-01-21 2020-12-07 삼성전자 주식회사 반도체 소자
KR102403604B1 (ko) * 2015-08-31 2022-05-30 삼성전자주식회사 에어 스페이서를 갖는 반도체 소자 및 그 제조 방법
US10256296B2 (en) 2015-11-24 2019-04-09 International Business Machines Corporation Middle-of-line (MOL) capacitance reduction for self-aligned contact in gate stack
KR102407069B1 (ko) * 2018-01-02 2022-06-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102444707B1 (ko) * 2018-03-26 2022-09-19 에스케이하이닉스 주식회사 극저유전율스페이서를 구비한 반도체장치 및 그 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107105A (ja) * 1994-10-06 1996-04-23 Sony Corp シリコン系材料層のパターニング方法
JPH09205143A (ja) * 1996-01-25 1997-08-05 Sony Corp 接続孔の形成方法
JPH10144886A (ja) * 1996-09-11 1998-05-29 Toshiba Corp 半導体装置及びその製造方法
JPH10233448A (ja) * 1997-02-20 1998-09-02 Nec Corp 半導体装置及びその製造方法
JPH11163133A (ja) * 1997-11-26 1999-06-18 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JPH11163294A (ja) * 1997-09-26 1999-06-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11297828A (ja) * 1998-04-14 1999-10-29 Sony Corp 半導体装置およびその製造方法
JP2000100976A (ja) * 1998-09-21 2000-04-07 Matsushita Electronics Industry Corp 半導体メモリアレイ装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US5599745A (en) * 1995-06-07 1997-02-04 Micron Technology, Inc. Method to provide a void between adjacent conducting lines in a semiconductor device
US6180453B1 (en) * 1998-12-21 2001-01-30 Vanguard International Semiconductor Corporation Method to fabricate a DRAM cell with an area equal to five times the minimum used feature, squared
US6130151A (en) * 1999-05-07 2000-10-10 Taiwan Semiconductor Manufacturing Company Method of manufacturing air gap in multilevel interconnection
US6261942B1 (en) * 2000-01-24 2001-07-17 Chartered Semiconductor Manufacturing Ltd. Dual metal-oxide layer as air bridge

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107105A (ja) * 1994-10-06 1996-04-23 Sony Corp シリコン系材料層のパターニング方法
JPH09205143A (ja) * 1996-01-25 1997-08-05 Sony Corp 接続孔の形成方法
JPH10144886A (ja) * 1996-09-11 1998-05-29 Toshiba Corp 半導体装置及びその製造方法
JPH10233448A (ja) * 1997-02-20 1998-09-02 Nec Corp 半導体装置及びその製造方法
JPH11163294A (ja) * 1997-09-26 1999-06-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11163133A (ja) * 1997-11-26 1999-06-18 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JPH11297828A (ja) * 1998-04-14 1999-10-29 Sony Corp 半導体装置およびその製造方法
JP2000100976A (ja) * 1998-09-21 2000-04-07 Matsushita Electronics Industry Corp 半導体メモリアレイ装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806150B2 (en) * 2002-12-30 2004-10-19 Dongbu Electronics Co., Ltd. Methods of manufacturing semiconductor memory devices with epitaxial contact nodes
JP2012169640A (ja) * 2005-07-05 2012-09-06 Renesas Electronics Corp 半導体装置
JP2007234961A (ja) * 2006-03-02 2007-09-13 Fujitsu Ltd 半導体装置の製造方法
JP2009290240A (ja) * 2009-09-09 2009-12-10 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JP5084074B2 (ja) 2012-11-28
TW561576B (en) 2003-11-11
US20010023123A1 (en) 2001-09-20
US6362073B2 (en) 2002-03-26
KR20010063852A (ko) 2001-07-09

Similar Documents

Publication Publication Date Title
JP5084074B2 (ja) 半導体素子の自己整合コンタクト形成方法
KR100375218B1 (ko) 반사 방지막 및 자기정렬 콘택 기술을 사용하는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자
KR20020009188A (ko) 반도체 제조에서의 식각 방법
KR100440076B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR101004526B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100426492B1 (ko) 반도체소자의전하저장전극형성방법
CN113539971B (zh) 半导体结构及其形成方法
KR100431818B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR20010003046A (ko) 반도체 소자의 자기정합 콘택홀 형성방법
KR100440079B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100200308B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100451987B1 (ko) 반도체소자의 미세콘택 형성방법
KR100800131B1 (ko) 반도체소자의 제조방법
KR100256798B1 (ko) 반도체 소자의 자기정렬콘택 형성방법
KR100252901B1 (ko) 반도체소자 제조방법
KR100218731B1 (ko) 반도체 소자의 제조방법
TW434820B (en) Method for producing self-aligned contact hole
KR100400298B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR100258370B1 (ko) 반도체소자의 콘택방법
KR100256302B1 (ko) 반도체 기억소자의 제조 방법
KR100403951B1 (ko) 반도체장치의콘택홀형성방법
KR20020054634A (ko) 반도체 소자의 플러그 형성 방법
KR19980048596A (ko) 반도체 소자의 제조 방법
KR20030001178A (ko) 반도체 소자의 플러그 형성 방법
KR20010061115A (ko) 반도체소자의 콘택 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100405

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120904

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees