KR100403951B1 - 반도체장치의콘택홀형성방법 - Google Patents

반도체장치의콘택홀형성방법 Download PDF

Info

Publication number
KR100403951B1
KR100403951B1 KR1019960026484A KR19960026484A KR100403951B1 KR 100403951 B1 KR100403951 B1 KR 100403951B1 KR 1019960026484 A KR1019960026484 A KR 1019960026484A KR 19960026484 A KR19960026484 A KR 19960026484A KR 100403951 B1 KR100403951 B1 KR 100403951B1
Authority
KR
South Korea
Prior art keywords
film
mto
contact hole
forming
layer
Prior art date
Application number
KR1019960026484A
Other languages
English (en)
Other versions
KR980005649A (ko
Inventor
송일석
박현식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960026484A priority Critical patent/KR100403951B1/ko
Publication of KR980005649A publication Critical patent/KR980005649A/ko
Application granted granted Critical
Publication of KR100403951B1 publication Critical patent/KR100403951B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 장치에 있어서, 반도체 기판상에 형성된 접합층의 소정부위에 콘택되는 소정의 식각율을 갖는 희생막을 형성하는 단계; 전체구조 상부에 상기 희생막에 비해 식각율이 느린 층간 절연막을 형성하는 단계; 전하저장전극 콘텍 마스크를 사용하여 상기 희생막이 노출되도록 상기 층간 절연막을 선택식각하는 단계; 상기 층간 절연막의 선택식각에 의해 발생된 홈의 측벽에 상기 층간 절연막과 동일한 식각율을 갖는 절연막 스페이서를 형성하는 단계; 및 상기 희생막을 습식식각하여 콘택홀을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 콘택홀 형성방법에 관한 것으로, 상·하부 전도막간의 전기적 연결을 위한 콘택홀 형성 공정을 화학 용액을 이용한 습식식각에 의해 진행함으로써, 건식식각시 이온화된 가스의 충격(Bombardment)으로 인한 하부막의 어택을 제거하여 리플래쉬 시간(Refresh Time)이 감소 및 이에 따른 전력소모를 최소화할 수 있어 소자의 가치를 향상시킬 수 있는 효과가 있다.

Description

반도체 장치의 콘택홀 형성방법
본 발명은 상·하부 전도막간의 전기적 연결을 위한 반도체 장치의 콘택홀 형성방법에 관한 것으로, 특히 접합층의 손상을 방지하는 반도체 장치의 콘택홀 형성방법에 관한 것이다.
일반적으로, 반도체 제조 공정중 비트라인 또는 워드라인과 같은 연결선, 전하저장전극 및 금속배선 형성등 상·하부막간의 전기적 연결을 위해 소정의 콘택을 필요로 하게된다.
종래에는 반도체 소자가 점차 고집적화됨에 따라서 콘택홀 형성시 공정마진(Margin)이 점점 작아지고, 이에 따라 공정 마진 확보를 위하여 콘택홀은 특정한 가스를 두 전극사이에 넣고 강한 전장을 형성시키면 전기적인 충격에 의하여 가스가 이온화되어, 이 이온화된 가스의 강한 반응성에 의해 식각이 진행되는 건식식각을 이용하여 OSCON(Oxide Spacer CONtact hole ; 이하 OSCON이라 칭함)형태로 제조하거나, SOSCON(Sidewall Oxide Spacer CONtact hole ;이하 SOSCON이라 칭함)형태로 제조하였다.
그러나, 상기와 같이 종래 기술에 따라 콘택홀을 형성하게 될 경우, 상기 이온화된 가스의 충격(Bombardment)에 의해 최종적으로 콘택이 열리는 지역의 접합부분이 강한 어택(Attact)을 받게 되어, 저장능력을 나타내는 리프레시 시간(Refresh Time)이 짧아지게 되며, 이에 따라 많은 전력을 요구하게 되어 소자의 가치를 하락시키는 등의 문제점이 있었다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 접합층의 손상을 방지하여 반도체 장치의 특성을 향상시키는 반도체 장치의 콘택홀 형성방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 기판상에 형성된 접합층의 소정부위에 콘택되는 PSG막을 형성하는 단계; 전체구조 상부에 상기 PSG막에 비해 식각율이 느린 MTO막 및 BPSG막을 차례로 형성하는 단계; 전하저장전극 콘택 마스크를 사용하여 상기 PSG막이 노출되도록 상기 MTO막 및 BPSG막을 선택식각하는 단계; 상기 MTO막 및 BPSG막의 선택식각에 의해 발생된 홈의 측벽에 MTO막 스페이서를 형성하는 단계; 및 상기 PSG막을 습식식각하여 콘택홀을 형성하는 단계를 포함하는 반도체 장치의 콘택홀 형성방법을 제공한다.
이하, 첨부된 도면 제 1A도 내지 제 1D도를 참조하여 본 발명의 일실시예를 상세히 설명한다.
제 1A 도 내지 제 1D 도는 본 발명의 일실시예에 따른 반도체 장치의 콘택홀 형성 공정 단면도이다.
먼저, 제 1A 도는 실리콘 기판(10)상에 통상적인 트랜지스터 구조를 형성한 다음, 전체구조 상부에 PSG(Phosphorous Silicate Glass;이하 PSG 라 칭함)막(20)을 형성한 후, 소정의 마스크를 이용하여 후속 전하저장전극용 폴리실리콘막이 콘택될 접합층(60)에만 상기 PSG막(20)이 남도록 식각한 것을 도시한 것이다.
이어서, 제 1B 도는 전체구조 상부에 층간절연막으로 제1 MTO(Medium Temperature Oxide; 이하 MTO라 칭함)막(30)을 증착하고, 상기 제1 MTO막(30) 상부에 BPSG(40)을 증착한 후, 플로우(Flow)시켜 평탄화한 다음, 전하저장전극 콘택 마스크를 사용하여 하부의 PSG막(20)이 드러날때까지 상기 BPSG막(40)및 상기 제1 MTO막(30)을 식각한 것을 도시한 것이다.
이때 , 상기 MTO막 대신 LTO(Low Temperature Oxide)막, HTO(High Temperature Oxide)막 또는 TEOS(Tetraethoxysilane)막을 사용할 수 있다.
또한, 공정 마진에 여유를 주기 위하여 상기 전하저장전극 콘택 마스크의 DICD(Develope Inspection Critical Demension)를 크게 제작한다.
후속 공정에서 전하저장전극 콘택홀 형성 후, 전하저장전극용 폴리실리콘막을 증착할 때 상기 폴리실리콘막은 프로파일(Profile)을 따라 누적이 되므로 전하저장전극 콘택 마스크의 DICD(Develope Inspection Critical Demension)가 최종적으로 형성될 콘택홀의 FICD(Final Inspectlon Critlcal Demension)보다 커도 후속 공정에 영향은 없다.
계속해서, 제 IC 도는 전체구조 상부에 제2 MTO막(50)을 증착한 후, 하부의 PSG막(20)이 드러날때까지 마스크없이 비등방성 식각하여 상기 전하저장전극 콘택홀 측벽에 제2 MTO막 스페이서(50)를 형성한 것을 도시한 것이다.
마지막으로, 제 1D 도는 웨이퍼를 9 : 1 BOE(Buffered Oxide Etchant)에 담그어 상기 PSG막(20)을 제거한 것을 도시한 것으로, 상기 PSG막(20)의 식각율은 400Å/Sec로 상기 MTO막(30, 50)의 식각율인 30Å/Sec에 비해 13배정도 빠르므로, 상기 MTO막(30, 50)은 상기 PSG막(20)의 습식식각시 거의 식각되지 않는다.
이때, 9 : 1 BOE 대신 HF 용액이나, 7 : 1 BOE, 20 : 1 BOE를 사용할 수 있다.
상기와 같이 이루어지는 본 발명은 상 하부 전도막간의 전기적 연결을 위한 콘택홀 형성 공정을 화학 용액을 이용한 습식식각에 의해 진행함으로써, 건식식각시 이온화된 가스의 충격(Bombardment)으로 인한 하부막의 어택을 제거하여 리플래쉬 시간(Refresh Time)이 감소 및 이에 따른 전력소모를 최소화할 수 있어 소자의 가치를 향상시킬 수 있는 효과가 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
제 1A 도 내지 제 1D 도는 본 발명의 일실시예에 따른 반도체 장치의 콘택홀 형성 공정 단면도이다.
*도면의 주요부분에 대한 부호의 설명
10 : 실리콘 기판 20 : PSG막
30 : 제 MTO막 40 : BPSG막
50 : 제2 MTO막 스페이서 60 : 접합층

Claims (3)

  1. 반도체 기판상에 형성된 접합층의 소정부위에 콘택되는 PSG막을 형성하는 단계;
    전체구조 상부에 상기 PSG막에 비해 식각율이 느린 MTO막 및 BPSG막을 차례로 형성하는 단계;
    전하저장전극 콘택 마스크를 사용하여 상기 PSG막이 노출되도록 상기 MTO막 및 BPSG막을 선택식각하는 단계;
    상기 MTO막 및 BPSG막의 선택식각에 의해 발생된 홈의 측벽에 MTO막 스페이서를 형성하는 단계; 및
    상기 PSG막을 습식식각하여 콘택홀을 형성하는 단계
    를 포함하는 반도체 장치의 콘택홀 형성방법.
  2. 제 1 항에 있어서,
    상기 PSG막의 습식식각은 7:1, 9:1 또는 25 : l의 BOE 용액을 사용하여 진행하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 PSG막의 습식식각은 HF 용액을 사용하는 진행하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성방법.
KR1019960026484A 1996-06-29 1996-06-29 반도체장치의콘택홀형성방법 KR100403951B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960026484A KR100403951B1 (ko) 1996-06-29 1996-06-29 반도체장치의콘택홀형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960026484A KR100403951B1 (ko) 1996-06-29 1996-06-29 반도체장치의콘택홀형성방법

Publications (2)

Publication Number Publication Date
KR980005649A KR980005649A (ko) 1998-03-30
KR100403951B1 true KR100403951B1 (ko) 2004-01-13

Family

ID=37422573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026484A KR100403951B1 (ko) 1996-06-29 1996-06-29 반도체장치의콘택홀형성방법

Country Status (1)

Country Link
KR (1) KR100403951B1 (ko)

Also Published As

Publication number Publication date
KR980005649A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR20010063852A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100403951B1 (ko) 반도체장치의콘택홀형성방법
KR100244426B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR100431708B1 (ko) 반도체장치제조방법
KR100461335B1 (ko) 반도체 소자의 콘택 형성 방법
KR100312027B1 (ko) 반도체메모리소자의캐패시터형성방법
KR100624917B1 (ko) 반도체 소자의 제조 방법
KR20000025686A (ko) 반도체 소자의 콘택홀 형성방법
KR100691484B1 (ko) 반도체소자의 플러그 제조 방법
KR100800131B1 (ko) 반도체소자의 제조방법
KR100196525B1 (ko) 반도체 장치 제조 방법
KR100314737B1 (ko) 반도체소자의콘택홀스페이서형성방법
KR100853477B1 (ko) 반도체 소자 제조방법
KR100342828B1 (ko) 반도체 소자의 전하저장 전극 형성 방법
KR100248799B1 (ko) 반도체 소자의 금속 콘택 방법
KR100324934B1 (ko) 반도체 메모리 소자의 제조방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100431711B1 (ko) 반도체장치의전하저장전극형성방법
KR100505442B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20010003046A (ko) 반도체 소자의 자기정합 콘택홀 형성방법
KR100745057B1 (ko) 반도체 소자의 제조 방법
KR100443244B1 (ko) 자기정렬 콘택 형성방법
KR0166033B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100252901B1 (ko) 반도체소자 제조방법
KR100265828B1 (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee