KR100196525B1 - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR100196525B1
KR100196525B1 KR1019960024663A KR19960024663A KR100196525B1 KR 100196525 B1 KR100196525 B1 KR 100196525B1 KR 1019960024663 A KR1019960024663 A KR 1019960024663A KR 19960024663 A KR19960024663 A KR 19960024663A KR 100196525 B1 KR100196525 B1 KR 100196525B1
Authority
KR
South Korea
Prior art keywords
film
forming
insulating film
pattern
mask pattern
Prior art date
Application number
KR1019960024663A
Other languages
English (en)
Other versions
KR980005558A (ko
Inventor
김재영
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960024663A priority Critical patent/KR100196525B1/ko
Publication of KR980005558A publication Critical patent/KR980005558A/ko
Application granted granted Critical
Publication of KR100196525B1 publication Critical patent/KR100196525B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 기 형성된 접합층의 콘택부위가 오픈된 마스크 패턴을 형성하는 단계; 상기 마스크 패턴의 오픈 부위에 희생막을 형성하는 단계; 상기 마스크 패턴을 제거하는 단계; 전체구조 상부에 층간절연막을 형성하는 단계; 상기 희생막이 노출되도록 상기 층간절연막을 선택식각하는 단계; 상기 층간 절연막의 선택식각에 의해 발생된 홈의 측벽에 절연막 스페이서를 형성하는 단계; 및 상기 희생막을 습식제거하여 콘택홀을 형성하는 단계를 포함하여 이루어진 특징으로 하는 반도체 장치 제조 방법에 관한 것으로, 본 발명은 접합 부분이 콘택홀의 형성과정에서 플라즈마에 노출되는 것을 원천적으로 차단하기 때문에, 전하누출의 심화를 획기적으로 억제할 수 있어 소자의 특성을 향상시키는 효과가 있다.

Description

반도체 장치 제조 방법
제1a도 내지 제1h도는 본 발명의 일실시예에 따른 전하저장전극 콘택 홀 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
100 : 접합층 1 : 실리콘 기판
2 : 감광막 패턴 3a : 희생산화막 패턴
4, 5 : 감광막 패턴 6a : 산화막 스페이서
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 접합층의 손상을 방지하는 콘택 홀 형성 방법에 관한 것이다.
다이나믹 램(DRAM)의 전하저장전극 콘택 형성 방법을 예로들어 종래의 콘택 홀 형성 방법을 간단히 설명하면 다음과 같다.
먼저, 실리콘 기판 상에 트랜지스터 구조 및 비트라인을 각각 형성하는 소정의 하부공정을 거친 후, 층간절연막을 형성한다. 이어서, 층간절연막 상에 포토마스크 공정으로 전하저장전극 콘택 마스크인 감광막 패턴을 형성하고, 이를 식각장벽으로 층간절연막을 비등방성 식각방법인 건식식각 방법으로 식각하여 실리콘 기판에 형성된 접합층을 노출시킨다. 그리고, 콘택홀의 입구를 넓혀주기 위해 건식식각 이전에 습식식각을 실시한 다음 건식식각을 사용하기도 한다.
이렇듯, 접합층이 노출되는 시점에는 건식식각이 행하여지고 있기 때문에, 접합 부분이 식각 플라즈마에 노출됨으로써 데미지를 받고 있어, 다른 공정을 통해 이를 보상해준다 하더라도 원하는 특성을 완전히 회복시키기 힘들게 된다.
본 발명은 콘택홀 형성시 접합층의 손상을 방지하여 반도체 장치의 특성을 향상시키는 반도체 장치 제조 방법을 제공하는데 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 기 형성된 접합층의 콘택부위가 오픈된 마스크 패턴을 형성하는 단계; 상기 마스크 패턴의 오픈 부위에 희생막을 형성하는 단계; 상기 마스크 패턴을 제거하는 단계; 전체 구조 상부에 층간절연막을 형성하는 단계; 상기 희생막이 노출되도록 상기 층간절연막을 선택식각하는 단계; 상기 층간절연막의 선택식각에 의해 발생된 홈의 측벽에 절연막 스페이서를 형성하는 단계; 및 상기 희생막을 습식제거하여 콘택홀을 형성하는 단계를 포함하여 이루어진 특징으로 한다.
이하, 첨부된 도면 제1a도 내지 제1h도를 참조하여 본 발명의 일실시예를 상세히 설명한다.
본 발명은 반도체 장치의 동작 특성을 나타내는데 중요한 영향을 미치는 접합 부분이 콘택홀의 형성과정에서 플라즈마에 노출되는 것을 원천적으로 차단하기 위한 것으로, 접합 부위가 드러날 때에는 전혀 데미지를 주지않는 습식식각 방법을 사용하여 최종 콘택홀을 형성하고자 하였다.
제1a도 내지 제1h도는 본 발명의 일실시예에 따른 다이나믹 램의 전하저장전극 콘택 홀 형성 공정도이다.
먼저, 제1a도와 같이 트랜지스터 및 비트라인 형성등과 같은 소정의 하부공정을 거친후에, 전하저장전극용 콘택홀이 형성될 실리콘 기판(1)의 접합층(100)이 노출되도록 감광막 패턴(2)을 형성한다. 여기서, 감광막 패턴(2) 형성을 위한 베이크 공정시 그 온도에 의해 접합층이 손상받을 수 있으므로 100℃, 150℃, 200℃로 순차적으로 온도를 바꾸어서 가면서 감광막을 경화시켜야 한다.
이어서, 제1b도와 같이 감광막이 손상되지 않는 400℃ 이하의 저온에서 플라즈마를 이용하여 희생산화막(3)을 증착한다. 희생산화막(3)은 불소를 이용한 습식식각시 식각속도가 매우 빠른 PSG(Phosphorous Silicate Glass) 또는 O3-TEOS를 사용하는데, 이는 이후의 공정에서 명확히 밝혀지겠지만 층간산화막 보다 습식 식각률이 현저히 커야하기 때문이다.
이어서, 제1c도와 같이 감광막 패턴(2) 상부 표면이 노출되도록 희생산화막(3)을 비등방성 전면식각(마스크 작업없이 식각)한 후, 감광막 패턴(2)을 제거한다.
그러면, 도면에 도시된 바와 같이 전하저장전극 콘택 홀이 형성될 위치에는 원기둥 모양의 희생산화막 패턴(3a)이 형성된다.
이어서, 제1d도와 같이, 층간산화막(4)을 형성한 다음, 전하저장전극 콘택 마스크인 감광막 패턴(5)을 형성한다. 이때, 감광막이 오픈된 부위는 희생산화막 패턴(3a) 크기보다 약간 크게할 수 있다. 이때, 콘택홀의 최종 크기는 이미 하부공정에서 결정되어 있으므로 감광막 패턴(5)을 형성하기 위한 마스크 작업시 중첩 마진 확보를 넉넉하게 할 수 있다는 장점을 갖는다.
이어서, 제1e도와 같이 감광막 패턴(5)을 식각장벽으로 하여 층간절연막을 건식식각한다. 이때, 희생산화막 패턴(3a)은 어느정도 식각되는 것은 무방하나 모두 식각되지 않도록 식각타겟을 잡는다. 그리고, 감광막 패턴(5)을 제거한다.
이어서, 제1F도와 같이, 층간산화막이 식각되어 발생되는 홈의 측벽에 스페이서를 형성하기 위한 스페이서용 산화막(6)을 전체구조 상부에 형성한다.
이어서, 제1g도와 같이, 산화막(6)을 비등방성 전면식각하여 산화막 스페이서(6a)를 형성한다. 산화막 스페이서(6a)는 고집적 반도체 장치에서 발생할 수 있는 타전도막(비트라인)과의 쇼트를 방지하기 위해서이다. 그리고, 희생산화막과 식각선택비를 갖는 MTO 또는 BPSG 산화막을 사용한다.
그리고, 건식식각시 식각두께를 조절하여 실리콘 기판의 접합층(100)이 플라즈마에 노출되어서는 안된다.
이어서, 제1h도와 같이, 불소가 함유된 HF 또는 BOE와 같은 습식 용액을 이용하여 희생산화막 패턴(3a)를 제거한다. 이때, 층간절연막(3) 및 스페이서 산화막(5)보다 희생산화막 패턴(3a)은 식각률이 훨씬 빠르므로 층간절연막(3) 및 스페이서 산화막(5)의 손실에 의한 콘택홀 사이즈증가를 방지할 수 있다.
상기와 같이 이루어지는 본 발명은 접합 부분이 콘택홀의 형성과정에서 플라즈마에 노출되는 것을 원천적으로 차단하기 때문에, 전하누출의 심화를 획기적으로 억제할 수 있어 소자의 특성을 향상시키는 효과가 있다.
특히, 휘발성 반도체 기억소자인 다이나믹 램에서 그 특성을 대표하는 주요 인자중 하나인 리프레쉬 시간(Refresh Time)의 획기적인 증가를 가져온다. 그 결과 전력소모의 감소를 나타내고, 반도체 기억소자의 기억능력에 대한 신뢰성을 향상시키는 결과는 낳는다.

Claims (9)

  1. 반도체 장지 제조 방법에 있어서, 기 형성된 접합층의 콘택부위가 오픈된 마스크 패턴을 형성하는 단계; 상기 마스크 패턴의 오픈 부위에 희생막을 형성하는 단계; 상기 마스크 패턴을 제거하는 단계; 전체구조 상부에 층간절연막을 형성하는 단계; 상기 희생막이 노출되도록 상기 층간절연막을 선택식각하는 단계; 상기 층간절연막의 선택식각에 의해 발생된 홈의 측벽에 절연막 스페이서를 형성하는 단계; 및 상기 희생막을 습식제거하여 콘택홀을 형성하는 단계를 포함하여 이루어진 반도체 장치 제조 방법.
  2. 제1항에 있어서, 상기 마스크 패턴은 감광막 패턴인 것을 특징으로 하는 반도체 장치 제조 방법.
  3. 제2항에 있어서, 상기 감광막 패턴은 100℃, 150℃, 200℃로 순차적으로 온도를 바꾸어서 가면서 경화하여 형성하는 것을 특징으로 하는 반도체 장치 제조 방법.
  4. 제1항에 있어서, 상기 희생막은 상기 층간절연막 및 상기 스페이서 절연막 보다 습식식각률이 큰 산화막인 것을 특징으로 하는 반도체 장치 제조 방법.
  5. 제4항에 있어서, 상기 산화막은 감광막 패턴의 변형이 발생되지 않는 온도에서 형성하는 것을 특징으로 하는 반도체 장치 제조 방법.
  6. 제1항에 있어서, 상기 층간절연막은 BPSG막인 것을 특징으로 하는 반도체 장치 제조 방법.
  7. 제6항에 있어서, 상기 절연막 스페이서는 MTO나 BPSG인 것을 특징으로 하는 반도체 장치 제조 방법.
  8. 제7항에 있어서, 상기 희생막은 PSG막 또는 O3-TEOS막인 것을 특징으로 하는 반도체 장치 제조 방법.
  9. 제8항에 있어서, 상기 희생막의 습식 제거는 불소가 함유된 용액에서 이루어지는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1019960024663A 1996-06-27 1996-06-27 반도체 장치 제조 방법 KR100196525B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024663A KR100196525B1 (ko) 1996-06-27 1996-06-27 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024663A KR100196525B1 (ko) 1996-06-27 1996-06-27 반도체 장치 제조 방법

Publications (2)

Publication Number Publication Date
KR980005558A KR980005558A (ko) 1998-03-30
KR100196525B1 true KR100196525B1 (ko) 1999-06-15

Family

ID=19463990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024663A KR100196525B1 (ko) 1996-06-27 1996-06-27 반도체 장치 제조 방법

Country Status (1)

Country Link
KR (1) KR100196525B1 (ko)

Also Published As

Publication number Publication date
KR980005558A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
JPH10233392A (ja) 半導体装置の製造方法
KR100196525B1 (ko) 반도체 장치 제조 방법
KR100411232B1 (ko) 반도체 장치의 트랜지스터 제조방법
KR100324933B1 (ko) 반도체 소자의 자기정합 콘택홀 형성방법
KR100691484B1 (ko) 반도체소자의 플러그 제조 방법
KR100431708B1 (ko) 반도체장치제조방법
KR100218735B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100223930B1 (ko) 반도체 소자의 제조 방법
KR100324934B1 (ko) 반도체 메모리 소자의 제조방법
KR100396685B1 (ko) 반도체소자의배선및그제조방법
KR100399963B1 (ko) 반도체 장치의 전하저장전극 형성방법
KR100381030B1 (ko) 반도체 소자의 제조 방법
KR100490656B1 (ko) 반도체장치의커패시터전하저장전극형성방법
KR100268938B1 (ko) 반도체 메모리 장치의 제조방법
KR100388213B1 (ko) 반도체 소자의 저장전극 형성방법
KR100277883B1 (ko) 반도체 소자의 제조 방법
KR930009476B1 (ko) 반도체장치의 자기정렬 콘택 제조방법
KR100328824B1 (ko) 커패시터 제조방법
KR0140704B1 (ko) 반도체소자의 제조방법
KR100403951B1 (ko) 반도체장치의콘택홀형성방법
KR930009130B1 (ko) 메모리 셀 제조방법
KR100230737B1 (ko) 반도체 소자의 제조방법
KR100399966B1 (ko) 반도체 소자 제조방법
KR19980077340A (ko) 반도체소자의 저장전극 형성방법
KR19980037659A (ko) 반도체 소자의 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee