KR19980077340A - 반도체소자의 저장전극 형성방법 - Google Patents
반도체소자의 저장전극 형성방법 Download PDFInfo
- Publication number
- KR19980077340A KR19980077340A KR1019970014436A KR19970014436A KR19980077340A KR 19980077340 A KR19980077340 A KR 19980077340A KR 1019970014436 A KR1019970014436 A KR 1019970014436A KR 19970014436 A KR19970014436 A KR 19970014436A KR 19980077340 A KR19980077340 A KR 19980077340A
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- forming
- semiconductor device
- pattern
- intermediate layer
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 125000006850 spacer group Chemical group 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 7
- 238000004090 dissolution Methods 0.000 claims description 2
- 230000002401 inhibitory effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 7
- 238000001312 dry etching Methods 0.000 abstract description 3
- 238000001039 wet etching Methods 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 18
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 실린더형 저장전극이 저장전극 마스크 크기보다 크게 형성되는 것을 방지하는 방법에 있어서, 반도체기판 상부에 하부절연층을 형성하고, 습식 및 건식식각으로 저장전극 컨택홀을 형성한 후, 상기 저장전극 컨택홀을 매립하는 저장전극 컨택 플러그를 형성하고, 전체표면 상부에 중간층을 형성한 다음, 상기 컨택 플러그를 노출시키는 중간층 패턴을 형성하고, 상기 중간층 패턴 측벽에 제 2 도전층 스페이서를 형성하여 실린더형 저장전극의 크기를 최소화함으로써 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 생산성을 향상시키는 기술이다.
Description
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 특히 실린더형 저장전극의 크기를 최소화하여 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.
최근 반도체 제조기술이 발달함에 따라 반도체소자의 고집적화에 많은 노력을 기울이고 있다.
일반적으로, 종래기술은 실린더형 저장전극 형성공정시 저장전극 마스크를 이용하여 형성한 감광막 패턴보다 크게 형성됨으로써 그에 따른 소자의 고집적화를 어렵게 한다.
도 1a 내지 도 1f 는 종래기술에 따른 실린더형 저장전극 형성방법을 도시한 단면도이다.
먼저, 반도체기판(1) 상부에 하부절연막(2)을 형성한다. 이때, 상기 하부절연막(2)은 상기 반도체기판(1)에 소자분리절연막(도시안됨), 게이트전극(도시안됨) 및 비트라인(도시안됨)을 형성한다. 그리고, 비.피.에스.지.(Boro Phospho Silicate Glass, 이하 BPSG 라 함)와 같이 유동성이 우수한 절연물질로 평탄화시켜 형성한다.
그 후, 저장전극 마스크(도시안됨)를 이용한 식각공정으로 저장전극 컨택홀(3)을 형성한다.
그 다음, 상기 저장전극 컨택홀(3)을 매립하는 제 1 다결정실리콘막(4)을 형성한다.
그리고, 상기 제 1 다결정실리콘막(4) 상부에 중간층(5)과 감광막(6)을 순차적으로 형성한다. (도 1a)
그 다음에, 저장전극 마스크(도시안됨)를 이용한 노광 및 현상공정으로 감광막 패턴(6a)을 형성한다.
이때, 상기 저장전극 마스크는 단독형(island style)의 저장전극을 형성하기 위한 것이다. (도 1b)
그리고, 상기 감광막 패턴(6a)을 마스크로 사용하여 상기 중간층(5)과 제 1 다결정실리콘막(4)을 차례로 식각함으로써 중간층 패턴(5a)과 제 1 다결정실리콘막 패턴(4a)을 형성한다. (도 1c)
그 다음, 상기 감광막 패턴(6a)을 제거하고, 전체표면 상부에 제 2 다결정실리콘막(7)을 증착한다. (도 1d)
그리고, 상기 제 2 다결정실리콘막(7)을 이방성 식각하여 상기 중간층 패턴(5a) 및 제 1 다결정실리콘막 패턴(4a)의 측벽에 스페이서(7a)를 형성한다. (도 1e)
여기서, 상기 중간층 패턴(5a)을 제거하여 실린더형 저장전극을 형성한다.
이때, 상기 실린더형 저장전극은 저장전극 마스크 크기 LⅠ보다 넓은 SⅠ의 폭으로 형성된다. (도 1f)
상기한 바와 같이 종래기술에 따른 반도체소자의 저장전극 형성방법은, 저장전극 마스크 크기보다 더 큰 크기의 저장전극을 형성하여 반도체소자의 공정마진을 감소시킴으로써 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 저장전극 마스크의 크기로 저장전극을 형성하여 반도체소자의 공정마진을 향상시킴으로써 반도체소자의 고집적화를 가능하게 하는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1f 는 종래기술의 실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.
도 2a 내지 도 2h 는 본 발명의 실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1, 11 : 반도체기판2, 12 : 하부 절연막
3, 13 : 저장전극 컨택홀4, 14 : 제 1 다결정실리콘막
4a : 제 1 다결정실리콘막 패턴14a : 저장전극 컨택 플러그
5, 15 : 중간층6 : 감광막
5a : 중간층 패턴6a, 16 : 감광막 패턴
7, 17 : 제 2 다결정실리콘막7a, 17a : 제 2 다결정실리콘막 스페이서
LⅠ, LⅡ: 저장전극 마스크 패턴 크기
SⅠ, SⅡ: 실린더형 저장전극 패턴 크기
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은;
반도체기판 상부에 하부절연막을 형성하는 공정과;
상기 절연막을 습식 및 건식식각으로 저장전극 컨택홀을 형성하는 공정과;
상기 컨택홀을 매립하는 제 1 도전층을 증착하는 공정과;
상기 제 1 도전층을 전면식각하여 저장전극 컨택 플러그를 형성하는 공정과;
상기 반도체기판 상부에 중간층을 형성하는 공정과;
상기 중간층 상부에 감광막 패턴을 형성하는 공정과;
상기 감광막 패턴을 마스크로 하여 중간층을 식각함으로써 중간층 패턴을 형성하는 공정과;
상기 감광막 패턴을 제거하는 공정과;
상기 중간층 패턴 측벽에 제 2 도전층 스페이서를 형성하는 공정을 포함하는 것을 특징으로 한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 제 1 도전층으로 저장전극 컨택 플러그를 형성하고 이를 노출시키는 중간층 패턴을 형성한 다음, 상기 컨택 플러그에 접속되는 제 2 도전층 스페이서를 상기 중간층 패턴 측벽에 형성하고 상기 중간층 패턴을 제거함으로써 저장전극 마스크 크기의 실린더형 저장전극을 형성하여 반도체소자의 공정마진을 향상시키는 것이다.
이하, 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2h 는 본 발명의 실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 하부절연막(12)을 형성한다. 이때, 상기 하부절연막(12)은 상기 반도체기판(11)에 소자분리절연막(도시안됨), 게이트전극(도시안됨) 및 비트라인(도시안됨)을 형성하고 BPSG 와 같이 유동성이 우수한 절연물질로 평탄화시켜 형성한다.
그리고, 저장전극 마스크(도시안됨)를 이용한 식각공정으로 상기 하부절연막(12)을 식각하여 상기 반도체기판(11)의 예정된 부분을 노출시키는 저장전극 컨택홀(13)을 형성한다.
여기서, 상기 저장전극 컨택홀(13)은 단차피복성을 향상시키기 위해 습식 및 건식식각함으로써 Y 형으로 형성한다. (도 2a)
그 다음, 상기 저장전극 컨택홀(13)을 매립하는 제 1 다결정실리콘막(14)을 형성한다.
이때, 상기 제 1 다결정실리콘막(14)은 500 내지 2000 ℃ 정도의 온도에서 증착한다. (도 2b)
그리고, 상기 제 1 다결정실리콘막(14)을 전면식각하여 상기 저장전극 컨택홀(13) 내부에 저장전극 컨택 플러그(14a)를 형성한다.
이때, 상기 전면식각 공정은 상기 제 1 다결정실리콘막(14)과 하부절연막(12)의 식각선택비 차이를 이용하여 실시한다. (도 2c)
그 후, 전체표면 상부에 중간층(15)을 형성하여 평탄화한다.
이때, 상기 중간층(15)은 저장전극간의 절연능력이 우수한 산화막 계열의 절연물질로서, 저장전극의 형성후 제거되어 희생절연막이라 하기도 한다. (도 2d)
그 다음에, 상기 중간층(15) 상부에 저장전극 마스크를 이용한 노광 및 현상공정으로 감광막 패턴(16)을 형성한다.
이때, 상기 감광막 패턴(16)의 극성은 종래의 감광막 패턴과 극성을 다르게 하여 저장전극이 형성될 부분이 노출되는 홀형태(hole type)로 형성한다.
여기서, 상기 감광막 패턴(16)의 홀형태는 종래의 저장전극 마스크에 네가티브형 감광막을 사용하든가 포지티브형 감광막에 차광패턴의 극성이 다른 저장전극 마스크를 사용하여 형성한 것이다.
그리고, 상기 감광막 패턴(16)은 용해억제형, 화학증폭형의 광반응구조를 갖는 감광막을 사용하여 형성한다.
또한, 상기 노광공정은 365 내지 193 nm 정도의 파장을 갖는 광원을 이용하여 실시한다. (도 2e)
그 다음에, 상기 감광막 패턴(16)을 식각마스크로 하여 상기 중간층(15)을 식각한 후 상기 감광막 패턴(16)을 제거한다.
그리고, 전체표면 상부에 제 2 다결정실리콘막(17)을 증착하여 상기 컨택 플러그(14a), 즉 제 1 다결정실리콘막(14)에 접속시킨다.
이때, 상기 제 2 다결정실리콘막(17)은 500 내지 2000 ℃ 정도의 온도에서 증착시킨다. (도 2f)
그 후, 상기 제 2 다결정실리콘막(17)을 증착된 두께만큼 이방성 식각하여 제 2 다결정실리콘막 스페이서(17a)를 형성한다. (도 2g)
그리고, 상기 중간층(15)을 제거하여 저장전극 마스크 크기의 실린더형 저장전극을 형성한다.
여기서, SⅡ는 실린더형 저장전극 패턴의 크기를 도시하며, LⅡ는 감광막 패턴의 크기를 도시한 것으로, 상기 SⅡ와 LⅡ가 일치하여 반도체소자의 공정마진을 향상시킨다. (도 2h)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 저장전극 마스크 패턴을 이용한 노광 및 현상공정으로 저장전극이 형성될 부분을 노출시키는 홀형태의 감광막 패턴을 형성하고 이를 이용하여 실린더형 저장전극의 크기가 저장전극용 감광막 패턴의 크기와 같은 크기로 형성되게 함으로써, 공정마진을 향상시켜 반도체소자의 고집적화를 가능하게 하는 이점이 있다.
Claims (5)
- 반도체기판 상부에 하부절연막을 형성하는 공정과,상기 절연막을 식각하여 저장전극 컨택홀을 형성하는 공정과,상기 컨택홀을 매립하는 제 1 도전층으로 저장전극 컨택 플러그를 형성하는 공정과,상기 반도체기판 상부에 중간층을 형성하는 공정과,상기 중간층 상부에 상기 컨택 플러그를 노출시키는 감광막 패턴을 형성하는 공정과,상기 감광막 패턴을 마스크로 하여 중간층을 식각함으로써 중간층 패턴을 형성하는 공정과,상기 감광막 패턴을 제거하는 공정과,상기 중간층 패턴 측벽에 제 2 도전층 스페이서를 형성하는 공정과,상기 중간층 패턴을 제거하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
- 청구항 1 에 있어서,상기 중간층을 구성하는 물질은 산화막 계열의 절연막인 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
- 청구항 1 에 있어서,상기 감광막 패턴은 저장전극이 형성되는 부분을 노출시키는 감광막 패턴과 반대극성의 저장전극 노광마스크를 이용하여 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
- 청구항 1 에 있어서,상기 감광막 패턴은 용해억제형 또는 화학증폭형 감광막으로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
- 청구항 1 에 있어서.상기 제 1 도전층과 제 2 도전층은 500 내지 2000 ℃ 정도의 온도에서 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970014436A KR19980077340A (ko) | 1997-04-18 | 1997-04-18 | 반도체소자의 저장전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970014436A KR19980077340A (ko) | 1997-04-18 | 1997-04-18 | 반도체소자의 저장전극 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980077340A true KR19980077340A (ko) | 1998-11-16 |
Family
ID=65954913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970014436A KR19980077340A (ko) | 1997-04-18 | 1997-04-18 | 반도체소자의 저장전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980077340A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358064B1 (ko) * | 1999-06-30 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 전하저장전극 형성 방법 |
| KR100433093B1 (ko) * | 1999-12-31 | 2004-05-27 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
-
1997
- 1997-04-18 KR KR1019970014436A patent/KR19980077340A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358064B1 (ko) * | 1999-06-30 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 전하저장전극 형성 방법 |
| KR100433093B1 (ko) * | 1999-12-31 | 2004-05-27 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000042460A (ko) | 반도체소자의 비트라인 콘택 형성방법 | |
| KR100315034B1 (ko) | 반도체소자의제조방법 | |
| KR19980077340A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100252044B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR100597594B1 (ko) | 반도체 소자의 콘택플러그 형성방법 | |
| KR100451500B1 (ko) | 반도체소자의제조방법 | |
| KR100304946B1 (ko) | 반도체장치의제조방법 | |
| KR100317327B1 (ko) | 반도체 소자의 제조방법 | |
| US6867095B2 (en) | Method for the fabrication of a semiconductor device utilizing simultaneous formation of contact plugs | |
| KR100381030B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100244261B1 (ko) | 반도체 소자의 플러그 제조방법 | |
| KR100218735B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100277883B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100196525B1 (ko) | 반도체 장치 제조 방법 | |
| KR100413043B1 (ko) | 반도체 장치의 게이트 전극 형성 방법 | |
| KR100418921B1 (ko) | 반도체 소자의 제조방법 | |
| KR100370120B1 (ko) | 콘택 형성 방법 | |
| KR100785862B1 (ko) | 다마신법을 이용한 게이트 전극 및 측벽 스페이서 형성방법 | |
| KR20020006986A (ko) | 반도체 장치의 셀프 얼라인 콘택형성방법 | |
| KR20000044889A (ko) | 반도체 소자의 비트라인 플러그 형성 방법 | |
| KR20040070482A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20000043188A (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR20030000662A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20040007868A (ko) | 반도체 소자의 제조 방법 | |
| KR20000018660A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |