KR100744041B1 - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100744041B1
KR100744041B1 KR1020050068873A KR20050068873A KR100744041B1 KR 100744041 B1 KR100744041 B1 KR 100744041B1 KR 1020050068873 A KR1020050068873 A KR 1020050068873A KR 20050068873 A KR20050068873 A KR 20050068873A KR 100744041 B1 KR100744041 B1 KR 100744041B1
Authority
KR
South Korea
Prior art keywords
etching
recess
forming
spacer
recess pattern
Prior art date
Application number
KR1020050068873A
Other languages
English (en)
Other versions
KR20070014341A (ko
Inventor
조용태
황창연
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050068873A priority Critical patent/KR100744041B1/ko
Publication of KR20070014341A publication Critical patent/KR20070014341A/ko
Application granted granted Critical
Publication of KR100744041B1 publication Critical patent/KR100744041B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 리세스 패턴 탑부의 전계 집중을 방지하여 소자의 리프레시를 개선하는데 적합한 반도체 소자 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자 제조 방법은 반도체 기판 상의 소정 영역 상에 리세스 마스크를 형성하는 단계; 상기 리세스 마스크를 식각 마스크로 상기 반도체 기판을 일정 깊이 식각하여 홈을 형성하는 단계; 상기 홈을 포함하는 결과물의 프로파일을 따라 스페이서용 절연막을 형성하는 단계; 상기 홈을 식각하여 리세스 패턴을 형성하되, 상기 스페이서용 절연막을 식각하여 상기 리세스 패턴의 탑부에 스페이서를 형성하는 단계; 상기 스페이서를 제거하는 단계; 및 상기 리세스 패턴 상에 게이트를 형성하는 단계를 포함한다.
리세스 게이트, 첨점(Horn), 리프레시

Description

반도체 소자 제조 방법{METHOD FOR FORMING SEMICONDUCTOR DEVICE}
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자 제조 방법을 도시한 공정 단면도,
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 패드산화막
23 : 소자분리막 24a : 리세스 마스크
25 : 포토레지스트 패턴 26 : 스페이서용 절연막
R : 리세스 패턴
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 리세스 게 이트 형성 방법에 관한 것이다.
일반적으로 플래너(Planar) 게이트 형성 방법은 게이트를 평탄한 기판의 액티브 영역 상에 형성하는 방법으로 패턴 크기의 축소화에 의해 게이트 채널 길이가 점점 작아지고 이온 도핑 농도 증가에 따라 전계(Electric Field) 증가에 기인한 접합 누설에 의해 소자의 리프레시 특성을 확보하기가 어렵다.
이를 개선하기 위한 게이트 형성 방법으로, 반도체 소자가 ub-100㎚ 이하의 수준으로 고집적화됨에 따라 반도체 기판 내부에 형성된 리세스를 통하여 게이트를 형성한 리세스 채널을 갖는 트랜지스터 구조가 제안되었다.
이것은 트랜지스터의 채널이 형성될 영역에 리세스를 형성하여 유효 채널 길이를 증가시킴으로써, 소스와 드레인의 불순물들이 측면으로 확산되는 펀치 스루(Punch through) 효과를 개선하고 실질적으로 소스와 드레인 사이의 거리를 넓인다.
또한, 소스/드레인 접합과 채널 형성 영역이 높아진(Elevated) 구조로 형성되어 채널 도핑에 의한 접합 누설(Junction Leakage)을 최소화할 수 있어 궁국적으로는 반도체 소자의 고집적화에 도움을 준다.
따라서, 리세스 게이트 공정을 적용하여 채널 길이 증가 및 이온 도핑 농도 감소가 가능하여 소자의 리프레시 특성이 크게 개선된다.
하지만, 리세스 게이트 식각시 소자분리막의 하단부 측면에 리세스 게이트의 첨점이 발생하고, 첨점에 전계 집중이 발생하여 소자의 특성을 저하시키는 문제가 발생하였다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(11)의 소정 영역에 STI(Shallow Trench Isolation) 방법으로 소자분리막(13)을 형성한다. 이 때, 반도체 기판(11)에 잔류하는 패드산화막(12)은 소자분리 공정시 식각 패드용으로 사용했던 막이다.
다음으로, 반도체 기판(11) 상에 리세스 마스크용 전도막을 형성한다. 이 때, 리세스 마스크용 전도막(14)은 일반적으로 폴리실리콘막을 사용하며 700Å∼900Å의 두께로 증착한다.
이어서, 리세스 마스크용 전도막(14) 상부에 포토레지스트를 도포하고, 노광 및 현상 공정을 진행하여 리세스 채널 형성을 위한 포토레지스트 패턴(15)을 형성한다.
도 1b에 도시된 바와 같이, 포토레지스트 패턴(15)을 식각마스크로 패드산화막(12)이 드러나는 타겟으로 리세스 마스크용 전도막(14)을 플라즈마 식각하여 리세스 마스크(14a)를 형성한다.
더 자세히는, TCP/ICP 타입의 플라즈마 소스하에서 먼저 클로린(Chlorine)계 플라즈마에 소스/바이어스 파워를 인가하여 리세스 마스크용 전도막(14)을 식각한다.
도 1c에 도시된 바와 같이, O2 플라즈마 스트립 공정을 진행하여 포토레지스트 패턴(15)을 스트립하고, 세정을 실시한다.
도 1d에 도시된 바와 같이, 리세스 마스크(14a)를 식각마스크로 패드산화막(12) 및 반도체 기판(11)의 소정 영역을 선택적으로 식각하여 리세스 패턴(R)을 형성한다.
더 자세히는, 클로린(Chlorine)계 플라즈마에 브롬(Bromine)계 플라즈마를 첨가한 플라즈마에 소스/바이어스 파워를 인가하여 반도체 기판(11)을 식각하여 리세스 패턴(R)을 형성한다.
이어서, 식각 잔유물을 제거하기 위해, 불산 용액(HF) 또는 BOE 용액을 이용한 습식 세정 공정을 실시하여 패드 산화막(12)을 제거한다.
그러나, 상술한 바와 같이, 채널 길이 증가 및 이온 도핑 농도 감소가 가능하여 소자의 리프레시 특성이 크게 개선되는 리세스 게이트 형성시에는 반도체 소자에서 초 미세 패턴화 되는 과정에서 3-디멘젼 리세스 게이트 패턴을 형성할 수 있는 사이즈의 감소로, 도 1c에서와 같은 플라즈마 식각에서 리세스 패턴 바텀부의 프로파일을 평평하게(Flat) 하기 위하여 낮은 폴리머 발생 공정(Low Polymer Generation Process)을 구현함으로써 버티컬한 프로파일을 구현할 수 있다.
하지만, 도 1e를 참조하면 일반적인 리세스 게이트(왼쪽) 또는 플라스크형 리세스 게이트(오른쪽) 형성시 기판 탑부에 첨점(도시하지 않음)이 형성되며, 이와 같은 첨점은 플라즈마 식각 조건 변경에 대해 개선이 쉽지 않고, 이로 인하여 첨점이 스트레스 집중 포인트가 되어 새로운 누설 소스로 작용하여 장치의 제조 수율 저하와 같은 문제로 DRAM 생산에 어려움을 겪게 된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 리세스 패턴 탑부의 전계 집중을 방지하여 소자의 리프레시를 개선하는데 적합한 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자 제조 방법은 반도체 기판 상의 소정 영역 상에 리세스 마스크를 형성하는 단계, 상기 리세스 마스크를 식각 마스크로 상기 반도체 기판을 일정 깊이 식각하여 홈을 형성하는 단계, 상기 홈을 포함하는 결과물의 프로파일을 따라 스페이서용 절연막을 형성하는 단계, 상기 홈을 식각하여 리세스 패턴을 형성하되, 상기 스페이서용 절연막을 식각하여 상기 리세스 패턴의 탑부에 스페이서를 형성하는 단계, 상기 스페이서를 제거하는 단계, 및 상기 리세스 패턴 상에 게이트를 형성하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(21)의 소정 영역에 STI(Shallow Trench Isolation) 방법으로 소자분리막(23)을 형성한다. 이 때, 반도체 기판(21)에 잔류하는 패드산화막(22)은 소자분리 공정시 식각 패드용으로 사용했던 막이다.
이어서, 반도체 기판(21) 상에 리세스 마스크용 전도막을 형성한다. 이 때, 리세스 마스크용 전도막은 일반적으로 폴리실리콘막을 사용하며 700Å∼900Å의 두께로 증착한다.
이어서, 리세스 마스크용 전도막 상부에 포토레지스트를 도포하고, 노광 및 현상 공정을 진행하여 리세스 채널 형성을 위한 포토레지스트 패턴(25)을 형성한다.
다음으로, 포토레지스트 패턴(25)을 식각마스크로 리세스 마스크용 전도막을 식각하여 리세스 마스크(24)를 형성한다.
더 자세히는, TCP/ICP 타입의 플라즈마 소스하에서 먼저 클로린계 플라즈마에 소스/바이어스 파워를 인가하여 리세스 마스크용 전도막을 식각한다.
한편, 리세스 마스크(24) 식각시 패드산화막(22)에서 식각을 정지 하지 않고, 반도체 기판(21)을 100Å∼300Å 두께 식각하여 홈(H)을 형성한다.
도 2b에 도시된 바와 같이, O2 플라즈마 스트립 공정을 진행하여 포토레지스트 패턴(25)을 스트립하고, 세정을 실시한다.
이어서, 홈(H)이 형성된 반도체 기판(21)을 포함하는 결과물의 프로파일을 따라 스페이서용 절연막(26)을 형성한다. 이 때, 스페이서용 절연막(26)은 열산화막(Thermal Oxide)을 사용하며 50Å∼200Å의 두께로 형성한다.
도 2c에 도시된 바와 같이, MERIE 타입의 플라즈마 소스하에서 클로린계 플라즈마를 실선 방향으로 소스/바이어스 파워를 인가하여 스페이서용 절연막(26)을 식각한다. 계속해서, 클로린계 플라즈마에 브롬계 플라즈마를 첨가하여 실선 방향으로 소스/바이어스 파워를 인가하여 반도체 기판(21)을 식각한다.
더 자세히는, MERIE 타입 플라즈마소스하에서 고밀도플라즈마소스를 30mT∼100mT의 압력, 300Ｗ∼500Ｗ의 인가전력으로 플로린계 플라즈마를 사용하여 식각하는데, 플로린계 플라즈마는 CxFx : CHFx를 1:1∼1:2의 비율로 혼합하고, 반응 가스를 첨가하여 상기 스페이서용 절연막(26)을 식각한다.
계속해서, 스페이서용 절연막(26a)을 식각한 후, 홈(H)을 식각하여 리세스 패턴을 형성하기 위해 TCP/ICP 타입의 고밀도플라즈마 소스를 10mT∼30mT의 압력, 1000Ｗ∼1500Ｗ의 인가 전력, 200Ｗ∼400Ｗ의 바이어스 전력을 주입하고, 클로린계 플라즈마로 Cl2 가스를 30sccm∼100sccm으로 플로우하는 리세스 식각 공정을 진행하여 리세스 패턴을 형성한다.
계속해서, 리세스 패턴(R)의 바텀부를 평탄하게 하기 위해 O2 플라즈마 처리 식각 단계를 더 포함하는데 이는 110℃∼200℃의 온도에서 O2/N2/He 가스를 100:5:70으로 하여 등방성 식각을 진행한다.
도 2d에 도시된 바와 같이, 반도체 기판(21)의 소정 깊이를 식각하여 리세스 패턴(R)이 형성하였고, 이 때 리세스 패턴(R1)의 탑부 양측면에 스페이서(26a)가 형성되어 있음을 알 수 있다.
이 때, 스페이서(26a)가 리세스 패턴(R)의 탑부 양측면에 형성되어, 리세스 패턴(R)의 양 상단부가 뾰족하게 형성되어 전계가 집중되는 현상을 완화시킬수 있다.
도 2e와 도 2f에 도시된 바와 같이, 불산(HF) 용액을 사용한 등방성 습식 식각을 실시하여 스페이서(26a) 및 패드산화막(22)을 제거하고 리세스 패턴 공정을 마친다. 한편, 게이트 채널 길이 확장을 위해, 플라스크형 리세스 패턴(도 2f의 'R') 형성 공정을 더 진행하기도 한다.
이 때, 플라스크형 리세스 패턴을 형성하기 위한 다른 방법으로, 반도체 기판(21)의 일정 깊이를 식각하여 버티컬한 제 1 리세스(도면부호 나타내지 않음)를 형성한 후 인시튜(in situ) 또는 액시튜(ex situ)로 등방성 식각(isotropic etch)를 실시하여 제 2 리세스(도면부호 나타내지 않음)를 형성한다. 이때, 등방성 식각은 플라즈마(Plasma) 방식이 ICP(Inductively Coupled Plasma) 또는 TCP(Transformer Coupled Plasma)인 챔버에서 실시하고, CF4, O2, He 및 Ar의 그룹으로부터 선택된 어느 하나 또는 적어도 두 개가 혼합된 가스를 사용한다.
또한, 압력(Pressure)은 20mT∼50 mT, 소스전압(Source Power)은 400W∼1300W, 바이어스전압(Bias Power)은 0W~10W로 약하게 유지하여, 최대한 등방성 특성을 증가시켜서 제 2 리세스 바닥의 반도체 기판(21)만 선택적으로, 등방성 식각이 진행됨으로써, 플라스크 모양이 형성 되도록 한다.
한편, 플라스크형 리세스 패턴은 향후 T70 pNOVA 벌브 리세스 및 T66 TIVA 베이스에 적용할 수 있다.
도면에 도시되지는 않았지만, 후속 공정으로 리세스 패턴을 포함한 전면에 게이트 산화막을 성장시키고, 게이트 산화막 상에 게이트 전도막을 형성한 후 게이트 패터닝을 실시하여 리세스 패턴 상에 게이트가 형성된 리세스 게이트 공정을 진행한다.
상술한 바와 같이, 리세스 패턴 탑부 전계가 집중되는 포인트를 방지하는 스페이서를 형성함으로써, 리세스 패턴 식각시 일반 리세스 게이트 및 플라스크 리세스 게이트 패턴시에 리세스 패턴의 양측부가 라운드형으로 형성할 수 있게 되어, 스트레스 집중 포인트가 사라지고, 리세스 게이트의 채널 길이 증가 및 이온 도핑 농도 감소와 같은 효과를 얻는 것이 가능하여, 소자의 리프레시 특성이 크게 개선되어, 소자 제조시 수율이 향상되고, 제조 단가를 감소시킬 수 있으며 비트 크로스가 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 리세스 패턴 탑부에 스페이서를 형성하여 스트레스 집중을 받는 전계 영역을 완화시켜 리세스 패턴의 채널 길이 증가 및 이온 도핑 농도 감소를 얻는 것이 가능하여 소자의 리프레시 특성이 개선되는 효과를 얻을수 있다.
또한, 본 발명은 디자인 룰 확보, 공정 마진의 극대화를 구현할 수 있으므로 로직 회로를 포함한 반도체 소자의 고집적화, 수율 향상, 생산 단가를 낮출 수 있는 효과 있다.

Claims (11)

  1. 반도체 기판 상의 소정 영역 상에 리세스 마스크를 형성하는 단계;
    상기 리세스 마스크를 식각 마스크로 상기 반도체 기판을 일정 깊이 식각하여 홈을 형성하는 단계;
    상기 홈을 포함하는 결과물의 프로파일을 따라 스페이서용 절연막을 형성하는 단계;
    상기 홈을 식각하여 리세스 패턴을 형성하되, 상기 스페이서용 절연막을 식각하여 상기 리세스 패턴의 탑부에 스페이서를 형성하는 단계;
    상기 스페이서를 제거하는 단계; 및
    상기 리세스 패턴 상에 게이트를 형성하는 단계
    를 포함하는 반도체 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 홈을 식각하여 리세스 패턴을 형성하되, 상기 스페이서용 절연막을 식각하여 상기 리세스 패턴의 탑부에 스페이서를 형성하는 단계는,
    MERIE 타입 플라즈마소스하에서 고밀도플라즈마소스를 30mT∼100mT의 압력, 300Ｗ∼500Ｗ의 인가전력으로 플로린계 플라즈마를 사용하는 반도체 소자 제조 방법.
  3. 제 2 항에 있어서,
    상기 플로린계 플라즈마는 CxFx : CHFx를 1:1∼1:2의 비율로 혼합하고, 반응 가스를 첨가하여 상기 스페이서용 절연막을 식각하는 반도체 소자 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 홈을 식각하여 리세스 패턴을 형성하되, 상기 스페이서용 절연막을 식각하여 상기 리세스 패턴의 탑부에 스페이서를 형성하는 단계는,
    TCP/ICP 타입의 고밀도플라즈마 소스를 10mT∼30mT의 압력, 1000Ｗ∼1500Ｗ의 인가 전력, 200Ｗ∼400Ｗ의 바이어스 전력으로 진행하는 반도체 소자 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 홈을 식각하여 리세스 패턴을 형성하되, 상기 스페이서용 절연막을 식각하여 상기 리세스 패턴의 탑부에 스페이서를 형성하는 단계는,
    클로린계 플라즈마로 Cl2 가스를 30sccm∼100sccm으로 플로우하여 상기 홈을 식각하여 리세스 패턴을 형성하는 반도체 소자 제조 방법.
  6. 제 1 항에 있어서,
    상기 홈을 식각하여 리세스 패턴을 형성하되, 상기 스페이서용 절연막을 식각하여 상기 리세스 패턴의 탑부에 스페이서를 형성하는 단계는,
    O2 플라즈마 처리 식각 단계를 포함하는 반도체 소자 제조 방법.
  7. 제 6 항에 있어서,
    상기 O2 플라즈마 처리 식각은,
    110℃∼200℃의 온도에서 O2/N2/He 가스를 100:5:70으로 하여 등방성 식각을 진행하여 상기 리세스 패턴의 바텀부를 플라스크 형태로 형성하는 반도체 소자 제조 방법.
  8. 제 1 항에 있어서,
    상기 홈은 상기 반도체 기판을 표면으로부터 100Å∼300Å 식각하여 형성하는 반도체 소자 제조 방법.
  9. 제 1 항에 있어서,
    상기 스페이서용 절연막은 열산화막(Thermal Oxide)를 50Å∼200Å 두께로 형성하는 반도체 소자 제조 방법.
  10. 제 1 항에 있어서,
    상기 스페이서를 제거하는 단계는,
    불산 용액을 이용하는 습식 식각으로 진행하는 반도체 소자 제조 방법.
  11. 제 1 항에 있어서,
    상기 리세스 마스크는 패드산화막을 포함하는 반도체 소자 제조 방법.
KR1020050068873A 2005-07-28 2005-07-28 반도체 소자 제조 방법 KR100744041B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050068873A KR100744041B1 (ko) 2005-07-28 2005-07-28 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050068873A KR100744041B1 (ko) 2005-07-28 2005-07-28 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20070014341A KR20070014341A (ko) 2007-02-01
KR100744041B1 true KR100744041B1 (ko) 2007-07-30

Family

ID=38080133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050068873A KR100744041B1 (ko) 2005-07-28 2005-07-28 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR100744041B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426274B2 (en) 2009-09-03 2013-04-23 Samsung Electronics Co., Ltd. Method of forming recess and method of manufacturing semiconductor device having the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744658B1 (ko) 2005-11-29 2007-08-01 주식회사 하이닉스반도체 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100853485B1 (ko) 2007-03-19 2008-08-21 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050011376A (ko) * 2003-07-23 2005-01-29 삼성전자주식회사 리세스 게이트 트랜지스터 구조 및 그에 따른 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050011376A (ko) * 2003-07-23 2005-01-29 삼성전자주식회사 리세스 게이트 트랜지스터 구조 및 그에 따른 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426274B2 (en) 2009-09-03 2013-04-23 Samsung Electronics Co., Ltd. Method of forming recess and method of manufacturing semiconductor device having the same

Also Published As

Publication number Publication date
KR20070014341A (ko) 2007-02-01

Similar Documents

Publication Publication Date Title
KR100869359B1 (ko) 반도체 소자의 리세스 게이트 제조 방법
KR100744658B1 (ko) 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100628378B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100753083B1 (ko) 반도체소자의 리세스채널 형성 방법
KR100744041B1 (ko) 반도체 소자 제조 방법
KR100799101B1 (ko) 핀 트랜지스터 제조 방법
US20080160698A1 (en) Method for fabricating a semiconductor device
US20110068391A1 (en) Semiconductor device and process for producing the same
KR100780618B1 (ko) 반도체 소자의 제조 방법
JPS63197375A (ja) Ｍｏｓ型半導体装置及びその製造方法
TW200903654A (en) Method of forming a gate oxide layer
KR20070003136A (ko) 리세스게이트를 구비한 반도체소자 및 그의 제조 방법
KR100672771B1 (ko) 반도체 소자 제조 방법
KR101003489B1 (ko) 리세스 게이트를 갖는 매몰 채널형 트랜지스터의 제조 방법
KR20070047042A (ko) 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100912960B1 (ko) 리세스채널을 갖는 트랜지스터 및 그의 제조 방법
US20090035916A1 (en) Method for manufacturing semiconductor device having fin gate
KR100939112B1 (ko) 다면 채널을 갖는 트랜지스터 및 그 형성방법
KR20070016630A (ko) 반도체 소자의 제조방법
KR20100005609A (ko) 리세스 게이트를 갖는 반도체 장치 제조 방법
KR101062818B1 (ko) 반도체 소자 제조 방법
KR100825028B1 (ko) 리세스 게이트를 갖는 반도체 소자 제조방법
KR100598174B1 (ko) 반도체 소자의 제조 방법
KR100792355B1 (ko) 탑라운드 리세스 패턴을 갖는 반도체 소자의 제조방법
KR101024754B1 (ko) 반도체 소자 및 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee