CN111180330A - 基板处理方法、基板处理装置以及存储介质 - Google Patents

基板处理方法、基板处理装置以及存储介质 Download PDF

Info

Publication number
CN111180330A
CN111180330A CN201911089883.7A CN201911089883A CN111180330A CN 111180330 A CN111180330 A CN 111180330A CN 201911089883 A CN201911089883 A CN 201911089883A CN 111180330 A CN111180330 A CN 111180330A
Authority
CN
China
Prior art keywords
substrate
etching
silicon
concentration
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911089883.7A
Other languages
English (en)
Other versions
CN111180330B (zh
Inventor
稻田尊士
百武宏展
河野央
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111180330A publication Critical patent/CN111180330A/zh
Application granted granted Critical
Publication of CN111180330B publication Critical patent/CN111180330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H01L21/67781—Batch transfer of wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

本发明提供一种即使是高层叠有氮化硅膜和氧化硅膜的基板也能够高精度地蚀刻氮化硅膜的基板处理方法、基板处理装置以及存储介质。本公开的一个方式的基板处理方法包括通过磷酸处理液对形成有氧化硅膜和氮化硅膜的基板进行蚀刻的蚀刻工序。在蚀刻工序中，在从开始时间点起到经过第一时间间隔为止的期间，使磷酸处理液中的硅浓度为蚀刻氧化硅膜的第一硅浓度。

Description

基板处理方法、基板处理装置以及存储介质
技术领域
本公开的实施方式涉及一种基板处理方法、基板处理装置以及存储介质。
背景技术
以往，已知在基板处理装置中通过使基板浸渍于磷酸处理液中来进行选择性地蚀刻层叠于基板上的氮化硅膜(SiN)和氧化硅膜(SiO2)中的氮化硅膜的蚀刻处理(参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2013-232593号公报
发明内容
发明要解决的问题
本公开提供一种即使是高层叠有氮化硅膜和氧化硅膜的基板也能够高精度地蚀刻氮化硅膜的技术。
用于解决问题的方案
本公开的一个方式的基板处理方法包括通过磷酸处理液对形成有氧化硅膜和氮化硅膜的基板进行蚀刻的蚀刻工序。所述蚀刻工序在从开始时间点起到经过第一时间间隔为止的期间，使所述磷酸处理液中的硅浓度为蚀刻所述氧化硅膜的第一硅浓度。
发明的效果
根据本公开，即使是高层叠有氮化硅膜和氧化硅膜的基板，也能够高精度地蚀刻氮化硅膜。
附图说明
图1是实施方式所涉及的基板处理装置的概要俯视图。
图2是表示实施方式所涉及的蚀刻用的处理槽的结构的概要框图。
图3A是表示进行蚀刻处理之前的基板的截面的概要图。
图3B是表示蚀刻处理进展的基板的状态的概要图。
图3C是表示蚀刻处理进一步进展的基板的状态的概要图。
图3D是表示蚀刻处理结束的基板的状态的概要图。
图4是表示实施方式所涉及的蚀刻处理中的、蚀刻液中的硅浓度和蚀刻液的温度的推移的图。
图5是表示氧化硅膜和硅氧化物的蚀刻处理中的、蚀刻液中的硅浓度与蚀刻速率的关系的一例的图。
图6是表示蚀刻液中的硅浓度为第二浓度的情况下的氧化硅膜的膜厚度的推移的一例的图。
图7是用于说明实施方式所涉及的基板处理装置中的蚀刻处理的图。
图8是表示实施方式的变形例1所涉及的蚀刻处理中的、蚀刻液中的硅浓度和蚀刻液的温度的推移的图。
图9是表示实施方式的变形例2所涉及的蚀刻处理中的、蚀刻液中的硅浓度和蚀刻液的温度的推移的图。
图10是表示实施方式的变形例3所涉及的蚀刻处理中的、蚀刻液中的硅浓度和蚀刻液的温度的推移的图。
图11是表示实施方式的变形例4所涉及的蚀刻处理中的、蚀刻液中的硅浓度和蚀刻液的温度的推移的图。
图12是用于说明实施方式的变形例5所涉及的基板处理装置中的蚀刻处理的图。
图13是用于说明实施方式的变形例6所涉及的基板处理装置中的蚀刻处理的图。
图14是用于说明实施方式的变形例7所涉及的基板处理装置中的蚀刻处理的图。
图15是表示实施方式所涉及的蚀刻处理的处理过程的流程图。
具体实施方式
下面参照附图来详细地说明本申请公开的基板处理方法、基板处理装置以及存储介质的实施方式。此外，不是通过下面示出的实施方式来限定本公开。另外，需要留意的是，附图是示意性的，有时各要素的尺寸的关系、各要素的比率等与实际不同。并且，在各个附图间有时也包括有彼此的尺寸的关系、比率不同的部分。
以往，已知在基板处理装置中通过使基板浸渍于磷酸处理液中来进行选择性地蚀刻层叠于基板上的氮化硅膜(SiN)和氧化硅膜(SiO2)中的氮化硅膜的蚀刻处理。
然而，当在氮化硅膜和氧化硅膜多层层叠的(下面也称为“高层叠”。)基板中选择性地蚀刻氮化硅膜的情况下，将被蚀刻的氮化硅膜的成分排出至基板之外的路径变长。因此，有可能使进入到在氧化硅膜之间形成的间隙中的磷酸处理液中的硅浓度变高而在氧化硅膜上沉积硅氧化物。
因此，期待即使是高层叠有氮化硅膜和氧化硅膜的基板也能够高精度地蚀刻氮化硅膜。
<基板处理装置的结构>
首先，参照图1对实施方式所涉及的基板处理装置1的结构进行说明。图1是基板处理装置1的概要俯视图。此外，在下面，为了使位置关系清楚，对彼此正交的X轴、Y轴以及Z轴进行规定，并将Z轴正方向设为铅垂朝上方向。
如图1所示，实施方式所涉及的基板处理装置1具有承载件(carrier)搬入搬出部2、基板组形成部3、基板组载置部4、基板组搬送部5、基板组处理部6以及控制部100。
承载件搬入搬出部2进行以水平姿势上下排列地收容了多张(例如25张)基板(硅晶圆)8的承载件9的搬入和搬出。
在承载件搬入搬出部2设置有：承载件台10，其用于载置多个承载件9；承载件搬送机构11，其用于进行承载件9的搬送；承载件存储部(carrier stock)12、13，其用于暂时保管承载件9；以及承载件载置台14，其用于载置承载件9。
承载件搬入搬出部2使用承载件搬送机构11将被从外部搬入承载件台10的承载件9向承载件存储部12、承载件载置台14搬送。即，承载件搬入搬出部2将收容有在基板组处理部6中进行处理前的多张基板8的承载件9向承载件存储部12、承载件载置台14搬送。
承载件存储部12暂时保管收容有在基板组处理部6中进行处理前的多张基板8的承载件9。
通过后述的基板搬送机构15从被搬送至承载件载置台14并收容有在基板组处理部6中进行处理之前的多张基板8的承载件9搬出多张基板8。另外，从基板搬送机构15向被载置于承载件载置台14且没有收容基板8的承载件9搬入在基板组处理部6中处理后的多张基板8。
承载件搬入搬出部2使用承载件搬送机构11向承载件存储部13、承载件台10搬送被载置于承载件载置台14并收容有在基板组处理部6中处理后的多张基板8的承载件9。
承载件存储部13暂时保管在基板组处理部6中处理后的多张基板8。向外部搬出被搬送至承载件台10的承载件9。
在基板组形成部3中设置有搬送多张(例如25张)基板8的基板搬送机构15。基板组形成部3利用基板搬送机构15进行两次多张(例如25张)基板8的搬送，形成包括多张(例如50张)基板8的基板组。
基板组形成部3使用基板搬送机构15从被载置于承载件载置台14的承载件9向基板组载置部4搬送多张基板8，并将多张基板8载置于基板组载置部4，由此形成基板组。
形成基板组的多张基板8被由基板组处理部6同时处理。在形成基板组时，既可以以使在多张基板8的表面上形成有图案的面彼此相向的方式形成基板组，另外，也可以以使在基板8的表面上形成有图案的面全部朝向一个方向的方式形成基板组。
另外，基板组形成部3使用基板搬送机构15从在基板组处理部6中进行了处理并被载置于基板组载置部4的基板组中将多张基板8向承载件9搬送。
基板搬送机构15具有用于支承处理前的多张基板8的处理前基板支承部(未图示)和用于支承处理后的多张基板8的处理后基板支承部(未图示)这两种基板支承部来作为用于支承多张基板8的基板支承部。由此，能够防止附着于处理前的基板8等的微粒等转附到处理后的多张基板8等。
基板搬送机构15在多张基板8的搬送中途使多张基板8的姿势从水平姿势变更为垂直姿势和从垂直姿势变更为水平姿势。
基板组载置部4将通过基板组搬送部5在基板组形成部3与基板组处理部6之间搬送的基板组暂时载置(待机)于基板组载置台16。在基板组载置部4中设置有搬入侧基板组载置台17和搬出侧基板组载置台18。
在搬入侧基板组载置台17中载置处理前的基板组。在搬出侧基板组载置台18中载置处理后的基板组。1个基板组的量的多张基板8以垂直姿势前后排列地载置于搬入侧基板组载置台17和搬出侧基板组载置台18。
基板组搬送部5在基板组载置部4与基板组处理部6之间、基板组处理部6的内部间进行基板组的搬送。在基板组搬送部5中设置有进行基板组的搬送的基板组搬送机构19。
基板组搬送机构19具有：轨道20，其沿着基板组载置部4和基板组处理部6配置；以及移动体21，其保持基板组的同时沿着轨道20移动。在移动体21设置有基板保持体22，该基板保持部22保持基板组，该基板组由以垂直姿势前后排列的多张基板8形成。基板组搬送机构19构成搬送部。
基板组搬送部5通过基板组搬送机构19的基板保持体22接受被载置于搬入侧基板组载置台17的基板组，并将接受到的基板组向基板组处理部6交接。另外，基板组搬送部5通过基板组搬送机构19的基板保持体22接受被基板组处理部6处理后的基板组，将接受到的基板组向搬出侧基板组载置台18交接。并且，基板组搬送部5使用基板组搬送机构19在基板组处理部6的内部进行基板组的搬送。
基板组处理部6对以垂直姿势前后排列的多张基板8形成的基板组进行蚀刻、清洗、干燥等处理。在基板组处理部6中排列地设置有两台蚀刻处理装置23、清洗处理装置24、基板保持体清洗处理装置25以及干燥处理装置26。
蚀刻处理装置23对基板组进行蚀刻处理。清洗处理装置24进行基板组的清洗处理。基板保持体清洗处理装置25进行基板保持体22的清洗处理。干燥处理装置26进行基板组的干燥处理。此外，蚀刻处理装置23的台数不限于2台，可以为1台，也可以为3台以上。
蚀刻处理装置23具有蚀刻用的处理槽27、冲洗用的处理槽28、以及基板升降机构29、30。此外，在图1中虽然省略了图示，但实施方式的蚀刻处理装置23具备多个蚀刻用的处理槽27。
在蚀刻用的处理槽27中贮存蚀刻用的处理液(下面称为“蚀刻液”。)。在冲洗用的处理槽28中贮存冲洗用的处理液(纯水等)。此外，在后文对蚀刻用的处理槽27详细地进行叙述。在基板升降机构29、30中将形成基板组的多张基板8以垂直姿势前后排列的方式保持。
蚀刻处理装置23通过基板升降机构29从基板组搬送机构19的基板保持体22接受基板组，并且通过基板升降机构29使接受到的基板组下降，由此使基板组浸渍于处理槽27的蚀刻液中来进行蚀刻处理。蚀刻处理例如进行1小时～3小时左右。
另外，在实施方式中，能够通过将基板组从蚀刻处理装置23的一个蚀刻用的处理槽27搬送至其它的蚀刻用的处理槽27，连续地实施不同的条件的蚀刻处理。
之后，蚀刻处理装置23通过使基板升降机构29上升来将基板组从处理槽27中取出，并将基板组从基板升降机构29交接至基板组搬送机构19的基板保持体22。
然后，通过基板升降机构30从基板组搬送机构19的基板保持体22接受基板组，并通过基板升降机构30使接受到的基板组下降，由此使基板组浸渍于处理槽28的冲洗用的处理液中来进行冲洗处理。
之后，蚀刻处理装置23通过使基板升降机构30上升来将基板组从处理槽28中取出，并将基板组从基板升降机构30交接至基板组搬送机构19的基板保持体22。
清洗处理装置24具有清洗用的处理槽31、冲洗用的处理槽32、基板升降机构33、34。在清洗用的处理槽31中贮存清洗用的处理液(SC-1(氨、过氧化氢以及水的混合液)等)。在冲洗用的处理槽32中贮存冲洗用的处理液(纯水等)。在基板升降机构33、34中将1个基板组的量的多张基板8以垂直姿势前后排列的方式保持。
干燥处理装置26具有处理槽35和相对于处理槽35升降的基板升降机构36。向处理槽35供给干燥用的处理气体(IPA(异丙醇)等)。在基板升降机构36中将1个基板组的量的多张基板8以垂直姿势前后排列的方式保持。
干燥处理装置26通过基板升降机构36从基板组搬送机构19的基板保持体22接受基板组，并通过基板升降机构36使接受到的基板组下降来将该基板组搬入处理槽35中，通过供给至处理槽35中的干燥用的处理气体来进行基板组的干燥处理。然后，干燥处理装置26通过基板升降机构36使基板组上升，并将进行了干燥处理后的基板组从基板升降机构36交接至基板组搬送机构19的基板保持体22。
基板保持体清洗处理装置25具有处理槽37，并且能够向处理槽37中供给清洗用的处理液和干燥气体，在向基板组搬送机构19的基板保持体22供给清洗用的处理液后供给干燥气体，由此进行基板保持体22的清洗处理。
控制部100控制基板处理装置1的各部(承载件搬入搬出部2、基板组形成部3、基板组载置部4、基板组搬送部5、基板组处理部6)的动作。控制部100基于来自开关等的信号来控制基板处理装置1的各部的动作。
控制部100例如包括计算机，具有可由计算机读取的存储介质38。存储介质38中保存用于对在基板处理装置1中执行的各种处理进行控制的程序。
控制部100通过读出并执行被存储于存储介质38中的程序来控制基板处理装置1的动作。此外，程序可以被存储在可由计算机读取的存储介质38中，也可以从其它存储介质安装至控制部100的存储介质38中。
作为可由计算机读取的存储介质38，例如有硬盘(HD)、软盘(FD)、光盘(CD)、磁光盘(MO)、存储卡等。
<蚀刻用的处理槽的结构>
接着，参照图2对蚀刻用的处理槽27进行说明。图2是表示实施方式所涉及的蚀刻用的处理槽27的结构的概要框图。
在蚀刻用的处理槽27中，使用蚀刻液选择性地蚀刻形成于基板8上的氮化硅膜(SiN)8A(参照图3A)和氧化硅膜(SiO2)8B(参照图3A)中的氮化硅膜8A。
在氮化膜的蚀刻处理中，作为蚀刻液，一般使用在磷酸(H3PO4)水溶液中添加含硅(Si)化合物来调整了硅浓度后的溶液。
作为硅浓度的调整方法，存在使模拟基板(dummy substrate)浸渍于已存的磷酸水溶液中来使硅溶解的方法(陈化处理)、使胶态二氧化硅等含硅化合物溶解于磷酸水溶液中的方法。另外，也存在向磷酸水溶液中添加含硅化合物水溶液来调整硅浓度的方法。
蚀刻用的处理槽27具有磷酸水溶液供给部40、磷酸水溶液排出部41、纯水供给部42、硅供给部43、内槽44、外槽45以及温度调节罐46。
磷酸水溶液供给部40具有磷酸水溶液供给源40A、磷酸水溶液供给线路40B以及第一流量调整器40C。
磷酸水溶液供给源40A为贮存磷酸水溶液的罐。磷酸水溶液供给线路40B将磷酸水溶液供给源40A与温度调节罐46连接，从磷酸水溶液供给源40A向温度调节罐46供给磷酸水溶液。
第一流量调整器40C设置于磷酸水溶液供给线路40B，用于调整向温度调节罐46供给的磷酸水溶液的供给量。第一流量调整器40C由开闭阀、流量控制阀、流量计等构成。
纯水供给部42具有纯水供给源42A、纯水供给线路42B以及第二流量调整器42C。纯水供给部42向外槽45供给纯水(DIW)，以补充由于加热蚀刻液而蒸发的水分。
纯水供给线路42B将纯水供给源42A与外槽45连接，从纯水供给源42A向外槽45供给规定温度的纯水。
第二流量调整器42C设置于纯水供给线路42B，用于调整向外槽45供给的纯水的供给量。第二流量调整器42C由开闭阀、流量控制阀、流量计等构成。通过第二流量调整器42C来调整纯水的供给量，由此调整蚀刻液的温度、磷酸浓度、硅浓度。第二流量调整器42C构成温度调节部、磷酸浓度调整部、硅浓度调整部。
硅供给部43具有硅供给源43A、硅供给线路43B以及第三流量调整器43C。
硅供给源43A为贮存含硅化合物水溶液的罐。硅供给线路43B将硅供给源43A与温度调节罐46连接，从硅供给源43A向温度调节罐46供给含硅化合物水溶液。
第三流量调整器43C设置于硅供给线路43B，用于调整向温度调节罐46供给的含硅化合物水溶液的供给量。第三流量调整器43C由开闭阀、流量控制阀、流量计等构成。
在生成预备液的情况下供给含硅化合物水溶液，在蚀刻处理结束并更换全部蚀刻液时供给该预备液。此外，也可以设为硅供给部43能够向外槽45供给含硅化合物水溶液。在该情况下，硅供给部43能够在蚀刻处理中蚀刻液的硅浓度下降的情况下，将含硅化合物水溶液供给至外槽45。
内槽44的上部开放，将蚀刻液供给至内槽44的上部附近为止。在内槽44中，通过基板升降机构29使基板组(多张基板8)浸渍于蚀刻液中，来对基板8进行蚀刻处理。内槽44构成基板处理槽。
外槽45设置于内槽44的上部周围并且上部开放。从内槽44溢出(overflow)的蚀刻液流入外槽45。另外，从温度调节罐46向外槽45供给预备液。另外，从纯水供给部42向外槽45供给纯水。
在外槽45设置有：温度传感器80，其用于检测蚀刻液的温度；以及磷酸浓度传感器81，其用于检测蚀刻液的磷酸浓度。将由各传感器80、81生成的信号输入控制部100(参照图1)。
外槽45与内槽44通过第一循环线路50连接。第一循环线路50的一端与外槽45连接，第一循环线路50的另一端与设置于内槽44内的处理液供给喷嘴49连接。
在第一循环线路50，从外槽45侧起依次设置第一泵51、第一加热器52以及过滤器53。外槽45内的蚀刻液被第一加热器52加温后从处理液供给喷嘴49流入内槽44内。
第一加热器52调整要向内槽44供给的蚀刻液的温度。另外，在第一循环线路50设置用于检测蚀刻液中的硅浓度的硅浓度传感器82。由硅浓度传感器82生成的信号输入至控制部100。第一加热器52构成温度调节部。
通过使第一泵51驱动，蚀刻液从外槽45经由第一循环线路50向内槽44内输送。另外，蚀刻液通过从内槽44溢流再次向外槽45流出。
像这样，形成蚀刻液的循环路55。即，循环路55由外槽45、第一循环线路50、内槽44形成。在循环路55中，以内槽44为基准，外槽45被设置在比第一加热器52靠上游侧的位置。
在温度调节罐46中，从磷酸水溶液供给部40供给来的磷酸水溶液被作为预备液贮存。另外，在温度调节罐46中，生成并且贮存从磷酸水溶液供给部40供给来的磷酸水溶液与从硅供给部43供给来的含硅化合物水溶液混合而成的预备液。
例如，在要将内槽44和外槽45的蚀刻液全部更换的情况下，在温度调节罐46中生成并且贮存磷酸水溶液和含硅化合物水溶液混合而成的预备液。另外，当在蚀刻处理中更换蚀刻液的一部分的情况下，在温度调节罐46中贮存磷酸水溶液作为预备液。
温度调节罐46与使温度调节罐46内的预备液循环的第二循环线路60连接。另外，温度调节罐46与供给线路70的一端连接。供给线路70的另一端与外槽45连接。
在第二循环线路60设置有第二泵61和第二加热器62。通过在启动第二加热器62的状态下使第二泵61驱动，温度调节罐46内的预备液被加热并循环。第二加热器62调整预备液的温度。第二加热器62构成温度调节部。
在供给线路70设置第三泵71和第四流量调整器72。第四流量调整器72调整向外槽45供给的预备液的供给量。第四流量调整器72由开闭阀、流量控制阀、流量计等构成。通过第四流量调整器72来调整预备液的供给量，由此调整蚀刻液的温度、磷酸浓度、硅浓度。第四流量调整器72构成温度调节部、磷酸浓度调整部、硅浓度调整部。
在更换蚀刻液的全部或一部分时经由供给线路70将温度调节罐46中贮存的预备液向外槽45供给。
磷酸水溶液排出部41用于在更换蚀刻处理中使用的蚀刻液的全部或一部分时排出蚀刻液。磷酸水溶液排出部41具有排出线路41A、第五流量调整器41B以及冷却罐41C。
排出线路41A与第一循环线路50连接。第五流量调整器41B设置于排出线路41A，用于调整排出的蚀刻液的排出量。第五流量调整器41B由开闭阀、流量控制阀、流量计等构成。
冷却罐41C暂时贮存并且冷却排出线路41A流过来的蚀刻液。通过第五流量调整器41B调整排出量，并例如供给纯水，由此调整蚀刻液的温度、磷酸浓度、硅浓度。第五流量调整器41B构成温度调节部、磷酸浓度调整部、硅浓度调整部。
此外，通过使致动器(actuator)(未图示)基于来自控制部100的信号进行动作来变更构成第一流量调整器40C～第五流量调整器41B的开闭阀的开闭、流量控制阀的开度。即，由控制部100控制构成第一流量调整器40C～第五流量调整器41B的开闭阀、流量控制阀。
<蚀刻处理的概要>
接着，参照图3A～图3D对实施方式所涉及的蚀刻处理进行说明。图3A是表示进行蚀刻处理之前的基板8的截面的概要图。图3B是表示蚀刻处理进展的基板8的状态的概要图。图3C为表示蚀刻处理进一步进展的基板8的状态的概要图。图3D表示蚀刻处理结束的基板8的状态的概要图。
如图3A所示，在进行蚀刻处理之前的基板8中交替地层叠有多层氮化硅膜8A和氧化硅膜8B。另外，在基板8形成有多个用于蚀刻液浸入来蚀刻被层叠的氮化硅膜8A的槽8C。
当将基板8浸渍于内槽44来开始蚀刻处理时，如图3B所示，首先槽8C附近的氮化硅膜8A被蚀刻。即，在蚀刻处理中，从接近槽8C的氮化硅膜8A起依次被蚀刻。
通过蚀刻而溶出至蚀刻液中的氮化硅膜8A的成分从由于氮化硅膜8A被蚀刻而形成的间隙8D排出至槽8C，并从槽8C向基板8外排出。通过将槽8C、间隙8D的蚀刻液置换为新的蚀刻液，蚀刻进展。
因此，随着蚀刻处理进展，如图3C所示，从被蚀刻的部位起至槽8C为止的距离变长。即，溶出至蚀刻液中的氮化硅膜8A的成分被排出至基板8外的距离变长。
因此，在氮化硅膜8A的蚀刻速率大的情况下，槽8C、间隙8D的蚀刻液中包含的硅浓度变高。特别是在形成于槽8C的内侧、即距基板8的表面的距离长的部位的间隙8D中，蚀刻液中的硅浓度变高。
因而，在包含被蚀刻而溶出的氮化硅膜8A的成分的蚀刻液被排出至基板8之外的期间，有时硅氧化物在氧化硅膜8B上沉积。此外，当蚀刻处理进一步进展时，如图3D所示，两侧的间隙8D连通。
<蚀刻处理的详情>
接着，参照图4～图7来对实施方式所涉及的蚀刻处理的详情进行说明。图4是表示实施方式所涉及的蚀刻处理中的、蚀刻液中的硅浓度和蚀刻液的温度的推移的图。
如图4所示，实施方式所涉及的蚀刻处理包括第一蚀刻处理、第二蚀刻处理以及第三蚀刻处理。
在从开始蚀刻处理的时间t0起至规定的时间t1为止的第一时间间隔中进行第一蚀刻处理。紧接第一蚀刻处理之后，在从时间t1起至规定的时间t2为止的第二时间间隔中进行第二蚀刻处理。紧接第二蚀刻处理之后，在从时间t2起至蚀刻处理完成的规定的时间t3为止的第三时间间隔中进行第三蚀刻处理。
在第一蚀刻处理中，蚀刻液中的硅浓度为规定的第一浓度Ca，蚀刻液的温度为规定的第一温度Ta。另外，在第二蚀刻处理中，蚀刻液中的硅浓度为比第一浓度Ca高的规定的第二浓度Cb，蚀刻液的温度为比第一温度Ta高的规定的第二温度Tb。
并且，在第三蚀刻处理中，蚀刻液中的硅浓度为比第二浓度Cb高的规定的第三浓度Cc，蚀刻液的温度为比第二温度Tb高的规定的第三温度Tc。
在此，参照图5来对第一浓度Ca～第三浓度Cc进行详细的说明。图5是表示氧化硅膜8B和硅氧化物的蚀刻处理中的、蚀刻液中的硅浓度和蚀刻速率的关系的一例的图。
如图5所示，即使是由相同的SiO2构成的氧化硅膜8B和硅氧化物，由于膜性质不同而蚀刻速率不同。另外，氧化硅膜8B和硅氧化物均为蚀刻液中的硅浓度越高则蚀刻速率越下降，在规定的阈值以上的硅浓度下，不在蚀刻中溶解，相反地有硅氧化物沉积。
如图5所示，第一浓度Ca为不仅蚀刻硅氧化物也蚀刻氧化硅膜8B的浓度。另外，第三浓度Cc为氧化硅膜8B不被蚀刻(即蚀刻速率几乎为零)但另一方面硅氧化物被蚀刻的浓度。
而且，第二浓度Cb为第一浓度Ca与第三浓度Cc之间的浓度。即，第二浓度Cb为不仅蚀刻硅氧化物也蚀刻氧化硅膜8B的浓度，另一方面，与第一浓度Ca相比，为蚀刻速率本身小的浓度。
在此，蚀刻液中的硅浓度越高(例如为第二浓度Cb、第三浓度Cc)，则氮化硅膜8A相对于氧化硅膜8B的蚀刻速率越大(即选择比越大)。
另一方面，在通过硅浓度高的蚀刻液对高层叠有氮化硅膜8A和氧化硅膜8B的基板8进行了处理的情况下，特别担心在位于槽8C的下侧的氧化硅膜8B上沉积硅氧化物。
这是因为：相比于槽8C的上侧，槽8C的下侧难以被置换为新的蚀刻液，因此硅浓度不可避免地提高。因此，本申请的发明人对该现象详细地进行了研究，得到了新的见解。
图6是表示蚀刻液中的硅浓度为第二浓度Cb的情况下的氧化硅膜8B的膜厚度的推移的图。根据所述结果发现以下现象：在以硅浓度比较高的第二浓度Cb进行了蚀刻处理的情况下，在初始阶段中，硅氧化物确实在氧化硅膜8B上沉积，氧化硅膜8B的膜厚度增加。
另一方面，明确了当超过蚀刻处理的初始阶段时，即使是硅浓度比较高的第二浓度Cb，氧化硅膜8B的膜厚度的增加现象也收敛。即，明确了当超过蚀刻处理的初始阶段时，硅氧化物在氧化硅膜8B上沉积的现象收敛。
认为该结果是因为在基板8产生了如下的现象。在蚀刻处理的初始阶段中，相对于槽8C的体积，氮化硅膜8A的蚀刻量多，因此槽8C的内部(特别是槽8C的下侧)的硅浓度容易变高。因而，在蚀刻处理的初始阶段中，发生硅氧化物在氧化硅膜8B上沉积的现象。
另一方面，当超过蚀刻处理的初始阶段时，槽8C的体积由于形成间隙8D而增加，另一方面，氮化硅膜8A的蚀刻量相比初始阶段几乎不改变，因此槽8C的内部的硅浓度相对地下降。因而，认为当超过蚀刻处理的初始阶段时，硅氧化物在氧化硅膜8B上沉积的现象收敛。
基于图6的结果，在实施方式中，如图4所示，设为以硅浓度比较低的第一浓度Ca实施蚀刻处理的初始阶段即第一蚀刻处理。由此，能够抑制在蚀刻处理的初始阶段中硅氧化物在氧化硅膜8B上沉积的现象。
而且，在蚀刻处理的初始阶段过后并且硅氧化物在氧化硅膜8B上沉积的现象收敛的阶段实施的第二蚀刻处理中，以硅浓度比较高的第二浓度Cb来实施蚀刻处理。由此，能够使氮化硅膜8A相对于氧化硅膜8B的选择比增大，因此能够更高效地实施蚀刻处理。
此外，在实施方式中，即使设为以硅浓度比较高的第二浓度Cb实施第二蚀刻处理，如图6所示，硅氧化物在氧化硅膜8B上沉积的现象也收敛。因而，根据实施方式，能够抑制相邻的氧化硅膜8B之间被硅氧化物堵塞的现象。
并且，在实施方式中，在通过第二蚀刻处理使两侧的间隙8D连通来将氮化硅膜8A从基板8去除之后，实施第三蚀刻处理。在此，以硅浓度更高的第三浓度Cc进行第三蚀刻处理，由此如图5所示，能够只蚀刻在氧化硅膜8B上沉积的硅氧化物。
即，在实施方式中，在氮化硅膜8A被从基板8去除之后进行第三蚀刻处理，由此能够去除在氧化硅膜8B上沉积的硅氧化物。因而，根据实施方式，能够在基板8形成期望的间隔的间隙8D。
此外，在实施方式中，示出了作为去除在氧化硅膜8B上沉积的硅氧化物的处理而使用硅浓度为第三浓度Cc的磷酸处理液的例子，但去除硅氧化物的处理不限于所述的例子。例如，可以使用SC-1作为蚀刻液来去除在氧化硅膜8B上沉积的硅氧化物。
另外，如图4所示，在第一蚀刻处理～第三蚀刻处理中，可以随着提高蚀刻液中的硅浓度而提高蚀刻液的温度。通过像这样提高蚀刻液的温度，能够提高硅相对于蚀刻液的饱和浓度，因此能够使蚀刻液中的硅浓度为期望的第二浓度Cb、第三浓度Cc。
图7是用于说明实施方式所涉及的基板处理装置1中的蚀刻处理的图。如图7的(a)所示，在实施方式中，在基板处理装置1中准备三个处理槽27A、27B、27C。
在处理槽27A中贮存硅浓度为第一浓度Ca的磷酸处理液，在处理槽27B中贮存硅浓度为第二浓度Cb的磷酸处理液，在处理槽27C中贮存硅浓度为第三浓度Cc的磷酸处理液。
而且，控制部100如图7的(a)所示，将基板8向处理槽27A搬送，并在处理槽27A中对基板8实施第一蚀刻处理。接着，如图7的(b)所示，控制部100将基板8从处理槽27A向处理槽27B搬送，并在处理槽27B中对基板8实施第二蚀刻处理。
最后，如图7的(c)所示，控制部100将基板8从处理槽27B向处理槽27C搬送，并在处理槽27C中对基板8实施第三蚀刻处理。由此，能够顺畅地对基板8实施实施方式所涉及的第一蚀刻处理～第三蚀刻处理。
此外，在实施方式中，示出了准备硅浓度不同的三个处理槽27A～27C来对基板8实施第一蚀刻处理～第三蚀刻处理的例子，但对基板8实施第一蚀刻处理～第三蚀刻处理的处理不限于所述的例子。
例如，也可以在一个处理槽27中，最初将硅浓度设定为第一浓度Ca，接着在时间t1将硅浓度变更为第二浓度Cb，并且在时间t2将硅浓度变更为第三浓度Cc。
<变形例>
接着，参照图8～图14来对实施方式的各种变形例进行说明。图8是表示实施方式的变形例1所涉及的蚀刻处理中的、蚀刻液中的硅浓度和蚀刻液的温度的推移的图。如图8所示，对基板8实施的蚀刻处理也可以只进行上述的第一蚀刻处理和第二蚀刻处理而省略第三蚀刻处理。
图9是表示实施方式的变形例2所涉及的蚀刻处理中的、蚀刻液中的硅浓度和蚀刻液的温度的推移的图。如图9所示，对基板8实施的蚀刻处理也可以是，在经过时间t1之后还继续进行第一蚀刻处理，之后也不进行第二蚀刻处理，在从第一蚀刻处理起后的规定的时间t2a转移至第三蚀刻处理。
图10是表示实施方式的变形例3所涉及的蚀刻处理中的、蚀刻液中的硅浓度和蚀刻液的温度的推移的图。如图10所示，对基板8实施的蚀刻处理也可以是，在经过时间t1后从第一蚀刻处理直接转移至第三蚀刻处理，之后保持对基板8实施第三蚀刻处理来完成蚀刻处理。
图11是表示实施方式的变形例4所涉及的蚀刻处理中的、蚀刻液中的硅浓度和蚀刻液的温度的推移的图。如图11所示，对基板8实施的蚀刻处理也可以是，在经过时间t1后从第一蚀刻处理直接转移至第三蚀刻处理，接着从第三蚀刻处理转移至第二蚀刻处理。
图12是用于说明实施方式的变形例5所涉及的基板处理装置1中的蚀刻处理的图。如图12的(a)所示，在变形例5中，在基板处理装置1设置比处理槽27A多的处理槽27B。例如，在变形例5中，在基板处理装置1中准备一个处理槽27A、三个处理槽27B1～27B3以及一个处理槽27C。
在处理槽27A中贮存硅浓度为第一浓度Ca的磷酸处理液，在处理槽27B1～27B3中贮存硅浓度为第二浓度Cb的磷酸处理液，在处理槽27C中贮存硅浓度为第三浓度Cc的磷酸处理液。
而且，控制部100如图12的(a)所示，将基板8-1向处理槽27A搬送，并在处理槽27A中对基板8-1实施第一蚀刻处理。
接着，如图12的(b)所示，控制部100将基板8-1从处理槽27A向处理槽27B1搬送，在所述的处理槽27B1中对基板8-1实施第二蚀刻处理。此时，控制部100将其它基板组的基板8-2向空的处理槽27A搬送，在处理槽27A中对基板8-2实施第一蚀刻处理。
在此，如图4所示，第二蚀刻处理需要比第一蚀刻处理长的时间(例如是第一蚀刻处理的3～4倍左右的时间)。因而，在之后投入的基板8-2的第一蚀刻处理结束时，先投入的基板8-1的第二蚀刻处理仍未结束。
因此，在变形例5中，如图12的(c)所示，设为将第一蚀刻处理结束的基板8-2向其它处理槽27B2搬送来实施第二蚀刻处理。由此，不用等待至先投入的基板8-1的第二蚀刻处理结束而能够对后投入的基板8-2也实施第二蚀刻处理。
另外，在将基板8-2搬送至其它处理槽27B2时，将其它基板组的基板8-3向空的处理槽27A搬送，在处理槽27A中对基板8-3实施第一蚀刻处理。
接着，如图12的(d)所示，控制部100将基板8-3从处理槽27A向处理槽27B3搬送，在所述的处理槽27B3中对基板8-3实施第二蚀刻处理。此时，控制部100将其它基板组的基板8-4向空的处理槽27A搬送，在处理槽27A中对基板8-4实施第一蚀刻处理。
接着，如图12的(e)所示，控制部100将第二蚀刻处理结束的基板8-1从处理槽27B1向处理槽27C搬送，在所述的处理槽27C中对基板8-1实施第三蚀刻处理。
此时，控制部100将第一蚀刻处理结束的基板8-4从处理槽27A向空的处理槽27B1搬送，在所述的处理槽27B1中对基板8-4实施第二蚀刻处理。并且，控制部100将其他基板组的基板8-5向空的处理槽27A搬送，在处理槽27A中对基板8-5实施第一蚀刻处理。
在此，如图4所示，第三蚀刻处理以与第一蚀刻处理相同程度的时间完成处理。因而，在与后投入的基板8-2的第二蚀刻处理结束相同程度的定时先投入的基板8-1的第三蚀刻处理完成。
因此，如图12的(f)所示，控制部100在将第三蚀刻处理结束的基板8-1从处理槽27C搬出时，将基板8-2从处理槽27B2向空的处理槽27C搬送，在所述的处理槽27C中对基板8-2实施第三蚀刻处理。
此时，控制部100将第一蚀刻处理结束的基板8-5从处理槽27A向空的处理槽27B2搬送，在所述的处理槽27B2中对基板8-5实施第二蚀刻处理。并且，控制部100将其他基板组的基板8-6向空的处理槽27A搬送，在处理槽27A中对基板8-6实施第一蚀刻处理。
如至此所说明的那样，在变形例5中，相比于实施第一蚀刻处理的处理槽27A、实施第三蚀刻处理的处理槽27C，准备数量更多的实施在处理上最花费时间的第二蚀刻处理的处理槽27B。由此，能够不使基板8在基板处理装置1的内部等待处理，对基板8顺畅地实施第一蚀刻处理～第三蚀刻处理。
图13是用于说明实施方式的变形例6所涉及的基板处理装置1中的蚀刻处理的图。如图13的(a)所示，在变形例6中，在基板处理装置1中准备两个处理槽27D、27E。
在处理槽27D中贮存硅浓度为第一浓度Ca的磷酸处理液，在处理槽27E中贮存硅浓度为第三浓度Cc的磷酸处理液。
而且，控制部100如图13的(a)所示将基板8-7向处理槽27D搬送，在处理槽27D中对基板8-7实施第一蚀刻处理和第二蚀刻处理。具体地说，在处理槽27D中，到时间t1为止进行将蚀刻液中的硅浓度控制在第一浓度Ca的供排控制。
然后，在时间t1之后，控制部100不进行所述的供排控制，由此使蚀刻液中的硅浓度逐渐上升到第二浓度Cb。由此，能够在处理槽27D中从第一蚀刻处理转移至第二蚀刻处理。
接着，如图13的(b)所示，控制部100将基板8-7从处理槽27D向处理槽27E搬送，在处理槽27E中对基板8-7实施第三蚀刻处理。由此，1个基板组的基板8-7的蚀刻处理完成。
此外，在第三蚀刻处理中已经从基板8-7去除了氮化硅膜8A，因此处理槽27E的硅浓度相比于第三浓度Cc不发生变化。
接着，如图13的(c)所示，控制部100更换处理槽27D的蚀刻液，如图13的(d)所示，在处理槽27D中贮存硅浓度为第一浓度Ca的磷酸处理液。
然后，控制部100如图13的(e)所示将接下来的基板组的基板8-8向处理槽27D搬送，在处理槽27D中对基板8-8实施第一蚀刻处理和第二蚀刻处理。所述第一蚀刻处理和第二蚀刻处理为与图13的(a)示出的处理相同的处理。
然后，如图13的(b)示出的那样，控制部100将接下来的基板组的基板8-8从处理槽27D向处理槽27E搬送，在处理槽27E中对基板8-8实施第三蚀刻处理。由此，接下来的基板组的基板8-8的蚀刻处理完成。
像这样，在一个处理槽27D中进行第一蚀刻处理和第二蚀刻处理，在另一个处理槽27E中进行第三蚀刻处理，由此能够在两个处理槽27D、27E中对基板8实施第一蚀刻处理～第三蚀刻处理。
图14是用于说明实施方式的变形例7所涉及的基板处理装置1中的蚀刻处理的图。如图14的(a)所示，在变形例7中，在基板处理装置1中准备两个处理槽27F、27G。
在处理槽27F中贮存硅浓度为第一浓度Ca的磷酸处理液，在处理槽27G中贮存硅浓度为第二浓度Cb的磷酸处理液。
而且，控制部100如图14的(a)所示将基板8-9向处理槽27F搬送，在处理槽27F中对基板8-9实施第一蚀刻处理。具体地说，在处理槽27F中，到时间t1为止进行将蚀刻液中的硅浓度控制在第一浓度Ca的供排控制。
然后，如图14的(b)所示，控制部100在时间t1以后停止所述供排控制，使蚀刻液中的硅浓度上升至第二浓度Cb，之后将基板8-9从处理槽27F向处理槽27G搬送。
然后，控制部100在处理槽27G中对基板8-9实施第二蚀刻处理和第三蚀刻处理。具体地说，在处理槽27G中到时间t2为止进行将蚀刻液中的硅浓度控制在第二浓度Cb的供排控制。
然后，在时间t2之后，控制部100不进行所述供排控制，因此蚀刻液中的硅浓度逐渐上升到第三浓度Cc。由此，能够在处理槽27G中从第二蚀刻处理转移至第三蚀刻处理。然后，1个基板组的基板8-9的蚀刻处理完成。
接着，如图14的(c)所示，控制部100更换处理槽27G的蚀刻液，如图14的(d)所示，在处理槽27G中贮存硅浓度为第一浓度Ca的磷酸处理液。
然后，控制部100如图14的(e)所示，将接下来的基板组的基板8-10向处理槽27G搬送，在处理槽27G中对基板8-10实施第一蚀刻处理。具体地说，在处理槽27G中到时间t1为止进行将蚀刻液中的硅浓度控制在第一浓度Ca的供排控制。
然后，如图14的(f)所示，控制部100在时间t1以后停止所述供排控制，使蚀刻液中的硅浓度上升至第二浓度Cb，之后将接下来的基板组的基板8-10从处理槽27G向处理槽27F搬送。
然后，控制部100在处理槽27F中对接下来的基板组的基板8-10实施第二蚀刻处理和第三蚀刻处理。具体地说，在处理槽27F中，到时间t2为止进行将蚀刻液中的硅浓度控制在第二浓度Cb的供排控制。
然后，在时间t2以后，控制部100不进行所述供排控制，由此使蚀刻液中的硅浓度逐渐上升至第三浓度Cc。由此，能够在处理槽27F中从第二蚀刻处理转移至第三蚀刻处理。然后，接下来的基板组的基板8-10的蚀刻处理完成。
接着，虽然没有图示，但控制部100更换处理槽27F的蚀刻液，在处理槽27F中贮存硅浓度为第一浓度Ca的磷酸处理液，返回图14的(a)所示的状态。
像这样，在两个处理槽27F、27G中交替地进行第一蚀刻处理、第二蚀刻处理以及第三蚀刻处理，由此能够在两个处理槽27F、27G中对基板8实施第一蚀刻处理～第三蚀刻处理。
实施方式所涉及的基板处理装置1具备：基板处理槽(处理槽27A)，其通过将形成有氧化硅膜和氮化硅膜的基板8浸渍于磷酸处理液中来进行蚀刻处理；以及控制部100，其控制基板处理槽(处理槽27A)。而且，控制部100在从开始将基板8浸渍在基板处理槽(处理槽27A)中的时间点起到经过第一时间间隔为止的期间，将磷酸处理液中的硅浓度控制在蚀刻氧化硅膜8B的第一硅浓度(第一浓度Ca)。由此，即使是高层叠有氮化硅膜8A和氧化硅膜8B的基板8，也能够高精度地蚀刻氮化硅膜8A。
另外，实施方式所涉及的基板处理装置1还具备：进行蚀刻处理的其它基板处理槽(处理槽27B)；以及搬送部(基板组搬送机构19)，其在基板处理槽(处理槽27A)与其它基板处理槽(处理槽27B)之间搬送基板8。另外，控制部100将其它基板处理槽(处理槽27B)中贮存的磷酸处理液中的硅浓度控制在比第一硅浓度(第一浓度Ca)高的第二硅浓度(第二浓度Cb)。而且，控制部100将在基板处理槽(处理槽27A)中浸渍至经过第一时间间隔为止的基板8向其它基板处理槽(处理槽27B)搬送并浸渍在其它基板处理槽(处理槽27B)中。由此，能够对基板8顺畅地实施实施方式所涉及的第一蚀刻处理～第三蚀刻处理。
另外，在实施方式所涉及的基板处理装置1中，其它基板处理槽(处理槽27B)与基板处理槽(处理槽27A)相比设置的数量多。由此，不使基板8在基板处理装置1的内部等待处理，能够对基板8顺畅地实施第一蚀刻处理～第三蚀刻处理。
<蚀刻处理的详情>
接着，参照图15来对实施方式所涉及的基板处理装置1所执行的蚀刻处理进行详细说明。图15是表示实施方式所涉及的蚀刻处理的处理过程的流程图。
最初，控制部100在从开始蚀刻处理的时间t0起到规定的时间t1为止的第一时间间隔中对基板8实施第一蚀刻处理(步骤S101)。在所述第一蚀刻处理中，控制部100将蚀刻液中的硅浓度控制在规定的第一浓度Ca，将蚀刻液的温度控制在规定的第一温度Ta。
接着，控制部100在从时间t1起到规定的时间t2为止的第二时间间隔中对基板8实施第二蚀刻处理(步骤S102)。在所述的第二蚀刻处理中，控制部100将蚀刻液中的硅浓度控制在规定的第二浓度Cb，将蚀刻液的温度控制在规定的第二温度Tb。
最后，控制部100在从时间t2起到规定的时间t3为止的第三时间间隔中对基板8实施第三蚀刻处理(步骤S103)，完成处理。在所述第三蚀刻处理中，控制部100将蚀刻液中的硅浓度控制在规定的第三浓度Cc，将蚀刻液的温度控制在规定的第三温度Tc。
实施方式所涉及的基板处理方法包括通过磷酸处理液对形成有氧化硅膜8B和氮化硅膜8A的基板8进行蚀刻的蚀刻工序。而且，在蚀刻工序中，在从开始时间点(时间t0)起到经过第一时间间隔为止(至时间t1为止)的期间，使磷酸处理液中的硅浓度为蚀刻氧化硅膜8B的第一硅浓度(第一浓度Ca)。由此，即使为高层叠有氮化硅膜8A和氧化硅膜8B的基板8，也能够高精度地蚀刻氮化硅膜8A。
另外，在实施方式所涉及的基板处理方法中，在蚀刻工序中，从经过了第一时间间隔的时间点(时间t1)起，使磷酸处理液中的硅浓度为比第一硅浓度(第一浓度Ca)高的第二硅浓度(第二浓度Cb)。由此，能够使氮化硅膜8A相对于氧化硅膜8B的选择比增大，因此能够更高效地实施蚀刻处理。
另外，在实施方式所涉及的基板处理方法中，在蚀刻工序中，从第一时间间隔结束后并进一步经过了第二时间间隔的时间点(时间t2)起，使磷酸处理液中的硅浓度为比第二硅浓度(第二浓度Cb)高的第三硅浓度(第三浓度Cc)。由此，能够去除在氧化硅膜8B上沉积的硅氧化物。
另外，在实施方式所涉及的基板处理方法中，第三硅浓度(第三浓度Cc)为不蚀刻氧化硅膜8B的浓度。由此，能够只蚀刻在氧化硅膜8B上沉积的硅氧化物。
另外，在实施方式所涉及的基板处理方法中，在蚀刻工序中，从经过了第一时间间隔的时间点(时间t1)起，使磷酸处理液的温度为比直到经过第一时间间隔为止(时间t1为止)的第一温度(第一温度Ta)高的第二温度(第二温度Tb)。由此，能够提高硅相对于蚀刻液的饱和浓度，因此能够使蚀刻液中的硅浓度为期望的第二浓度Cb。
另外，在实施方式所涉及的基板处理方法中，在蚀刻工序中，从第一时间间隔结束后并进一步经过了第二时间间隔的时间点(时间t2)起，使磷酸处理液的温度为比第二温度(第二温度Tb)高的第三温度(第三温度Tc)。由此，能够提高硅相对于蚀刻液的饱和浓度，因此能够使蚀刻液中的硅浓度为期望的第三浓度Cc。
以上对本公开的实施方式进行了说明，但本公开并不限定于上述的实施方式，能够在不脱离其主旨的范围内进行各种变更。例如，在上述的实施方式中，对使用在磷酸水溶液中添加含硅化合物来调整了硅浓度的溶液作为蚀刻液的例子进行了示出，但也可以在所述蚀刻液中进一步添加SiO2沉积防止剂等。
应该认为的是，本次公开的实施方式的全部的点均是例示性的而非限制性的。实际上，上述的实施方式能够具体实现为多种方式。另外，上述的实施方式可以不脱离所附的权利要求书和其主旨地以各种方式进行省略、置换、变更。

Claims (10)

1.一种基板处理方法，
包括通过磷酸处理液对形成有氧化硅膜和氮化硅膜的基板进行蚀刻的蚀刻工序，
在所述蚀刻工序中，在从开始时间点起到经过第一时间间隔为止的期间，使所述磷酸处理液中的硅浓度为蚀刻所述氧化硅膜的第一硅浓度。
2.根据权利要求1所述的基板处理方法，其特征在于，
在所述蚀刻工序中，从经过了所述第一时间间隔的时间点起，使所述磷酸处理液中的硅浓度为比所述第一硅浓度高的第二硅浓度。
3.根据权利要求2所述的基板处理方法，其特征在于，
在所述蚀刻工序中，从所述第一时间间隔结束后并进一步经过了第二时间间隔的时间点起，使所述磷酸处理液中的硅浓度为比所述第二硅浓度高的第三硅浓度。
4.根据权利要求3所述的基板处理方法，其特征在于，
所述第三硅浓度为不蚀刻所述氧化硅膜的浓度。
5.根据权利要求1至4中的任一项所述的基板处理方法，其特征在于，
在所述蚀刻工序中，从经过了所述第一时间间隔的时间点起，使所述磷酸处理液的温度为比直到经过所述第一时间间隔为止的第一温度高的第二温度。
6.根据权利要求5所述的基板处理方法，其特征在于，
在所述蚀刻工序中，从所述第一时间间隔结束后并进一步经过了第二时间间隔的时间点起，使所述磷酸处理液的温度为比所述第二温度高的第三温度。
7.一种基板处理装置，具备：
基板处理槽，其通过将形成有氧化硅膜和氮化硅膜的基板浸渍在磷酸处理液中来进行蚀刻处理；以及
控制部，其控制所述基板处理槽，
其中，在从开始将所述基板浸渍在所述基板处理槽中的时间点起到经过第一时间间隔为止的期间，所述控制部将所述磷酸处理液中的硅浓度控制在蚀刻所述氧化硅膜的第一硅浓度。
8.根据权利要求7所述的基板处理装置，其特征在于，
还具备进行所述蚀刻处理的其它基板处理槽；以及
搬送部，其在所述基板处理槽与所述其它基板处理槽之间搬送所述基板，
所述控制部将所述其它基板处理槽中贮存的所述磷酸处理液中的硅浓度控制在比所述第一硅浓度高的第二硅浓度，
将在所述基板处理槽中浸渍至经过所述第一时间间隔为止的所述基板向所述其它基板处理槽搬送并浸渍在所述其它基板处理槽中。
9.根据权利要求8所述的基板处理装置，其特征在于，
所述其它基板处理槽与所述基板处理槽相比设置的数量多。
10.一种计算机可读取的存储介质，存储有使计算机执行根据权利要求1～6中的任一项所述的基板处理方法的程序。
CN201911089883.7A 2018-11-09 2019-11-08 基板处理方法、基板处理装置以及存储介质 Active CN111180330B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018211537A JP7158249B2 (ja) 2018-11-09 2018-11-09 基板処理方法、基板処理装置および記憶媒体
JP2018-211537 2018-11-09

Publications (2)

Publication Number Publication Date
CN111180330A true CN111180330A (zh) 2020-05-19
CN111180330B CN111180330B (zh) 2024-06-14

Family

ID=70550751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911089883.7A Active CN111180330B (zh) 2018-11-09 2019-11-08 基板处理方法、基板处理装置以及存储介质

Country Status (5)

Country Link
US (1) US11075096B2 (zh)
JP (1) JP7158249B2 (zh)
KR (1) KR20200054102A (zh)
CN (1) CN111180330B (zh)
TW (1) TWI825205B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908845A (zh) * 2021-02-24 2021-06-04 上海华虹宏力半导体制造有限公司 氧化物薄膜初始蚀刻率的优化控制方法及系统

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7158249B2 (ja) * 2018-11-09 2022-10-21 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体
KR20200086141A (ko) * 2019-01-08 2020-07-16 삼성전자주식회사 실리콘 질화물용 식각제 조성물 및 반도체 소자의 제조 방법
KR102670179B1 (ko) * 2020-09-09 2024-05-28 가부시키가이샤 스크린 홀딩스 기판 처리 방법, 및 기판 처리 장치
JP2022117321A (ja) * 2021-01-29 2022-08-10 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、および、基板処理方法
JP2022176662A (ja) * 2021-05-17 2022-11-30 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、及び基板処理装置
KR20240065582A (ko) * 2022-11-03 2024-05-14 주식회사 제우스 기판 식각 방법 및 기판 식각 장치

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713359A (zh) * 2004-06-22 2005-12-28 茂德科技股份有限公司 蚀刻系统及其蚀刻液处理方法
CN101150066A (zh) * 2006-09-20 2008-03-26 大日本网目版制造株式会社 基板处理装置
CN101393867A (zh) * 2007-09-21 2009-03-25 大日本网屏制造株式会社 基板处理装置
JP2009206419A (ja) * 2008-02-29 2009-09-10 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
JP2013021066A (ja) * 2011-07-08 2013-01-31 Dainippon Screen Mfg Co Ltd リン酸再生方法、リン酸再生装置および基板処理システム
CN104078391A (zh) * 2013-03-29 2014-10-01 芝浦机械电子株式会社 湿式蚀刻装置
JP2016032029A (ja) * 2014-07-29 2016-03-07 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
CN106158703A (zh) * 2015-05-14 2016-11-23 东京毅力科创株式会社 基板液处理装置以及基板液处理方法
US20170062231A1 (en) * 2015-08-27 2017-03-02 Kabushiki Kaisha Toshiba Substrate treatment apparatus, substrate treatment method, and etchant
CN107895702A (zh) * 2016-10-04 2018-04-10 东京毅力科创株式会社 基板液处理装置、基板液处理方法和存储介质
JP2018133551A (ja) * 2017-02-15 2018-08-23 東芝メモリ株式会社 基板処理装置および半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275091A (ja) * 1996-04-03 1997-10-21 Mitsubishi Electric Corp 半導体窒化膜エッチング装置
KR100265556B1 (ko) * 1997-03-21 2000-11-01 구본준 식각장치
US6848457B2 (en) * 2000-05-08 2005-02-01 Tokyo Electron Limited Liquid treatment equipment, liquid treatment method, semiconductor device manufacturing method, and semiconductor device manufacturing equipment
US8052834B2 (en) * 2003-01-09 2011-11-08 Dainippon Screen Mfg. Co., Ltd. Substrate treating system, substrate treating device, program, and recording medium
TWI377453B (en) * 2003-07-31 2012-11-21 Akrion Technologies Inc Process sequence for photoresist stripping and/or cleaning of photomasks for integrated circuit manufacturing
TWI326312B (en) * 2004-06-11 2010-06-21 Chimei Innolux Corp Single-acid slightly compensating equipment and method
JP4907400B2 (ja) * 2006-07-25 2012-03-28 大日本スクリーン製造株式会社 基板処理装置及び基板処理方法
JP6087063B2 (ja) 2012-05-01 2017-03-01 東京エレクトロン株式会社 エッチング方法、エッチング装置および記憶媒体
JP6502633B2 (ja) * 2013-09-30 2019-04-17 芝浦メカトロニクス株式会社 基板処理方法及び基板処理装置
JP6994899B2 (ja) * 2017-10-20 2022-01-14 東京エレクトロン株式会社 基板処理装置、基板処理方法および記憶媒体
JP7130510B2 (ja) * 2018-09-21 2022-09-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
JP7158249B2 (ja) * 2018-11-09 2022-10-21 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713359A (zh) * 2004-06-22 2005-12-28 茂德科技股份有限公司 蚀刻系统及其蚀刻液处理方法
CN101150066A (zh) * 2006-09-20 2008-03-26 大日本网目版制造株式会社 基板处理装置
CN101393867A (zh) * 2007-09-21 2009-03-25 大日本网屏制造株式会社 基板处理装置
JP2009206419A (ja) * 2008-02-29 2009-09-10 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
JP2013021066A (ja) * 2011-07-08 2013-01-31 Dainippon Screen Mfg Co Ltd リン酸再生方法、リン酸再生装置および基板処理システム
CN104078391A (zh) * 2013-03-29 2014-10-01 芝浦机械电子株式会社 湿式蚀刻装置
JP2016032029A (ja) * 2014-07-29 2016-03-07 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
CN106158703A (zh) * 2015-05-14 2016-11-23 东京毅力科创株式会社 基板液处理装置以及基板液处理方法
US20170062231A1 (en) * 2015-08-27 2017-03-02 Kabushiki Kaisha Toshiba Substrate treatment apparatus, substrate treatment method, and etchant
CN107895702A (zh) * 2016-10-04 2018-04-10 东京毅力科创株式会社 基板液处理装置、基板液处理方法和存储介质
JP2018133551A (ja) * 2017-02-15 2018-08-23 東芝メモリ株式会社 基板処理装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908845A (zh) * 2021-02-24 2021-06-04 上海华虹宏力半导体制造有限公司 氧化物薄膜初始蚀刻率的优化控制方法及系统
CN112908845B (zh) * 2021-02-24 2023-10-10 上海华虹宏力半导体制造有限公司 氧化物薄膜初始蚀刻率的优化控制方法及系统

Also Published As

Publication number Publication date
US11075096B2 (en) 2021-07-27
JP7158249B2 (ja) 2022-10-21
CN111180330B (zh) 2024-06-14
KR20200054102A (ko) 2020-05-19
US20200152489A1 (en) 2020-05-14
TWI825205B (zh) 2023-12-11
JP2020077813A (ja) 2020-05-21
TW202036710A (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
CN111180330A (zh) 基板处理方法、基板处理装置以及存储介质
JP6370233B2 (ja) 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
KR102565578B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
US11087992B2 (en) Substrate processing method and substrate processing apparatus
JP6434367B2 (ja) 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
CN109585334B (zh) 基板处理装置和基板处理方法
CN109686681B (zh) 基板处理装置、基板处理方法以及存储介质
CN109698142B (zh) 基板处理装置、基板处理方法以及存储介质
WO2017169155A1 (ja) 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
CN110610875A (zh) 基片处理装置和处理液再利用方法
JP6516908B2 (ja) リン酸水溶液を用いたエッチング処理制御装置及びリン酸水溶液を用いたエッチング処理制御方法並びに基板をリン酸水溶液でエッチング処理させるプログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP7321052B2 (ja) 基板処理装置および装置洗浄方法
CN109585337B (zh) 基板处理装置、基板处理方法以及存储介质
TWI808112B (zh) 基板處理方法及基板處理裝置
JP6552687B2 (ja) 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP2018157235A (ja) 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
TW202427593A (zh) 基板處理方法及基板處理裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant