KR20200054102A - 기판 처리 방법, 기판 처리 장치 및 기억 매체 - Google Patents

기판 처리 방법, 기판 처리 장치 및 기억 매체 Download PDF

Info

Publication number
KR20200054102A
KR20200054102A KR1020190141866A KR20190141866A KR20200054102A KR 20200054102 A KR20200054102 A KR 20200054102A KR 1020190141866 A KR1020190141866 A KR 1020190141866A KR 20190141866 A KR20190141866 A KR 20190141866A KR 20200054102 A KR20200054102 A KR 20200054102A
Authority
KR
South Korea
Prior art keywords
substrate
etching
silicon
concentration
etching process
Prior art date
Application number
KR1020190141866A
Other languages
English (en)
Inventor
다카오 이나다
히로노부 햐쿠타케
히사시 가와노
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200054102A publication Critical patent/KR20200054102A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H01L21/67781—Batch transfer of wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

[과제] 실리콘 질화막 및 실리콘 산화막이 고적층된 기판이라도, 실리콘 질화막을 정밀도 좋게 에칭한다.
[해결수단] 본 개시의 일양태에 따른 기판 처리 방법은, 실리콘 산화막 및 실리콘 질화막이 형성된 기판을, 인산 처리액에 의해 에칭하는 에칭 공정을 포함한다. 에칭 공정은, 개시 시점부터 제1 시간 간격이 경과하기까지의 동안, 인산 처리액 중의 실리콘 농도를 실리콘 산화막이 에칭되는 제1 실리콘 농도로 한다.

Description

기판 처리 방법, 기판 처리 장치 및 기억 매체{SUBSTRATE PROCESSING METHOD, SUBSTRATE PROCESSING APPARATUS, AND STORAGE MEDIUM}
개시된 실시형태는 기판 처리 방법, 기판 처리 장치 및 기억 매체에 관한 것이다.
종래, 기판 처리 장치에 있어서, 인산 처리액에 기판을 침지함으로써, 기판 상에 적층된 실리콘 질화막(SiN) 및 실리콘 산화막(SiO2) 중, 실리콘 질화막을 선택적으로 에칭하는 에칭 처리를 행하는 것이 알려져 있다(특허문헌 1 참조).
특허문헌 1: 일본 특허 공개 제2013-232593호 공보
본 개시는 실리콘 질화막 및 실리콘 산화막이 고적층된 기판이라도, 실리콘 질화막을 정밀도 좋게 에칭할 수 있는 기술을 제공한다.
본 개시의 일양태에 따른 기판 처리 방법은, 실리콘 산화막 및 실리콘 질화막이 형성된 기판을, 인산 처리액에 의해 에칭하는 에칭 공정을 포함한다. 상기 에칭 공정은, 개시 시점부터 제1 시간 간격이 경과하기까지의 동안, 상기 인산 처리액 중의 실리콘 농도를 상기 실리콘 산화막이 에칭되는 제1 실리콘 농도로 한다.
본 개시에 따르면, 실리콘 질화막 및 실리콘 산화막이 고적층된 기판이라도, 실리콘 질화막을 정밀도 좋게 에칭할 수 있다.
도 1은 실시형태에 따른 기판 처리 장치의 개략 평면도이다.
도 2는 실시형태에 따른 에칭용의 처리조(處理槽)의 구성을 나타내는 개략 블록도이다.
도 3a는 에칭 처리를 하기 전의 기판의 단면을 나타내는 개략도이다.
도 3b는 에칭 처리가 진행된 기판의 상태를 나타내는 개략도이다.
도 3c는 에칭 처리가 더욱 진행된 기판의 상태를 나타내는 개략도이다.
도 3d는 에칭 처리가 종료한 기판의 상태를 나타내는 개략도이다.
도 4는 실시형태에 따른 에칭 처리에 있어서의 에칭액 중의 실리콘 농도 및 에칭액의 온도의 추이를 나타내는 도면이다.
도 5는 실리콘 산화막 및 실리콘 산화물의 에칭 처리에 있어서의 에칭액 중의 실리콘 농도와 에칭 레이트의 관계의 일례에 대해서 나타내는 도면이다.
도 6은 에칭액 중의 실리콘 농도가 제2 농도인 경우의 실리콘 산화막의 막 두께의 추이의 일례를 나타내는 도면이다.
도 7은 실시형태에 따른 기판 처리 장치에서의 에칭 처리를 설명하기 위한 도면이다.
도 8은 실시형태의 변형예 1에 따른 에칭 처리에 있어서의 에칭액 중의 실리콘 농도 및 에칭액의 온도의 추이를 나타내는 도면이다.
도 9는 실시형태의 변형예 2에 따른 에칭 처리에 있어서의 에칭액 중의 실리콘 농도 및 에칭액의 온도의 추이를 나타내는 도면이다.
도 10은 실시형태의 변형예 3에 따른 에칭 처리에 있어서의 에칭액 중의 실리콘 농도 및 에칭액의 온도의 추이를 나타내는 도면이다.
도 11은 실시형태의 변형예 4에 따른 에칭 처리에 있어서의 에칭액 중의 실리콘 농도 및 에칭액의 온도의 추이를 나타내는 도면이다.
도 12는 실시형태의 변형예 5에 따른 기판 처리 장치에서의 에칭 처리를 설명하기 위한 도면이다.
도 13은 실시형태의 변형예 6에 따른 기판 처리 장치에서의 에칭 처리를 설명하기 위한 도면이다.
도 14는 실시형태의 변형예 7에 따른 기판 처리 장치에서의 에칭 처리를 설명하기 위한 도면이다.
도 15는 실시형태에 따른 에칭 처리의 처리 순서를 나타내는 흐름도이다.
이하, 첨부 도면을 참조하여, 본원이 개시하는 기판 처리 방법, 기판 처리 장치 및 기억 매체의 실시형태를 상세하게 설명한다. 또한, 이하에 나타내는 실시형태에 의해 본 개시가 한정되는 것이 아니다. 또한, 도면은 모식적인 것이며, 각 요소의 치수의 관계, 각 요소의 비율 등은, 현실과 상이한 경우가 있는 것에 유의해야 한다. 또한, 도면의 상호간에 있어서도, 서로의 치수의 관계나 비율이 상이한 부분이 포함되어 있는 경우가 있다.
종래, 기판 처리 장치에 있어서, 인산 처리액에 기판을 침지함으로써, 기판 상에 적층된 실리콘 질화막(SiN) 및 실리콘 산화막(SiO2) 중, 실리콘 질화막을 선택적으로 에칭하는 에칭 처리를 행하는 것이 알려져 있다.
그러나, 실리콘 질화막 및 실리콘 산화막이 수많이 적층된(이하, 「고적층된」이라고도 호칭함) 기판에 있어서 실리콘 질화막을 선택적으로 에칭하는 경우, 에칭된 실리콘 질화막의 성분을 기판의 밖까지 배출하는 경로가 길어진다. 그 때문에, 실리콘 산화막 사이에 형성되는 간극에 들어간 인산 처리액 중의 실리콘 농도가 높아져, 실리콘 산화막 상에 실리콘 산화물이 석출될 우려가 있다.
그래서, 실리콘 질화막 및 실리콘 산화막이 고적층된 기판이라도, 실리콘 질화막을 정밀도 좋게 에칭하는 것이 기대되고 있다.
<기판 처리 장치의 구성>
먼저, 실시형태에 따른 기판 처리 장치(1)의 구성에 대해서 도 1을 참조하여 설명한다. 도 1은 기판 처리 장치(1)의 개략 평면도이다. 또한, 이하에서는, 위치 관계를 명확하게 하기 위해, 서로 직교하는 X축, Y축 및 Z축을 규정하고, Z축 정방향을 연직 상향 방향으로 한다.
도 1에 나타내는 바와 같이, 실시형태에 따른 기판 처리 장치(1)는, 캐리어 반입출부(2)와, 로트 형성부(3)와, 로트 배치부(4)와, 로트 반송부(5)와, 로트 처리부(6)와, 제어부(100)를 갖는다.
캐리어 반입출부(2)는, 복수매(예컨대, 25장)의 기판(실리콘 웨이퍼)(8)을 수평 자세로 상하에 배열하여 수용한 캐리어(9)의 반입 및 반출을 행한다.
캐리어 반입출부(2)에는, 복수개의 캐리어(9)를 배치하는 캐리어 스테이지(10)와, 캐리어(9)의 반송을 행하는 캐리어 반송 기구(11)와, 캐리어(9)를 일시적으로 보관하는 캐리어 스톡(12, 13)과, 캐리어(9)를 배치하는 캐리어 배치대(14)가 마련되어 있다.
캐리어 반입출부(2)는, 외부로부터 캐리어 스테이지(10)에 반입된 캐리어(9)를, 캐리어 반송 기구(11)를 이용하여 캐리어 스톡(12)이나, 캐리어 배치대(14)에 반송한다. 즉, 캐리어 반입출부(2)는, 로트 처리부(6)에서 처리하기 전의 복수매의 기판(8)을 수용하는 캐리어(9)를, 캐리어 스톡(12)이나, 캐리어 배치대(14)에 반송한다.
캐리어 스톡(12)은, 로트 처리부(6)에서 처리하기 전의 복수매의 기판(8)을 수용하는 캐리어(9)를, 일시적으로 보관한다.
캐리어 배치대(14)에 반송되고, 로트 처리부(6)에서 처리하기 전의 복수매의 기판(8)을 수용하는 캐리어(9)로부터는, 후술하는 기판 반송 기구(15)에 의해 복수매의 기판(8)이 반출된다. 또한, 캐리어 배치대(14)에 배치되고, 기판(8)을 수용하지 않은 캐리어(9)에는, 기판 반송 기구(15)로부터, 로트 처리부(6)에서 처리한 후의 복수매의 기판(8)이 반입된다.
캐리어 반입출부(2)는, 캐리어 배치대(14)에 배치되고, 로트 처리부(6)에서 처리한 후의 복수매의 기판(8)을 수용하는 캐리어(9)를, 캐리어 반송 기구(11)를 이용하여 캐리어 스톡(13)이나, 캐리어 스테이지(10)에 반송한다.
캐리어 스톡(13)은, 로트 처리부(6)에서 처리한 후의 복수매의 기판(8)을 일시적으로 보관한다. 캐리어 스테이지(10)에 반송된 캐리어(9)는, 외부에 반출된다.
로트 형성부(3)에는, 복수매(예컨대, 25장)의 기판(8)을 반송하는 기판 반송 기구(15)가 마련되어 있다. 로트 형성부(3)는, 기판 반송 기구(15)에 의한 복수매(예컨대, 25장)의 기판(8)의 반송을 2회 행하여, 복수매(예컨대, 50장)의 기판(8)으로 이루어지는 로트를 형성한다.
로트 형성부(3)는, 기판 반송 기구(15)를 이용하여, 캐리어 배치대(14)에 배치된 캐리어(9)로부터 로트 배치부(4)에 복수매의 기판(8)을 반송하여, 복수매의 기판(8)을 로트 배치부(4)에 배치함으로써, 로트를 형성한다.
로트를 형성하는 복수매의 기판(8)은, 로트 처리부(6)에 의해 동시에 처리된다. 로트를 형성할 때는, 복수매의 기판(8)의 표면에 패턴이 형성되어 있는 면이 서로 대향하도록 로트를 형성하여도 좋고, 또한, 복수매의 기판(8)의 표면에 패턴이 형성되어 있는 면이 전부 한쪽을 향하도록 로트를 형성하여도 좋다.
또한, 로트 형성부(3)는, 로트 처리부(6)에서 처리가 행해지고, 로트 배치부(4)에 배치된 로트로부터, 기판 반송 기구(15)를 이용하여 복수매의 기판(8)을 캐리어(9)에 반송한다.
기판 반송 기구(15)는, 복수매의 기판(8)을 지지하기 위한 기판 지지부로서, 처리 전의 복수매의 기판(8)을 지지하는 처리전 기판 지지부(도시하지 않음)와, 처리 후의 복수매의 기판(8)을 지지하는 처리후 기판 지지부(도시하지 않음)의 2종류를 가지고 있다. 이에 의해, 처리 전의 복수매의 기판(8) 등에 부착된 파티클 등이 처리 후의 복수매의 기판(8) 등에 옮겨 붙는 것을 방지할 수 있다.
기판 반송 기구(15)는, 복수매의 기판(8)의 반송 도중에, 복수매의 기판(8)의 자세를 수평 자세로부터 수직 자세 및 수직 자세로부터 수평 자세로 변경한다.
로트 배치부(4)는, 로트 반송부(5)에 의해 로트 형성부(3)와 로트 처리부(6) 사이에서 반송되는 로트를 로트 배치대(16)에서 일시적으로 배치(대기)한다. 로트 배치부(4)에는, 반입측 로트 배치대(17)와, 반출측 로트 배치대(18)가 마련되어 있다.
반입측 로트 배치대(17)에는, 처리 전의 로트가 배치된다. 반출측 로트 배치대(18)에는, 처리 후의 로트가 배치된다. 반입측 로트 배치대(17) 및 반출측 로트 배치대(18)에는, 1로트분의 복수매의 기판(8)이 수직 자세로 전후에 배열되어 배치된다.
로트 반송부(5)는, 로트 배치부(4)와 로트 처리부(6) 사이나, 로트 처리부(6)의 내부 사이에서 로트의 반송을 행한다. 로트 반송부(5)에는, 로트의 반송을 행하는 로트 반송 기구(19)가 마련되어 있다.
로트 반송 기구(19)는, 로트 배치부(4)와 로트 처리부(6)를 따라 배치한 레일(20)과, 로트를 유지하면서 레일(20)을 따라 이동하는 이동체(21)를 갖는다. 이동체(21)에는, 수직 자세로 전후에 배열된 복수매의 기판(8)으로 형성되는 로트를 유지하는 기판 유지체(22)가 마련되어 있다. 로트 반송 기구(19)는, 반송부를 구성한다.
로트 반송부(5)는, 반입측 로트 배치대(17)에 배치된 로트를 로트 반송 기구(19)의 기판 유지체(22)에서 수취하고, 수취한 로트를 로트 처리부(6)에 전달한다. 또한, 로트 반송부(5)는, 로트 처리부(6)에서 처리된 로트를 로트 반송 기구(19)의 기판 유지체(22)에서 수취하고, 수취한 로트를 반출측 로트 배치대(18)에 전달한다. 또한, 로트 반송부(5)는, 로트 반송 기구(19)를 이용하여 로트 처리부(6)의 내부에 있어서 로트의 반송을 행한다.
로트 처리부(6)는, 수직 자세로 전후에 배열된 복수매의 기판(8)으로 형성된 로트에 에칭이나, 세정이나, 건조 등의 처리를 행한다. 로트 처리부(6)에는, 2대의 에칭 처리 장치(23)와, 세정 처리 장치(24)와, 기판 유지체 세정 처리 장치(25)와, 건조 처리 장치(26)가 배열되어 마련되어 있다.
에칭 처리 장치(23)는, 로트에 에칭 처리를 행한다. 세정 처리 장치(24)는, 로트의 세정 처리를 행한다. 기판 유지체 세정 처리 장치(25)는, 기판 유지체(22)의 세정 처리를 행한다. 건조 처리 장치(26)는, 로트의 건조 처리를 행한다. 또한, 에칭 처리 장치(23)의 대수는, 2대에 한정되지 않고, 1대여도 좋고, 3대 이상이어도 좋다.
에칭 처리 장치(23)는, 에칭용의 처리조(27)와, 린스용의 처리조(28)와, 기판 승강 기구(29, 30)를 갖는다. 또한, 도 1에서는 도시를 생략하고 있지만, 실시형태의 에칭 처리 장치(23)는, 에칭용의 처리조(27)를 복수 구비하고 있다.
에칭용의 처리조(27)에는, 에칭용의 처리액(이하, 「에칭액」이라고 함)이 저류된다. 린스용의 처리조(28)에는, 린스용의 처리액(순수 등)이 저류된다. 또한, 에칭용의 처리조(27)의 상세에 대해서는 후술한다. 기판 승강 기구(29, 30)에는, 로트를 형성하는 복수매의 기판(8)이 수직 자세로 전후에 배열되어 유지된다.
에칭 처리 장치(23)는, 로트 반송 기구(19)의 기판 유지체(22)로부터 로트를 기판 승강 기구(29)로 수취하고, 수취한 로트를 기판 승강 기구(29)로 강하시킴으로써 로트를 처리조(27)의 에칭액에 침지시켜 에칭 처리를 행한다. 에칭 처리는, 예컨대, 1시간∼3시간 정도 행해진다.
또한, 실시형태에서는, 에칭 처리 장치(23)의 하나의 에칭용의 처리조(27)로부터, 별도의 에칭용의 처리조(27)에 로트를 반송함으로써, 다른 조건의 에칭 처리를 연속적으로 실시할 수 있다.
그 후, 에칭 처리 장치(23)는, 기판 승강 기구(29)를 상승시킴으로써 로트를 처리조(27)로부터 취출하여, 기판 승강 기구(29)로부터 로트 반송 기구(19)의 기판 유지체(22)에 로트를 전달한다.
그리고, 로트 반송 기구(19)의 기판 유지체(22)로부터 로트를 기판 승강 기구(30)로 수취하고, 수취한 로트를 기판 승강 기구(30)로 강하시킴으로써 로트를 처리조(28)의 린스용의 처리액에 침지시켜 린스 처리를 행한다.
그 후, 에칭 처리 장치(23)는, 기판 승강 기구(30)를 상승시킴으로써 로트를 처리조(28)로부터 취출하여, 기판 승강 기구(30)로부터 로트 반송 기구(19)의 기판 유지체(22)에 로트를 전달한다.
세정 처리 장치(24)는, 세정용의 처리조(31)와, 린스용의 처리조(32)와, 기판 승강 기구(33, 34)를 갖는다. 세정용의 처리조(31)에는, 세정용의 처리액[SC-1(암모니아, 과산화수소 및 물의 혼합액) 등]이 저류된다. 린스용의 처리조(32)에는, 린스용의 처리액(순수 등)이 저류된다. 기판 승강 기구(33, 34)에는, 1로트분의 복수매의 기판(8)이 수직 자세로 전후에 배열되어 유지된다.
건조 처리 장치(26)는, 처리조(35)와, 처리조(35)에 대하여 승강하는 기판 승강 기구(36)를 갖는다. 처리조(35)에는, 건조용의 처리 가스[IPA(이소프로필알코올) 등]가 공급된다. 기판 승강 기구(36)에는, 1로트분의 복수매의 기판(8)이 수직 자세로 전후에 배열되어 유지된다.
건조 처리 장치(26)는, 로트 반송 기구(19)의 기판 유지체(22)로부터 로트를 기판 승강 기구(36)로 수취하고, 수취한 로트를 기판 승강 기구(36)로 강하시켜 처리조(35)에 반입하여, 처리조(35)에 공급한 건조용의 처리 가스로 로트의 건조 처리를 행한다. 그리고, 건조 처리 장치(26)는, 기판 승강 기구(36)로 로트를 상승시켜, 기판 승강 기구(36)로부터 로트 반송 기구(19)의 기판 유지체(22)에, 건조 처리를 행한 로트를 전달한다.
기판 유지체 세정 처리 장치(25)는, 처리조(37)를 가지고, 처리조(37)에 세정용의 처리액 및 건조 가스를 공급할 수 있게 되어 있고, 로트 반송 기구(19)의 기판 유지체(22)에 세정용의 처리액을 공급한 후, 건조 가스를 공급함으로써 기판 유지체(22)의 세정 처리를 행한다.
제어부(100)는, 기판 처리 장치(1)의 각 부[캐리어 반입출부(2), 로트 형성부(3), 로트 배치부(4), 로트 반송부(5), 로트 처리부(6)]의 동작을 제어한다. 제어부(100)는, 스위치 등으로부터의 신호에 기초하여, 기판 처리 장치(1)의 각 부의 동작을 제어한다.
제어부(100)는, 예컨대 컴퓨터로 이루어지며, 컴퓨터로 판독 가능한 기억 매체(38)를 갖는다. 기억 매체(38)에는, 기판 처리 장치(1)에 있어서 실행되는 각종의 처리를 제어하는 프로그램이 저장된다.
제어부(100)는, 기억 매체(38)에 기억된 프로그램을 읽어내어 실행함으로써 기판 처리 장치(1)의 동작을 제어한다. 또한, 프로그램은, 컴퓨터에 의해 판독 가능한 기억 매체(38)에 기억되어 있던 것으로서, 다른 기억 매체로부터 제어부(100)의 기억 매체(38)에 인스톨된 것이어도 좋다.
컴퓨터에 의해 판독 가능한 기억 매체(38)로서는, 예컨대 하드 디스크(HD), 플렉시블 디스크(FD), 컴팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등이 있다.
<에칭용의 처리조의 구성>
다음에, 에칭용의 처리조(27)에 대해서, 도 2를 참조하여 설명한다. 도 2는 실시형태에 따른 에칭용의 처리조(27)의 구성을 나타내는 개략 블록도이다.
에칭용의 처리조(27)에서는, 에칭액을 이용하여, 기판(8) 상에 형성된 실리콘 질화막(SiN)(8A)(도 3a 참조) 및 실리콘 산화막(SiO2)(8B)(도 3a 참조) 중, 실리콘 질화막(8A)을 선택적으로 에칭한다.
질화막의 에칭 처리에서는, 인산(H3PO4) 수용액에 실리콘(Si) 함유 화합물을 첨가하여 실리콘 농도를 조정한 용액이, 에칭액으로서 일반적으로 이용된다.
실리콘 농도의 조정 방법으로서는, 기존의 인산 수용액에 더미 기판을 침지시켜 실리콘을 용해시키는 방법(시즈닝)이나, 콜로이달 실리카 등의 실리콘 함유 화합물을 인산 수용액에 용해시키는 방법이 있다. 또한, 인산 수용액에 실리콘 함유 화합물 수용액을 첨가하여 실리콘 농도를 조정하는 방법도 있다.
에칭용의 처리조(27)는, 인산 수용액 공급부(40)와, 인산 수용액 배출부(41)와, 순수 공급부(42)와, 실리콘 공급부(43)와, 내조(內槽)(44)와, 외조(45)와, 온도 조절 탱크(46)를 갖는다.
인산 수용액 공급부(40)는, 인산 수용액 공급원(40A)과, 인산 수용액 공급 라인(40B)과, 제1 유량 조정기(40C)를 갖는다.
인산 수용액 공급원(40A)은, 인산 수용액을 저류하는 탱크이다. 인산 수용액 공급 라인(40B)은, 인산 수용액 공급원(40A)과 온도 조절 탱크(46)를 접속하여, 인산 수용액 공급원(40A)으로부터 온도 조절 탱크(46)에 인산 수용액을 공급한다.
제1 유량 조정기(40C)는, 인산 수용액 공급 라인(40B)에 마련되어, 온도 조절 탱크(46)에 공급되는 인산 수용액의 공급량을 조정한다. 제1 유량 조정기(40C)는, 개폐 밸브나, 유량 제어 밸브나, 유량계 등으로 구성된다.
순수 공급부(42)는, 순수 공급원(42A)과, 순수 공급 라인(42B)과, 제2 유량 조정기(42C)를 갖는다. 순수 공급부(42)는, 에칭액을 가열함으로써 증발한 수분을 보급하기 위해 외조(45)에 순수(DIW)를 공급한다.
순수 공급 라인(42B)은, 순수 공급원(42A)과 외조(45)를 접속하여, 순수 공급원(42A)으로부터 외조(45)에 정해진 온도의 순수를 공급한다.
제2 유량 조정기(42C)는, 순수 공급 라인(42B)에 마련되어, 외조(45)에 공급되는 순수의 공급량을 조정한다. 제2 유량 조정기(42C)는, 개폐 밸브, 유량 제어 밸브, 유량계 등으로 구성된다. 제2 유량 조정기(42C)에 의해 순수의 공급량이 조정됨으로써, 에칭액의 온도, 인산 농도, 실리콘 농도가 조정된다. 제2 유량 조정기(42C)는, 온도 조절부, 인산 농도 조정부, 실리콘 농도 조정부를 구성한다.
실리콘 공급부(43)는, 실리콘 공급원(43A)과, 실리콘 공급 라인(43B)과, 제3 유량 조정기(43C)를 갖는다.
실리콘 공급원(43A)은, 실리콘 함유 화합물 수용액을 저류하는 탱크이다. 실리콘 공급 라인(43B)은, 실리콘 공급원(43A)과 온도 조절 탱크(46)를 접속하여, 실리콘 공급원(43A)으로부터 온도 조절 탱크(46)에 실리콘 함유 화합물 수용액을 공급한다.
제3 유량 조정기(43C)는, 실리콘 공급 라인(43B)에 마련되어, 온도 조절 탱크(46)에 공급되는 실리콘 함유 화합물 수용액의 공급량을 조정한다. 제3 유량 조정기(43C)는, 개폐 밸브나, 유량 제어 밸브나, 유량계 등으로 구성된다.
실리콘 함유 화합물 수용액은, 에칭 처리가 종료하고, 에칭액을 전부 교체할 때에 공급되는 예비액을 생성하는 경우에 공급된다. 또한, 실리콘 공급부(43)는, 실리콘 함유 화합물 수용액을 외조(45)에 공급 가능하게 하여도 좋다. 이 경우, 실리콘 공급부(43)는, 에칭 처리 중에, 에칭액 중의 실리콘 농도가 저하한 경우에, 실리콘 함유 화합물 수용액을 외조(45)에 공급할 수 있다.
내조(44)는, 상부가 개방되어, 에칭액이 상부 부근까지 공급된다. 내조(44)에서는, 기판 승강 기구(29)에 의해 로트[복수매의 기판(8)]가 에칭액에 침지되어, 기판(8)에 에칭 처리가 행해진다. 내조(44)는, 기판 처리조를 구성한다.
외조(45)는, 내조(44)의 상부 주위에 마련되며 상부가 개방된다. 외조(45)에는, 내조(44)로부터 오버 플로우한 에칭액이 유입된다. 또한, 외조(45)에는, 예비액이 온도 조절 탱크(46)로부터 공급된다. 또한, 외조(45)에는, 순수 공급부(42)로부터 순수가 공급된다.
외조(45)에는, 에칭액의 온도를 검출하기 위한 온도 센서(80) 및 에칭액의 인산 농도를 검출하기 위한 인산 농도 센서(81)가 마련된다. 각 센서(80, 81)에 의해 생성된 신호는, 제어부(100)(도 1 참조)에 입력된다.
외조(45)와 내조(44)는 제1 순환 라인(50)에 의해 접속된다. 제1 순환 라인(50)의 일단은, 외조(45)에 접속되고, 제1 순환 라인(50)의 타단은, 내조(44) 내에 설치된 처리액 공급 노즐(49)에 접속된다.
제1 순환 라인(50)에는, 외조(45)측으로부터 순서대로, 제1 펌프(51), 제1 히터(52) 및 필터(53)가 마련된다. 외조(45) 내의 에칭액은 제1 히터(52)에 의해 가온되어 처리액 공급 노즐(49)로부터 내조(44) 내에 유입된다.
제1 히터(52)는, 내조(44)에 공급되는 에칭액의 온도를 조정한다. 또한, 제1 순환 라인(50)에는, 에칭액 중의 실리콘 농도를 검출하기 위한 실리콘 농도 센서(82)가 마련된다. 실리콘 농도 센서(82)에 의해 생성된 신호는, 제어부(100)에 입력된다. 제1 히터(52)는, 온도 조절부를 구성한다.
제1 펌프(51)를 구동시킴으로써, 에칭액은, 외조(45)로부터 제1 순환 라인(50)을 지나 내조(44) 내로 보내진다. 또한, 에칭액은, 내조(44)로부터 오버 플로우함으로써, 재차 외조(45)에 유출된다.
이와 같이 하여, 에칭액의 순환로(55)가 형성된다. 즉, 순환로(55)는, 외조(45), 제1 순환 라인(50), 내조(44)에 의해 형성된다. 순환로(55)로서는, 내조(44)을 기준으로 하여 외조(45)가 제1 히터(52)보다 상류측에 마련된다.
온도 조절 탱크(46)에서는, 인산 수용액 공급부(40)로부터 공급된 인산 수용액이 예비액으로서 저류된다. 또한, 온도 조절 탱크(46)에서는, 인산 수용액 공급부(40)로부터 공급된 인산 수용액과, 실리콘 공급부(43)로부터 공급된 실리콘 함유 화합물 수용액이 혼합된 예비액이 생성되어, 저류된다.
예컨대, 온도 조절 탱크(46)에서는, 내조(44) 및 외조(45)의 에칭액을 전부 교체하는 경우에는, 인산 수용액과 실리콘 함유 화합물 수용액이 혼합된 예비액이 생성되어, 저류된다. 또한, 온도 조절 탱크(46)에서는, 에칭 처리 중에 에칭액의 일부를 교체하는 경우에는, 인산 수용액이 예비액으로서 저류된다.
온도 조절 탱크(46)에는, 온도 조절 탱크(46) 내의 예비액을 순환시키는 제2 순환 라인(60)이 접속된다. 또한, 온도 조절 탱크(46)에는, 공급 라인(70)의 일단이 접속된다. 공급 라인(70)의 타단은, 외조(45)에 접속된다.
제2 순환 라인(60)에는, 제2 펌프(61) 및 제2 히터(62)가 마련되어 있다. 제2 히터(62)를 ON으로 한 상태로 제2 펌프(61)를 구동시킴으로써, 온도 조절 탱크(46) 내의 예비액이 가온되어 순환한다. 제2 히터(62)는, 예비액의 온도를 조정한다. 제2 히터(62)는, 온도 조절부를 구성한다.
공급 라인(70)에는, 제3 펌프(71)와, 제4 유량 조정기(72)가 마련된다. 제4 유량 조정기(72)는, 외조(45)에 공급되는 예비액의 공급량을 조정한다. 제4 유량 조정기(72)는, 개폐 밸브나, 유량 제어 밸브나, 유량계 등으로 구성된다. 제4 유량 조정기(72)에 의해 예비액의 공급량이 조정됨으로써, 에칭액의 온도, 인산 농도, 실리콘 농도가 조정된다. 제4 유량 조정기(72)는, 온도 조절부, 인산 농도 조정부, 실리콘 농도 조정부를 구성한다.
온도 조절 탱크(46)에 저류된 예비액은, 에칭액의 전부, 또는 일부를 교체할 때에, 공급 라인(70)을 통해 외조(45)에 공급된다.
인산 수용액 배출부(41)는, 에칭 처리에서 사용된 에칭액의 전부, 또는 일부를 교체할 때에 에칭액을 배출한다. 인산 수용액 배출부(41)는, 배출 라인(41A)과, 제5 유량 조정기(41B)와, 냉각 탱크(41C)를 갖는다.
배출 라인(41A)은, 제1 순환 라인(50)에 접속된다. 제5 유량 조정기(41B)는, 배출 라인(41A)에 마련되어, 배출되는 에칭액의 배출량을 조정한다. 제5 유량 조정기(41B)는, 개폐 밸브나, 유량 제어 밸브나, 유량계 등으로 구성된다.
냉각 탱크(41C)는, 배출 라인(41A)을 흘러 온 에칭액을 일시적으로 저류하며 냉각한다. 제5 유량 조정기(41B)에 의해 배출량이 조정되고, 예컨대, 순수가 공급됨으로써, 에칭액의 온도, 인산 농도, 실리콘 농도가 조정된다. 제5 유량 조정기(41B)는, 온도 조절부, 인산 농도 조정부, 실리콘 농도 조정부를 구성한다.
또한, 제1 유량 조정기(40C)∼제5 유량 조정기(41B)를 구성하는 개폐 밸브의 개폐나, 유량 제어 밸브의 개방도는, 제어부(100)로부터의 신호에 기초하여 액츄에이터(도시하지 않음)가 동작함으로써, 변경된다. 즉, 제1 유량 조정기(40C)∼제5 유량 조정기(41B)를 구성하는 개폐 밸브나, 유량 제어 밸브는, 제어부(100)에 의해 제어된다.
<에칭 처리의 개요>
이어서, 실시형태에 따른 에칭 처리에 대해서, 도 3a∼도 3d를 참조하면서 설명한다. 도 3a는 에칭 처리를 행하기 전의 기판(8)의 단면을 나타내는 개략도이다. 도 3b는 에칭 처리가 진행된 기판(8)의 상태를 나타내는 개략도이다. 도 3c는 에칭 처리가 더욱 진행된 기판(8)의 상태를 나타내는 개략도이다. 도 3d는 에칭 처리가 종료한 기판(8)의 상태를 나타내는 개략도이다.
도 3a에 나타내는 바와 같이, 에칭 처리를 행하기 전의 기판(8)에는, 실리콘 질화막(8A)과 실리콘 산화막(8B)이 교대로 복수 적층되어 있다. 또한, 기판(8)에는, 에칭액이 침입하여, 적층된 실리콘 질화막(8A)을 에칭하기 위한 홈(8C)이 복수 형성되어 있다.
기판(8)을 내조(44)에 침지하여, 에칭 처리를 개시하면, 도 3b에 나타내는 바와 같이, 먼저, 홈(8C) 부근의 실리콘 질화막(8A)이 에칭된다. 즉, 에칭 처리에서는, 홈(8C)에 가까운 실리콘 질화막(8A)으로부터 순서대로 에칭된다.
에칭에 의해 에칭액에 용출한 실리콘 질화막(8A)의 성분은, 실리콘 질화막(8A)이 에칭됨으로써 형성되는 간극(8D)으로부터 홈(8C)에 배출되고, 홈(8C)으로부터 기판(8)의 밖으로 배출된다. 홈(8C)이나, 간극(8D)의 에칭액이 새로운 에칭액으로 치환됨으로써, 에칭이 진행된다.
그 때문에, 에칭 처리가 진행됨에 따라, 도 3c에 나타내는 바와 같이, 에칭되는 부분으로부터 홈(8C)까지의 거리가 길어진다. 즉, 에칭액에 용출한 실리콘 질화막(8A)의 성분이 기판(8)의 밖까지 배출되는 거리가 길어진다.
그 때문에, 실리콘 질화막(8A)의 에칭 레이트가 큰 경우에는, 홈(8C)이나 간극(8D)의 에칭액에 포함되는 실리콘 농도가 높아진다. 특히, 홈(8C)의 안쪽측, 즉 기판(8)의 표면으로부터의 거리가 긴 부분에 형성되는 간극(8D)에서는, 에칭액 중의 실리콘 농도가 높아진다.
따라서, 에칭되어 용출된 실리콘 질화막(8A)의 성분을 포함하는 에칭액이 기판(8)의 밖까지 배출되는 동안에, 실리콘 산화물이 실리콘 산화막(8B) 상에 석출되는 경우가 있다. 또한, 에칭 처리가 더욱 진행되면, 도 3d에 나타내는 바와 같이, 양측의 간극(8D)이 연통한다.
<에칭 처리의 상세>
이어서, 실시형태에 따른 에칭 처리의 상세에 대해서, 도 4∼도 7을 참조하면서 설명한다. 도 4는 실시형태에 따른 에칭 처리에 있어서의 에칭액 중의 실리콘 농도 및 에칭액의 온도의 추이를 나타내는 도면이다.
도 4에 나타내는 바와 같이, 실시형태에 따른 에칭 처리는, 제1 에칭 처리와, 제2 에칭 처리와, 제3 에칭 처리를 포함한다.
제1 에칭 처리는, 에칭 처리를 개시한 시간(t0)부터 정해진 시간(t1)까지의 제1 시간 간격으로 행해진다. 제2 에칭 처리는, 제1 에칭 처리에 이어서 시간(t1)부터 정해진 시간(t2)까지의 제2 시간 간격으로 행해진다. 제3 에칭 처리는, 제2 에칭 처리에 이어서 시간(t2)부터 에칭 처리가 완료하는 정해진 시간(t3)까지의 제3 시간 간격으로 행해진다.
제1 에칭 처리에서는, 에칭액 중의 실리콘 농도가 정해진 제1 농도(Ca)이고, 에칭액의 온도가 정해진 제1 온도(Ta)이다. 또한, 제2 에칭 처리에서는, 에칭액 중의 실리콘 농도가 제1 농도(Ca)보다 높은 정해진 제2 농도(Cb)이고, 에칭액의 온도가 제1 온도(Ta)보다 높은 정해진 제2 온도(Tb)이다.
또한, 제3 에칭 처리에서는, 에칭액 중의 실리콘 농도가 제2 농도(Cb)보다 높은 정해진 제3 농도(Cc)이고, 에칭액의 온도가 제2 온도(Tb)보다 높은 정해진 제3 온도(Tc)이다.
여기서, 이러한 제1 농도(Ca)∼제3 농도(Cc)의 상세에 대해서, 도 5를 참조하면서 설명한다. 도 5는 실리콘 산화막(8B) 및 실리콘 산화물의 에칭 처리에 있어서의 에칭액 중의 실리콘 농도와 에칭 레이트의 관계의 일례에 대해서 나타내는 도면이다.
도 5에 나타내는 바와 같이, 동일한 SiO2로 구성되는 실리콘 산화막(8B) 및 실리콘 산화물이라도, 막질이 상이하기 때문에 에칭 레이트는 상이하다. 또한, 실리콘 산화막(8B) 및 실리콘 산화물은, 모두 에칭액 중의 실리콘 농도가 높아질수록 에칭 레이트가 저하하고, 정해진 임계값 이상의 실리콘 농도에서는 에칭으로 용해되는 것이 아니라 반대로 실리콘 산화물이 석출된다.
도 5에 나타내는 바와 같이, 제1 농도(Ca)는, 실리콘 산화물뿐만 아니라, 실리콘 산화막(8B)도 에칭되는 농도이다. 또한, 제3 농도(Cc)는, 실리콘 산화막(8B)은 에칭되지 않는(즉, 에칭 레이트가 거의 제로인) 한편, 실리콘 산화물은 에칭되는 농도이다.
그리고, 제2 농도(Cb)는, 제1 농도(Ca)와 제3 농도(Cc) 사이의 농도이다. 즉, 제2 농도(Cb)는, 실리콘 산화물뿐만 아니라 실리콘 산화막(8B)도 에칭되는 농도인 한편, 제1 농도(Ca)에 비해서 에칭 레이트 자체는 작은 농도이다.
여기서, 에칭액 중의 실리콘 농도가 높을수록[예컨대, 제2 농도(Cb)나 제3 농도(Cc)], 실리콘 산화막(8B)에 대한 실리콘 질화막(8A)의 에칭 레이트가 커진다(즉, 선택비가 커진다).
한편, 실리콘 질화막(8A) 및 실리콘 산화막(8B)이 고적층된 기판(8)을 실리콘 농도가 높은 에칭액으로 처리한 경우, 특히 홈(8C)의 하측에 위치하는 실리콘 산화막(8B) 상에 실리콘 산화물이 석출하는 것이 염려되고 있었다.
왜냐하면, 홈(8C)의 상측에 비해서 홈(8C)의 하측은 새로운 에칭액으로 치환되기 어렵기 때문에, 아무리 해도 실리콘 농도가 높아져 버리기 때문이다. 그래서, 본원의 발명자는, 이러한 현상의 상세에 대해서 예의 검토한 바 새로운 지견을 얻었다.
도 6은 에칭액 중의 실리콘 농도가 제2 농도(Cb)인 경우의 실리콘 산화막(8B)의 막 두께의 추이를 나타내는 도면이다. 이러한 결과로부터, 실리콘 농도가 비교적 높은 제2 농도(Cb)로 에칭 처리한 경우, 초기 단계에서는 확실히 실리콘 산화물이 실리콘 산화막(8B) 상에 석출되어, 실리콘 산화막(8B)의 막 두께가 증가하는 현상이 보인다.
한편, 에칭 처리의 초기 단계를 지나면, 실리콘 농도가 비교적 높은 제2 농도(Cb)라도, 실리콘 산화막(8B)에 있어서의 막 두께의 증가 현상이 수습되는 것이 분명해졌다. 즉, 실리콘 산화물이 실리콘 산화막(8B) 상에 석출되는 현상은, 에칭 처리의 초기 단계를 지나면 수습되는 것이 분명해졌다.
이 결과는, 기판(8)에서 이하와 같은 현상이 일어나고 있기 때문이라고 생각된다. 에칭 처리의 초기 단계에서는, 홈(8C)의 체적에 대한 실리콘 질화막(8A)의 에칭량이 많기 때문에, 홈(8C)의 내부[특히 홈(8C)의 하측]의 실리콘 농도가 높아지기 쉽다. 따라서, 에칭 처리의 초기 단계에서는, 실리콘 산화물이 실리콘 산화막(8B) 상에 석출되는 현상이 발생한다.
한편, 에칭 처리의 초기 단계를 지나면, 홈(8C)의 체적은 간극(8D)이 형성됨으로써 증가하는 한편, 실리콘 질화막(8A)의 에칭량은 초기 단계와 그다지 변하지 않기 때문에, 홈(8C)의 내부의 실리콘 농도가 상대적으로 저하한다. 따라서, 에칭 처리의 초기 단계를 지나면, 실리콘 산화물이 실리콘 산화막(8B) 상에 석출되는 현상이 수습된다고 생각된다.
도 6의 결과에 기초하여, 실시형태에서는, 도 4에 나타내는 바와 같이, 에칭 처리의 초기 단계인 제1 에칭 처리를 실리콘 농도가 비교적 낮은 제1 농도(Ca)로 실시하는 것으로 하였다. 이에 의해, 에칭 처리의 초기 단계에서 실리콘 산화물이 실리콘 산화막(8B) 상에 석출되는 현상을 억제할 수 있다.
그리고, 에칭 처리의 초기 단계가 지나고, 실리콘 산화물이 실리콘 산화막(8B) 상에 석출되는 현상이 수습된 단계에서 실시하는 제2 에칭 처리에서는, 실리콘 농도를 비교적 높은 제2 농도(Cb)로 실시한다. 이에 의해, 실리콘 산화막(8B)에 대한 실리콘 질화막(8A)의 선택비를 크게 할 수 있기 때문에, 에칭 처리를 보다 효율적으로 실시할 수 있다.
또한, 실시형태에서는, 실리콘 농도가 비교적 높은 제2 농도(Cb)로 제2 에칭 처리를 실시하였다고 해도, 도 6에 나타내는 바와 같이, 실리콘 산화물이 실리콘 산화막(8B) 상에 석출되는 현상은 수습되어 있다. 따라서, 실시형태에 따르면, 인접하는 실리콘 산화막(8B)의 사이가 실리콘 산화물로 폐색되는 현상을 억제할 수 있다.
또한, 실시형태에서는, 제2 에칭 처리에 의해 양측의 간극(8D)이 연통하고, 실리콘 질화막(8A)이 기판(8)으로부터 제거된 후에, 제3 에칭 처리를 실시한다. 여기서 실리콘 농도가 더욱 높은 제3 농도(Cc)로 제3 에칭 처리를 행함으로써, 도 5에 나타내는 바와 같이, 실리콘 산화막(8B) 상에 석출한 실리콘 산화물만을 에칭할 수 있다.
즉, 실시형태에서는, 실리콘 질화막(8A)이 기판(8)으로부터 제거된 후에 제3 에칭 처리를 행함으로써, 실리콘 산화막(8B) 상에 석출된 실리콘 산화물을 제거할 수 있다. 따라서, 실시형태에 따르면, 기판(8)에 원하는 간격의 간극(8D)을 형성할 수 있다.
또한, 실시형태에서는, 실리콘 산화막(8B) 상에 석출된 실리콘 산화물을 제거하는 처리로서 실리콘 농도가 제3 농도(Cc)인 인산 처리액을 이용한 예에 대해서 나타내었지만, 실리콘 산화물을 제거하는 처리는 이러한 예에 한정되지 않는다. 예컨대, SC-1을 에칭액으로서 이용하여, 실리콘 산화막(8B) 상에 석출된 실리콘 산화물을 제거하여도 좋다.
또한, 도 4에 나타내는 바와 같이, 제1 에칭 처리∼제3 에칭 처리에서는, 에칭액 중의 실리콘 농도를 높게 함에 따라 에칭액의 온도를 높게 하면 좋다. 이와 같이 에칭액의 온도를 높게 함으로써, 에칭액에 대한 실리콘의 포화 농도를 높게 할 수 있기 때문에, 에칭액 중의 실리콘 농도를 원하는 제2 농도(Cb)나 제3 농도(Cc)로 할 수 있다.
도 7은 실시형태에 따른 기판 처리 장치(1)에서의 에칭 처리를 설명하기 위한 도면이다. 도 7의 (a)에 나타내는 바와 같이, 실시형태에서는, 기판 처리 장치(1)에 3개의 처리조(27A, 27B, 27C)가 준비된다.
처리조(27A)에는, 실리콘 농도가 제1 농도(Ca)인 인산 처리액이 저류되고, 처리조(27B)에는 실리콘 농도가 제2 농도(Cb)인 인산 처리액이 저류되고, 처리조(27C)에는 실리콘 농도가 제3 농도(Cc)인 인산 처리액이 저류된다.
그리고, 제어부(100)는, 도 7의 (a)에 나타내는 바와 같이, 기판(8)을 처리조(27A)에 반송하고, 처리조(27A)에서 기판(8)에 제1 에칭 처리를 실시한다. 다음에, 도 7의 (b)에 나타내는 바와 같이, 제어부(100)는, 기판(8)을 처리조(27A)로부터 처리조(27B)에 반송하고, 처리조(27B)에서 기판(8)에 제2 에칭 처리를 실시한다.
마지막으로, 도 7의 (c)에 나타내는 바와 같이, 제어부(100)는, 기판(8)을 처리조(27B)로부터 처리조(27C)에 반송하고, 처리조(27C)에서 기판(8)에 제3 에칭 처리를 실시한다. 이에 의해, 실시형태에 따른 제1 에칭 처리∼제3 에칭 처리를 원활하게 기판(8)에 실시할 수 있다.
또한, 실시형태에서는, 실리콘 농도가 상이한 3개의 처리조(27A∼27C)를 준비하여, 기판(8)에 제1 에칭 처리∼제3 에칭 처리를 실시하는 예에 대해서 나타내었지만, 기판(8)에 제1 에칭 처리∼제3 에칭 처리를 실시하는 처리는 이러한 예에 한정되지 않는다.
예컨대, 하나의 처리조(27)에 있어서, 먼저 실리콘 농도를 제1 농도(Ca)로 설정하고, 다음에 시간(t1)에 실리콘 농도를 제2 농도(Cb)로 변경하고, 또한 시간(t2)에 실리콘 농도를 제3 농도(Cc)로 변경하여도 좋다.
<변형예>
이어서는, 실시형태의 각종 변형예에 대해서, 도 8∼도 14를 참조하면서 설명한다. 도 8은 실시형태의 변형예 1에 따른 에칭 처리에 있어서의 에칭액 중의 실리콘 농도 및 에칭액의 온도의 추이를 나타내는 도면이다. 도 8에 나타내는 바와 같이, 기판(8)에 실시하는 에칭 처리는, 전술한 제1 에칭 처리 및 제2 에칭 처리만을 행하고, 제3 에칭 처리를 생략하여도 좋다.
도 9는 실시형태의 변형예 2에 따른 에칭 처리에 있어서의 에칭액 중의 실리콘 농도 및 에칭액의 온도의 추이를 나타내는 도면이다. 도 9에 나타내는 바와 같이, 기판(8)에 실시하는 에칭 처리는, 시간(t1)이 경과한 후도 제1 에칭 처리를 계속하고, 그 후도 제2 에칭 처리를 행하지 않고, 제1 에칭 처리로부터 정해진 시간(t2a)에 제3 에칭 처리로 이행하여도 좋다.
도 10은 실시형태의 변형예 3에 따른 에칭 처리에 있어서의 에칭액 중의 실리콘 농도 및 에칭액의 온도의 추이를 나타내는 도면이다. 도 10에 나타내는 바와 같이, 기판(8)에 실시하는 에칭 처리는, 시간(t1)이 경과한 후에 제1 에칭 처리로부터 제3 에칭 처리로 직접 이행하여, 그대로 기판(8)에 제3 에칭 처리를 실시하여 에칭 처리를 완료하여도 좋다.
도 11은 실시형태의 변형예 4에 따른 에칭 처리에 있어서의 에칭액 중의 실리콘 농도 및 에칭액의 온도의 추이를 나타내는 도면이다. 도 11에 나타내는 바와 같이, 기판(8)에 실시하는 에칭 처리는, 시간(t1)이 경과한 후에 제1 에칭 처리로부터 제3 에칭 처리로 직접 이행하고, 다음에 제3 에칭 처리로부터 제2 에칭 처리로 이행하여도 좋다.
도 12는 실시형태의 변형예 5에 따른 기판 처리 장치(1)에서의 에칭 처리를 설명하기 위한 도면이다. 도 12의 (a)에 나타내는 바와 같이, 변형예 5에서는, 기판 처리 장치(1)에 처리조(27A)보다 많은 처리조(27B)가 마련된다. 예컨대, 변형예 5에서는, 기판 처리 장치(1)에 하나의 처리조(27A)와, 3개의 처리조(27B1∼27B3)와, 하나의 처리조(27C)가 준비된다.
처리조(27A)에는, 실리콘 농도가 제1 농도(Ca)인 인산 처리액이 저류되고, 처리조(27B1∼27B3)에는 실리콘 농도가 제2 농도(Cb)인 인산 처리액이 저류되고, 처리조(27C)에는 실리콘 농도가 제3 농도(Cc)인 인산 처리액이 저류된다.
그리고, 제어부(100)는, 도 12의 (a)에 나타내는 바와 같이, 기판(8-1)을 처리조(27A)에 반송하고, 처리조(27A)에서 기판(8-1)에 제1 에칭 처리를 실시한다.
다음에, 도 12의 (b)에 나타내는 바와 같이, 제어부(100)는, 기판(8-1)을 처리조(27A)로부터 처리조(27B1)에 반송하고, 이러한 처리조(27B1)에서 기판(8-1)에 제2 에칭 처리를 실시한다. 그때, 제어부(100)는, 별도의 로트의 기판(8-2)을 빈 처리조(27A)에 반송하고, 처리조(27A)에서 기판(8-2)에 제1 에칭 처리를 실시한다.
여기서, 도 4에 나타낸 바와 같이, 제2 에칭 처리는 제1 에칭 처리보다 긴 시간(예컨대, 제1 에칭 처리의 3∼4배 정도의 시간)이 필요하다. 따라서, 이후에 투입한 기판(8-2)의 제1 에칭 처리가 끝났을 때에, 먼저 투입한 기판(8-1)의 제2 에칭 처리는 아직 끝나지 않는다.
그래서, 변형예 5에서는, 도 12의 (c)에 나타내는 바와 같이, 제1 에칭 처리가 끝난 기판(8-2)을 별도의 처리조(27B2)에 반송하여 제2 에칭 처리를 실시하는 것으로 하였다. 이에 의해, 먼저 투입한 기판(8-1)의 제2 에칭 처리가 끝날 때까지 대기하는 일없이, 이후에 투입한 기판(8-2)에도 제2 에칭 처리를 실시할 수 있다.
또한, 기판(8-2)을 별도의 처리조(27B2)에 반송하였을 때, 별도의 로트의 기판(8-3)을 빈 처리조(27A)에 반송하고, 처리조(27A)에서 기판(8-3)에 제1 에칭 처리를 실시한다.
다음에, 도 12의 (d)에 나타내는 바와 같이, 제어부(100)는, 기판(8-3)을 처리조(27A)로부터 처리조(27B3)에 반송하고, 이러한 처리조(27B3)에서 기판(8-3)에 제2 에칭 처리를 실시한다. 그때, 제어부(100)는, 별도의 로트의 기판(8-4)을 빈 처리조(27A)에 반송하고, 처리조(27A)에서 기판(8-4)에 제1 에칭 처리를 실시한다.
다음에, 도 12의 (e)에 나타내는 바와 같이, 제어부(100)는, 제2 에칭 처리가 끝난 기판(8-1)을 처리조(27B1)로부터 처리조(27C)에 반송하고, 이러한 처리조(27C)에서 기판(8-1)에 제3 에칭 처리를 실시한다.
그때, 제어부(100)는, 제1 에칭 처리가 끝난 기판(8-4)을 처리조(27A)로부터 빈 처리조(27B1)에 반송하고, 이러한 처리조(27B1)에서 기판(8-4)에 제2 에칭 처리를 실시한다. 또한, 제어부(100)는, 별도의 로트의 기판(8-5)을 빈 처리조(27A)에 반송하고, 처리조(27A)에서 기판(8-5)에 제1 에칭 처리를 실시한다.
여기서, 도 4에 나타낸 바와 같이, 제3 에칭 처리는 제1 에칭 처리와 같은 정도의 시간으로 처리가 완료한다. 따라서, 이후에 투입한 기판(8-2)의 제2 에칭 처리가 끝나는 것과 같은 정도의 타이밍에, 먼저 투입한 기판(8-1)의 제3 에칭 처리가 완료한다.
그래서, 도 12의 (f)에 나타내는 바와 같이, 제어부(100)는, 제3 에칭 처리가 끝난 기판(8-1)을 처리조(27C)로부터 반출할 때에, 기판(8-2)을 처리조(27B2)로부터 빈 처리조(27C)에 반송하고, 이러한 처리조(27C)에서 기판(8-2)에 제3 에칭 처리를 실시한다.
그때, 제어부(100)는, 제1 에칭 처리가 끝난 기판(8-5)을 처리조(27A)로부터 빈 처리조(27B2)에 반송하고, 이러한 처리조(27B2)에서 기판(8-5)에 제2 에칭 처리를 실시한다. 또한, 제어부(100)는, 별도의 로트의 기판(8-6)을 빈 처리조(27A)에 반송하고, 처리조(27A)에서 기판(8-6)에 제1 에칭 처리를 실시한다.
여기까지 설명한 바와 같이, 변형예 5에서는, 가장 처리에 시간이 걸리는 제2 에칭 처리를 실시하는 처리조(27B)의 수를, 제1 에칭 처리를 실시하는 처리조(27A)나 제3 에칭 처리를 실시하는 처리조(27C)보다 많이 준비한다. 이에 의해, 기판(8)을 기판 처리 장치(1)의 내부에서 처리 대기시키는 일없이, 기판(8)에 원활하게 제1 에칭 처리∼제3 에칭 처리를 실시할 수 있다.
도 13은 실시형태의 변형예 6에 따른 기판 처리 장치(1)에서의 에칭 처리를 설명하기 위한 도면이다. 도 13의 (a)에 나타내는 바와 같이, 변형예 6에서는, 기판 처리 장치(1)에 2개의 처리조(27D, 27E)가 준비된다.
처리조(27D)에는, 실리콘 농도가 제1 농도(Ca)인 인산 처리액이 저류되고, 처리조(27E)에는 실리콘 농도가 제3 농도(Cc)인 인산 처리액이 저류된다.
그리고, 제어부(100)는, 도 13의 (a)에 나타내는 바와 같이, 기판(8-7)을 처리조(27D)에 반송하고, 처리조(27D)에서 기판(8-7)에 제1 에칭 처리 및 제2 에칭 처리를 실시한다. 구체적으로는, 처리조(27D)에서는 시간(t1)까지 에칭액 중의 실리콘 농도를 제1 농도(Ca)로 제어하는 급배출 제어가 행해진다.
그리고, 시간(t1) 이후는, 이러한 급배출 제어를 제어부(100)가 행하지 않음으로써, 에칭액 중의 실리콘 농도를 서서히 제2 농도(Cb)로 상승시킨다. 이에 의해, 처리조(27D)에서 제1 에칭 처리로부터 제2 에칭 처리로 이행시킬 수 있다.
다음에, 도 13의 (b)에 나타내는 바와 같이, 제어부(100)는, 기판(8-7)을 처리조(27D)로부터 처리조(27E)에 반송하고, 처리조(27E)에서 기판(8-7)에 제3 에칭 처리를 실시한다. 이에 의해, 1로트의 기판(8-7)의 에칭 처리가 완료한다.
또한, 제3 에칭 처리에서는 이미 기판(8-7)으로부터 실리콘 질화막(8A)이 제거되어 있기 때문에, 처리조(27E)의 실리콘 농도는 제3 농도(Cc)로부터 변화하지 않는다.
다음에, 도 13의 (c)에 나타내는 바와 같이, 제어부(100)는, 처리조(27D)의 에칭액을 교환하고, 도 13의 (d)에 나타내는 바와 같이, 처리조(27D)에는 실리콘 농도가 제1 농도(Ca)인 인산 처리액이 저류된다.
그리고, 제어부(100)는, 도 13의 (e)에 나타내는 바와 같이, 다음 로트의 기판(8-8)을 처리조(27D)에 반송하고, 처리조(27D)에서 기판(8-8)에 제1 에칭 처리 및 제2 에칭 처리를 실시한다. 이러한 제1 에칭 처리 및 제2 에칭 처리는, 도 13(a)에서 나타낸 처리와 같은 처리이다.
그리고, 도 13의 (b)에 나타낸 바와 같이, 제어부(100)는, 다음 로트의 기판(8-8)을 처리조(27D)로부터 처리조(27E)에 반송하고, 처리조(27E)에서 기판(8-8)에 제3 에칭 처리를 실시한다. 이에 의해, 다음 로트의 기판(8-8)의 에칭 처리가 완료한다.
이와 같이, 한쪽의 처리조(27D)에서 제1 에칭 처리 및 제2 에칭 처리를 행하고, 다른 한쪽의 처리조(27E)에서 제3 에칭 처리를 행함으로써, 2개의 처리조(27D, 27E)에서 제1 에칭 처리∼제3 에칭 처리를 기판(8)에 실시할 수 있다.
도 14는 실시형태의 변형예 7에 따른 기판 처리 장치(1)에서의 에칭 처리를 설명하기 위한 도면이다. 도 14의 (a)에 나타내는 바와 같이, 변형예 7에서는, 기판 처리 장치(1)에 2개의 처리조(27F, 27G)가 준비된다.
처리조(27F)에는, 실리콘 농도가 제1 농도(Ca)인 인산 처리액이 저류되고, 처리조(27G)에는 실리콘 농도가 제2 농도(Cb)인 인산 처리액이 저류된다.
그리고, 제어부(100)는, 도 14의 (a)에 나타내는 바와 같이, 기판(8-9)을 처리조(27F)에 반송하고, 처리조(27F)에서 기판(8-9)에 제1 에칭 처리를 실시한다. 구체적으로는, 처리조(27F)에서는 시간(t1)까지 에칭액 중의 실리콘 농도를 제1 농도(Ca)로 제어하는 급배출 제어가 행해진다.
그리고, 도 14의 (b)에 나타내는 바와 같이, 제어부(100)는, 시간(t1) 이후에 이러한 급배출 제어를 멈추어, 에칭액 중의 실리콘 농도를 제2 농도(Cb)로 상승시키고 나서, 기판(8-9)을 처리조(27F)로부터 처리조(27G)에 반송한다.
그리고, 제어부(100)는, 처리조(27G)에서 기판(8-9)에 제2 에칭 처리 및 제3 에칭 처리를 실시한다. 구체적으로는, 처리조(27G)에서는 시간(t2)까지 에칭액 중의 실리콘 농도를 제2 농도(Cb)로 제어하는 급배출 제어가 행해진다.
그리고, 시간(t2) 이후는, 이러한 급배출 제어를 제어부(100)가 행하지 않기 때문에, 에칭액 중의 실리콘 농도가 서서히 제3 농도(Cc)로 상승한다. 이에 의해, 처리조(27G)에서 제2 에칭 처리로부터 제3 에칭 처리로 이행시킬 수 있다. 그리고, 1로트의 기판(8-9)의 에칭 처리가 완료한다.
다음에, 도 14의 (c)에 나타내는 바와 같이, 제어부(100)는, 처리조(27G)의 에칭액을 교환하고, 도 14의 (d)에 나타내는 바와 같이, 처리조(27G)에는 실리콘 농도가 제1 농도(Ca)인 인산 처리액이 저류된다.
그리고, 제어부(100)는, 도 14의 (e)에 나타내는 바와 같이, 다음 로트의 기판(8-10)을 처리조(27G)에 반송하고, 처리조(27G)에서 기판(8-10)에 제1 에칭 처리를 실시한다. 구체적으로는, 처리조(27G)에서는 시간(t1)까지 에칭액 중의 실리콘 농도를 제1 농도(Ca)로 제어하는 급배출 제어가 행해진다.
그리고, 도 14의 (f)에 나타내는 바와 같이, 제어부(100)는, 시간(t1) 이후에 이러한 급배출 제어를 멈추어, 에칭액 중의 실리콘 농도를 제2 농도(Cb)로 상승시킨 후에, 다음 로트의 기판(8-10)을 처리조(27G)로부터 처리조(27F)에 반송한다.
그리고, 제어부(100)는, 처리조(27F)에서 다음 로트의 기판(8-10)에 제2 에칭 처리 및 제3 에칭 처리를 실시한다. 구체적으로는, 처리조(27F)에서는 시간(t2)까지 에칭액 중의 실리콘 농도를 제2 농도(Cb)로 제어하는 급배출 제어가 행하해다.
그리고, 시간(t2) 이후는, 이러한 급배출 제어를 제어부(100)가 행하지 않음으로써, 에칭액 중의 실리콘 농도를 서서히 제3 농도(Cc)로 상승시킨다. 이에 의해, 처리조(27F)에서 제2 에칭 처리로부터 제3 에칭 처리로 이행시킬 수 있다. 그리고, 다음 로트의 기판(8-10)의 에칭 처리가 완료한다.
다음은, 도시하지는 않지만, 제어부(100)는, 처리조(27F)의 에칭액을 교환하여, 처리조(27G)에는 실리콘 농도가 제1 농도(Ca)인 인산 처리액이 저류되고, 도 14의 (a)에 나타낸 상태로 되돌아간다.
이와 같이, 2개의 처리조(27F, 27G)에서 제1 에칭 처리와 제2 에칭 처리 및 제3 에칭 처리를 교대로 행함으로써, 2개의 처리조(27F, 27G)에서 제1 에칭 처리∼제3 에칭 처리를 기판(8)에 실시할 수 있다.
실시형태에 따른 기판 처리 장치(1)는, 실리콘 산화막 및 실리콘 질화막이 형성된 기판(8)을 인산 처리액에 침지함으로써 에칭 처리를 행하는 기판 처리조[처리조(27A)]와, 기판 처리조[처리조(27A)]를 제어하는 제어부(100)를 구비한다. 그리고, 제어부(100)는, 기판 처리조[처리조(27A)]에서의 기판(8)의 침지를 개시한 시점부터 제1 시간 간격이 경과하기까지의 동안, 인산 처리액 중의 실리콘 농도를 실리콘 산화막(8B)이 에칭되는 제1 실리콘 농도[제1 농도(Ca)]로 제어한다. 이에 의해, 실리콘 질화막(8A) 및 실리콘 산화막(8B)이 고적층된 기판(8)이라도, 실리콘 질화막(8A)을 정밀도 좋게 에칭할 수 있다.
또한, 실시형태에 따른 기판 처리 장치(1)는, 에칭 처리를 행하는 별도의 기판 처리조[처리조(27B)]와, 기판 처리조[처리조(27A)]와 별도의 기판 처리조[처리조(27B)] 사이에서 기판(8)을 반송하는 반송부[로트 반송 기구(19)]를 더 구비한다. 또한, 제어부(100)는, 별도의 기판 처리조[처리조(27B)]에 저류되는 인산 처리액 중의 실리콘 농도를, 제1 실리콘 농도[제1 농도(Ca)]보다 높은 제2 실리콘 농도[제2 농도(Cb)]로 제어한다. 그리고, 제어부(100)는, 기판 처리조[처리조(27A)]에서 제1 시간 간격이 경과할 때까지 침지된 기판(8)을 별도의 기판 처리조[처리조(27B)]에 반송하여 침지시킨다. 이에 의해, 실시형태에 따른 제1 에칭 처리∼제3 에칭 처리를 원활하게 기판(8)에 실시할 수 있다.
또한, 실시형태에 따른 기판 처리 장치(1)에 있어서, 별도의 기판 처리조[처리조(27B)]는, 기판 처리조[처리조(27A)]보다 많은 수 마련된다. 이에 의해, 기판(8)을 기판 처리 장치(1)의 내부에서 처리 대기시키는 일없이, 기판(8)에 원활하게 제1 에칭 처리∼제3 에칭 처리를 실시할 수 있다.
<에칭 처리의 상세>
이어서, 도 15를 참조하면서, 실시형태에 따른 기판 처리 장치(1)가 실행하는 에칭 처리의 상세에 대해서 설명한다. 도 15는 실시형태에 따른 에칭 처리의 처리 순서를 나타내는 흐름도이다.
먼저, 제어부(100)는, 에칭 처리를 개시한 시간(t0)부터 정해진 시간(t1)까지의 제1 시간 간격으로, 기판(8)에 제1 에칭 처리를 실시한다(단계 S101). 이러한 제1 에칭 처리에 있어서, 제어부(100)는, 에칭액 중의 실리콘 농도를 정해진 제1 농도(Ca)로 제어하고, 에칭액의 온도를 정해진 제1 온도(Ta)로 제어한다.
다음에, 제어부(100)는, 시간(t1)부터 정해진 시간(t2)까지의 제2 시간 간격으로, 기판(8)에 제2 에칭 처리를 실시한다(단계 S102). 이러한 제2 에칭 처리에 있어서, 제어부(100)는, 에칭액 중의 실리콘 농도를 정해진 제2 농도(Cb)로 제어하고, 에칭액의 온도를 정해진 제2 온도(Tb)로 제어한다.
마지막으로, 제어부(100)는, 시간(t2)부터 정해진 시간(t3)까지의 제3 시간 간격으로, 기판(8)에 제3 에칭 처리를 실시하여(단계 S103), 처리를 완료한다. 이러한 제3 에칭 처리에 있어서, 제어부(100)는, 에칭액 중의 실리콘 농도를 정해진 제3 농도(Cc)로 제어하고, 에칭액의 온도를 정해진 제3 온도(Tc)로 제어한다.
실시형태에 따른 기판 처리 방법은, 실리콘 산화막(8B) 및 실리콘 질화막(8A)이 형성된 기판(8)을, 인산 처리액에 의해 에칭하는 에칭 공정을 포함한다. 그리고, 에칭 공정은, 개시 시점[시간(t0)]부터 제1 시간 간격이 경과할 때까지[시간(t1)까지]의 동안, 인산 처리액 중의 실리콘 농도를 실리콘 산화막(8B)이 에칭되는 제1 실리콘 농도[제1 농도(Ca)]로 한다. 이에 의해, 실리콘 질화막(8A) 및 실리콘 산화막(8B)이 고적층된 기판(8)이라도, 실리콘 질화막(8A)을 정밀도 좋게 에칭할 수 있다.
또한, 실시형태에 따른 기판 처리 방법에 있어서, 에칭 공정은, 제1 시간 간격이 경과한 시점[시간(t1)]부터, 인산 처리액 중의 실리콘 농도를 제1 실리콘 농도[제1 농도(Ca)]보다 높은 제2 실리콘 농도[제2 농도(Cb)]로 한다. 이에 의해, 실리콘 산화막(8B)에 대한 실리콘 질화막(8A)의 선택비를 크게 할 수 있기 때문에, 에칭 처리를 보다 효율적으로 실시할 수 있다.
또한, 실시형태에 따른 기판 처리 방법에 있어서, 에칭 공정은, 제1 시간 간격의 종료 후, 또한 제2 시간 간격이 경과한 시점[시간(t2)]부터, 인산 처리액 중의 실리콘 농도를 제2 실리콘 농도[제2 온도(Tb)]보다 높은 제3 실리콘 농도[제3 농도(Cc)]로 한다. 이에 의해, 실리콘 산화막(8B) 상에 석출한 실리콘 산화물을 제거할 수 있다.
또한, 실시형태에 따른 기판 처리 방법에 있어서, 제3 실리콘 농도[제3 농도(Cc)]는, 실리콘 산화막(8B)이 에칭되지 않는 농도이다. 이에 의해, 실리콘 산화막(8B) 상에 석출된 실리콘 산화물만을 에칭할 수 있다.
또한, 실시형태에 따른 기판 처리 방법에 있어서, 에칭 공정은, 제1 시간 간격이 경과한 시점[시간(t1)]부터, 인산 처리액의 온도를 제1 시간 간격이 경과할 때까지[시간(t1)까지]의 제1 온도[제1 온도(Ta)]보다 높은 제2 온도[제2 온도(Tb)]로 한다. 이에 의해, 에칭액에 대한 실리콘의 포화 농도를 높게 할 수 있기 때문에, 에칭액 중의 실리콘 농도를 원하는 제2 농도(Cb)로 할 수 있다.
또한, 실시형태에 따른 기판 처리 방법에 있어서, 에칭 공정은, 제1 시간 간격의 종료 후, 또한 제2 시간 간격이 경과한 시점[시간(t2)]부터, 인산 처리액의 온도를 제2 온도[제2 온도(Tb)]보다 높은 제3 온도[제3 온도(Tc)]로 한다. 이에 의해, 에칭액에 대한 실리콘의 포화 농도를 높게 할 수 있기 때문에, 에칭액 중의 실리콘 농도를 원하는 제3 농도(Cc)로 할 수 있다.
이상, 본 개시의 실시형태에 대해서 설명하였지만, 본 개시는 상기 실시형태에 한정되는 것이 아니며, 그 취지를 일탈하지 않는 한에 있어서 여러 가지의 변경이 가능하다. 예컨대, 상기 실시형태에서는, 인산 수용액에 실리콘 함유 화합물을 첨가하여 실리콘 농도를 조정한 용액을 에칭액으로서 이용한 예에 대해서 나타내었지만, 이러한 에칭액에 더욱 SiO2 석출 방지제 등을 첨가하여도 좋다.
이번에 개시된 실시형태는 모든 점에서 예시로서 제한적인 것이 아니라고 생각되어야 한다. 실제로, 상기한 실시형태는 다양한 형태로 구현될 수 있다. 또한, 상기 실시형태는, 첨부된 청구범위 및 그 취지를 일탈하는 일없이, 여러 가지 형태로 생략, 치환, 변경되어도 좋다.

Claims (10)

  1. 기판 처리 방법에 있어서,
    실리콘 산화막 및 실리콘 질화막이 형성된 기판을, 인산 처리액에 의해 에칭하는 에칭 공정을 포함하고,
    상기 에칭 공정은,
    개시 시점부터 제1 시간 간격이 경과하기까지의 동안, 상기 인산 처리액 중의 실리콘 농도를 상기 실리콘 산화막이 에칭되는 제1 실리콘 농도로 하는 것인 기판 처리 방법.
  2. 제1항에 있어서, 상기 에칭 공정은,
    상기 제1 시간 간격이 경과한 시점부터, 상기 인산 처리액 중의 실리콘 농도를 상기 제1 실리콘 농도보다 높은 제2 실리콘 농도로 하는 것인 기판 처리 방법.
  3. 제2항에 있어서, 상기 에칭 공정은,
    상기 제1 시간 간격의 종료 후, 또한 제2 시간 간격이 경과한 시점부터, 상기 인산 처리액 중의 실리콘 농도를 상기 제2 실리콘 농도보다 높은 제3 실리콘 농도로 하는 것인 기판 처리 방법.
  4. 제3항에 있어서, 상기 제3 실리콘 농도는, 상기 실리콘 산화막이 에칭되지 않는 농도인 것인 기판 처리 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 에칭 공정은,
    상기 제1 시간 간격이 경과한 시점부터, 상기 인산 처리액의 온도를 상기 제1 시간 간격이 경과하기까지의 제1 온도보다 높은 제2 온도로 하는 것인 기판 처리 방법.
  6. 제5항에 있어서, 상기 에칭 공정은,
    상기 제1 시간 간격의 종료 후, 또한 제2 시간 간격이 경과한 시점부터, 상기 인산 처리액의 온도를 상기 제2 온도보다 높은 제3 온도로 하는 것인 기판 처리 방법.
  7. 실리콘 산화막 및 실리콘 질화막이 형성된 기판을 인산 처리액에 침지함으로써 에칭 처리를 행하는 기판 처리조와,
    상기 기판 처리조를 제어하는 제어부
    를 구비하고,
    상기 제어부는,
    상기 기판 처리조에서의 상기 기판의 침지를 시작한 시점부터 제1 시간 간격이 경과하기까지의 동안, 상기 인산 처리액 중의 실리콘 농도를 상기 실리콘 산화막이 에칭되는 제1 실리콘 농도로 제어하는 것인 기판 처리 장치.
  8. 제7항에 있어서, 상기 에칭 처리를 행하는 별도의 기판 처리조와,
    상기 기판 처리조와 상기 별도의 기판 처리조 사이에서 상기 기판을 반송하는 반송부를 더 구비하고,
    상기 제어부는,
    상기 별도의 기판 처리조에 저류되는 상기 인산 처리액 중의 실리콘 농도를, 상기 제1 실리콘 농도보다 높은 제2 실리콘 농도로 제어하고,
    상기 기판 처리조에서 상기 제1 시간 간격이 경과할 때까지 침지된 상기 기판을 상기 별도의 기판 처리조에 반송하여 침지시키는 것인 기판 처리 장치.
  9. 제8항에 있어서, 상기 별도의 기판 처리조는, 상기 기판 처리조보다 많은 수가 마련되는 것인 기판 처리 장치.
  10. 제1항 내지 제4항 중 어느 한 항에 기재된 기판 처리 방법을 컴퓨터에 실행시키는, 프로그램을 기억한 기억 매체.
KR1020190141866A 2018-11-09 2019-11-07 기판 처리 방법, 기판 처리 장치 및 기억 매체 KR20200054102A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018211537A JP7158249B2 (ja) 2018-11-09 2018-11-09 基板処理方法、基板処理装置および記憶媒体
JPJP-P-2018-211537 2018-11-09

Publications (1)

Publication Number Publication Date
KR20200054102A true KR20200054102A (ko) 2020-05-19

Family

ID=70550751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190141866A KR20200054102A (ko) 2018-11-09 2019-11-07 기판 처리 방법, 기판 처리 장치 및 기억 매체

Country Status (5)

Country Link
US (1) US11075096B2 (ko)
JP (1) JP7158249B2 (ko)
KR (1) KR20200054102A (ko)
CN (1) CN111180330A (ko)
TW (1) TWI825205B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024096543A1 (ko) * 2022-11-03 2024-05-10 주식회사 제우스 기판 식각 방법 및 기판 식각 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7158249B2 (ja) * 2018-11-09 2022-10-21 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体
KR20200086141A (ko) * 2019-01-08 2020-07-16 삼성전자주식회사 실리콘 질화물용 식각제 조성물 및 반도체 소자의 제조 방법
JP2022117321A (ja) * 2021-01-29 2022-08-10 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、および、基板処理方法
CN112908845B (zh) * 2021-02-24 2023-10-10 上海华虹宏力半导体制造有限公司 氧化物薄膜初始蚀刻率的优化控制方法及系统
JP2022176662A (ja) * 2021-05-17 2022-11-30 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、及び基板処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232593A (ja) 2012-05-01 2013-11-14 Tokyo Electron Ltd エッチング方法、エッチング装置および記憶媒体

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275091A (ja) * 1996-04-03 1997-10-21 Mitsubishi Electric Corp 半導体窒化膜エッチング装置
KR100265556B1 (ko) * 1997-03-21 2000-11-01 구본준 식각장치
US6848457B2 (en) * 2000-05-08 2005-02-01 Tokyo Electron Limited Liquid treatment equipment, liquid treatment method, semiconductor device manufacturing method, and semiconductor device manufacturing equipment
KR100704246B1 (ko) * 2003-01-09 2007-04-06 다이닛뽕스크린 세이조오 가부시키가이샤 기판 처리시스템, 기판 처리장치, 프로그램 및 기록매체
TWI377453B (en) * 2003-07-31 2012-11-21 Akrion Technologies Inc Process sequence for photoresist stripping and/or cleaning of photomasks for integrated circuit manufacturing
TWI326312B (en) * 2004-06-11 2010-06-21 Chimei Innolux Corp Single-acid slightly compensating equipment and method
CN100399518C (zh) * 2004-06-22 2008-07-02 茂德科技股份有限公司 蚀刻系统及其蚀刻液处理方法
JP4907400B2 (ja) * 2006-07-25 2012-03-28 大日本スクリーン製造株式会社 基板処理装置及び基板処理方法
CN100511602C (zh) * 2006-09-20 2009-07-08 大日本网目版制造株式会社 基板处理装置
JP5009207B2 (ja) * 2007-09-21 2012-08-22 大日本スクリーン製造株式会社 基板処理装置
JP4966223B2 (ja) * 2008-02-29 2012-07-04 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
JP5829444B2 (ja) * 2011-07-08 2015-12-09 株式会社Ｓｃｒｅｅｎホールディングス リン酸再生方法、リン酸再生装置および基板処理システム
JP6302708B2 (ja) * 2013-03-29 2018-03-28 芝浦メカトロニクス株式会社 ウェットエッチング装置
JP6502633B2 (ja) * 2013-09-30 2019-04-17 芝浦メカトロニクス株式会社 基板処理方法及び基板処理装置
JP6320868B2 (ja) * 2014-07-29 2018-05-09 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
JP6434367B2 (ja) 2015-05-14 2018-12-05 東京エレクトロン株式会社 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
US10147619B2 (en) * 2015-08-27 2018-12-04 Toshiba Memory Corporation Substrate treatment apparatus, substrate treatment method, and etchant
JP6789751B2 (ja) 2016-10-04 2020-11-25 東京エレクトロン株式会社 基板液処理装置、基板液処理方法および記憶媒体
JP6860447B2 (ja) 2017-02-15 2021-04-14 キオクシア株式会社 基板処理装置
JP6994899B2 (ja) * 2017-10-20 2022-01-14 東京エレクトロン株式会社 基板処理装置、基板処理方法および記憶媒体
JP7130510B2 (ja) 2018-09-21 2022-09-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
JP7158249B2 (ja) * 2018-11-09 2022-10-21 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232593A (ja) 2012-05-01 2013-11-14 Tokyo Electron Ltd エッチング方法、エッチング装置および記憶媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024096543A1 (ko) * 2022-11-03 2024-05-10 주식회사 제우스 기판 식각 방법 및 기판 식각 장치

Also Published As

Publication number Publication date
TW202036710A (zh) 2020-10-01
JP7158249B2 (ja) 2022-10-21
US20200152489A1 (en) 2020-05-14
CN111180330A (zh) 2020-05-19
US11075096B2 (en) 2021-07-27
JP2020077813A (ja) 2020-05-21
TWI825205B (zh) 2023-12-11

Similar Documents

Publication Publication Date Title
KR20200054102A (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
KR102565578B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
KR102549290B1 (ko) 기판 액처리 장치, 기판 액처리 방법, 및 기판 액처리 프로그램이 기록된 컴퓨터 판독 가능한 기억 매체
KR102260913B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR102565757B1 (ko) 기판 처리 장치, 기판 처리 방법 및 프로그램
KR102264002B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
JP7058701B2 (ja) 基板処理装置、および基板処理方法
US11087992B2 (en) Substrate processing method and substrate processing apparatus
KR102530228B1 (ko) 기판 액처리 장치 및 기판 액처리 방법, 및 기판 액처리 프로그램을 기억한 컴퓨터 판독 가능한 기억 매체
TWI811374B (zh) 基板處理裝置及處理液再利用方法
CN113675109A (zh) 基板处理装置和基板处理方法
KR102560934B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
KR102531510B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP2021064748A (ja) 基板処理装置および装置洗浄方法
JP2018148245A (ja) リン酸水溶液を用いたエッチング処理制御装置及びリン酸水溶液を用いたエッチング処理制御方法並びに基板をリン酸水溶液でエッチング処理させるプログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP6896129B2 (ja) 基板処理装置、基板処理方法およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination